JP4074160B2 - 半導体装置の製造方法及びレジストパターンの形成方法 - Google Patents

半導体装置の製造方法及びレジストパターンの形成方法 Download PDF

Info

Publication number
JP4074160B2
JP4074160B2 JP2002248379A JP2002248379A JP4074160B2 JP 4074160 B2 JP4074160 B2 JP 4074160B2 JP 2002248379 A JP2002248379 A JP 2002248379A JP 2002248379 A JP2002248379 A JP 2002248379A JP 4074160 B2 JP4074160 B2 JP 4074160B2
Authority
JP
Japan
Prior art keywords
resist pattern
semiconductor device
manufacturing
smoothing
smoothed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002248379A
Other languages
English (en)
Other versions
JP2004087900A (ja
Inventor
源 山本
敏 武智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002248379A priority Critical patent/JP4074160B2/ja
Priority to US10/647,247 priority patent/US8257909B2/en
Publication of JP2004087900A publication Critical patent/JP2004087900A/ja
Application granted granted Critical
Publication of JP4074160B2 publication Critical patent/JP4074160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312Organic layers, e.g. photoresist

Description

【0001】
【発明の属する技術分野】
本発明は、レジストパターンの壁面乃至表面のラフネスを低減し、該壁面乃至表面を平滑化した平滑化レジストパターンを容易にかつ効率的に形成可能なレジストパターンの形成方法、及び該レジストパターンの形成方法により形成した平滑化レジストパターンを用いて高精細なパターニングを行い、高性能な半導体装置を効率的に製造可能な半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体集積回路上への微細パターンの形成には、薄膜を形成した基板上にレジスト膜を被覆し、選択露光、現像を行ってレジストパターンを形成し、該レジストパターンをマスクとして用いてドライエッチングを行い、その後に前記レジストパターンを除去するリソグラフィ(写真食刻)技術が必須である。前記リソグラフィ技術における前記選択露光の光源としては、従来より紫外線が使用されてきたが、パターンの微細化に伴い、近時、前記紫外線よりも波長の短いArFレーザーが前記選択露光の光源として使用されるようになってきた。
【0003】
ところが、前記選択露光の光源としてArFレーザーを利用した露光技術においては、該ArFレーザーよりも長波長の光を利用するパターニングに使用されるレジスト材料が使用できないという問題がある。即ち、このようなレジスト材料は、前記ArFレーザーへの吸収が強すぎて光が透過しないため、ArFレーザーを露光光源として使用した場合にはレジストとして機能しないという問題である。このため、前記ArFレーザーを選択露光に使用する場合には、全く新しい組成のレジスト材料、主としてアダマンタン系、COMA系の新材料が開発され、使用されるに至っている。これらの新材料は、前記ArFレーザー(波長:193nm)に対して十分透過可能である。
【0004】
しかしながら、前記新材料の場合、前記ArFレーザーを用いてパターニングを行うことができるが、形成したレジストパターンの壁面(エッジ部)における開口寸法のバラツキ、いわゆるエッジラフネスが大きくなってしまうという問題がある。即ち、パターンサイズは、近時、益々微細化されてきているが、該パターンサイズが微細化すればするほど、レジストパターンの壁面における荒れがレジスト抜けパターン全体に占める割合が大きくなり、その結果、開口寸法のバラツキ値が大きくなってしまうという問題である。
【0005】
そこで、前記エッジラフネスの小さなレジスト材料を開発することにより、あるいはレジストパターン形成後に加熱して該レジストパターンをリフローさせることにより、レジストパターン表面の荒れを低減させ、表面が平滑化されたレジストパターンを得る方法も提案されている。しかしながら、これらの方法の場合、表面を平滑化する前後でのレジストパターンの変形乃至サイズ変動が大きくなってしまうという問題がある。
【0006】
【発明が解決しようとする課題】
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、レジストパターンの表面にレジストパターン平滑化材料を塗布することにより、該レジストパターンの大きな変形乃至サイズ変動を伴うことなく、また、該レジストパターンに悪影響を与えることなく、該レジストパターンの壁面を平滑化し、壁面が平滑化されたレジストパターンを容易にかつ効率的に形成可能なレジストパターンの形成方法、及び該レジストパターンの形成方法により得られ、壁面が平滑化されたレジストパターンを用いて高精細なパターニングを行い、高性能な半導体装置の効率的な製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記課題を解決するために発明者らが鋭意検討した結果、以下の知見を得た。即ち、レジストパターンの表面にレジストパターン厚肉化材料を特定条件下で付与すると、即ち、該レジストパターン厚肉化材料を特定の塗布厚み、加熱温度等の下で使用すると、該レジストパターン厚肉化材料をレジストパターン平滑化材料として使用することができ、該レジストパターンの大きな変形乃至サイズ変動を伴うことなく、また、該レジストパターンに悪影響を与えることなく、該レジストパターンにおけるエッジラフネスを低減し、表面を平滑化させることができるという知見である。本発明は、本発明者らによる前記知見に基づくものである。
【0008】
前記課題を解決するための手段は、後述する(付記1)から(付記20)に記載した通りである。
【0009】
本発明の半導体装置の製造方法は、下地層上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させるレジストパターン壁面平滑化工程と、該平滑化されたレジストパターンを用いてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする。
本発明の半導体装置の製造方法においては、前記レジストパターン形成工程において、下地層上にレジストパターンが形成される。次に、前記レジストパターン壁面平滑化工程において、前記レジストパターンにレジストパターン平滑化材料が塗布され、加熱され、現像される。この際、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整する。例えば、前記レジストパターン平滑化材料を前記レジストパターンの表面に所定の厚みになるように塗布して使用すると、該レジストパターンの表面と該レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層が形成される。その後、前記加熱により該ミキシング層が硬化される。また、例えば、前記レジストパターン平滑化材料を前記レジストパターンの表面に塗布した後、所定の温度で加熱すると、該レジストパターンの表面と該レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層が形成され、該ミキシング層が硬化される。その結果、前記レジストパターンが、大きな変形乃至サイズ変動を生ずることなく、そのエッジラフネスが低減され、表面が平滑化される。
次に、前記パターニング工程において、前記平滑化されたレジストパターンをマスク等として用いてエッチングを行うことにより前記下地層が高精細にパターニングされ、極めて微細なパターンを有し、高性能な半導体装置が効率良く製造される。
【0010】
本発明のレジストパターンの形成方法は、レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させることを特徴とする。
本発明のレジストパターンの形成方法においては、レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像する。このとき、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整する。前記レジストパターン平滑化材料を前記レジストパターンの表面に所定の厚みになるように塗布して使用すると、該レジストパターンの表面と該レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層が形成される。その後、前記加熱により該ミキシング層が硬化される。また、前記レジストパターン平滑化材料を前記レジストパターンの表面に塗布した後、所定の温度で加熱すると、該レジストパターンの表面と該レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層が形成され、該ミキシング層が硬化される。その結果、前記レジストパターンが、大きな変形乃至サイズ変動を生ずることなく、そのエッジラフネスが低減され、表面が平滑化される。
【0011】
【発明の実施の形態】
(レジストパターンの形成方法)
本発明のレジストパターンの形成方法は、レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、更に目的に応じて適宜選択したその他の処理を含む。
【0012】
本発明のレジストパターンの形成方法においては、前記塗布の厚み及び前記加熱の温度の少なくともいずれかのプロセス条件を調整することにより、更に必要に応じて、前記加熱の時間、前記レジストパターン平滑化材料の組成・濃度、などのプロセス条件を調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させる。
すると、前記レジストパターンの表面と前記レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層が形成される。その後、前記加熱により該ミキシング層が硬化される。その結果、前記レジストパターンが大きな変形乃至サイズ変動を生ずることなく、そのエッジラフネスが低減され、表面が平滑化される。
【0013】
本発明において、前記プロセス条件は、前記レジストパターンと前記レジストパターン平滑化材料との間のインターミキシングが僅かに生ずる範囲内で選択されるのが好ましい。
前記インターミキシングが全く生じないと、前記レジストパターンのエッジラフネスの改善効果が十分でなく、平滑化されたレジストパターンが得られないことがあり、一方、前記インターミキシングの反応が強過ぎると、レジスト抜けパターンの開口寸法の変化量が大きくなり、前記レジストパターンを厚肉化させることなく、前記レジストパターンの平滑化のみを行うことができず、プロセスの制御が困難であるばかりか、場合によっては前記レジストパターンに塗布された前記レジストパターン平滑化材料が総て固化してしまい、該レジストパターンが消失してしまうことがある。
前記インターミキシングが僅かに生ずる範囲内で前記プロセス条件を選択することにより、より広いプロセスマージンを確保することができ、前記レジストパターンがつぶれて消失してしまう等の他の障害要因を排除した状態で、前記レジストパターンを厚肉化させることなく、そのエッジラフネスを効果的に低減し、安定に平滑化されたレジストパターンを形成することができる。また、高精細なレジストパターンを用いた高性能な半導体装置の生産性の向上が見込め、より微細なパターンサイズルールを適用した半導体装置の製造が可能となる。
【0014】
前記レジストパターンの材料としては、特に制限はなく目的に応じて適宜選択することができるが、後述する好ましいレジストパターン平滑化材料を使用する場合には、ArFレジストが特に好ましい。
なお、前記ArFレジストとしては、特に制限はなく、公知のものの中から適宜選択することができ、例えば、アダマンタンを主原料とするアクリル系樹脂、COMA系樹脂、などが好適に挙げられる。
【0015】
前記レジストパターンとしては、ホールパターンであってもよいし、ライン・アンド・スペース・パターンであってもよく、目的に応じて適宜選択することができるが、該レジストパターンの壁面平滑化の効果の点で、その開口寸法(径乃至幅)Dが50〜150nmであるのが好ましく、100〜120nmであるのが特に好ましい。
【0016】
前記塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができるが、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が100〜10000rpm程度であり、800〜5000rpmが好ましく、時間が1秒〜10分程度であり、1秒〜90秒が好ましい。
【0017】
前記塗布の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジストパターンを厚肉化させることなく、前記レジストパターンの平滑化のみを効率的に行う観点からは、例えば、70〜100nmであるのが好ましく、80〜90nmであるのがより好ましい。
前記塗布の厚みが、70nm未満であると、前記レジストパターンのエッジラフネスの低減効果が十分でなく、平滑化されたレジストパターンが得られないことがあり、100nmを超えると、前記レジストパターンが厚肉化しすぎることがあり、また、150nm以上であると、前記レジストパターン上で前記レジストパターン平滑化材料が全面架橋してしまうこと等がある。
【0018】
前記加熱の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジストパターンを厚肉化させることなく、前記レジストパターンの平滑化のみを効率的に行う観点からは、例えば、80〜100℃であるのが好ましく、90〜100℃であるのがより好ましく、95〜100℃であるのがより好ましい。
前記加熱の温度が、80℃未満であると、前記レジストパターンのエッジラフネスの低減効果が十分でなく、平滑化されたレジストパターンが得られないことがあり、100℃を超えると、前記レジストパターン上で前記レジストパターン平滑化材料が全面架橋してしまうこと等がある。
【0019】
なお、前記加熱の温度については、該加熱の時間と密接な関係があり、一般に、前記加熱の温度が低い場合には前記加熱の時間を長くするのが好ましく、逆に、前記加熱の温度が高い場合には前記加熱の時間を短くするのが好ましく、前記レジストパターンとそれに塗布し接触させた前記レジストパターン平滑化材料とに対し、一定の熱量乃至熱エネルギーを印加することにより、前記レジストパターンを厚肉化させることなく、前記レジストパターンの平滑化のみを効率的に行うことができる。
前記加熱の時間としては、通常、10秒〜240秒程度であり、30秒〜120秒程度が好ましい。
【0020】
なお、前記加熱により、前記レジストパターンと前記レジストパターン平滑化材料との間のインターミキシングにより形成されたミキシング層が架橋される。このため、前記加熱の処理は、「架橋ベーク」、「ベーク」等と称されることもある。
【0021】
前記現像は、水現像であってもよいし、アルカリ水溶液によるアルカリ現像であってもよいが、低コストで効率的に現像処理を行うことができる点で水現像が好ましい。また、前記水現像と前記アルカリ現像とでは、パターン開口寸法の縮小量が異なるが、ベーク温度条件等により調整可能である。
前記現像により、塗布したレジストパターン平滑化材料の内、前記レジストパターンと架橋していない部分乃至架橋が弱い部分(水溶性の高い部分)を溶解除去され、平滑化レジストパターンが現像される。
【0022】
本発明においては、前記レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し、±5%以内とするのが好ましく、±3以内とするのがより好ましい。
前記最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し、±5%超であると、平滑度に優れた、高精細なレジストパターンを形成することができないことがある。
【0023】
前記最大開口寸法Dmax(nm)、前記最小開口寸法Dmin(nm)は、例えば、走査型電子顕微鏡(SEM)を使用することにより測定することができる。
【0024】
また、本発明においては、前記レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの平均開口寸法Dav.(nm)が、次式、Dav.(nm)≧D(nm)×(90/100)、を満たすことが好ましく、Dav.(nm)≧D(nm)×(95/100)、を満たすことがより好ましい。
前記Dav.(nm)≧D(nm)×(90/100)、を満たさない場合には、前記レジストパターンの厚肉化が進みすぎ、該レジストパターンを厚肉化させることなく、そのエッジラフネスのみを低減させ、平滑化されたレジストパターンを形成することができないことがある。
【0025】
前記平均開口寸法Dav.(nm)は、例えば、走査型電子顕微鏡(SEM)を使用することにより測定することができる。
【0026】
−レジストパターン平滑化材料−
前記レジストパターン平滑化材料は、樹脂と、架橋剤と、界面活性剤とを含有してなり、更に必要に応じて適宜選択した水溶性芳香族化合物、芳香族化合物を一部に有してなる樹脂、有機溶剤、その他の成分などを含有してなる。
【0027】
前記レジストパターン平滑化材料は、水溶性乃至アルカリ可溶性である。
前記レジストパターン平滑化材料の態様としては、水溶液状あるが、コロイド液状、エマルジョン液状などの態様であってもよいが、水溶液状であるのが好ましい。
【0028】
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、水溶性乃至アルカリ可溶性であるのが好ましく、架橋反応を生ずることが可能あるいは架橋反応を生じないが水溶性架橋剤と混合可能であるのがより好ましい。
【0029】
前記樹脂が水溶性樹脂である場合、該水溶性樹脂としては、25℃の水に対し0.1g以上溶解する水溶性を示すものが好ましい。
前記水溶性樹脂としては、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリドン、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂などが挙げられる。
【0030】
前記樹脂がアルカリ可溶性である場合、該アルカリ可溶性樹脂としては、25℃の2.38%テトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液に対し、0.1g以上溶解するアルカリ可溶性を示すものが好ましい。
前記アルカリ可溶性樹脂としては、例えば、ノボラック樹脂、ビニルフェノール樹脂、ポリアクリル酸、ポリメタクリル酸、ポリp−ヒドロキシフェニルアクリラート、ポリp−ヒドロキシフェニルメタクリラート、これらの共重合体などが挙げられる。
【0031】
前記樹脂は、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテートなどが好ましい。
【0032】
前記樹脂の前記レジストパターン平滑化材料における含有量としては、前記架橋剤の種類・量等により異なり一概に規定することができないが、目的に応じて適宜決定することができる。
【0033】
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができるが、熱又は酸によって架橋を生じる水溶性のものが好ましく、例えば、アミノ系架橋剤が好適に挙げられる。
前記アミノ系架橋剤としては、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体などが好適に挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、N−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体などが挙げられる。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
【0034】
前記架橋剤の前記レジストパターン平滑化材料における含有量としては、前記樹脂の種類・含有量等により異なり一概に規定することができないが、目的に応じて適宜決定することができる。
【0035】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
【0036】
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第2級アルコールエトキシレート系などが挙げられる。
【0037】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型4級カチオン系界面活性剤、エステル型4級カチオン系界面活性剤などが挙げられる。
【0038】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【0039】
以上の界面活性剤の前記レジストパターン平滑化材料における含有量としては、前記樹脂、前記架橋剤等の種類・含有量等に応じて異なり一概に規定することはできないが、目的に応じて適宜選択することができる。
【0040】
前記レジストパターン平滑化材料が水溶性芳香族化合物を含有していると、得られるレジストパターンのエッチング耐性を顕著に向上させることができる点で好ましい。
前記水溶性芳香族化合物としては、芳香族化合物であって水溶性を示すものであれば特に制限はなく、目的に応じて適宜選択することができるが、25℃の水100gに対し1g以上溶解する水溶性を示すものが好ましく、25℃の水100gに対し3g以上溶解する水溶性を示すものがより好ましく、25℃の水100gに対し5g以上溶解する水溶性を示すものが特に好ましい。
【0041】
前記水溶性芳香族化合物としては、例えば、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、ポルフィン、水溶性フェノキシ樹脂、芳香族含有水溶性色素、これらの誘導体、これらの配糖体、などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
【0042】
前記ポリフェノール化合物及びその誘導体としては、例えば、カテキン、アントシアニジン(ペラルゴジン型(4’−ヒドロキシ),シアニジン型(3’,4’−ジヒドロキシ),デルフィニジン型(3’,4’,5’−トリヒドロキシ))、フラバン−3,4−ジオール、プロアントシアニジン、レゾルシン、レゾルシン[4]アレーン、ピロガロール、没食子酸、これらの誘導体又は配糖体などが挙げられる。
【0043】
前記芳香族カルボン酸化合物及びその誘導体としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、これらの誘導体又は配糖体、などが挙げられる。
【0044】
前記ナフタレン多価アルコール化合物及びその誘導体としては、例えば、ナフタレンジオール、ナフタレントリオール、これらの誘導体又は配糖体などが挙げられる。
【0045】
前記ベンゾフェノン化合物及びその誘導体としては、例えば、アリザリンイエローA、これらの誘導体又は配糖体などが挙げられる。
【0046】
前記フラボノイド化合物及びその誘導体としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−3−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、これらの誘導体又は配糖体などが挙げられる。
【0047】
前記水溶性芳香族化合物の中でも、水溶性に優れる点で、極性基を2以上有するものが好ましく、3個以上有するものがより好ましく、4個以上有するものが特に好ましい。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、水酸基、カルボキシル基、カルボニル基、スルホニル基などが挙げられる。
【0048】
前記水溶性芳香族化合物の前記レジストパターン平滑化材料における含有量としては、前記樹脂、前記架橋剤等の種類・含有量等に応じて適宜決定することができる。
【0049】
前記レジストパターン平滑化材料が芳香族化合物を一部に有してなる樹脂を含有していると、得られるレジストパターンのエッチング耐性を顕著に向上させることができる点で好ましい。
前記芳香族化合物を一部に有してなる樹脂としては、特に制限はなく、目的に応じて適宜選択することができるが、架橋反応を生ずることができるのが好ましく、例えば、ポリビニルアリールアセタール樹脂、ポリビニルアリールエーテル樹脂、ポリビニルアリールエステル樹脂、これらの誘導体などが好適に挙げられ、これらの中から選択される少なくとも1種であるのが好ましく、適度な水溶性乃至アルカリ可溶性を示す点でアセチル基を有するものがより好ましい。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
【0050】
前記ポリビニルアリールアセタール樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、β−レゾルシンアセタール、などが挙げられる。
前記ポリビニルアリールエーテル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、4−ヒドロキシベンジルエーテル、などが挙げられる。
前記ポリビニルアリールエステル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、安息香酸エステル、などが挙げられる。
【0051】
前記ポリビニルアリールアセタール樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、公知のポリビニルアセタール反応を利用した製造方法などが好適に挙げられる。該製造方法は、例えば、酸触媒下、ポリビニルアルコールと、該ポリビニルアルコールと化学量論的に必要とされる量のアルデヒドとをアセタール化反応させる方法であり、具体的には、USP5,169,897、同5,262,270、特開平5−78414号公報等に開示された方法が好適に挙げられる。
【0052】
前記ポリビニルアリールエーテル樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、対応するビニルアリールエーテルモノマーとビニルアセテートとの共重合反応、塩基性触媒の存在下、ポリビニルアルコールとハロゲン化アルキル基を有する芳香族化合物とのエーテル化反応(Williamsonのエーテル合成反応)などが挙げられ、具体的には、特開2001−40086号公報、特開2001−181383号、特開平6−116194号公報等に開示された方法などが好適に挙げられる。
【0053】
前記ポリビニルアリールエステル樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、対応するビニルアリールエステルモノマーとビニルアセテートとの共重合反応、塩基性触媒の存在下、ポリビニルアルコールと芳香族カルボン酸ハライド化合物とのエステル化反応などが挙げられる。
【0054】
前記芳香族化合物を一部に有してなる樹脂における芳香族化合物としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単環性芳香族のベンゼン誘導体、ピリジン誘導体等、芳香族環が複数個連結した化合物(ナフタレン、アントラセン等の多環性芳香族)、などが好適に挙げられる。
【0055】
前記芳香族化合物を一部に有してなる樹脂における芳香族化合物は、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基等の官能基や糖誘導体を少なくとも1つ有するのが適当な水溶性の観点からは好適であり、水酸基、アミノ基、スルホニル基、カルボキシル基、及びこれらの誘導体による基から選択される官能基を少なくとも1つ有するのがより好ましい。
【0056】
前記芳香族化合物を一部に有してなる樹脂における芳香族化合物のモル含有率としては、エッチング耐性に影響がない限り特に制限はなく目的に応じて適宜選択することができるが、高いエッチング耐性を必要とする場合には5mol%以上であるのが好ましく、10mol%以上であるのがより好ましい。
なお、前記芳香族化合物を一部に有してなる樹脂における芳香族化合物のモル含有率は、例えば、NMR等を用いて測定することができる。
【0057】
前記芳香族化合物を一部に有してなる樹脂の前記レジストパターン平滑化材料における含有量としては、前記樹脂、前記架橋剤等の種類・含有量等に応じて適宜決定することができる。
【0058】
前記有機溶剤は、前記レジストパターン平滑化材料に含有させることにより、該レジストパターン平滑化材料における、前記樹脂、前記架橋剤等の溶解性を向上させることができる。
【0059】
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、などが挙げられる。
【0060】
前記アルコール系有機溶剤としては、例えば、メタノール、エタノール、プロピルアルコール、イソプロピルアルコール、ブチルアルコールなどが挙げられる。
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート(PGMEA)などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系有機溶剤などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノン等のケトン系有機溶剤、などが挙げられる。
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテル、などが挙げられる。
前記環状エーテルとしては、例えば、テトラヒドロフラン、ジオキサン、などが挙げられる。
【0061】
これらの有機溶剤は、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、平滑化を精細に行うことができる点で、80〜200℃程度の沸点を有するものが好ましい。
【0062】
前記有機溶剤の前記レジストパターン平滑化材料における含有量としては、前記樹脂、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【0063】
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、アンモニウム塩素等に代表されるクエンチャーなどが挙げられる。
前記その他の成分の前記レジストパターン平滑化材料における含有量としては、前記樹脂、前記架橋剤等の種類・含有量等に応じて適宜決定することができる。
【0064】
前記レジストパターン平滑化材料は、前記レジストパターン上に塗布して使用することができる。
なお、前記塗布の際、前記界面活性剤については、前記レジストパターン平滑化材料に含有させずに、該レジストパターン平滑化材料を塗布する前に別途に塗布してもよい。
【0065】
前記レジストパターン平滑化材料を前記レジストパターン上に塗布し、加熱し、現像すると、該レジストパターンが平滑化され、平滑化レジストパターンが形成される。
【0066】
以上により形成された、壁面が平滑化されたレジストパターンは、前記芳香族化合物及び前記芳香族化合物を一部に有してなる樹脂の少なくとも一方を含有している場合には、エッチング耐性に優れ、下地加工性の観点からはこの態様も好ましい。この場合には、前記芳香族化合物及び前記芳香族化合物を一部に有してなる樹脂の少なくとも一方の含有量が表層から内部に向かって漸次減少するように設計してもよい。
【0067】
以上により形成された、壁面が平滑化されたレジストパターンは、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置等の製造に好適に使用することができ、後述する本発明の半導体装置の製造方法に特に好適に使用することができる。
【0068】
ここで、本発明のレジストパターンの形成方法について以下に図面を参照しながら説明する。
図1に示すように、下地層(基材)上に活性領域3、素子分離領域4が形成され、その表面にゲート酸化膜2が形成され、その上にゲート電極1が形成され、ゲート電極1を覆うようにして形成された層間絶縁膜5上に、レジストパターン6を形成した。このレジストパターン6は、ホールパターン7(開口寸法d)を有する。
図2に示すように、レジストパターン6の表面にレジストパターン平滑化材料8を塗布する。すると、図3に示すように、レジストパターン6とレジストパターン平滑化材料8との界面においてレジストパターン平滑化材料8のレジストパターン6へのミキシング(含浸)が起こり、ミキシング層9及び10が形成される。そして、現像処理を行い、未架橋のレジストパターン平滑化材料8を除去すると、平滑化レジストパターン20が形成される。
【0069】
本発明のレジストパターンの形成方法により形成されたレジストパターンは、コンタクトホール、Tゲート電極用開口などに好適であり、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造などに好適に使用することができ、以下の本発明の半導体装置の製造方法に特に好適に使用することができる。
【0070】
(半導体装置の製造方法)
本発明の半導体の製造方法は、下地層上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させるレジストパターン平滑化工程と、該平滑化されたレジストパターンを用いてエッチングにより前記下地層をパターニングするパターニング工程とを含み、更に必要に応じて適宜選択したその他の工程を含む。
【0071】
前記レジストパターン形成工程における前記レジストパターンの形成方法としては、特に制限はなく、公知の方法に従って行うことができる。
前記レジストパターン平滑化工程は、前記レジストパターンの表面を前記レジストパターンの形成方法により平滑化してレジストパターンを形成する工程、具体的には、前記下地層上にレジストパターンを形成後、該レジストパターンの表面を覆うように前記レジストパターン平滑化材料を塗布し、加熱し、現像することを含み、該レジストパターンにおける少なくとも壁面を平滑化する工程である。
本発明において、前記レジストパターン平滑化工程は、上述した本発明の前記レジストパターンの形成方法により特に好適に行うことができる。
【0072】
前記下地層としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウエハ等の基板、各種酸化膜等が好適に挙げられる。前記塗布の方法は上述した通りである。また、該塗布の後では、上述のプリベーク、架橋ベーク等を行うのが好ましい。
【0073】
前記パターニング工程は、前記平滑化レジストパターン形成工程により形成した平滑化レジストパターンをマスク等として用いてエッチング(ドライエッチング等)を行うことにより前記下地層(例えば配線層)をパターニングする工程である。
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
【0074】
前記その他の工程としては、例えば、現像工程などが好適に挙げられる。
前記現像工程は、前記平滑化レジストパターン形成工程の後であって前記パターニング工程の前に現像を行う工程である。なお、前記現像は、上述した通りである。
【0075】
本発明の半導体装置の製造方法によると、例えば、フラッシュメモリ、DRAM、FRAM、等をはじめとする高性能な各種半導体装置を効率的に製造することができる。
【0076】
【実施例】
以下、本発明の実施例を具体的に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【0077】
(実施例1)
シリコンウエハ(下地層)上にArFレジストを塗布し、ArF露光機を用いて選択露光を行い、現像して、レジストパターン(ホールパターン(開口寸法=100nm)を形成した。
【0078】
次に、レジストパターンの表面に以下の組成を有するレジストパターン平滑化材料を塗布した。即ち、前記レジストパターン平滑化材料は、前記樹脂としてのポリビニルアセタール樹脂(積水化学社製、KW−3)16質量部と、前記架橋剤としてのテトラメトキシメチルグリコールウリル(積水化学社製)1.16質量部と、前記界面活性剤としてのポリオキシエチレンモノアルキルエーテル系界面活性剤(旭電化社製、TN−80、非イオン性界面活性剤)0.25質量部とを含有する。また、前記樹脂、前記架橋剤及び前記界面活性剤を除いた主溶剤成分として、純水(脱イオン水)とイソプロピルアルコールとの混合液(質量比が純水(脱イオン水):イソプロピルアルコール=98.6:0.4)を使用した。
【0079】
次に、表1に示す温度及び時間で加熱を行った後、現像し、平滑化レジストパターンを形成した。
なお、このとき、レジストパターンの開口寸法D=100nmとした時、Dに対する、壁面を平滑化したレジストパターンの最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)の割合(%)を測定し、エッジラフネスとして評価した。
また、Dに対する、壁面を平滑化したレジストパターンの平均開口寸法Dav.(nm)の割合を測定し、パターンサイズ変化量として評価した。
結果を表1に示した。
【0080】
【表1】
Figure 0004074160
【0081】
前記加熱の時間を60秒とした時は、前記加熱の温度を100℃とした場合が、加熱なし、90℃、105℃、110℃、120℃の各場合に比し、前記レジストパターンの表面と前記レジストパターン平滑化材料との間で、該レジストパターンが厚肉化されるに至らない程度でミキシング層を形成することができ、前記レジストパターンに大きな変形乃至サイズ変動を生じさせることなく、そのエッジラフネスを低減でき、表面を平滑化することができた。具体的には、前記パターンサイズ変化量を±10%以内(−5nm)に抑えることができ(Dav.(nm)≧D(nm)×(90/100)を満たす)、前記エッジラフネスを±5%以内(4nm)に抑えることができた(最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内であった)。
【0082】
また、前記加熱の時間を120秒、30秒、前記加熱の温度を90、110℃とそれぞれした場合、前記パターンサイズ変化量を±10%以内(−4nm、−3nm)に抑えることができ(Dav.(nm)≧D(nm)×(90/100)を満たす)、前記エッジラフネスを±5%以内(5.2nm、4.1nm)に抑えることができた(最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内であった)。
次に、以上により平滑化したレジストパターンにより形成されるレジスト抜けパターンであるコンタクトホール(ホールパターン)を用い、前記シリコン基板(下地層)のパターニングを行った結果、高精細なパターンを有する高性能な半導体装置が得られた。
【0083】
また、前記シリコン基板(下地層)上に、積層レジストを形成した後、電子線等による露光、サイドエッチング等を公知の方法に従って行い、前記シリコン基板(下地層)上のレジスト膜にTゲート電極用開口を形成した。このTゲート電極用開口が形成されたレジストパターンに、上記レジストパターン平滑化材料を上記同様にして塗布し、加熱し、平滑化レジストパターンを形成した。即ち、Tゲート電極用開口における壁面等を平滑化した。次に、該Tゲート電極用開口に対し、公知の方法に従って電極を形成したところ、高精細なTゲート電極(マッシュルーム電極)を備えた高性能な半導体装置が得られた。
【0084】
(実施例2)
実施例1において、加熱の温度を90℃とし、加熱の時間を60秒とし、レジストパターン平滑化材料の塗布厚みを表2に示すように変更した以外は、実施例1と同様にして平滑化レジストパターンを形成し、実施例1と同様の評価を行った。結果を表2に示した。
【0085】
【表2】
Figure 0004074160
【0086】
また、前記塗布の厚みを50nm、83nm、98nm、155nm、前記加熱の温度を90℃、前記加熱の時間を60秒とそれぞれした場合、前記塗布の厚みが83nmの場合は50nm、98nm、155nmの各場合に比し、前記パターンサイズ変化量を±10%以内(−2nm)に抑えることができ(Dav.(nm)≧D(nm)×(90/100)を満たす)、前記エッジラフネスを±5%以内(3.7nm)に抑えることができた(最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内であった)。
【0087】
(実施例3)
実施例1において、目的のレジストパターンの開口寸法を120nm、150nmとし、加熱の温度を表3(開口寸法=120nm)及び表4(開口寸法=150nm)に示す通りとし、加熱の時間を60秒とし、レジストパターン平滑化材料の塗布厚みを80nmとした以外は、実施例1と同様にして平滑化レジストパターンを形成し、実施例1と同様の評価を行った。結果を表3及び表4並びに図5に示した。
【0088】
【表3】
Figure 0004074160
【0089】
【表4】
Figure 0004074160
【0090】
前記加熱の温度を80℃、85℃、90℃、95℃、100℃、105℃、110℃、120℃とそれぞれした場合、80〜95℃の場合は、前記パターンサイズ変化量を±10%以内に抑えることができ(Dav.(nm)≧D(nm)×(90/100)を満たす)、前記エッジラフネスを±5%以内に抑えることができた(最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内であった)。
【0091】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
(付記1) 下地層上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させるレジストパターン壁面平滑化工程と、該平滑化されたレジストパターンを用いてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
(付記2) レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内である付記1に記載の半導体装置の製造方法。
(付記3) レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±3%以内である付記1に記載の半導体装置の製造方法。
(付記4) レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの平均開口寸法Dav.(nm)が、次式、Dav.(nm)≧D(nm)×(90/100)、を満たす付記1から3のいずれかに記載の半導体装置の製造方法。
(付記5) レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの平均開口寸法Dav.(nm)が、次式、Dav.(nm)≧D(nm)×(95/100)、を満たす付記1から3のいずれかに記載の半導体装置の製造方法。
(付記6) レジストパターンがArFレジストで形成された付記1から5のいずれかに記載の半導体装置の製造方法。
(付記7) 開口寸法D(nm)が50〜150nmである付記1から6のいずれかに記載の半導体装置の製造方法。
(付記8) 加熱の温度が80〜100℃である付記1から7のいずれかに記載の半導体装置の製造方法。
(付記9) 塗布の厚みが70〜100nmである付記1から8のいずれかに記載の半導体装置の製造方法。
(付記10) レジストパターン平滑化材料が、樹脂と、架橋剤と、界面活性剤とを含有する付記1から9のいずれかに記載の半導体装置の製造方法。
(付記11) 水溶性乃至アルカリ可溶性である付記10に記載の半導体装置の製造方法。
(付記12) 界面活性剤が非イオン性界面活性剤である付記10又は11に記載の半導体装置の製造方法。
(付記13) 非イオン性界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択される少なくとも1種である付記12に記載の半導体装置の製造方法。
(付記14) 樹脂が、ポリビニルアルコール、ポリビニルアセタール及びポリビニルアセテートから選択される少なくとも1種である付記10から13のいずれかに記載の半導体装置の製造方法。
(付記15) 架橋剤が、メラミン誘導体、ユリア誘導体及びウリル誘導体から選択される少なくとも1種である付記10から14のいずれかに記載の半導体装置の製造方法。
(付記16) 水溶性芳香族化合物及び芳香族化合物を一部に有してなる樹脂の少なくともいずれかを含有する付記10から15のいずれかに記載の半導体装置の製造方法。
(付記17) 水溶性芳香族化合物が、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、これらの誘導体及びこれらの配糖体から選択され、芳香族化合物を一部に有してなる樹脂が、ポリビニルアリールアセタール樹脂、ポリビニルアリールエーテル樹脂及びポリビニルアリールエステル樹脂から選択される付記16に記載の半導体装置の製造方法。
(付記18) 有機溶剤を含む付記10から17のいずれかに記載の半導体装置の製造方法。
(付記19) 有機溶剤が、アルコール系溶剤、鎖状エステル系溶剤、環状エステル系溶剤、ケトン系溶剤、鎖状エーテル系溶剤、及び環状エーテル系溶剤から選択される少なくとも1種である付記18に記載の半導体装置の製造方法。
(付記20) レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させることを特徴とするレジストパターンの形成方法。
【0092】
【発明の効果】
本発明によると、従来における問題を解決し、レジストパターンの表面にレジストパターン平滑化材料を塗布することにより、該レジストパターンの大きな変形乃至サイズ変動を伴うことなく、また、該レジストパターンに悪影響を与えることなく、該レジストパターンの壁面を平滑化し、壁面が平滑化されたレジストパターンを容易にかつ効率的に形成可能なレジストパターンの形成方法、及び該レジストパターンの形成方法により得られ、壁面が平滑化されたレジストパターンを用いて高精細なパターニングを行い、高性能な半導体装置を効率的に製造可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図1】図1は、ゲート電極を含む層間絶縁膜上に形成され、表面が平滑化されていないレジストパターンの一例を説明するための概略図である。
【図2】図2は、図1に示すレジストパターン上にレジストパターン平滑化材料を塗布した状態の一例を説明するための概略図である。
【図3】図3は、図2に示すレジストパターンとレジストパターン平滑化材料との界面にミキシング層が形成された状態の一例を説明するための概略図である。
【図4】図4は、図3に示すレジストパターン平滑化材料を現像し、レジストパターンの表面を平滑化した状態の一例を説明するための概略図である。
【図5】図5は、レジストパターン平滑化材料の処理温度と、レジストパターンの表面平滑化度と、レジストパターンの平滑化度との関係を示すデータのグラフである。
【符号の説明】
1 ゲート電極
2 ゲート酸化膜
3 活性領域
4 素子分離領域
5 層間絶縁膜
6 レジストパターン
7 ホールパターン
8 レジストパターン平滑化材料
9 ミキシング層
10 ミキシング層
20 平滑化レジストパターン

Claims (10)

  1. 下地層上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させるレジストパターン壁面平滑化工程と、該平滑化されたレジストパターンを用いてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
  2. レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの最大開口寸法Dmax(nm)及び最小開口寸法Dmin(nm)が、D(nm)に対し±5%以内である請求項1に記載の半導体装置の製造方法。
  3. レジストパターンの目的とする開口寸法をD(nm)とした時、壁面を平滑化したレジストパターンの平均開口寸法Dav.(nm)が、次式、Dav.(nm)≧D(nm)×(90/100)、を満たす請求項1又は2に記載の半導体装置の製造方法。
  4. レジストパターンがArFレジストで形成された請求項1から3のいずれかに記載の半導体装置の製造方法。
  5. 開口寸法D(nm)が50〜150nmである請求項1から4のいずれかに記載の半導体装置の製造方法。
  6. 加熱の温度が80〜100℃である請求項1から5のいずれかに記載の半導体装置の製造方法。
  7. 塗布の厚みが70〜100nmである請求項1から6のいずれかに記載の半導体装置の製造方法。
  8. レジストパターン平滑化材料が、樹脂と、架橋剤と、界面活性剤とを含有する請求項1から7のいずれかに記載の半導体装置の製造方法。
  9. 界面活性剤が非イオン性界面活性剤である請求項8に記載の半導体装置の製造方法。
  10. レジストパターンの表面にレジストパターン平滑化材料を塗布した後、加熱し、現像することを含み、前記塗布の厚み及び前記加熱の温度の少なくともいずれかを調整することにより、前記レジストパターンにおける少なくとも壁面を平滑化させることを特徴とするレジストパターンの形成方法。
JP2002248379A 2002-08-28 2002-08-28 半導体装置の製造方法及びレジストパターンの形成方法 Expired - Fee Related JP4074160B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002248379A JP4074160B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法及びレジストパターンの形成方法
US10/647,247 US8257909B2 (en) 2002-08-28 2003-08-26 Method of manufacturing semiconductor device, and method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002248379A JP4074160B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法及びレジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JP2004087900A JP2004087900A (ja) 2004-03-18
JP4074160B2 true JP4074160B2 (ja) 2008-04-09

Family

ID=31972515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002248379A Expired - Fee Related JP4074160B2 (ja) 2002-08-28 2002-08-28 半導体装置の製造方法及びレジストパターンの形成方法

Country Status (2)

Country Link
US (1) US8257909B2 (ja)
JP (1) JP4074160B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK1450811T3 (da) * 2001-11-30 2010-02-15 Osi Pharm Inc Forbindelser specifikke af adenosin A1- og A3-receptorer og anvendelser heraf
US7090967B2 (en) * 2002-12-30 2006-08-15 Infineon Technologies Ag Pattern transfer in device fabrication
JP4731193B2 (ja) * 2005-03-31 2011-07-20 富士通株式会社 半導体装置における導電層を形成する方法
JP4531726B2 (ja) * 2006-06-22 2010-08-25 Azエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
JP5708071B2 (ja) * 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US10684549B2 (en) * 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods
US11164938B2 (en) * 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765972A (en) * 1969-07-14 1973-10-16 Monsanto Co Process for adhering preformed resinous coverings to architectural surfaces
CH564947A5 (ja) * 1971-06-21 1975-08-15 Wave Energy Systems
JPH09306988A (ja) * 1996-03-13 1997-11-28 Sony Corp 多層配線の形成方法
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
US6555617B1 (en) * 1999-07-29 2003-04-29 Mitsubishi Chemical Corporation Composition of cyclic anhydride modified polyvinyl acetal and curable resin and laminated products
DE60107326T2 (de) * 2000-06-21 2005-05-04 Canon K.K. Tinte, Verfahren zum Tintenstrahlaufzeichnen, Tintenpatrone, Aufzeichnungseinheit und Vorrichtung zum Tintenstrahlaufzeichnen
TW495843B (en) * 2001-05-11 2002-07-21 Macronix Int Co Ltd Method for reducing photoresist roughness by crosslinking photoresist with deposited material
US6753117B2 (en) * 2001-08-02 2004-06-22 Macronix International Co., Ltd. Method for reducing line edge roughness of patterned photoresist
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3745717B2 (ja) * 2002-08-26 2006-02-15 富士通株式会社 半導体装置の製造方法
US6818384B2 (en) * 2002-10-08 2004-11-16 Samsung Electronics Co., Ltd. Methods of fabricating microelectronic features by forming intermixed layers of water-soluble resins and resist materials

Also Published As

Publication number Publication date
US8257909B2 (en) 2012-09-04
JP2004087900A (ja) 2004-03-18
US20040043332A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
JP3850767B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4724072B2 (ja) レジストパターンの形成方法、半導体装置及びその製造方法
JP3850772B2 (ja) レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP4676325B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP3953822B2 (ja) レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4566862B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4319671B2 (ja) レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4718145B2 (ja) 半導体装置及びゲート電極の製造方法
JP4724073B2 (ja) レジストパターンの形成方法、半導体装置及びその製造方法
JP4657899B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP5240297B2 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4074160B2 (ja) 半導体装置の製造方法及びレジストパターンの形成方法
WO2005013011A1 (ja) レジストパターン厚肉化材料、それを用いたレジストパターンの製造方法及び半導体装置の製造方法
JP4198418B2 (ja) 微細t型電極の製造方法
US8093156B2 (en) Method for manufacturing semiconductor device
JP4490228B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4409524B2 (ja) レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP4417191B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4763218B2 (ja) ゲート電極の製造方法
JP5527440B2 (ja) パターンの形成方法及び半導体装置の製造方法
JP2006227633A (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JPH09222726A (ja) 反射防止組成物及びレジストパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4074160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees