JP4718145B2 - 半導体装置及びゲート電極の製造方法 - Google Patents

半導体装置及びゲート電極の製造方法 Download PDF

Info

Publication number
JP4718145B2
JP4718145B2 JP2004253520A JP2004253520A JP4718145B2 JP 4718145 B2 JP4718145 B2 JP 4718145B2 JP 2004253520 A JP2004253520 A JP 2004253520A JP 2004253520 A JP2004253520 A JP 2004253520A JP 4718145 B2 JP4718145 B2 JP 4718145B2
Authority
JP
Japan
Prior art keywords
gate electrode
layer
forming
electrode opening
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004253520A
Other languages
English (en)
Other versions
JP2006073676A (ja
Inventor
純一 今
耕司 野崎
剛三 牧山
俊裕 多木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004253520A priority Critical patent/JP4718145B2/ja
Priority to US11/022,987 priority patent/US7220628B2/en
Publication of JP2006073676A publication Critical patent/JP2006073676A/ja
Application granted granted Critical
Publication of JP4718145B2 publication Critical patent/JP4718145B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、微細なゲート電極を効率的に製造可能なゲート電極の製造方法及び半導体装置の製造方法、該ゲート電極の製造方法、半導体装置の製造方法により製造されたゲート電極、半導体装置に関する。
高周波特性の優れた電界効果トランジスタは、準ミリ・ミリ波帯電波の送受信用デバイス乃至高速信号処理用（光通信用）デバイスとして有用である。これらの中でも特に優れた高周波特性が要求させるデバイスに使用されるゲート電極の開発においては、従来より、ゲート形成用開口を微細に形成し、ゲート長を可能な限り短縮することが盛んに行われてきている。このゲート形成用開口を微細に形成するための方法としては、（１）描画に用いる露光光源波長を短波長化し、あるいは電子ビーム径を微細化することにより、描画を微細に行う方法、（２）前記ゲート形成用開口を形成するレジストに対して熱処理を行って熱軟化させて開口寸法を縮小させる方法、（３）前記ゲート形成用開口を形成するレジストのゲート電極用開口近傍に電子線を入射して厚肉化した後に熱処理を行って開口寸法を縮小させる方法、などが考えられてきた（特許文献１及び２参照）。
しかし、これらの方法の場合には、以下のような問題がある。即ち、前記（１）の方法の場合、露光装置及びマスクが高価になり、全体として製造コストが高くなってしまう。また、前記（３）の方法の場合、電子ビームを用いるので、スループット及び安定性の点で量産に向かない。一方、前記（２）の方法の場合、安定に得られる開口寸法の縮小量が０．０４μｍ以内程度であり、これを超える大幅な開口寸法の縮小を行うことは、均一性の点で問題があり量産に向かない。
特願平１１−１８２７７８号公報 特開２００４−８７９６７
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、通常の紫外線露光により形成したゲート電極開口を厚肉化して開口寸法を縮小することにより、微細なゲート電極を効率的に製造可能なゲート電極の製造方法及び半導体装置の製造方法、並びに、該ゲート電極の製造方法又は半導体装置の製造方法により製造され、高周波特性の優れ、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用（光通信用）デバイスとして有用な電界効果トランジスタに好適なゲート電極及び該ゲート電極を備えた高品質な半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、前記ゲート電極開口にゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。
本発明の半導体装置の製造方法においては、前記ゲート電極開口形成工程において、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層が形成され、該ゲート電極開口形成用層にゲート電極開口が形成される。前記オーバーゲート形成用層形成工程において、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層が形成される。前記ゲート電極開口縮小工程において、前記ゲート電極開口の開口径が縮小される。前記ゲート電極形成工程において、前記ゲート電極開口にゲート電極が形成される。
以上により、高性能で微細なゲート電極を有する半導体装置が効率よくかつ簡便に製造される。該半導体装置においては、微細なゲート電極を用いた電界効果トランジスタを安定に多数集積化させることができ、また、微細化度の異なる複数のゲート電極を形成することができるため、多機能でかつ高性能である。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されることを特徴とする。
本発明の半導体装置は、電界効果トランジスタ等に好適な微細なゲート電極を有するので、高性能である。また、微細化度の異なる複数のゲート電極を備える場合や、任意にオフセット量が調整された複数のオフセットゲートを備える場合には、多機能でかつ高性能である。
本発明のゲート電極の製造方法は、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、前記ゲート電極開口にゲート電極を形成するゲート電極形成工程とを含むことを特徴とする。
本発明のゲート電極の製造方法においては、前記ゲート電極開口形成工程において、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層が形成され、該ゲート電極開口形成用層にゲート電極開口が形成される。前記オーバーゲート形成用層形成工程において、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層が形成される。前記ゲート電極開口縮小工程において、前記ゲート電極開口の開口径が縮小される。前記ゲート電極形成工程において、前記ゲート電極開口にゲート電極が形成される。以上により、高性能で微細なゲート電極が効率よくかつ簡便に製造される。該ゲート電極は、ゲート長が短く微細な構造を有するので、高周波特性に優れ、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用（光通信用）デバイスとして有用な電界効果トランジスタに好適に使用することができる。
本発明によると、従来における問題を解決することができ、通常の紫外線露光により形成したゲート電極開口を厚肉化して開口寸法を縮小することにより、微細なゲート電極を効率的に製造可能なゲート電極の製造方法及び半導体装置の製造方法、並びに、該ゲート電極の製造方法又は半導体装置の製造方法により製造され、高周波特性の優れ、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用（光通信用）デバイスとして有用な電界効果トランジスタに好適なゲート電極及び該ゲート電極を備えた高品質な半導体装置を提供することができる。
（ゲート電極及び半導体装置並びにこれらの製造方法）
本発明の半導体装置の製造方法及びゲート電極の製造方法は、ゲート電極開口形成工程と、オーバーゲート形成用層形成工程と、ゲート電極開口縮小工程と、ゲート電極形成工程とを含み、更に必要に応じてその他の工程を含む。
本発明の半導体装置は、本発明の半導体装置の製造方法により製造され、本発明のゲート電極は、本発明のゲート電極の製造方法により製造される。
以下、本発明の半導体装置の製造方法及びゲート電極の製造方法の説明をすると共に、その説明を通じて本発明の半導体装置及びゲート電極の内容を明らかにする。
−ゲート電極開口形成工程−
前記ゲート電極開口形成工程は、ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成する工程である。
−−ゲート電極形成対象面−−
前記ゲート電極形成対象面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、各種半導体装置におけるゲート電極形成対象面などが挙げられるが、これらの中でも、準ミリ・ミリ波帯電波の送受信用乃至高速信号処理用（光通信用）デバイスとして有用な電界効果トランジスタのゲート電極形成面が特に好適に挙げられる。
前記ゲート電極形成対象面としては、特に制限はなく、目的に応じて適宜選択することができるが、半導体装置の基板表面などが挙げられ、具体的には、シリコンウエハ等の基板、層間絶縁膜、配線材料膜、各種酸化膜等などが挙げられる。
前記ゲート電極形成対象面には、オーミック電極などが形成されているのが好ましい。この場合、少なくとも一対のオーミック電極が形成されているのが好ましい。該オーミック電極としては、特に制限はなく、公知のものの中から適宜選択することができ、例えば、半絶縁性ＧａＡｓ基板上に、バッファ層、ＩｎＧａＡｓ電子走行層、ＡｌＧａＡｓ電子供給層、ＧａＡｓ低抵抗層を積層形成させたものなどが挙げられる。該オーミック電極における各層の積層は、例えば、ＭＯＣＶＤ法、などにより行うことができる。素子同士を電気的に分離するには、酸素注入を行うことにより活性領域を形成することができる。
また、前記ゲート電極形成対象面に低抵抗層が形成されていてもよく、該低抵抗層部分をエッチング処理等により除去してリセス領域を形成してもよい。
−−ゲート電極開口形成用層−−
前記ゲート電極開口形成用層としては、紫外線レジスト層を少なくとも１層含み、ゲート電極開口を形成することができる限り特に制限はなく、目的に応じて適宜選択することができるが、前記紫外線レジスト層のほかに、後述するオーバーゲート形成用層と相溶しない不相溶層を更に含むのが好ましい。
この場合、前記オーバーゲート形成用層により、マッシュルームゲート電極を効率よく形成することができる点で有利である。なお、この場合、前記ゲート電極開口形成用層が、前記ゲート電極形成対象面上に前記不相溶層と前記紫外線レジスト層とをこの順に有していると、前記紫外線レジスト層により前記不相溶層に前記ゲート電極用開口を形成することができ、該不相溶層上に前記オーバーゲート形成用層を形成することができる点で有利である。
前記紫外線レジスト層のレジスト材料としては、特に制限はなく、公知の紫外線レジストの中から適宜選択することができ、ｇ線レジスト、ｉ線レジストなどが挙げられるが、微細なゲート電極を形成する観点からは前記ｉ線レジストが好ましい。
前記レジスト材料の具体例としては、後述するレジストパターン厚肉化材料に含まれる樹脂と高い相溶性を示すものが好ましく、ノボラック系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ＰＨＳ系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジスト、などが挙げられる。これらは、フッ素修飾等されていてもよい。これらは、１種単独で使用してもよいし、２種以上を併用してもよいが、これらの中でも前記ノボラック樹脂が特に好ましい。
前記紫外線レジスト層の厚みとしては、特に制限はなく、前記ゲート電極形成対象面の材質、エッチング条件等に応じて適宜選択することができるが、例えば、通常、０．０５〜２０００μｍ程度である。
なお、前記紫外線レジスト層に前記ゲート電極開口を形成する場合の開口寸法としては、特に制限はなく、目的に応じて適宜選択することができる。前記紫外線レジスト層に前記ゲート電極開口を形成する場合に、該紫外線レジスト層を露光するのに用いる露光光の波長としては、特に制限はなく、前記紫外線レジスト層のレジスト材料に応じて紫外線領域の中から適宜選択することができ、前記レジスト材料が、ｇ線レジストである場合にはｇ線波長領域が好ましく、ｉ線レジストである場合にはｉ線波長領域が好ましい。
前記不相溶層は、前記ゲート電極開口が形成された前記紫外線レジスト層上に後述するオーバーゲート形成用層を形成すると、該紫外線レジスト層が該オーバーゲート形成用層と相溶してしまい、該オーバーゲート形成用層を形成することができない場合や、該紫外線レジスト層が該オーバーゲート形成用層と相溶しなくとも、両者の密着性が十分ではない場合などに好適に設けることができる。
前記不相溶層を設ける場合、前記紫外線レジスト層に前記ゲート電極用開口を形成した後、このゲート電極開口が形成された前記紫外線レジスト層を用いて前記不相溶層をエッチングすること等により、該ゲート電極開口を前記不相溶層に転写することができる。
前記不相溶層は、前記ゲート電極形成対象面上に形成されるのが好ましく、一対のオーミック電極（ソース電極とドレイン電極）が形成されかつリセス領域が形成されたゲート電極形成対象面上に形成されるのがより好ましい。
前記不相溶層の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、該不相溶層上に形成される、後述のオーバーゲート形成用層の材質により異なり、一概に規定することはできないが、前記オーバーゲート形成用層が、後述の逆テーパーレジスト層である場合には、例えば、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリオレフィン樹脂、エポキシ樹脂、ポリアミド樹脂、及びポリイミド樹脂から選択される少なくとも１種が好ましく、これらの中でも、ポリメチルメタクリレート樹脂が特に好ましく、また、前記オーバーゲート形成用層が、後述の積層レジスト層である場合には、例えば、ＳｉＮが特に好ましい。
また、前記不相溶層の材料としては、該不相溶層上に形成される、後述のオーバーゲート形成用層と相溶しない紫外線レジストを使用してもよい。この場合、該不相用層に光や熱による表面処理を施すと、該不相溶層の性質が感光性から非感光性に変化すると共にミキシング性が抑止されるため、該不相溶層上に紫外線レジスト層を積層し、パターニングすることができ、プロセスをより簡略化することができる点で有利である。
前記不相溶層は、１層であってもよいし、多層であってもよく、該不相溶層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、通常、０．０１〜２μｍ程度である。
なお、前記ゲート電極開口形成用層の材料としては、適宜、市販品を使用することができる。
また、前記ゲート電極開口形成用層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、公知の塗布形成方法が好適に挙げられ、例えば、スピンコート法などが挙げられる。
前記ゲート電極開口形成用層に前記ゲート電極開口を形成する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、公知のマスクパターン等を用いて紫外線を前記紫外線レジスト層に露光し、現像することにより、形成することができ、また、前記ゲート電極開口形成用層が前記不相溶層を含む場合には、公知のマスクパターン等を用いて紫外線を前記紫外線レジスト層に露光し、現像した後、該紫外線レジスト層をマスクパターンとして前記不相溶層をエッチング処理等することにより、形成することができる。なお、後者の場合、後述するオーバーゲート形成用層形成工程前に前記紫外線レジスト層は、除去しておくのが好ましい。
−オーバーゲート形成用層形成工程−
前記オーバーゲート形成用層形成工程は、前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成する工程である。
前記オーバーゲート形成用層は、前記ゲート電極開口形成用層上に形成することができるが、該ゲート電極形成用層が前記不相溶層を有している場合には該不相溶層上に好適に形成することができる。
前記オーバーゲート形成用層としては、ゲート電極におけるオーバーゲート部を形成することができる限り、特に制限はなく、前記ゲート電極形成用層の種類等に応じて適宜選択することができ、例えば、逆テーパーレジスト層、積層レジスト層、などが好適に挙げられる。
前記逆テーパーレジスト層としては、特に制限はなく、公知のものの中から目的に応じて適宜選択することができるが、例えば、露光され現像されると、未露光部が溶解して逆テーパ形状を形成可能なネガレジスト層などが挙げられ、ノボラック樹脂、光酸発生剤、架橋剤及びアゾ染料を含むものなどが好適に挙げられる。
前記逆テーパーレジスト層は、前記不相溶層が、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリオレフィン樹脂、エポキシ樹脂、ポリアミド樹脂、及びポリイミド樹脂から選択される少なくとも１種により形成されているばあい、特にポリメチルメタクリレート樹脂により形成されている場合に好適に形成することができる。
前記積層レジスト層としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、サイドエッチング可能な層と、紫外線レジスト層とを含むものなどが好適に挙げられ、ポリジメチルグルタルイミド（ＰＭＧＩ）レジスト層と紫外線レジスト層とを含むものが特に好適に挙げられる。
前記積層レジスト層は、前記不相溶層がＳｉＮにより形成されている場合に好適に形成することができる。
前記サイドエッチング（セットバック形成）可能な層の材料としては、サイドエッチング可能な材料である限り、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリジメチルグルタルイミド（ＰＭＧＩ）系レジストなどが好適に挙げられる。
なお、前記サイドエッチング可能な層にサイドエッチング（セットバック形成）を行うと、これにより形成された空間を、前記ゲート電極におけるオーバーゲート部を形成するための空間とすることができる。
前記紫外線レジスト層の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、上述したものが好適に挙げられる。
前記オーバーゲート形成用層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記オーバーゲート形成用層に形成する開口寸法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、０．２０〜１．００μｍ程度であるのが好ましい。該オーバーゲート形成用層に開口を形成する方法としては、特に制限はなく、目的に応じて公知の条件に従い、公知の露光、現像方法が好適に挙げられる。
前記オーバーゲート形成用層の材料としては、適宜、市販品を使用することができる。
前記オーバーゲート形成用層は、公知の塗布形成方法により形成することができる。なお、前記塗布の方法としては、特に制限はなく、目的に応じて公知の方法の中から適宜選択することができ、例えば、スピンコート法などが挙げられる。
前記オーバーゲート形成用層は、前記不相溶層と共に、前記ゲート電極形成工程後に除去されるのが好ましい。該オーバーゲート形成用層の除去の方法としては、例えば、リフトオフ法などが好適に挙げられる。
−ゲート電極開口縮小工程−
前記ゲート電極開口縮小工程としては、前記ゲート電極開口の開口径（開口寸法、開口面積）を縮小させる工程である。
前記ゲート電極開口縮小工程としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ゲート電極開口が形成されたゲート電極開口形成用層における少なくともゲート電極開口を含む領域に、少なくとも樹脂を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させることにより行われるのが特に好ましい。
この場合、前記ゲート電極用開口に該レジストパターン厚肉化材料が塗布されると、該ゲート電極開口が厚肉化され、該ゲート電極開口上にミキシング層が形成され、該ゲート電極開口の開口径（開口寸法、開口面積）が縮小される。その結果、前記ゲート電極開口を形成する際に用いた露光光（紫外線）による露光限界を超えて（該露光光（紫外線）の波長よりも短い電離放射線で露光したかのように）、より微細なゲート電極開口が形成される。
なお、このとき、前記ゲート電極開口の厚肉化量、即ち前記ゲート電極開口の開口径（開口寸法、開口面積）の縮小量は、前記レジストパターン厚肉化材料の組成、組成比、配合量、濃度、粘度、塗布厚み、ミキシングベーク温度・時間、などを適宜調節することにより、所望の範囲に制御することができる。
前記レジストパターン厚肉化材料の組成、組成比、配合量、濃度、粘度等としては、特に制限はなく、目的に応じて適宜選択することができるが、該レジストパターン厚肉化材料における水以外の成分の総含有量が、５〜４０質量％であるのが、前記ゲート電極用開口の厚肉化量、即ち前記ゲート電極開口の開口径（開口寸法、開口面積）の縮小量の制御の観点から好ましい。
前記ゲート電極開口縮小工程の回数としては、特に制限はなく、通常、１回であり、２回以上であってもよい。
前記ゲート電極開口縮小工程を行うタイミングとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記オーバーゲート形成用層形成工程の前及び／又は後が好適に挙げられる。
−−レジストパターン厚肉化材料−−
前記レジストパターン厚肉化材料は、樹脂を少なくとも含有してなり、更に必要に応じて適宜選択した、界面活性剤、架橋剤、水溶性芳香族化合物、芳香族化合物を一部に有してなる樹脂、有機溶剤、相間移動触媒、水酸基を少なくとも２つ有する多価アルコールとを含有してなり、その他の成分などを含有してなる。
前記レジストパターン厚肉化材料は、水溶性乃至アルカリ可溶性である。
前記水溶性としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、２５℃の水１００ｇに対し、前記レジストパターン厚肉化材料が０．１ｇ以上溶解する水溶性が好ましい。
前記アルカリ性としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、２５℃の２．３８質量％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１００ｇに対し、前記レジストパターン厚肉化材料が０．１ｇ以上溶解する水溶性が好ましい。
前記レジストパターン厚肉化材料の態様としては、水溶液あるが、コロイド液、エマルジョン液などの態様であってもよいが、水溶液であるのが好ましい。
−−−樹脂−−−
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、水溶性乃至アルカリ可溶性であるのが好ましく、架橋反応を生ずることが可能あるいは架橋反応を生じないが水溶性架橋剤と混合可能であるのがより好ましい。
前記樹脂としては、良好な水溶性乃至アルカリ可溶性を示す観点からは、極性基を２以上有するものが好ましい。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸基、アミノ基、スルホニル基、カルボニル基、カルボキシル基、これらの誘導基、などが好適に挙げられる。これらは、１種単独で前記樹脂に含まれていてもよいし、２種以上の組合せで前記樹脂に含まれていてもよい。
前記樹脂が水溶性樹脂である場合、該水溶性樹脂としては、２５℃の水１００ｇに対し０．１ｇ以上溶解する水溶性を示すものが好ましい。
前記水溶性樹脂としては、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリドン、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂などが挙げられる。
前記樹脂がアルカリ可溶性樹脂である場合、該アルカリ可溶性樹脂としては、２５℃の２．３８質量％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１００ｇに対し、０．１ｇ以上溶解するアルカリ可溶性を示すものが好ましい。
前記アルカリ可溶性樹脂としては、例えば、ノボラック樹脂、ビニルフェノール樹脂、ポリアクリル酸、ポリメタクリル酸、ポリp−ヒドロキシフェニルアクリラート、ポリp−ヒドロキシフェニルメタクリラート、これらの共重合体などが挙げられる。
前記樹脂は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテートなどが好ましく、前記ポリビニルアセタールを５〜４０質量％含有しているのがより好ましい。
また、本発明においては、前記樹脂が、環状構造を少なくとも一部に有していてもよく、このような樹脂を用いると、前記レジストパターン厚肉化材料に良好な耐エッチング性を付与することができる点で有利である。
本発明においては、該環状構造を少なくとも一部に有する樹脂を１種単独で使用してもよいし、２種以上を併用してもよく、また、これを前記樹脂と併用してもよい。
前記環状構造を一部に有してなる樹脂としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、架橋反応を生ずることができるものが好ましく、ポリビニルアリールアセタール樹脂、ポリビニルアリールエーテル樹脂、ポリビニルアリールエステル樹脂、これらの誘導体などが好適に挙げられ、これらの中から選択される少なくとも１種であるのがより好ましく、適度な水溶性乃至アルカリ可溶性を示す点でアセチル基を有するものが特に好ましい。
前記ポリビニルアリールアセタール樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、β−レゾルシンアセタール、などが挙げられる。
前記ポリビニルアリールエーテル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、４−ヒドロキシベンジルエーテル、などが挙げられる。
前記ポリビニルアリールエステル樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、安息香酸エステル、などが挙げられる。
前記ポリビニルアリールアセタール樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、公知のポリビニルアセタール反応を利用した製造方法などが好適に挙げられる。該製造方法は、例えば、酸触媒下、ポリビニルアルコールと、該ポリビニルアルコールと化学量論的に必要とされる量のアルデヒドとをアセタール化反応させる方法であり、具体的には、ＵＳＰ５，１６９，８９７、同５，２６２，２７０、特開平５−７８４１４号公報等に開示された方法が好適に挙げられる。
前記ポリビニルアリールエーテル樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、対応するビニルアリールエーテルモノマーとビニルアセテートとの共重合反応、塩基性触媒の存在下、ポリビニルアルコールとハロゲン化アルキル基を有する芳香族化合物とのエーテル化反応（Williamsonのエーテル合成反応）などが挙げられ、具体的には、特開２００１−４００８６号公報、特開２００１−１８１３８３号、特開平６−１１６１９４号公報等に開示された方法などが好適に挙げられる。
前記ポリビニルアリールエステル樹脂の製造方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、対応するビニルアリールエステルモノマーとビニルアセテートとの共重合反応、塩基性触媒の存在下、ポリビニルアルコールと芳香族カルボン酸ハライド化合物とのエステル化反応などが挙げられる。
前記環状構造を一部に有してなる樹脂における環状構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、単環（ベンゼン等）、多環（ビスフェノール等）、縮合環（ナフタレン等）などのいずれであってもよく、具体的には、芳香族化合物、脂環族化合物、ヘテロ環化合物、などが好適に挙げられる。該環状構造を一部に有してなる樹脂は、これらの環状構造を１種単独で有していてもよいし、２種以上を有していてもよい。
前記芳香族化合物としては、例えば、多価フェノール化合物、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、ポルフィン、水溶性フェノキシ樹脂、芳香族含有水溶性色素、これらの誘導体、これらの配糖体、などが挙げられる。これらは、1種単独で使用してもよいし、２種以上を併用してもよい。
前記多価フェノール化合物としては、例えば、レゾルシン、レゾルシン［４］アレーン、ピロガロール、没食子酸、これらの誘導体又は配糖体などが挙げられる。
前記ポリフェノール化合物としては、例えば、カテキン、アントシアニジン（ペラルゴジン型（４’−ヒドロキシ），シアニジン型（３’，４’−ジヒドロキシ），デルフィニジン型（３’，４’，５’−トリヒドロキシ））、フラバン−３，４−ジオール、プロアントシアニジン、などが挙げられる。
前記芳香族カルボン酸化合物としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、などが挙げられる。
前記ナフタレン多価アルコール化合物としては、例えば、ナフタレンジオール、ナフタレントリオール、などが挙げられる。
前記ベンゾフェノン化合物としては、例えば、アリザリンイエローＡ、などが挙げられる。
前記フラボノイド化合物としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−３−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、などが挙げられる。
前記脂環族化合物としては、例えば、ポリシクロアルカン類、シクロアルカン類、縮合環、これらの誘導体、これらの配糖体、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ポリシクロアルカン類としては、例えば、ノルボルナン、アダマンタン、ノルピナン、ステランなどが挙げられる。
前記シクロアルカン類としては、例えば、シクロペンタン、シクロヘキサン、などが挙げられる。
前記縮合環としては、例えば、ステロイドなどが挙げられる。
前記ヘテロ環状化合物としては、例えば、ピロリジン、ピリジン、イミダゾール、オキサゾール、モルホリン、ピロリドン等の含窒素環状化合物、フラン、ピラン、五炭糖、六炭糖等を含む多糖類等の含酸素環状化合物、などが好適に挙げられる。
前記環状構造を一部に有してなる樹脂は、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基等の官能基や糖誘導体を少なくとも１つ有するのが適当な水溶性の観点からは好ましく、水酸基、アミノ基、スルホニル基、カルボキシル基、及びこれらの誘導体による基から選択される官能基を少なくとも１つ有するのがより好ましい。
前記環状構造を一部に有してなる樹脂における該環状構造のモル含有率としては、エッチング耐性に影響がない限り特に制限はなく、目的に応じて適宜選択することができ、高いエッチング耐性を必要とする場合には、５ｍｏｌ％以上であるのが好ましく、１０ｍｏｌ％以上であるのがより好ましい。
なお、前記環状構造を一部に有してなる樹脂における該環状構造のモル含有率は、例えば、ＮＭＲ等を用いて測定することができる。
前記樹脂（前記環状構造を一部に有してなる樹脂を含む）の前記レジストパターン厚肉化材料における含有量としては、該環状構造を有していない前記樹脂、後述の架橋剤、界面活性剤等の種類や含有量等に応じて適宜決定することができる。
−−−界面活性剤−−−
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第２級アルコールエトキシレート系、などが挙げられる。
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤などが挙げられる。
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
前記界面活性剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記架橋剤等の種類・含有量等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができるが、５０ｐｐｍ未満であるのが好ましい。
前記ゲート電極開口が形成されている層が前記紫外線レジスト層、前記不相溶層である場合には、前記界面活性剤の含有量が５０ｐｐｍ未満であっても、例えば０ｐｐｍであっても、所望の程度に前記ゲート電極開口を縮小させることができる。一方、前記含有量が、５０ｐｐｍ以上であると、パターンの屈曲部や微細パターンと大面積パターンとの接合部等においてミキシング層（相溶層）が形成され易く、パターン消失等が生ずることがあり、例えば、ゲートパッド用パターンと接するフィンガパターンの開口に消失等が生ずることがある。
−−−架橋剤−−−
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、熱又は酸によって架橋を生じる水溶性のものが好ましく、その中でも、アミノ系架橋剤がより好ましい。
前記アミノ系架橋剤としては、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体などが好適に挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体などが挙げられる。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
前記架橋剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂等の種類・含有量等により異なり一概に規定することができないが、目的に応じて適宜決定することができる。
−−−水溶性芳香族化合物−−−
前記水溶性芳香族化合物としては、芳香族化合物であって水溶性を示すものであれば特に制限はなく、目的に応じて適宜選択することができるが、２５℃の水１００ｇに対し１ｇ以上溶解する水溶性を示すものが好ましく、２５℃の水１００ｇに対し３ｇ以上溶解する水溶性を示すものがより好ましく、２５℃の水１００ｇに対し５ｇ以上溶解する水溶性を示すものが特に好ましい。
前記レジストパターン厚肉化材料が該水溶性芳香族化合物を含有していると、該水溶性芳香族化合物に含まれる環状構造により、得られるレジストパターンのエッチング耐性を顕著に向上させることができる点で好ましい。
前記水溶性芳香族化合物としては、例えば、ポリフェノール化合物、芳香族カルボン酸化合物、ベンゾフェノン化合物、フラボノイド化合物、ポルフィン、水溶性フェノキシ樹脂、芳香族含有水溶性色素、これらの誘導体、これらの配糖体、などが挙げられる。これらは、1種単独で使用してもよいし、２種以上を併用してもよい。
前記ポリフェノール化合物としては、例えば、カテキン、アントシアニジン（ペラルゴジン型（４’−ヒドロキシ），シアニジン型（３’，４’−ジヒドロキシ），デルフィニジン型（３’，４’，５’−トリヒドロキシ））、フラバン−３，４−ジオール、プロアントシアニジン、レゾルシン、レゾルシン［４］アレーン、ピロガロール、没食子酸、などが挙げられる。
前記芳香族カルボン酸化合物としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、などが挙げられる。
前記ベンゾフェノン化合物としては、例えば、アリザリンイエローＡ、体などが挙げられる。
前記フラボノイド化合物としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−３−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、などが挙げられる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、前記ポリフェノール化合物が好ましく、カテキン、レゾルシンなどが特に好ましい。
前記水溶性芳香族化合物の中でも、水溶性に優れる点で、極性基を２以上有するものが好ましく、３個以上有するものがより好ましく、４個以上有するものが特に好ましい。
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸基、カルボキシル基、カルボニル基、スルホニル基などが挙げられる。
前記水溶性芳香族化合物の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
−−−有機溶剤−−−
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、などが挙げられる。
前記レジストパターン厚肉化材料が前記有機溶剤を含有していると、該レジストパターン厚肉化材料における、前記樹脂、前記水酸基を少なくとも２つ有する多価アルコール、前記架橋剤等の溶解性を向上させることができる点で有利である。
前記アルコール系有機溶剤としては、例えば、メタノール、エタノール、プロピルアルコール、イソプロピルアルコール、ブチルアルコール、などが挙げられる。
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）、などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系有機溶剤、などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノン等のケトン系有機溶剤、などが挙げられる。
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテル、などが挙げられる。
前記環状エーテル系有機溶剤としては、例えば、テトラヒドロフラン、ジオキサン、などが挙げられる。
これらの有機溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、レジストパターンの厚肉化を精細に行うことができる点で、８０〜２００℃程度の沸点を有するものが好ましい。
前記有機溶剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
−−−相間移動触媒−−−
前記相間移動触媒としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機物などが挙げられ、その中でも塩基性であるものが好適に挙げられる。
前記相間移動触媒が前記レジストパターン厚肉化材料に含有されていると、レジストパターンの材料の種類に関係なく良好なかつ均一な厚肉化効果を示し、レジストパターンの材料に対する依存性が少なくなる点で有利である。なお、このような前記相間移動触媒の作用は、例えば、前記レジストパターン厚肉化材料を用いて厚肉化する対象であるレジストパターンが、酸発生剤を含有していても、あるいは含有していなくても、害されることはない。
前記相間移動触媒としては、水溶性であるものが好ましく、該水溶性としては、２５℃の水１００ｇに対し０．１ｇ以上溶解するのが好ましい。
前記相間移動触媒の具体例としては、クラウンエーテル、アザクラウンエーテル、オニウム塩化合物などが挙げられる。
前記相間移動触媒は、１種単独で使用してもよいし、２種以上を併用してもよく、これらの中でも、水への溶解性の高さの点で、オニウム塩化合物が好ましい。
前記クラウンエーテル又は前記アザクラウンエーテルとしては、例えば、１８−クラウン−６（18-Crown-6）、１５−クラウン−５（15-Crown-5）、１−アザ−１８−クラウン−６（1-Aza-18-crown-6）、４，１３−ジアザ−１８−クラウン−６（4,13-Diaza-18-crown-6）、１，４，７−トリアザシクロノナン（1,4,7-Triazacyclononane）等が挙げられる。
前記オニウム塩化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、４級アンモニウム塩、ピリジニウム塩、チアゾリウム塩、ホスホニウム塩、ピペラジニウム塩、エフェドリニウム塩、キニニウム塩、シンコニニウム塩、などが好適に挙げられる。
前記４級アンモニウム塩としては、例えば、有機合成試薬として多用されるテトラブチルアンモニウム・ヒドロジェンサルフェート（Tetrabutylammonium hydrogensulfate）、テトラメチルアンモニウム・アセテート（Tetramethylammonium acetate）、テトラメチルアンモニウム・クロライド（Tetramethylammonium chloride）、などが挙げられる。
前記ピリジニウム塩としては、例えば、ヘキサデシルピリジニウム・ブロマイド（Hexadecylpyridinium bromide）、などが挙げられる。
前記チアゾリウム塩としては、例えば、３−ベンジル−５−（２−ヒドロキシエチル）−４−メチルチアゾリウム・クロライド（3-Benzyl-5-(2-hydroxyethyl)-4-methylthiazolium chloride）、などが挙げられる。
前記ホスホニウム塩としては、例えば、テトラブチルホスホニウム・クロライド（Tetrabutylphosphonium chloride）、などが挙げられる。
前記ピペラジニウム塩としては、例えば、１，１−ジメチル−４−フェニルピペラジニウム（1,1-Dimethyl-4-phenylpiperazinium iodide）、などが挙げられる。
前記エフェドリニウム塩としては、例えば、(−)−Ｎ，Ｎ−ジメチルエフェドリニウム・ブロマイド（(-)-N,N-Dimethylephedrinium bromide）、などが挙げられる。
前記キニニウム塩としては、例えば、Ｎ−ベンジルキニニウム・クロライド（N-Benzylquininium chloride）、などが挙げられる。
前記シンコニニウム塩としては、例えば、Ｎ−ベンジルシンコニニウム・クロライド（N-Benzylcinchoninium chloride）、などが挙げられる。
前記相間移動触媒の前記レジストパターン厚肉化材料における含有量としては、前記樹脂等の種類・量等により異なり一概に規定することはできないが、種類・含有量等に応じて適宜選択することができ、例えば、１０，０００ｐｐｍ以下が好ましく、１０〜１０，０００ｐｐｍがより好ましく、１０〜５，０００ｐｐｍが更に好ましく、１０〜３，０００ｐｐｍが特に好ましい。
前記相間移動触媒の含有量が、１０，０００ｐｐｍ以下であると、ライン系パターン等のレジストパターンをそのサイズに依存性なく厚肉化することができる点で有利である。
前記相間移動触媒の含有量は、例えば、液体クロマトグラフィーで分析することにより測定することができる。
−−−水酸基を少なくとも２つ有する多価アルコール−−−
前記水酸基を少なくとも２つ有する多価アルコールとしては、特に制限はなく目的に応じて適宜選択することができ、例えば、糖類、糖類の誘導体、配糖体、ナフタレン多価アルコール化合物、などが挙げられる。
などが好適に挙げられる。
前記糖類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、五炭糖、六炭糖、などが挙げられる。該糖類の具体例としては、アラビノース、フルクトース、ガラクトース、グルコース、リボース、サッカロース、マルトース、などが好適に挙げられる。
前記糖類の誘導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミノ糖、糖酸、デオキシ糖、糖アルコール、グリカール、ヌクレオシド、などが好適に挙げられる。
前記配糖体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、フェノール配糖体、などが好適に挙げられる。該フェノール配糖体としては、例えば、サリシン、アルブチン、４−アミノフェニルガラクトピラノシド、などが好適に挙げられる。
前記ナフタレン多価アルコール化合物としては、例えば、ナフタレンジオール、ナフタレントリオール、などが挙げられる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、芳香族環を有するものは、前記レジストパターン厚肉化材料にエッチング耐性を付与することができる点で好ましく、その中でも配糖体などが好ましく、フェノール配糖体がより好ましい。
前記水酸基を少なくとも２つ有する多価アルコールの前記レジストパターン厚肉化材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記レジストパターン厚肉化材料の全量に対し、０．００１〜５０質量部が好ましく、０．１〜１０質量部がより好ましい。
前記水酸基を少なくとも２つ有する多価アルコールの含有量が、０．００１質量部未満であると、該レジストパターン厚肉化材料の厚肉化量が、レジストパターンサイズに依存性を示すことがあり、１０質量％を超えると、レジスト材料によっては、レジストパターンの一部が溶解してしまうことがある。
−−−その他の成分−−−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、アンモニウム塩素等に代表されるクエンチャーなどが挙げられる。
前記その他の成分の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
−−レジストパターン厚肉化材料の塗布−−
前記レジストパターン厚肉化材料の塗布の方法としては、特に制限はなく、公知の塗布方法の中から適宜選択することができ、例えば、ローラーコート法、ディップコート法、スプレーコート法、バーコート法、ニーダーコート法、カーテンコート法、などが挙げられるが、スピンコート法などが特に好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１００００ｒｐｍ程度であり、８００〜５０００ｒｐｍが好ましく、時間が１秒〜１０分程度であり、１秒〜９０秒が好ましい。
前記塗布の際の塗布厚みとしては、通常、１００〜１０，０００Å（１０〜１，０００ｎｍ）程度であり、１，０００〜５，０００Å（１００〜５００ｎｍ）程度が好ましい。
なお、前記塗布の際、前記界面活性剤については、前記レジストパターン厚肉化材料に含有させずに、該レジストパターン厚肉化材料を塗布する前に別途に塗布してもよい。
前記塗布の際乃至その前に、塗布した前記レジストパターン厚肉化材料をプリベーク（加温・乾燥）するのが、該レジストパターンと前記レジストパターン厚肉化材料との界面において該レジストパターン厚肉化材料の該レジストパターンへのミキシング（含浸）を効率良く生じさせることができる等の点で好ましい。
なお、前記プリベーク（加温・乾燥）の条件、方法等としては、レジストパターンを軟化させない限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、その回数としては、１回であってもよいし、２回以上であってもよい。２回以上の場合、各回におけるプリベークの温度は、一定であってもよいし、異なっていてもよく、前記一定である場合、６０〜１５０℃程度が好ましく、７０〜１２０℃がより好ましく、また、その時間としては、３０〜３００秒程度が好ましく、４０秒〜１００秒がより好ましい。
また、前記プリベーク（加温・乾燥）の後で、塗布した前記レジストパターン厚肉化材料を塗布ベーク（ミキシングベーク）を行うのが、前記レジストパターンとレジストパターン厚肉化材料との界面において前記ミキシング（含浸）を効率的に進行させることができる等の点で好ましい。
なお、前記塗布ベーク（ミキシングベーク）の条件、方法等としては、特に制限はなく、目的に応じて適宜選択することができるが、前記プリベーク（加温・乾燥）よりも通常高い温度条件が採用される。前記塗布ベーク（ミキシングベーク）の条件としては、例えば、温度が６０〜１５０℃程度であり、９０〜１３０℃が好ましく、時間が３０〜３００秒程度であり、４０秒〜１００秒が好ましい。
更に、前記塗布ベーク（ミキシングベーク）の後で、塗布した前記レジストパターン厚肉化材料に対し、現像処理を行うのが好ましい。この場合、塗布したレジストパターン厚肉化材料の内、前記レジストパターンと相互作用（ミキシング）していない部分乃至相互作用（ミキシング）が弱い部分（水溶性の高い部分）を溶解除去することができる点で好ましい。
前記現像は、水現像であってもよいし、弱アルカリ水溶液による現像であってもよく、これらの組合せであってもよいが、低コストで効率的に現像処理を行うことができる点で水現像が好ましい。
ここで、前記ゲート電極開口縮小工程について、以下に図面を参照しながら具体的に説明する。
図１に示すように、まず、ゲート電極形成対象面１上に紫外線レジスト層（ｉ線レジスト層）２を形成した後（図１の上段左図）、紫外線（ｉ線）を露光し、現像することにより、ホールパターン（ゲート電極開口）を形成する（図１の上段中央図）。前記紫外線（ｉ線）の露光時における紫外線レジスト層２上での光強度分布はパターン中心で最も高く、中心から遠ざかるほど光強度は弱くなる。ここで一定量以上の光が照射された部分（強露光部７ｘ）は現像液に溶解するが、光照射量が一定量未満の部分（弱露光部７ｙ及び未露光部７ｚ）は、基板上に残存する。この弱露光部７ｙでは、感光剤の一部反応、現像液やリンス液の染込み等により、他の樹脂の相溶性が高くなる。
次に、紫外線レジスト層２の表面にレジストパターン厚肉化材料１００を付与（塗布）して塗膜を形成し（図１の上段右図）、ここでミキシングベークを行うと、紫外線レジスト層２における弱露光部７ｙと、レジストパターン厚肉化材料１００との界面においてレジストパターン厚肉化材料１の紫外線レジスト層２へのミキシング（含浸）が起こり、ミキシング層６が形成される（図１の下段左図）。この後、現像処理を行うことによって、付与（塗布）したレジストパターン厚肉化材料１００の内、紫外線レジスト層２と相互作用（ミキシング）していない部分乃至相互作用（ミキシング）が弱い部分（水溶性の高い部分）が溶解除去され、ミキシング層６が形成（現像）される。なお、前記現像は、水現像であってもよいし、アルカリ現像液による現像であってもよい。
前記ゲート電極開口縮小工程後においては、紫外線レジスト層２における弱露光部７ｙの表面にレジストパターン厚肉化材料１００がミキシングして形成されたミキシング層６により、紫外線レジスト層２に形成したゲート電極開口寸法が縮小されている。このため、前記ゲート電極開口を形成する時の露光装置における光源（ｉ線）の露光限界を超えて、該ゲート電極開口寸法を縮小させることができる。即ち、例えば、ｉ線（紫外線）を用いて露光した場合にもかかわらず、あたかもＫｒＦレーザー光を用いて露光したかのような、微細な前記ゲート電極開口を形成することができる。
−ゲート電極形成工程−
前記ゲート電極形成工程は、前記ゲート電極開口にゲート電極を形成する工程である。
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、蒸着法などが好適に挙げられる。
前記蒸着法により蒸着させる金属材料としては、電極材料として公知のものの中から適宜選択することができるが、例えば、Ａｌ、Ｔｉ、Ｐｔ、Ａｕなどが好適に挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。また、これらの金属は、積層されて前記Ｔ型電極を形成してもよく、この場合、例えば、Ｔｉ、Ｐｔ、Ａｕの積層膜により前記Ｔ型電極を形成する態様などが好適に挙げられる。
また、前記ゲート電極形成工程の後においては、前記オーバーゲート形成用層を除去することが必要であるが、該オーバーゲート形成用層の除去方法としては、例えば、リフトオフ法、エッチング法などが挙げられ、これらの中でもリフトオフ法が好適に挙げられる。これらの方法の条件等については、特に制限はなく、公知の条件等の中から適宜選択することができる。
前記ゲート電極形成工程においては、前記積層レジストを貫通して形成された開口部に、Ｔ型電極が形成される。具体的には、前記ゲート電極開口の部分で前記ゲート電極の根元部分が形成され、前記オーバーゲート形成用層における開口において、前記ゲート電極におけるオーバーゲート部が形成される。そして、前記オーバーゲート形成用層（必要により前記不相溶層も）が除去されて、ゲート電極（マッシュルーム電極）が得られる。
−その他の工程−
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記ゲート電極開口をマスクとして用いてゲート電極形成対象面を掘り込むゲート電極形成対象面掘り込み工程、などが好適に挙げられる。
なお、前記ゲート電極形成対象面掘り込み工程により掘り込まれた前記ゲート電極形成対象面部分を「リセス領域」と称し、該「リセス領域」における端部壁面を「リセス端」と称することがある。
前記ゲート電極形成対象面掘り込み工程は、前記ゲート電極開口をマスクとして用いてゲート電極形成対象面を掘り込む工程である。
前記ゲート電極形成対象面掘り込み工程は、例えば、エッチング処理により好適に行うことができ、該エッチング処理としては、特に制限はなく、例えば、ドライエッチングなどが好ましい。
前記エッチング処理の条件等としては、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極形成対象面掘り込み工程は、前記ゲート電極開口形成工程の後、前記ゲート電極開口縮小工程の前に行われるのが好ましい。
前記ゲート電極形成対象面掘り込み工程を前記ゲート電極開口形成工程の後であって前記ゲート電極開口縮小工程の前に行う場合、まず、前記ゲート電極開口を形成し、これをマスクとして前記リセス領域を掘り込み形成した後で、該ゲート電極開口を縮小し、この縮小されたゲート電極開口をマスクとして、ゲート電極を形成する。したがって、前記リセス領域と前記ゲート電極（ファインゲート電極）との位置ズレは生じない。ゲート電極が形成されるリセス領域（低抵抗層除去領域）を形成するためのパターニングと、前記ゲート電極開口を形成するためのパターニングとを一度に行うので、パターニング時の開口位置合わせが不要である。この開口位置合わせが必要な場合には、その位置合わせ精度によってゲート電極の周辺構造の形成精度が決定され、制限されてしまい、該位置合わせ精度が十分ではなく位置ズレがある場合には、前記リセス領域と、形成するゲート電極との間で位置ズレが発生してしまうという問題がある。超高周波デバイスでは、前記ゲート電極（ファインゲート電極）端から前記リセス領域におけるリセス端までの距離は０．１μｍ以下程度であり、前記位置ズレに基づき該距離にばらつきがあると、デバイスとしての均一性が低下し、回路動作の周波数低下の原因となり、デバイス特性にバラツキが生ずるという問題がある。しかし、前記ゲート電極形成対象面掘り込み工程を前記ゲート電極開口形成工程の後であって前記ゲート電極開口縮小工程の前に行う場合には、位置合わせが不要であり、露光装置のレイヤ重ね合わせの必要がなく、上述のような問題がない。
以上により、製造（形成）される本発明のゲート電極は、各種の半導体装置等に好適に使用することができ、例えば、電界効果トランジスタに好適に使用することができ、本発明の半導体装置に特に好適に使用することができる。なお、該半導体装置は、電界効果トランジスタとして、あるいはその集積回路等として好適に使用することができる。
本発明のゲート電極におけるオーバーゲート部、又は本発明の半導体装置におけるゲート電極のオーバーゲート部は、前記ゲート電極形成対象面上に形成されたＳｉＮ層に接して位置し、又は他の層を介さずにゲート電極形成面上に位置する。
以下、本発明の実施例を具体的に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
（実施例１）
−レジストパターン厚肉化材料（相溶層形成用塗液）の調製−
表１に示す材料を用いてレジストパターン厚肉化材料（相溶層形成用塗液）を調製した。表１中のカッコ内の数値は、質量部を示す。また、前記「樹脂」としては、ポリビニルアセタール樹脂（積水化学社製、ＫＷ−３）、ポリビニルアルコール樹脂（クラレ社製、ＰＶＡ−１０２）を用いた。また、前記架橋剤としては、ウリル＝テトラメトキシメチルグリコールウリル（三和ケミカル社製）、ユリア＝Ｎ、Ｎ’−ジメトキシメチルジメトキシエチレンユリア（三和ケミカル社製）、メラミン＝ヘキサメトキシメチルメラミン（三和ケミカル社製）を用いた。また、前記界面活性剤としては、多核フェノールエトキシレート系界面活性剤（非イオン系界面活性剤、旭電化社製、ＰＣ−８）、第一級アルコールエトキシレート系界面活性剤（非イオン系界面活性剤、旭電化社製、ＴＮ−８０）、を用いた。また、主溶剤成分としての、純水（脱イオン水）とイソプロピルアルコールとの混合液（質量比は、純水（脱イオン水）：イソプロピルアルコール＝９８．６：０．４とした。
Figure 0004718145
−ｉ線レジストパターンの形成−
半導体基板上に紫外線レジスト（ｉ線レジスト：住友化学社製、ＰＦＩ−３２Ａ８）によるレジスト膜を形成した後、ｉ線を照射（露光量：１９０ｍＪ／ｃｍ２）し、現像することにより、溝パターン（幅３００ｎｍ）を形成した。
−ｉ線レジストパターンの開口寸法の縮小化−
次に、上述したレジストパターン厚肉化材料を前記幅３００ｎｍのｉ線レジストパターン（溝パターン）上に、スピンコート法により、初めに１０００ｒｐｍ／５ｓの条件で、次に３，５００ｒｐｍ／４０ｓの条件で３００ｎｍの厚みに塗布した後、８５℃／７０ｓ、９０〜１００℃／７０ｓの条件で前記塗布ベークを行った後、純水でレジストパターン厚肉化材料を６０秒間リンスし、相互作用（ミキシング）していない部分を除去し、レジストパターン厚肉化材料により厚肉化したレジストパターンを現像させることにより、表２に示すように開口寸法が縮小された。なお、表２中、「エッジラフネス低減化材料」は、レジストパターン厚肉化材料を意味し、「相溶処理」は、ミキシング処理を意味し、「開口長」は、開口寸法を意味する。
Figure 0004718145
表２からも明らかな通り、レジストパターン厚肉化材料（相溶層形成用溶液）Ａ〜Ｌにおいては、いずれも、ミキシング層（相溶層）の形成が観られ、開口寸法の縮小が確認された。また、レジストパターン厚肉化材料（相溶層形成用溶液）Ｃ、Ｄ、Ｅ、Ｆ又はＥ、Ｇ、Ｈ、Ｉ、Ｊの結果より、架橋剤や界面活性剤の添加量が増大する程、開口寸法がより縮小される傾向が観られた。
次に、シリコン基板上に厚みが０．５μｍであるｉ線レジスト層をレジストパターン厚肉化材料Ａ、Ｋ、Ｌにより、それぞれ処理したものと、比較のため、市販のＫｒＦレジストである、ＵＶ−６（シプレイ製）及びＰＭＭＡ（ポリメチルメタクリレート）とについて、平行平板型ＲＩＥ装置を用い、Ｐμ＝２００Ｗ、圧力＝０．０２Ｔｏｒｒ、ＣＦ４ガス＝１００ｓｃｃｍの条件下で、３分間エッチング処理し、サンプルのエッチング耐性を比較した。
Figure 0004718145
表３に示した結果から、レジストパターン厚肉化材料Ａ、Ｋ、Ｌにより処理（厚肉化）されたレジストパターンのエッチング耐性は、ＫｒＦレジストに近く、ＰＭＭＡよりも格段に優れていることが確認できた。
−ｉ線用レジストパターン厚肉化材料についての実験−
次に、非イオン性界面活性剤の含有量（添加量）が異なる５種のレジストパターン厚肉化材料（相溶層形成用塗液）Ｅ，Ｇ，Ｈ，Ｉ，Ｊを調製し、i線ポジ型レジストにおける開口に作用させた。なお、レジストパターン厚肉化材料（相溶層形成用塗液）Ｅ，Ｇ，Ｈ，Ｉ，Ｊの界面活性剤の含有量（添加量）は、全体に対し、それぞれ０ｐｐｍ，４５ｐｐｍ，５００ｐｐｍ，５０００ｐｐｍ，１００００ｐｐｍとした。
即ち、まず、半導体基板表面にポジ型紫外線レジスト（住友化学製、ＰＦＩ−３２Ａ８）をスピンコート法により１０００ｎｍ塗布し、１１０℃で９０秒間熱処理した。レジスト塗布後、i線により所定のゲートパタンを露光し、９０℃で９０秒間ＰＥＢ処理を施した。ゲートパターンは、短辺長０．４μｍ×長辺長５０μｍのゲートフィンガ用パターンとそのゲートフィンガ用パタンの一端と接続された一辺２０μｍのゲートパッド用パターンとで構成させた。前記ＰＥＢ処理後に、２．３８％ＴＭＡＨで９０秒間現像し、前記ゲートパターンを形成させた。
前記ゲートパターンを形成した後、前記レジストパターン厚肉化材料（相溶層形成用塗液）Ｅ，Ｇ，Ｈ，Ｉ，Ｊのいずれかをスピンコート法により、厚みが２００ｎｍとなるように塗布した。塗布後、８５℃で７０秒間及び９０〜１１０℃で７０秒間の熱処理を連続して施し、レジスト開口部にミキシング層（相溶層）を形成した。ここで、レジストパターン厚肉化材料（相溶層形成用塗液）Ｅ，Ｇ，Ｈ，Ｉ，Ｊは、それぞれミキシング層（相溶層）の形成量が異なるため、２度目の熱処理温度を調節することにより、所望のパターン縮小量を得た。ミキシング層（相溶層）形成後、純水により６０秒間現像（洗浄）し、ミキシング層（相溶層）形成に寄与しないレジストパターン厚肉化材料（相溶層形成塗液）を除去した。この結果、レジストパターン厚肉化材料（相溶層形成用塗液）Ｅ，Ｇは、初期開口寸法の０．４μｍが０．２μｍに縮小し、かつゲートパッド用パターンと接するフィンガパターンも同様に０．２μｍに縮小した。一方、レジストパターン厚肉化材料（相溶層形成用塗液）Ｈ，Ｉ，Ｊは、初期開口寸法の０．４μｍが０．２μｍに縮小したが、ゲートパッド用パターンと接するフィンガパターンは、開口が消滅する傾向が観られた。
（実施例２）
−半導体装置の製造−
図２に示す通り、半絶縁性ＧａＡｓ基板上に、バッファ層、ＩｎＧａＡｓ電子走行層、ＡｌＧａＡｓ電子供給層、及びＧａＡｓ低抵抗層を順次、ＭＯＣＶＤ法により積層形成（図示せず）させ、また、酸素注入により活性領域を形成した後、ＡｕＧｅ(２０ｎｍ)／Ａｕ(２００ｎｍ)電極を用いてオーミック電極（ソース電極及びドレイン電極）を形成した。この半絶縁性ＧａＡｓ基板の表面を、図２に示すようにゲート電極形成対象面１とした（図２の左の最上段図）。
次に、ゲート電極形成対象面１における前記活性領域において、ファインゲート（ゲート電極）を形成する部位の両端であって、幅が０．６μｍ程度の領域における低抵抗層部分を掘り込み、除去することにより、リセス領域を形成した（図２の左の上から２つ目及び３つ目）。以上が、前記ゲート電極形成対象面掘り込み工程である。そして、ゲート電極形成対象面１に厚みが１００ｎｍのＳｉＮ層１ａを堆積形成した（図２の左の上から４つ目）。
その後、ゲート電極形成対象面１上に、ポジ型紫外線レジスト（住友化学製、ＰＦＩ−３２Ａ８）による紫外線レジスト層２をスピンコート法により厚みが１０００ｎｍとなるように形成した後、９０℃で９０秒間ＰＥＢ処理を施した。該ＰＥＢ処理後、２.３８％ＴＭＡＨで９０秒間現像し、最小線幅０．４μｍの前記ゲート電極開口を形成した（図２の左の上から５つ目）。
前記ゲート電極開口を形成した後、レジストパターン厚肉化材料（相溶層形成用塗液）Ｇをスピンコート法により、紫外線レジスト層２上に、厚みが２００ｎｍとなるように塗布した。塗布後、９５℃で７０秒間及び１０５℃で７０秒間の熱処理を連続して施し、前記ゲート電極開口にミキシング層（相溶層）を形成させた。ミキシング層（相溶層）を形成した後、レジストパターン厚肉化材料（相溶層形成用塗液）Ｇを純水により６０秒間現像（洗浄）し、ミキシング層（相溶層）形成に寄与しないレジストパターン厚肉化材料（相溶層形成塗液）を除去した。除去後、前記０．４μｍ開口は、０．２μｍに縮小された（図２の左の上から６つ目）。
次に、紫外線レジスト層２に形成した縮小開口をマスクとして、不相溶層（ＳｉＮ層）１ａをドライエッチング法により除去し、縮小開口部においてゲート電極形成対象面１にまで達する開口１０ａを形成した（図２の左の下から１つ目）。なお、ドライエッチングには、ＳＦ６を主とする反応性ガスを用いた。
次に、紫外線レジスト２を加温し、芳香族系剥離液（東京応化製、５０２Ａ）を用いて剥離除去した（図２の右の上から１つ目）。剥離除去後、前記ゲート電極開口部の直上に、オーバゲート形成用庇構造乃至逆テーパ構造開口を形成した（図２の右の上から２つ目）。なお、オーバゲート形成用庇構造乃至逆テーパ構造開口の形成には、ゲート電極形成対象面１側から、前記サイドエッチング処理可能な層としてＰＭＧＩレジスト層（厚みが５００ｎｍ）、ｉ線ポジ型レジスト層（厚みが１０００ｎｍ）の積層レジスト層を用いた（図２の右の上から２つ目）。そして、オーバーゲート長を決定する上層の前記i線ポジ型レジスト層に０．８μｍ開口を形成した後、その下層の前記ＰＭＧＩレジスト層を２．３８％ＴＭＡＨで４０秒間エッチングし、前記上層における開口よりも広い開口を形成した。この結果、庇状構造を有する積層レジスト層が形成された（図２の右の上から２つ目）。
さらに、高真空蒸着装置により、多層レジスト層が形成されたゲート電極形成対象面１上に、ゲート電極金属としてのＴｉ（１０ｎｍ）／Ｐｔ（１０ｎｍ）／Ａｕ（３００ｎｍ）を順次、ゲート電極形成対象面１側から蒸着した（図２の右の上から３つ目）。
蒸着後、加温したＮＭＰにより、不要金属部分をリフトオフにより除去し、マッシュルーム型ゲート電極（マッシュルームゲート）を形成した（図２の右の上から４つ目）。
得られたマッシュルームゲートは、その形状によらない均一な開口長の縮小技術により、パターン形状によらない安定した寸法(形状)を有していた。また、従来のi線露光技術では得られなかった短辺方向０．４μｍ以下のゲート電極が作製可能となり、デバイスの性能を定義する指標の一つである電流利得遮断周波数は０．４μｍデバイスと比較し、約５０％増しのｆＴ＝４５ＧＨｚを得ることができた。
（実施例３）
−半導体装置の製造−
図３に示す通り、半絶縁性ＧａＡｓ基板上に、バッファ層、ＩｎＧａＡｓ電子走行層、ＡｌＧａＡｓ電子供給層、及びＧａＡｓ低抵抗層を順次、ＭＯＣＶＤ法により積層形成（図示せず）させ、また、酸素注入により活性領域を形成した後、ＡｕＧｅ(２０ｎｍ)／Ａｕ(２００ｎｍ)電極を用いてオーミック電極（ソース電極及びドレイン電極）を形成した。この半絶縁性ＧａＡｓ基板の表面を、図３に示すようにゲート電極形成対象面１とした（図３の左の最上段図）。
次に、ゲート電極形成対象面１における前記活性領域において、ファインゲート（ゲート電極）を形成する部位の両端であって、幅が０．６μｍ程度の領域における低抵抗層部分を掘り込み、除去することにより、リセス領域を形成した（図３の左の上から２つ目及び３つ目）。以上が、前記ゲート電極形成対象面掘り込み工程である。そして、ゲート電極形成対象面１に、前記不相溶層として、ポリメチルメタクリレート（ＰＭＭＡ）のアニソール溶液をスピンコート法により厚みが１０００ｎｍとなるように塗布し、１８０℃で９０秒間熱処理することにより、厚みが１００ｎｍの不相溶層（ＰＭＭＡ層）１ａを堆積形成した（図３の左の上から４つ目）。
次に、前記不相溶層（ＰＭＭＡ層）１ａ表面に、ポジ型紫外線レジスト（住友化学製、ＰＦＩ−３２Ａ８）をスピンコート法により、厚みが１０００ｎｍとなるように塗布し、１１０℃で９０秒間熱処理してレジスト層を形成した。
該レジスト層を形成後、紫外線（ｉ線）により所定のゲートパターンを露光し、９０℃で９０秒間ＰＥＢ処理を施した。前記ＰＥＢ処理後、２．３８％ＴＭＡＨで９０秒間現像し、最小線幅０．４μｍの前記ゲート電極開口を形成した（図３の左の上から５つ目）。
該ゲート電極開口を形成した後、ドライエッチングにより前記レジストと同一サイズの開口をその下層である不相溶層１ａ（ＰＭＭＡ層）に転写した（図３の左の上から６つ目）。その後、レジスト剥離液にて前記レジスト層（ポジ型紫外線レジスト）のみを剥離した（図３の左の上から７つ目）。
次に、オーバーゲート形成用庇構造又は逆テーパ構造開口を形成した。即ち、オーバーゲート用開口を形成するのに、前記逆テーパーレジストとしてのノボラック樹脂を主成分とするネガレジストを用いた。前記ゲート電極開口が形成された不相溶層１ａ（ＰＭＭＡ層）上に、前記逆テーパーレジストを積層し、オーバーゲート長を決定する１．１μｍの開口を形成することにより、庇状構造を形成した（図３の右の上から１つ目）。
これに、レジストパターン厚肉化材料（相溶層形成用塗液）Ｇをスピンコート法により、厚みが５００ｎｍとなるように塗布した。塗布後、９５℃で９０秒間及び１１５℃で９０秒間の熱処理を連続して施し、不相溶層１ａ（ＰＭＭＡ層）における前記ゲート電極開口、及び逆テーパーレジストにおける開口に、ミキシング層（相溶層）を形成した（図３の右の上から２つ目）。
ミキシング層（相溶層）形成後、純水により６０秒間現像（洗浄）し、ミキシング層（相溶層）形成に寄与しないレジストパターン厚肉化材料（相溶層形成塗液）を除去した。除去後、不相溶層１ａ（ＰＭＭＡ層）における０．４μｍの前記ゲート電極開口は、０．３５μｍに開口寸法が縮小され、前記逆テーパーレジスト層における１．１μｍの開口は、０．８μｍにそれぞれ縮小された（図３の右の上から２つ目）。
更に、高真空蒸着装置により、ゲート電極金属として、ゲート電極形成対象面１側からＴｉ（１０ｎｍ）／Ｐｔ（１０ｎｍ）／Ａｕ（３００ｎｍ）を順次蒸着した（図３の右の上から３つ目）。蒸着後、加温したＮＭＰにより、不要金属部分をリフトオフにより除去し、マッシュルーム型ゲート電極（マッシュルームゲート）を形成した（図３の右の上から４つ目）。
得られたマッシュルームゲートは、その形状によらない均一な開口寸法の縮小技術により、パターン形状によらない安定した寸法(形状)を有していた。また、従来のｉ線露光技術では得られなかった短辺方向０．４μｍ以下のゲート電極が作製可能となり、デバイスの性能を定義する指標の一つである電流利得遮断周波数は０．４μｍデバイスと比較し、約１３％増しのｆＴ＝３４ＧＨｚを得ることができた。
（実施例４）
−半導体装置の作製−
図４に示す通り、半絶縁性ＧａＡｓ基板上に、バッファ層、ＩｎＧａＡｓ電子走行層、ＡｌＧａＡｓ電子供給層、及びＧａＡｓ低抵抗層を順次、ＭＯＣＶＤ法により積層形成（図示せず）させ、また、酸素注入により活性領域を形成した後、ＡｕＧｅ(２０ｎｍ)／Ａｕ(２００ｎｍ)電極を用いてオーミック電極（ソース電極及びドレイン電極）を形成した。この半絶縁性ＧａＡｓ基板の表面を、図４に示すようにゲート電極形成対象面１とした（図４の左の最上段図）。
次に、ゲート電極形成対象面１における前記活性領域において、ファインゲート（ゲート電極）を形成する部位の両端であって、幅が０．６μｍ程度の領域における低抵抗層部分を掘り込み、除去することにより、リセス領域を形成した（図４の左の上から２つ目及び３つ目）。以上が、前記ゲート電極形成対象面掘り込み工程である。そして、ゲート電極形成対象面１に、前記不相溶層として、ポリメチルメタクリレート（ＰＭＭＡ）のアニソール溶液をスピンコート法により厚みが１０００ｎｍとなるように塗布し、１８０℃で９０秒間熱処理することにより、厚みが１００ｎｍの不相溶層（ＰＭＭＡ層）１ａを堆積形成した（図３の左の上から４つ目）。
次に、前記不相溶層（ＰＭＭＡ層）１ａ表面に、ポジ型紫外線レジスト（住友化学製、ＰＦＩ−３２Ａ８）をスピンコート法により、厚みが１０００ｎｍとなるように塗布し、１１０℃で９０秒間熱処理してレジスト層を形成した。
該レジスト層を形成後、紫外線（ｉ線）により所定のゲートパターンを露光し、９０℃で９０秒間ＰＥＢ処理を施した。前記ＰＥＢ処理後、２．３８％ＴＭＡＨで９０秒間現像し、最小線幅０．４μｍの前記ゲート電極開口を形成した（図４の左の上から５つ目）。
次に、これに、レジストパターン厚肉化材料（相溶層形成用塗液）Ｇをスピンコート法により、厚みが２００ｎｍとなるようにして塗布した後、９５℃で７０秒間及び１０５℃で７０秒間の熱処理を連続して施し、前記ゲート電極開口にミキシング層（相溶層）を形成した。ミキシング層（相溶層）形成後、純水により６０秒間現像（洗浄）し、ミキシング層（相溶層）形成に寄与しないレジストパターン厚肉化材料（相溶層形成塗液）を除去した。除去後、前記０．４μｍの前記ゲート電極開口の寸法は、０．２μｍに縮小された（図４の左の上から６つ目）。
その後、実施例３と同様に行うことで、該ゲート電極開口（ＰＭＭＡ層の開口）は、０．２μｍから０．１５μｍに縮小された（図４の左の上から７つ目から図４の右の上から３つ目）。更に、高真空蒸着装置により、ゲート電極金属として、ゲート電極形成対象面１側からＴｉ（１０ｎｍ）／Ｐｔ（１０ｎｍ）／Ａｕ（３００ｎｍ）を順次蒸着した（図４の右の上から４つ目）。蒸着後、加温したＮＭＰにより、不要金属部分をリフトオフにより除去し、マッシュルーム型ゲート電極（マッシュルームゲート）を形成した（図４の右の上から５つ目）。
得られたマッシュルーム型ゲート電極は、その形状によらない均一な開口寸法の縮小技術により、パターン形状によらない安定した寸法(形状)を有していた。また、従来のi線露光技術では得られなかった短辺方向０．４μｍ以下のゲート電極が作製可能となり、デバイスの性能を定義する指標の一つである電流利得遮断周波数は、０．４μｍデバイスと比較し、約６３％増しのｆＴ＝４９ＧＨｚを得ることができた。
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
前記ゲート電極開口にゲート電極を形成するゲート電極形成工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２） ゲート電極開口縮小工程が、少なくとも１回行われる付記１に記載の半導体装置の製造方法。
（付記３） ゲート電極開口縮小工程が、オーバーゲート形成用層形成工程の前と後とにそれぞれ少なくとも１回行われる付記１から２のいずれかに記載の半導体装置の製造方法。
（付記４） ゲート電極開口形成用層が、オーバーゲート形成用層と相溶しない不相溶層を更に含む付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５） ゲート電極開口形成用層が、ゲート電極形成対象面上に不相溶層と紫外線レジスト層とをこの順に有してなる付記４に記載の半導体装置の製造方法。
（付記６） 不相溶層が、一対のオーミック電極が形成されかつリセス領域が形成されたゲート電極形成対象面上に形成され、かつゲート電極開口が形成された紫外線レジスト層の該ゲート電極開口が転写されてなり、
オーバーゲート形成用層が、該不相溶層上に形成された付記５に記載の半導体装置の製造方法。
（付記７） オーバーゲート形成用層が、逆テーパーレジスト層である付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８） 逆テーパーレジスト層が、露光され現像されると、未露光部が溶解して逆テーパ形状を形成可能なネガレジスト層である付記７に記載の半導体装置の製造方法。
（付記９） 逆テーパーレジスト層が、ノボラック樹脂、光酸発生剤、架橋剤及びアゾ染料を含む付記７から８のいずれかに記載の半導体装置の製造方法。
（付記１０） 不相溶層が、アクリル樹脂、ポリエステル樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリオレフィン樹脂、エポキシ樹脂、ポリアミド樹脂、及びポリイミド樹脂から選択される少なくとも１種により形成された付記４から９のいずれかに記載の半導体装置の製造方法。
（付記１１） 不相溶層が、ポリメチルメタクリレート樹脂により形成された付記４から１０のいずれかに記載の半導体装置の製造方法。
（付記１２） オーバーゲート形成用層形成工程前に紫外線レジスト層が除去され、ゲート電極形成工程前に不相溶層及びオーバーゲート形成用層が除去された付記４から１１のいずれかに記載の半導体装置の製造方法。
（付記１３） オーバーゲート形成用層が、積層レジスト層である付記１から６のいずれかに記載の半導体装置の製造方法。
（付記１４） 積層レジスト層が、ポリジメチルグルタルイミドレジスト層と紫外線レジスト層とを含む付記１３に記載の半導体装置の製造方法。
（付記１５） 不相溶層が、ＳｉＮにより形成された付記４から６及び１３から１４のいずれかに記載の半導体装置の製造方法。
（付記１６） オーバーゲート形成用層形成工程前に紫外線レジスト層が除去され、ゲート電極形成工程前にオーバーゲート形成用層が除去された付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１７） オーバーゲート形成用層の除去が、リフトオフ法により行われる付記１２及び１６のいずれかに記載のゲート電極の製造方法。
（付記１８） ゲート電極開口形成工程が、ゲート電極開口形成用層をおける紫外線レジスト層に紫外線を照射することにより行われる付記１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９） 紫外線レジストが、ｉ線レジストである付記１から１８のいずれかに記載の半導体装置の製造方法。
（付記２０） 紫外線の波長が、２５０ｎｍ以上である付記１８から１９のいずれかに記載の半導体装置の製造方法。
（付記２１） 不相溶層が、紫外線レジストである付記４から２０のいずれかに記載の半導体装置の製造方法。
（付記２２） ゲート電極形成工程が、蒸着法により行われる付記１から２１のいずれかに記載の半導体装置の製造方法。
（付記２３） ゲート電極が、マッシュルーム電極である付記１から２２のいずれかに記載の半導体装置の製造方法。
（付記２４） ゲート電極開口縮小工程が、ゲート電極開口が形成されたゲート電極開口形成用層における少なくともゲート電極開口を含む領域に、少なくとも樹脂を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させることにより行われる付記１から２３のいずれかに記載の半導体装置の製造方法。
（付記２５） レジストパターン厚肉化材料が、水溶性乃至アルカリ可溶性である付記２４に記載の半導体装置の製造方法。
（付記２６） 樹脂が、水溶性乃至アルカリ可溶性である付記２４から２５のいずれかに記載の半導体装置の製造方法。
（付記２７） 樹脂が、ポリビニルアルコール、ポリビニルアセタール及びポリビニルアセテートから選択される少なくとも１種である付記２１から２６のいずれかに記載の半導体装置の製造方法。
（付記２８） 樹脂が、ポリビニルアセタールを５〜４０質量％含有する付記２１から２７のいずれかに記載の半導体装置の製造方法。
（付記２９） レジストパターン厚肉化材料が界面活性剤を含む付記２４から２８のいずれかに記載の半導体装置の製造方法。
（付記３０） 界面活性剤のレジストパターン厚肉化材料における含有量が、５０ｐｐｍ未満である付記２９に記載の半導体装置の製造方法。
（付記３１） 界面活性剤が、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、及び両性界面活性剤から選択される少なくとも１種である付記２９から３０のいずれかに記載の半導体装置の製造方法。
（付記３２） 界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、エチレンジアミン系界面活性剤、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤、アミンオキサイド系界面活性剤、及びベタイン系界面活性剤から選択される付記２９から３１のいずれかに記載の半導体装置の製造方法。
（付記３３） レジストパターン厚肉化材料が架橋剤を含む付記２４から３２のいずれかに記載の半導体装置の製造方法。
（付記３４） 架橋剤が、メラミン誘導体、ユリア誘導体及びウリル誘導体から選択される少なくとも１種である付記３３に記載の半導体装置の製造方法。
（付記３５） レジストパターン厚肉化材料が含環状構造化合物を含む付記２４から３４のいずれかに記載の半導体装置の製造方法。
（付記３６） 含環状構造化合物が、２５℃の水１００ｇ及び２．３８質量％テトラメチルアンモニウムハイドロオキサイド１００ｇのいずれかに対し１ｇ以上溶解する水溶性を示す付記３５に記載の半導体装置の製造方法。
（付記３７） 含環状構造化合物が、芳香族化合物、脂環族化合物及びヘテロ環状化合物から選択される少なくとも１種である付記３５から３６のいずれかに記載の半導体装置の製造方法。
（付記３８） 芳香族化合物が、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、これらの誘導体及びこれらの配糖体から選択され、
脂環族化合物が、ポリシクロアルカン、シクロアルカン、ステロイド類、これらの誘導体及びこれらの配糖体から選択され、
ヘテロ環状化合物が、ピロリジン、ピリジン、イミダゾール、オキサゾール、モルホリン、ピロリドン、フラン、ピラン、糖類及びこれらの誘導体から選択される付記３７に記載の半導体装置の製造方法。
（付記３９） レジストパターン厚肉化材料が有機溶剤を含む付記２４から３８のいずれかに記載の半導体装置の製造方法。
（付記４０） 有機溶剤が、アルコール系溶剤、鎖状エステル系溶剤、環状エステル系溶剤、ケトン系溶剤、鎖状エーテル系溶剤、及び環状エーテル系溶剤から選択される少なくとも1種である付記３９に記載の半導体装置の製造方法。
（付記４１） レジストパターン厚肉化材料が相間移動触媒を含む付記２４から４０のいずれかに記載の半導体装置の製造方法。
（付記４２） レジストパターン厚肉化材料が水酸基を少なくとも２つ有する多価アルコールを含む付記２４から４０のいずれかに記載の半導体装置の製造方法。
（付記４３） レジストパターン厚肉化材料の塗布後、６０〜１５０℃でベークするミキシングベーク処理を行う付記２４から４２のいずれかに記載の半導体装置の製造方法。
（付記４４） レジストパターン厚肉化材料の塗布後、現像処理を行う付記２４から４３のいずれかに記載の半導体装置の製造方法。
（付記４５） 現像処理が、純水を用いて行われる付記４４に記載の半導体装置の製造方法。
（付記４６） 付記１から４５のいずれかに記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
（付記４７） ゲート電極におけるオーバーゲート部が、ゲート電極形成面上に形成されたＳｉＮ層に接して位置し、又は他の層を介さずにゲート電極形成面上に位置する付記４６に記載の半導体装置。
（付記４８） ゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
前記ゲート電極開口形成用層上に、ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
前記ゲート電極開口にゲート電極を形成するゲート電極形成工程と
を含むことを特徴とするゲート電極の製造方法。
（付記４９） 付記４８に記載のゲート電極の製造方法により製造されることを特徴とするゲート電極。
（付記５０） オーバーゲート部が、ゲート電極形成対象面上に形成されたＳｉＮ層に接して位置し、又は他の層を介さずにゲート電極形成対象面上に位置する付記４９に記載のゲート電極。
本発明のゲート電極の製造方法は、例えば、各種半導体装置に好適なゲート電極（マッシュルーム電極）の製造に好適に用いることができる。
本発明のゲート電極は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等を初めとする各種半導体装置に好適に用いることができる。
本発明の半導体装置の製造方法は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置の製造に好適に用いることができる。
本発明の半導体装置は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等として好適に用いることができる。
図１は、ゲート電極開口がレジストパターン厚肉化材料により縮小化されるメカニズムを説明するための概略図である。 図２は、本発明の半導体装置の製造方法（ゲート電極の製造方法）の第一の工程例を説明するための概略図である。 図３は、本発明の半導体装置の製造方法（ゲート電極の製造方法）の第二の工程例を説明するための概略図である。 図４は、本発明の半導体装置の製造方法（ゲート電極の製造方法）の第三の工程例を説明するための概略図である。
符号の説明
１ ゲート電極形成対象面
１ａ ＳｉＮ層（不相溶層）
２ 紫外線レジスト（ＰＭＭＡ系レジスト）
３ サイドエッチング可能な層（ＰＭＧＩ系レジスト）
４ 紫外線レジスト層（ポリスチレン重合体含有レジスト）
６ ミキシング層
７ｘ 強露光部
７ｙ 弱露光部
７ｚ 未露光部
１０ ゲート電極開口
１０ａ リセス領域
３０ ゲート電極
３０ａ ゲート電極用金属
４５ レジスト層
６０ 逆テーパーレジスト層
１００ レジストパターン厚肉化材料
Ｓ ソース電極
Ｄ ドレイン電極

Claims (8)

  1. ＳｉＮ層が形成されたゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
    前記ゲート電極開口が形成された前記ゲート電極開口形成用層における少なくとも前記ゲート電極開口を含む領域に、少なくとも水溶性樹脂及び水溶性芳香族化合物を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させて、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
    厚肉化された前記ゲート電極開口形成用層をマスクとして、前記ＳｉＮ層をエッチングする工程と、
    前記ゲート電極開口形成用層を剥離除去する工程と、
    ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
    前記ゲート電極開口にオーバーゲート部が前記ＳｉＮ層に接するようにゲート電極を形成するゲート電極形成工程とを順に
    含むことを特徴とする半導体装置の製造方法。
  2. ゲート電極開口縮小工程が、オーバーゲート形成用層形成工程の前と後とにそれぞれ少なくとも１回行われる請求項１に記載の半導体装置の製造方法。
  3. ゲート電極開口形成用層が、オーバーゲート形成用層と相溶しない不相溶層を更に含む請求項１から２のいずれかに記載の半導体装置の製造方法。
  4. オーバーゲート形成用層が、逆テーパーレジスト層である請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. オーバーゲート形成用層が、積層レジスト層である請求項１から３のいずれかに記載の半導体装置の製造方法。
  6. 水溶性芳香族化合物がポリフェノール化合物である請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. レジストパターン厚肉化材料が界面活性剤を含有し、該界面活性剤の前記レジストパターン厚肉化材料における含有量が５０ｐｐｍ未満である請求項６に記載の半導体装置の製造方法。
  8. ＳｉＮ層が形成されたゲート電極形成対象面上に、紫外線レジスト層を少なくとも１層含むゲート電極開口形成用層を形成し、該ゲート電極開口形成用層にゲート電極開口を形成するゲート電極開口形成工程と、
    前記ゲート電極開口が形成された前記ゲート電極開口形成用層における少なくとも前記ゲート電極開口を含む領域に、少なくとも水溶性樹脂及び水溶性芳香族化合物を含有するレジストパターン厚肉化材料を塗布し、該ゲート電極開口形成用層を厚肉化させて、前記ゲート電極開口の開口径を縮小させるゲート電極開口縮小工程と、
    厚肉化された前記ゲート電極開口形成用層をマスクとして、前記ＳｉＮ層をエッチングする工程と、
    前記ゲート電極開口形成用層を剥離除去する工程と、
    ゲート電極におけるオーバーゲート部を形成するためのオーバーゲート形成用層を形成するオーバーゲート形成用層形成工程と、
    前記ゲート電極開口にオーバーゲート部が前記ＳｉＮ層に接するようにゲート電極を形成するゲート電極形成工程とを順に
    を含むことを特徴とするゲート電極の製造方法。
JP2004253520A 2004-08-31 2004-08-31 半導体装置及びゲート電極の製造方法 Expired - Lifetime JP4718145B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004253520A JP4718145B2 (ja) 2004-08-31 2004-08-31 半導体装置及びゲート電極の製造方法
US11/022,987 US7220628B2 (en) 2004-08-31 2004-12-28 Semiconductor device and manufacturing method thereof, and gate electrode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253520A JP4718145B2 (ja) 2004-08-31 2004-08-31 半導体装置及びゲート電極の製造方法

Publications (2)

Publication Number Publication Date
JP2006073676A JP2006073676A (ja) 2006-03-16
JP4718145B2 true JP4718145B2 (ja) 2011-07-06

Family

ID=35943877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253520A Expired - Lifetime JP4718145B2 (ja) 2004-08-31 2004-08-31 半導体装置及びゲート電極の製造方法

Country Status (2)

Country Link
US (1) US7220628B2 (ja)
JP (1) JP4718145B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060009038A1 (en) 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
KR100745901B1 (ko) * 2005-05-19 2007-08-02 주식회사 하이닉스반도체 포토레지스트 패턴 코팅용 조성물 및 이를 이용한 미세패턴형성 방법
JP2007013113A (ja) * 2005-05-30 2007-01-18 Hitachi Chem Co Ltd 多層配線板
GB2429332A (en) * 2005-08-18 2007-02-21 Filtronic Compound Semiconduct A method of producing a trench with a coating of a cross linked polymer
JP4640047B2 (ja) * 2005-08-30 2011-03-02 沖電気工業株式会社 エッチング方法、金属膜構造体の製造方法およびエッチング構造体
US9329486B2 (en) 2005-10-28 2016-05-03 Dynaloy, Llc Dynamic multi-purpose composition for the removal of photoresists and method for its use
US8263539B2 (en) * 2005-10-28 2012-09-11 Dynaloy, Llc Dynamic multi-purpose composition for the removal of photoresists and methods for its use
US7632796B2 (en) * 2005-10-28 2009-12-15 Dynaloy, Llc Dynamic multi-purpose composition for the removal of photoresists and method for its use
US20070243773A1 (en) * 2005-10-28 2007-10-18 Phenis Michael T Dynamic multi-purpose composition for the removal of photoresists and method for its use
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
US20100104824A1 (en) * 2006-10-23 2010-04-29 Phenis Michael T Dynamic multi-purpose composition for the removal of photoresists
US7582518B2 (en) * 2006-11-14 2009-09-01 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor semiconductor device and fabrication method thereof
JP5194521B2 (ja) * 2007-03-30 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法、パターン形成方法及びパターン補正装置
US8158014B2 (en) * 2008-06-16 2012-04-17 International Business Machines Corporation Multi-exposure lithography employing differentially sensitive photoresist layers
TWI450052B (zh) * 2008-06-24 2014-08-21 Dynaloy Llc 用於後段製程操作有效之剝離溶液
TWI539493B (zh) 2010-03-08 2016-06-21 黛納羅伊有限責任公司 用於摻雜具有分子單層之矽基材之方法及組合物
KR101413078B1 (ko) * 2011-12-30 2014-07-02 제일모직 주식회사 포지티브형 감광성 수지 조성물
US9158202B2 (en) 2012-11-21 2015-10-13 Dynaloy, Llc Process and composition for removing substances from substrates
US10676571B2 (en) 2013-12-02 2020-06-09 Sabic Global Technologies B.V. Polyetherimides with improved melt stability
CN103820079B (zh) * 2014-02-21 2014-12-10 无锡研奥电子科技有限公司 用于氮化镓材料的研磨组合物及其制备方法
US9379327B1 (en) * 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
CN111106241B (zh) * 2019-12-06 2023-11-10 华东师范大学 聚苯乙烯在有机薄膜晶体管抗辐照中的应用
CN114813851A (zh) * 2021-01-22 2022-07-29 西湖大学 一种挥发性有机污染物探测器及其制备方法
TW202244639A (zh) * 2021-02-17 2022-11-16 日商富士軟片股份有限公司 永久膜之製造方法、積層體之製造方法及半導體裝置之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307549A (ja) * 1998-04-22 1999-11-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003007729A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 化合物半導体装置の製造方法
JP2004087967A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd ゲート電極及びその製造方法、並びに、半導体装置及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284969A (ja) 1985-06-10 1986-12-15 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタの製法
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP2565119B2 (ja) 1993-11-30 1996-12-18 日本電気株式会社 パターン形成方法
JP2624157B2 (ja) 1993-12-27 1997-06-25 日本電気株式会社 電界効果トランジスタの製造方法
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP2894485B2 (ja) 1996-09-30 1999-05-24 日本電気株式会社 電界効果トランジスタの製造方法
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100262940B1 (ko) * 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
JPH11352692A (ja) 1998-06-04 1999-12-24 Nippon Zeon Co Ltd レジスト組成物
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP3360662B2 (ja) 1999-10-05 2002-12-24 日本電気株式会社 電子線ビーム描画方法および電子線ビーム描画用マスク
JP2001189283A (ja) 2000-01-05 2001-07-10 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP3476080B2 (ja) 2001-11-05 2003-12-10 東京応化工業株式会社 微細パターンの形成方法
JP2003188189A (ja) * 2001-12-20 2003-07-04 Nec Compound Semiconductor Devices Ltd 半導体装置の製造方法
KR100467812B1 (ko) * 2002-05-07 2005-01-24 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
DE10304722A1 (de) * 2002-05-11 2004-08-19 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
JP3850767B2 (ja) 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US7413942B2 (en) * 2004-01-29 2008-08-19 Rohm And Haas Electronic Materials Llc T-gate formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307549A (ja) * 1998-04-22 1999-11-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003007729A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 化合物半導体装置の製造方法
JP2004087967A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd ゲート電極及びその製造方法、並びに、半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7220628B2 (en) 2007-05-22
US20060046446A1 (en) 2006-03-02
JP2006073676A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4718145B2 (ja) 半導体装置及びゲート電極の製造方法
US7799508B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4287383B2 (ja) レジストの加工方法及び半導体装置の製造方法
JP4566862B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060188805A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4724073B2 (ja) レジストパターンの形成方法、半導体装置及びその製造方法
JP3908213B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
US7419894B2 (en) Gate electrode and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR100711743B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
JP4583860B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、並びに、半導体装置及びその製造方法
JP4490228B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
WO2004017421A1 (ja) 微細ｔ型電極の製造方法
US20070232077A1 (en) Method for manufacturing semiconductor device
JP4074160B2 (ja) 半導体装置の製造方法及びレジストパターンの形成方法
JP4763218B2 (ja) ゲート電極の製造方法
JP4417191B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP2006060006A (ja) 半導体装置及びその製造方法、並びに、レジストパターンの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Ref document number: 4718145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3