JP4640047B2 - エッチング方法、金属膜構造体の製造方法およびエッチング構造体 - Google Patents
エッチング方法、金属膜構造体の製造方法およびエッチング構造体 Download PDFInfo
- Publication number
- JP4640047B2 JP4640047B2 JP2005248804A JP2005248804A JP4640047B2 JP 4640047 B2 JP4640047 B2 JP 4640047B2 JP 2005248804 A JP2005248804 A JP 2005248804A JP 2005248804 A JP2005248804 A JP 2005248804A JP 4640047 B2 JP4640047 B2 JP 4640047B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- region
- etched
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
Description
図1〜図4を参照して、実施の形態1の、エッチング方法、金属膜構造体の製造方法およびエッチング構造体の好適例につき説明する。
まず、図1(A)に示すように、主面12aが被エッチング膜としての保護膜10により覆われた基板12を準備する。
次に、図1(B)に示す基板構造体20を形成する。すなわち、保護膜10の表面10aの全面に、エッチング保護膜としてのフォトレジスト14を、スピンコート法で塗布する。続いて、約65℃の基板温度で、約20分間フォトレジスト14のプリベークを行う。続いて、後述する露光光よりも長波長のUV光(波長:約400nm)をフォトレジスト14全面に照射する。その後、露光光としてのディープUV光(波長:約250nm)を照射して、コンタクト露光法により露光を行い、孔部16の平面形状をフォトレジスト14に転写する。そして、約100℃の基板温度で、約20分間ポストエクスポージャベークを行う。最後に、公知の現像液で現像を行い、フォトレジスト14の現像液可溶部分を除去する。これにより孔部16が形成される。
次に、図1(C)に示す構造体30を形成する。すなわち、基板構造体20において、フォトレジスト14をマスクとしてICP−RIEを行うことで、エッチング予定領域18に存在する保護膜10を除去し、基板12の主面12aが露出した露出領域22を形成する。
次に、図1(D)に示す構造体40を形成する。すなわち、孔部16を有するフォトレジスト14をマスクとして、露出領域22を含む構造体30の主面12a側の領域に真空蒸着により金属膜24を堆積する。ここで、金属膜24は、たとえば、厚み約50nmのNi膜と厚み約0.5μmのAu膜とをこの順序で堆積した積層膜とする。
最後に、図1(E)に示す構造体50を形成する。すなわち、孔部16内に存在する金属膜24b以外の金属膜24aをフォトレジスト14とともに除去する。
この実施の形態においては、第3工程におけるICP−RIEの好適なエッチング条件につき説明する。
10a 表面
10b 保護膜露出領域
10c 側壁
10d 輪郭線
12,52 基板
12a 主面
12b サファイア基板
12c GaN層
14,56 フォトレジスト
14d 上面
16,58 孔部
16a 側面
16b 開口部
16c 中空部
18 エッチング予定領域
18a 周辺領域
18b 平坦領域
20 基板構造体
22,59 露出領域
24,24a,24b 金属膜
26 金属膜構造体26
30,40,50,70 構造体
60 エッチング構造体
Claims (4)
- 基板と、該基板の主面を覆う被エッチング膜と、該被エッチング膜を覆い、かつ、孔部が形成されているエッチング保護膜とを備えており、
該孔部は、前記エッチング保護膜表面に形成された開口部と、該開口部に前記エッチング保護膜の厚み方向に連続し、前記被エッチング膜に至る中空部とで形成されており、
前記開口部の平面形状は、前記被エッチング膜のエッチング予定領域の平面形状と合同であり、
前記孔部は、前記エッチング保護膜表面から深さ方向に前記被エッチング膜に向かうにしたがって拡幅している孔幅を有する基板構造体において、
前記被エッチング膜のうち、前記エッチング予定領域に存在する被エッチング膜部分を誘導結合プラズマ反応性イオンエッチングにより除去して、前記基板の前記主面が露出した露出領域を形成するにあたり、
(1)ICPパワーを40〜60Wとし、
(2)RIEパワーを5〜50Wとし、および、
(3)エッチング室の気圧を1〜100mTorrとする
条件でエッチングを行うことを特徴とするエッチング方法。 - 前記基板として主面側にGaN層が設けられた基板を用い、前記被エッチング膜として窒化シリコン膜を用い、前記エッチング保護膜としてネガ型フォトレジストを用い、および前記誘導結合プラズマ反応性イオンエッチングのエッチングガスとしてSF6を用いることを特徴とする請求項1に記載のエッチング方法。
- 請求項1または2に記載のエッチング方法を利用して金属膜構造体を形成するにあたり、
前記露出領域の形成後に、
前記エッチング保護膜をマスクとして、前記露出領域を含む前記基板の前記主面側の領域に真空蒸着により金属膜を堆積する工程と、
該金属膜のうち、前記孔部外に存在する金属膜部分を、前記エッチング保護膜とともに除去する工程と
を含むことを特徴とする金属膜構造体の製造方法。 - 請求項1または2に記載のエッチング方法を利用して形成されるエッチング構造体であって、
基板と、
該基板の主面を覆う被エッチング膜と、
該被エッチング膜が除去されて前記基板の主面が露出した露出領域と、
前記被エッチング膜の領域であって、該露出領域の平面形状を相似的に拡大した領域から該露出領域を除いた周辺領域と、
前記被エッチング膜の領域であって、前記露出領域および前記周辺領域からなる領域以外の領域である平坦領域とを備えており、
該周辺領域に存在する前記被エッチング膜の断面の輪郭線の傾きが、前記露出領域から離間するにしたがって緩やかとなるように、前記被エッチング膜の膜厚が、前記露出領域から離間するにしたがって厚くなっており、および
該周辺領域と前記平坦領域との間の境界部に、前記被エッチング膜が前記主面に垂直に延在する側壁を備えている
ことを特徴とするエッチング構造体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248804A JP4640047B2 (ja) | 2005-08-30 | 2005-08-30 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
CN200610126630.9A CN1925116A (zh) | 2005-08-30 | 2006-08-30 | 蚀刻方法、金属膜结构体的制造方法以及蚀刻结构体 |
US11/512,341 US7393791B2 (en) | 2005-08-30 | 2006-08-30 | Etching method, method of fabricating metal film structure, and etching structure |
US12/153,867 US20080241469A1 (en) | 2005-08-30 | 2008-05-27 | Etching structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248804A JP4640047B2 (ja) | 2005-08-30 | 2005-08-30 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067032A JP2007067032A (ja) | 2007-03-15 |
JP4640047B2 true JP4640047B2 (ja) | 2011-03-02 |
Family
ID=37804845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248804A Expired - Fee Related JP4640047B2 (ja) | 2005-08-30 | 2005-08-30 | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7393791B2 (ja) |
JP (1) | JP4640047B2 (ja) |
CN (1) | CN1925116A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10068851B1 (en) * | 2017-05-30 | 2018-09-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method for manufacturing the same |
US11002063B2 (en) * | 2018-10-26 | 2021-05-11 | Graffiti Shield, Inc. | Anti-graffiti laminate with visual indicia |
CN110429028B (zh) * | 2019-08-01 | 2021-11-19 | 福建省福联集成电路有限公司 | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62179120A (ja) * | 1986-01-31 | 1987-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JPH0722395A (ja) * | 1993-06-23 | 1995-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2003124188A (ja) * | 2001-10-10 | 2003-04-25 | Matsushita Electric Ind Co Ltd | GaN系半導体デバイスの製造方法 |
JP2004288952A (ja) * | 2003-03-24 | 2004-10-14 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04167439A (ja) * | 1990-10-30 | 1992-06-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP3209169B2 (ja) * | 1997-11-28 | 2001-09-17 | 日本電気株式会社 | ゲート電極の形成方法 |
KR100262940B1 (ko) * | 1998-05-29 | 2000-09-01 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
US6444588B1 (en) * | 1999-04-26 | 2002-09-03 | Micron Technology, Inc. | Anti-reflective coatings and methods regarding same |
JP3391763B2 (ja) * | 2000-03-03 | 2003-03-31 | 沖電気工業株式会社 | マスクの製造方法 |
DE10050076C2 (de) * | 2000-10-10 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement |
US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
US6645819B2 (en) * | 2001-10-19 | 2003-11-11 | Gtran, Inc. | Self-aligned fabrication method for a semiconductor device |
JP2003188189A (ja) * | 2001-12-20 | 2003-07-04 | Nec Compound Semiconductor Devices Ltd | 半導体装置の製造方法 |
DE10204621B8 (de) * | 2002-02-05 | 2010-03-25 | Maile, Bernd E., Dr. | Verfahren zur Herstellung einer mit einem vertikalen Profil versehenen Elektrode und eine derartige Elektrode umfassendes Halbleiterbauelement |
JP4057972B2 (ja) | 2003-07-25 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
JP2005236281A (ja) * | 2004-01-29 | 2005-09-02 | Rohm & Haas Electronic Materials Llc | T−ゲート形成 |
JP4718145B2 (ja) * | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
US7439166B1 (en) * | 2005-06-11 | 2008-10-21 | Hrl Laboratories, Llc | Method for producing tiered gate structure devices |
-
2005
- 2005-08-30 JP JP2005248804A patent/JP4640047B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-30 CN CN200610126630.9A patent/CN1925116A/zh active Pending
- 2006-08-30 US US11/512,341 patent/US7393791B2/en not_active Expired - Fee Related
-
2008
- 2008-05-27 US US12/153,867 patent/US20080241469A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62179120A (ja) * | 1986-01-31 | 1987-08-06 | Toshiba Corp | 半導体装置の製造方法 |
JPH0722395A (ja) * | 1993-06-23 | 1995-01-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
JP2003124188A (ja) * | 2001-10-10 | 2003-04-25 | Matsushita Electric Ind Co Ltd | GaN系半導体デバイスの製造方法 |
JP2004288952A (ja) * | 2003-03-24 | 2004-10-14 | Fujitsu Ltd | 電界効果トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070049031A1 (en) | 2007-03-01 |
CN1925116A (zh) | 2007-03-07 |
US7393791B2 (en) | 2008-07-01 |
JP2007067032A (ja) | 2007-03-15 |
US20080241469A1 (en) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811256B2 (en) | Method for etching a carbon-containing feature | |
US9087788B2 (en) | Shallow trench and fabrication method | |
TWI730147B (zh) | 用於形成用以圖案化基板的結構的方法以及圖案化基板的方法 | |
US20050202674A1 (en) | Microelectronic device fabricating method, integrated circuit, and intermediate construction | |
KR102363778B1 (ko) | 에칭 방법 | |
TW201919128A (zh) | 半導體裝置的製作方法 | |
JPH10172959A (ja) | ポリサイド膜のドライエッチング方法 | |
JP4640047B2 (ja) | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 | |
JP2003124315A (ja) | 半導体装置の製造方法 | |
US7297607B2 (en) | Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus | |
US8293660B2 (en) | Method of manufacturing semiconductor device | |
JP2003229408A (ja) | プラズマ処理装置 | |
JP3376348B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2000277494A (ja) | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 | |
JP7202489B2 (ja) | プラズマ処理方法 | |
JP3550276B2 (ja) | 半導体装置の製造方法 | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
KR100744025B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JPH10256229A (ja) | 半導体装置の製造方法 | |
JP2007059496A (ja) | 半導体装置の製造方法 | |
JP2004140415A (ja) | 半導体装置の製造方法 | |
JPH06120174A (ja) | 半導体装置の製造方法 | |
JPH09120955A (ja) | 半導体装置のセルファラインソースの製造方法 | |
JPS61112324A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4640047 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |