JPS61112324A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61112324A
JPS61112324A JP23315884A JP23315884A JPS61112324A JP S61112324 A JPS61112324 A JP S61112324A JP 23315884 A JP23315884 A JP 23315884A JP 23315884 A JP23315884 A JP 23315884A JP S61112324 A JPS61112324 A JP S61112324A
Authority
JP
Japan
Prior art keywords
beams
grooves
sio2
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23315884A
Other languages
English (en)
Inventor
Yasuo Wada
恭雄 和田
Masao Tamura
田村 誠男
Akira Shintani
新谷 昭
Nobuyoshi Kashu
夏秋 信義
Shizunori Ooyu
大湯 静憲
Hidekazu Okudaira
奥平 秀和
Shoji Yadori
章二 宿利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23315884A priority Critical patent/JPS61112324A/ja
Publication of JPS61112324A publication Critical patent/JPS61112324A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の新規な製造方法に係り、特に凹
凸のある半導体の側面を加工する方法に関する。
〔発明の背景〕
従来の半導体装置は、実質的に平面上に形成されて居り
、このため素子寸法の縮小化に伴ない、たとえばダイナ
ミックランダム・アクセス・メモリ(以下D−RAMと
略記)において、1トランジスタ、1キヤパシタ型の構
造をとると、キャパシタ面積の縮小と共に容量が小さく
なり、十分な信号電圧を得る事ができなくなる。これを
防ぐために、基板中に溝を堀り込み、その溝の側面を容
量として用いる方式が提案されており(特開昭5l−1
30478)また、溝に誘電体を充填して、隣接する素
子を電気的に分離することも行なわれている。
このような溝を形成した構造においては、該溝の側壁を
単に同一の機能を持つデバイス、たとえばキャパシタと
して使用するばかりでなく、異なった機能を持つデバイ
ス構造とする事が面積を縮小する上で有利である。しか
しながら従来の技術では、溝の側面を加工する事は極め
て困難であり、前述のような側壁を異なった機能を持つ
デバイスとして用いる事は実質上不可能である。すなわ
ち、現在半導体装置の主流加工装置として用いられてい
る反応性スパッタエッチでは、加工に方向性があるため
、平坦面の加工は可能であるが、60度以上傾斜した面
の加工速度は、平坦面の20%以下になり、従って実質
的に側面を加工する事は不可能である。その上現状のホ
トリソグラフィ等を用いたパターニング技術では、平面
の加工は可能であるが、側面の加工は全く不可能である
〔発明の目的〕
本発明の目的は上記従来技術では極めて困難であった、
基板などの側面を容易加工できる半導体装置の製造方法
を提供することである。
〔発明の概要〕
側面の部分的加工を行なうためには、加工すべき部分に
、局所的にエネルギを与え、選択的な反応を進行させる
必要がある0本発明では、光、X線等の電磁波、あるい
は電子線、イオン線等の荷電粒子を局所的に側面に照射
する事により、選択的に反応性物質を誘起させ、あるい
は増進させ、所望の部分の加工を行なう手段を提供する
ものである。
C発明の実施例〕 以下本発明を実施例に基づき詳細に説明する。
実施例1 本実施例では、光励起による側面加工の実施例を示す。
第1図(a)は、P型(100)面、10Ω・■のシリ
コン基板1にシリコン酸化膜(SxO□) 2および窒
化シリコン膜(S13N4) 3をマスクとして、特開
昭51−130178にある如き異方性エッチあるいは
通常の反応性スパッタエッチにより該Si基板中に溝を
形成する6該溝寸法は。
本実施例では幅1μm、長さ3μm、深さ2.5μmと
したが、他の溝寸法を用いても良いことは勿論である。
例えば1幅0.2 μm、深さ10μmという溝を形成
する事も可能である。第1図(b)は900℃乾燥酸素
中で該シリコン基板1を酸化し、厚さ13nmのSin
、 4を、該溝内面に形成した後1反応容器内に入れ、
三弗化メタン(CHF、 )ガスを100torrの圧
力で導入し、波長200nmの光を表面に対し、30度
の方向から照射して、該溝側面の5in24の光が当る
部分6のみを部分的にエッチした状態を示す、この時、
該溝の陰になる部分のSin、 4、および該SL、N
、 3は殆んどエッチされないため、溝側面のS i 
O2のみが選択的に加工される。該溝の幅が1μmであ
るため、30度の入射光では、溝の開口部から約0.6
 μmまでの5in24が除去され、シリコン基   
  、li□板1が露出される部分6が形成される。例
えば光の照射角を表面に対し60度とすれば、表面から
1.7 μm迄該SL0.4を加工する事が可能である
即ち、光の照射角を制御すれば側面の加工する深さを変
える事が可能である。
第1図(c)は上記加工後、多結晶シリコン(poly
 −S i )を低圧化学蒸着法(LPCVD法)で堆
積して、該溝部を完全に埋め込み、リン拡散後。
塩Is (cm、 )雰囲気中で全面に波長340nm
の光を照射し、該東1y−8i!5を表面部分のみ除去
した状態を示す。このような構造とする事により、従来
技術では不可能であった基板1とpoly−3i5の側
壁を通した電気的接続が可能になる。
本実施例によれば、溝の右側の上部はシリコン基@1と
poly S i 層5の電気的接触部として、また残
りは、シリコン基板1を一方のまたpolySi層5を
もう一方の電極とするキャパシタとして、2つの異なる
機能を持つデバイスを形成できる。
実施例2 本実施例では、低加速反応性イオン線によって側壁を加
工した例について述べる。第2図は、実施例1と同様に
、Si基板1中に形成した溝とSiO□層2 、 Si
、No層3、および溝内に成長させたSun、 @ 4
を有する構造において、表面に対し45度の方向から弗
素イオン(F“)を500eVで照射し、該SiO□膜
4を除去し、シリコン基板1の露出した部分6を形成し
た状態を示す、この時の除去される5un2膜4は、表
面から溝幅と同一の深さまでであり、この深さもF“イ
オン線の照射角度によって制御できる事は言う迄もない
F0イオン線を直接照射せずに、CHF、ガスを1to
rr流し、ここへアルゴン(Ar”)イオンのような不
活性イオンを照射する事によって、同様に側壁の加工を
行なう事もできる6さらに、該Ar“イオンの代りに、
電子線を照射し、同様な効果を得る事が可能である。
実施例3 本実施例では、集束した紫外線等の電磁波、あるいはイ
オン&!S等の粒子線により側面を加工した例について
示す。第3図は、シリコン基板1上に成長させたSin
、 2 、 SL、N、 3と溝の内面に成長させたS
un、 4を有する構造において、径0.1  μmに
細く絞ったGa”イオンを1表面に対し約60度の方向
から照射し、該溝内面のSi0.4を、反応容器中に導
入したCI(F、ガスを活性化して生成させた反応種に
より、該Ga”イオン線の照射された部分のみ加工し、
Si基板1を露出させた部分6を形成した状態を示す0
本実施例によれば、加工する部分の位置を一つずつ変え
る事が可能なため、自由度が大きい。
〔発明の効果〕
上記説明から明らかなように、本発明によれば、紫外線
等の電磁波、あるいはイオン線、電子線等の粒子線を側
面に部分的に照射し、選択的、な反応を起させる事によ
り、該側面の所望部分を局部的加工することができる。
上記実施例においては、Si02層の加工を行なった例
を示したが、他の材料、たとえば、アルミニウム等の金
属、poly −S i等の半導体、あるいはSi3N
4等の絶縁体、およびこれらの材料の組合せから成る材
料についても適用できる事は言う迄もない。
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程図、第2図および
第3図はそれぞれ本発明の異なる実施例を示す断面図で
ある。 1・・・シリコン基板、2.4・・・シリコン酸化膜、
3・・・シリコン窒化膜、5・・・多結晶シリコン膜、
6・・・第 1 図(O 冨 2 図 冨3図

Claims (1)

    【特許請求の範囲】
  1.  電磁波およびまたは粒子線を部分的に照射することに
    より凹凸を有する半導体装置の側面を加工する事を特徴
    とする半導体装置の製造方法。
JP23315884A 1984-11-07 1984-11-07 半導体装置の製造方法 Pending JPS61112324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23315884A JPS61112324A (ja) 1984-11-07 1984-11-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23315884A JPS61112324A (ja) 1984-11-07 1984-11-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61112324A true JPS61112324A (ja) 1986-05-30

Family

ID=16950626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23315884A Pending JPS61112324A (ja) 1984-11-07 1984-11-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61112324A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303231A (ja) * 2005-04-21 2006-11-02 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303231A (ja) * 2005-04-21 2006-11-02 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10811256B2 (en) Method for etching a carbon-containing feature
EP2939262B1 (fr) Procédé microélectronique de gravure d'une couche
US6677222B1 (en) Method of manufacturing semiconductor device with polysilicon film
JPS5941841A (ja) デバイスの製造方法
NL8101122A (nl) Vervaardiging van halfgeleiderinrichtingen, voorzien van vlakke, verdiepte, oxydeisolatiegebieden.
KR20070089883A (ko) 펄스화된 rf 소스 전력을 이용하는 플라즈마 게이트 산화프로세스
JPH0313743B2 (ja)
US5209803A (en) Parallel plate reactor and method of use
US20140252589A1 (en) Charge Dissipation of Cavities
JPS63117423A (ja) 二酸化シリコンのエツチング方法
KR100574939B1 (ko) 포톤 흡수막을 갖는 반도체 소자 및 그 제조방법
JPS61112324A (ja) 半導体装置の製造方法
US5378658A (en) Patterning process including simultaneous deposition and ion milling
JP4640047B2 (ja) エッチング方法、金属膜構造体の製造方法およびエッチング構造体
JP2874233B2 (ja) ドライエッチング方法
JPS5986222A (ja) ドライエツチング方法
JPH07135247A (ja) 半導体装置の製造方法
JP2602285B2 (ja) 半導体装置の製造方法
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JPS6349372B2 (ja)
JP2844654B2 (ja) 半導体記憶装置の製造方法
JPH06120174A (ja) 半導体装置の製造方法
JP3550276B2 (ja) 半導体装置の製造方法
JPH04127429A (ja) 半導体装置の製造方法
KR100208437B1 (ko) 반도체 소자의 금속층 형성방법