JPH10256229A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10256229A
JPH10256229A JP5152097A JP5152097A JPH10256229A JP H10256229 A JPH10256229 A JP H10256229A JP 5152097 A JP5152097 A JP 5152097A JP 5152097 A JP5152097 A JP 5152097A JP H10256229 A JPH10256229 A JP H10256229A
Authority
JP
Japan
Prior art keywords
film
forming
opening
fluororesin
fluororesin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5152097A
Other languages
English (en)
Inventor
Takayuki Iwabuchi
隆之 岩渕
Norihiko Matsunaga
徳彦 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5152097A priority Critical patent/JPH10256229A/ja
Publication of JPH10256229A publication Critical patent/JPH10256229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】絶縁膜等に設けられた微細な開口部に金属膜を
蒸着またはスパッタなどで形成した場合に、金属膜に発
生する「鬆」や断切れを防ぐことができる半導体装置の
製造方法を提供する。 【解決手段】半導体基板２上にフッ素樹脂膜４が形成さ
れ、このフッ素樹脂膜４には開口部が形成されている。
このフッ素樹脂膜４に対してアッシング装置により酸素
プラズマを利用してアッシングを行うことにより、上記
フッ素樹脂膜４に形成された開口部上部の角に曲面を形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものであり、特に半導体装置におけるＴ型
ゲートの形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体基板上にＴ型ゲートを形成
する場合、次のような製造方法が用いられている。図６
（ａ）〜（ｄ）は、従来のＴ型ゲートの製造方法を示す
各製造工程の断面図である。
【０００３】まず、図６（ａ）に示すように、半導体基
板１００上のチャネル領域上に絶縁膜１０１を形成す
る。さらに、この絶縁膜１０１上に所定パターンのフォ
トレジスト１０２を形成する。
【０００４】次に、図６（ｂ）に示すように、上記フォ
トレジスト１０２をマスクとして上記絶縁膜１０１をＲ
ＩＥ（Ｒeactive Ｉon Ｅtching；ＲＩＥ）によりエッ
チングし、この絶縁膜１０１に開口部を形成する。
【０００５】続いて、図６（ｃ）に示すように、上記フ
ォトレジスト１０２を剥離した後、リフトオフ法を行う
ために、上記絶縁膜１０１の上にその開口部よりも広い
開口部を持つフォトレジスト１０３を形成する。このフ
ォトレジスト１０３には、その開口部の壁面が下部に行
くにつれて後退するような、言い替えると開口部の間隔
が広くなるような形状（逆テーパ形状）を形成できるイ
メージリバースレジストが用いられる。
【０００６】そして、図６（ｄ）に示すように、上記フ
ォトレジスト１０３をマスクにして金属膜１０４を埋め
込む。その後、フォトレジスト１０３をその上に堆積し
た金属膜１０４と共に剥離する。さらに、上記絶縁膜１
０１を除去し、残された金属膜１０４のＴ型ゲート及び
半導体基板１００上にパッシベイションとして絶縁膜を
形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たＴ型ゲートの形成工程において、図６（ｃ）に示すよ
うに、絶縁膜１０１の開口部が微細なパターンであっ
て、開口部上部の角がほぼ直角な形状である場合、金属
膜１０４を確実に絶縁膜１０１の開口部に埋め込むこと
ができず、上記金属膜１０４に空洞１０５やみぞ、いわ
ゆる「鬆」が発生することがある。さらに、上述したよ
うに絶縁膜１０１の開口部上部の角がほぼ直角な形状で
ある場合、Ｔ型ゲートの首のくびれ部分に相当する金属
膜１０４が段切れしてしまうことがある。
【０００８】そこで本発明は、上記課題に鑑みてなされ
たものであり、半導体装置の製造工程において絶縁膜等
に設けられた微細な開口部に金属膜を蒸着またはスパッ
タなどで形成した場合に、金属膜に発生する「鬆」や断
切れを防ぐことができる半導体装置の製造方法を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の半導体装置の製造方法は、反応性
ガスを利用してアッシングを行うアッシング装置によ
り、フッ素樹脂膜のほぼ直角な形状の角部を曲面に加工
する工程を含むことを特徴とする。
【００１０】また、請求項２に記載の半導体装置の製造
方法は、反応性ガスを利用してアッシングを行うアッシ
ング装置により、フッ素樹脂膜に設けられた開口部の上
部の角に曲面を形成する工程を含むことを特徴とする。
【００１１】また、請求項３に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜に開口部を形成する工程と、反応
性ガスを利用してアッシングを行うアッシング装置によ
り上記フッ素樹脂膜に形成された開口部の上部の角に曲
面を形成する工程とを含むことを特徴とする。
【００１２】また、請求項４に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、上記フ
ッ素樹脂膜上の上記レジストパターンを除去する工程
と、反応性ガスを利用してアッシングを行うアッシング
装置により上記フッ素樹脂膜に形成された開口部の上部
の角に曲面を形成する工程とを含むことを特徴とする。
【００１３】また、請求項５に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、反応性
ガスを利用してアッシングを行うアッシング装置によ
り、上記フッ素樹脂膜上の上記レジストパターンを除去
すると共に、上記フッ素樹脂膜に形成された開口部の上
部の角に曲面を形成する工程とを含むことを特徴とす
る。
【００１４】また、請求項６に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜に開口部を形成する工程と、反応
性ガスを利用してアッシングを行うアッシング装置によ
り上記フッ素樹脂膜に形成された開口部の上部の角に曲
面を形成する工程と、上記フッ素樹脂膜上にフォトレジ
スト膜を塗布し、上記フッ素樹脂膜に形成された開口部
を含むより大きな開口部をリフトオフ法を行うために上
記フォトレジスト膜に形成する工程と、上記フォトレジ
スト膜とその開口部に金属膜を堆積する工程と、上記フ
ォトレジスト膜上に堆積した上記金属膜を、上記フォト
レジスト膜と共に除去する工程とを含むことを特徴とす
る。
【００１５】また、請求項７に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、上記フ
ッ素樹脂膜上の上記レジストパターンを除去する工程
と、反応性ガスを利用してアッシングを行うアッシング
装置により上記フッ素樹脂膜に形成された開口部の上部
の角に曲面を形成する工程と、上記フッ素樹脂膜上にフ
ォトレジスト膜を塗布し、上記フッ素樹脂膜に形成され
た開口部を含むより大きな開口部をリフトオフ法を行う
ために上記フォトレジスト膜に形成する工程と、上記フ
ォトレジスト膜とその開口部に金属膜を堆積する工程
と、上記フォトレジスト膜上に堆積した上記金属膜を、
上記フォトレジスト膜と共に除去する工程とを含むこと
を特徴とする。
【００１６】また、請求項８に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、反応性
ガスを利用してアッシングを行うアッシング装置によ
り、上記フッ素樹脂膜上の上記レジストパターンを除去
すると共に、上記フッ素樹脂膜に形成された開口部の上
部の角に曲面を形成する工程と、上記フッ素樹脂膜上に
フォトレジスト膜を塗布し、上記フッ素樹脂膜に形成さ
れた開口部を含むより大きな開口部をリフトオフ法を行
うために上記フォトレジスト膜に形成する工程と、上記
フォトレジスト膜とその開口部に金属膜を堆積する工程
と、上記フォトレジスト膜の上に堆積した上記金属膜
を、上記フォトレジスト膜と共に除去する工程とを含む
ことを特徴とする。
【００１７】また、請求項９に記載の半導体装置の製造
方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜に開口部を形成する工程と、反応
性ガスを利用してアッシングを行うアッシング装置によ
り上記フッ素樹脂膜に形成された開口部の上部の角に曲
面を形成する工程と、上記フッ素樹脂膜上にイメージリ
バースレジスト膜を塗布する工程と、上記フッ素樹脂膜
に形成された開口部を含むより大きな開口部であって、
この開口部の間隔が下部に行くにつれて広くなるような
逆テーパ形状の開口部を上記イメージリバースレジスト
膜に形成する工程と、上記イメージリバースレジスト膜
とその開口部に金属膜を堆積する工程と、上記イメージ
リバースレジスト膜の上に堆積した上記金属膜を、上記
イメージリバースレジスト膜と共に除去する工程とを含
むことを特徴とする。
【００１８】また、請求項１０に記載の半導体装置の製
造方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、上記フ
ッ素樹脂膜上の上記レジストパターンを除去する工程
と、反応性ガスを利用してアッシングを行うアッシング
装置により上記フッ素樹脂膜に形成された開口部の上部
の角に曲面を形成する工程と、上記フッ素樹脂膜上にイ
メージリバースレジスト膜を塗布する工程と、上記フッ
素樹脂膜に形成された開口部を含むより大きな開口部で
あって、この開口部の間隔が下部に行くにつれて広くな
るような逆テーパ形状の開口部を上記イメージリバース
レジスト膜に形成する工程と、上記イメージリバースレ
ジスト膜とその開口部に金属膜を堆積する工程と、上記
イメージリバースレジスト膜の上に堆積した上記金属膜
を、上記イメージリバースレジスト膜と共に除去する工
程とを含むことを特徴とする。
【００１９】また、請求項１１に記載の半導体装置の製
造方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上の所定位置にレジストパターン
を形成する工程と、上記レジストパターンをマスクとし
て上記フッ素樹脂膜に開口部を形成する工程と、反応性
ガスを利用してアッシングを行うアッシング装置によ
り、上記フッ素樹脂膜上の上記レジストパターンを除去
すると共に、上記フッ素樹脂膜に形成された開口部の上
部の角に曲面を形成する工程と、上記フッ素樹脂膜上に
イメージリバースレジスト膜を塗布する工程と、上記フ
ッ素樹脂膜に形成された開口部を含むより大きな開口部
であって、この開口部の間隔が下部に行くにつれて広く
なるような逆テーパ形状の開口部を上記イメージリバー
スレジスト膜に形成する工程と、上記イメージリバース
レジスト膜とその開口部に金属膜を堆積する工程と、上
記イメージリバースレジスト膜の上に堆積した上記金属
膜を、上記イメージリバースレジスト膜と共に除去する
工程とを含むことを特徴とする。
【００２０】また、請求項１２に記載の半導体装置の製
造方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上に絶縁膜を形成する工程と、上
記フッ素樹脂膜及び上記絶縁膜に開口部を形成する工程
と、上記絶縁膜の開口部の側壁をアンダーカットして上
記フッ素樹脂膜に形成された開口部の上部の角を露出さ
せる工程と、反応性ガスを利用してアッシングを行うア
ッシング装置により、上記フッ素樹脂膜に形成された開
口部の上部の角に曲面を形成する工程とを含むことを特
徴とする。
【００２１】また、請求項１３に記載の半導体装置の製
造方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上に絶縁膜を形成する工程と、上
記絶縁膜上にフォトレジスト膜を塗布する工程と、上記
フォトレジスト膜に所定の開口部を形成する工程と、上
記開口部が形成された上記フォトレジスト膜をマスクと
して上記フッ素樹脂膜及び上記絶縁膜に開口部を形成す
る工程と、上記絶縁膜の開口部の側壁をアンダーカット
して上記フッ素樹脂膜に形成された開口部の上部の角を
露出させる工程と、反応性ガスを利用してアッシングを
行うアッシング装置により、上記フォトレジスト膜に形
成された開口部の口径を大きくすると共に、上記フッ素
樹脂膜に形成された開口部の上部の角に曲面を形成する
工程とを含むことを特徴とする。
【００２２】また、請求項１４に記載の半導体装置の製
造方法は、半導体基板上にフッ素樹脂膜を形成する工程
と、上記フッ素樹脂膜上に絶縁膜を形成する工程と、上
記絶縁膜上にフォトレジスト膜を塗布する工程と、上記
フォトレジスト膜に所定の開口部を形成する工程と、上
記開口部が形成された上記フォトレジスト膜をマスクと
して上記フッ素樹脂膜及び上記絶縁膜に開口部を形成す
る工程と、上記絶縁膜の開口部の側壁をアンダーカット
して上記フッ素樹脂膜に形成された開口部の上部の角を
露出させる工程と、反応性ガスを利用してアッシングを
行うアッシング装置により、上記フォトレジスト膜に形
成された開口部の口径を大きくすると共に、上記フッ素
樹脂膜に形成された開口部の上部の角に曲面を形成する
工程と、上記フォトレジスト膜とその開口部に金属膜を
堆積する工程と、上記フォトレジスト膜上に堆積した上
記金属膜を、上記フォトレジスト膜と共に除去する工程
とを含むことを特徴とする。また、さらに請求項１５に
記載の半導体装置の製造方法は、上記反応性ガスが、酸
素プラズマであることを特徴とする。
【００２３】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図１（ａ）〜（ｃ）、図
２（ａ）〜（ｃ）は、本発明の第１の実施の形態の半導
体装置の製造方法を示す各製造工程の断面図である。
【００２４】まず、図１（ａ）に示すように、シリコン
基板やガリウム砒素基板などの半導体基板２上に厚さ
２．０〜２．２［μｍ］のフッ素樹脂４をスピンコート
により形成する。さらに、通常のフォトリソグラフィに
よりこのフッ素樹脂４をパターニングするため、フッ素
樹脂４上にフォトレジスト膜をスピンコートにより塗布
し、露光、現像を行って、所定パターンの例えば１［μ
ｍ］×１００〜２００［μｍ］の開口部を持つフォトレ
ジスト６を形成する。
【００２５】続いて、図１（ｂ）に示すように、このフ
ォトレジスト６をマスクにして、フッ素樹脂４をＲＩＥ
（Ｒeactive Ｉon Ｅtching；ＲＩＥ）によりエッチン
グし、このフッ素樹脂４に上記所定パターンの１［μ
ｍ］×１００〜２００［μｍ］の開口部を形成する。
【００２６】次に、図１（ｃ）に示すように、上記フォ
トレジスト６を有機溶媒等により剥離する。さらに、上
記フォトレジスト６の剥離によって露出した上記フッ素
樹脂４に対して、プラズマアッシング装置によりＯ2
（酸素）プラズマを発生させて、３００［Ｗ］、３０
［ｍｉｎ］の条件でＯ2 アッシャーを行い、このフッ素
樹脂４の開口部上部の角８に曲面を形成する。
【００２７】ここで、Ｏ2 アッシャーの条件と上記フッ
素樹脂４の開口部上部の角８の曲面との関係を説明して
おく。上記フッ素樹脂４の開口部下部の角から上記曲面
に引いた接線と、半導体基板２とのなす角をテーパ角と
する。図３は、Ｏ2 アッシャーの条件と上記テーパ角と
の関係を示すグラフである。このグラフは、横軸に３０
０［Ｗ］でのアッシャー時間［ｍｉｎ］を取り、縦軸に
フッ素樹脂４の開口部上部のテーパ角を取ったものであ
る。アッシャー時間が長くなるに従ってテーパ角が小さ
くなり、３０［ｍｉｎ］経過後にはテーパ角がほぼ３５
°になることがわかる。このグラフに示した結果から、
アッシャーの条件（時間）を変えることにより、希望と
するテーパ角を得ることができる。
【００２８】続いて、図２（ａ）に示すように、上記フ
ッ素樹脂４上にイメージリバースレジスト膜を塗布し、
露光、現像を行って、フッ素樹脂４の開口部よりも大き
な開口部を持つイメージリバースレジスト１０を形成す
る。このとき、このイメージリバースレジスト１０の開
口部の形状は、下部に行くにしたがってその間隔が広く
なる逆テーパ形状になっている。さらに、図２（ｂ）に
示すように、このイメージリバースレジスト１０上及び
その開口部に、蒸着あるいはスパッタによりチタン等の
金属膜１２を堆積させる。
【００２９】次に、図２（ｃ）に示すように、通常のリ
フトオフ法によりイメージリバースレジスト１０をその
上に堆積した金属膜１２と共に剥離する。さらに、フッ
素樹脂４を有機溶媒等で剥離する。続いて、通常のＣＶ
Ｄにより、Ｔ型ゲートである金属膜１２及び半導体基板
２上にパッシベイションとしての絶縁膜１４を成膜す
る。
【００３０】以上説明したようにこの第１の実施の形態
によれば、フッ素樹脂の開口部の上部の角を丸めて曲面
をつけることにより、微細な上記開口部に金属膜の蒸着
またはスパッタなどを行った場合に、金属膜内部に空
洞、いわゆる「鬆」が発生するのを防ぐことができる。
さらに、このフッ素樹脂の開口部において、蒸着または
スパッタなどで成膜される金属膜に断切れが発生するの
を防ぐことができる。
【００３１】なお、このとき所定のフォトレジストパタ
ーンをマスクにしてフッ素樹脂をパターニングして開口
部を形成するため、開口部の底部の寸法を広げることは
ない。また、フッ素樹脂の開口部の底部の寸法を、フォ
トリソグラフィ法によるパターニングにより均一に形成
できるため、トランジスタのゲート長等を均一性よく形
成することができる。
【００３２】特に、この第１の実施の形態によれば、半
導体装置のＴ型ゲートの形成工程において、微細な開口
部にＴ型ゲートとなる金属膜の蒸着またはスパッタなど
を行った場合に、金属膜内部に「鬆」が発生したり、金
属膜に断切れが生じるのを防止できる。
【００３３】なお、上記第１の実施の形態では、上記フ
ォトレジスト６を有機溶媒等により剥離した後、Ｏ2 ア
ッシャーによりフッ素樹脂４の開口部上部の角８に曲面
を形成したが、これらフォトレジスト６の剥離工程とフ
ッ素樹脂４の開口部上部の角８に曲面を形成する工程と
を、プラズマアッシング装置によるＯ2 アッシャーにて
１工程で行ってもよい。
【００３４】次に、本発明の第２の実施の形態の半導体
装置の製造方法について説明する。図４（ａ）〜
（ｃ）、図５（ａ）〜（ｃ）は、第２の実施の形態の半
導体装置の製造方法を示す各製造工程の断面図である。
【００３５】まず、図４（ａ）に示すように、半導体基
板２２上に厚さ２．０〜２．２［μｍ］のフッ素樹脂２
４をスピンコートにより形成する。さらに、このフッ素
樹脂２４上にスパッタにより絶縁膜２６を成膜する。さ
らに、通常のフォトリソグラフィにより上記フッ素樹脂
２４、絶縁膜２６をパターニングするため、フッ素樹脂
２４上にフォトレジスト膜をスピンコートにより塗布
し、露光、現像を行って、所定パターンの例えば１［μ
ｍ］×１００〜２００［μｍ］の開口部を持つフォトレ
ジスト２８を形成する。
【００３６】続いて、図４（ｂ）に示すように、このフ
ォトレジスト２８をマスクにして、フッ素樹脂２４、絶
縁膜２６をＲＩＥによりエッチングし、このフッ素樹脂
２４、絶縁膜２６に上記所定パターンの１［μｍ］×１
００〜２００［μｍ］の開口部を形成する。
【００３７】次に、図４（ｃ）に示すように、有機溶媒
等のウェットエッチングにより絶縁膜２６の壁面部分を
アンダーカットし、その下部にあるフッ素樹脂２４の開
口部上部の角を露出させる。さらに、上記絶縁膜２６の
アンダーカットによって露出したフッ素樹脂２４に対し
て、プラズマアッシング装置によりＯ2 プラズマを発生
させて、３００［Ｗ］、３０［ｍｉｎ］の条件でＯ2 ア
ッシャーを行い、このフッ素樹脂２４の開口部上部の角
３０に曲面を形成する。このとき、Ｏ2 アッシャーの条
件を制御して、上記テーパ角がほぼ３５°になるように
する。
【００３８】続いて、図５（ａ）に示すように、上記フ
ォトレジスト２８上及び開口部に、蒸着あるいはスパッ
タによりチタン等の金属膜３２を堆積させる。さらに、
図５（ｂ）に示すように、有機溶媒等により上記フォト
レジスト２８をその上に堆積した金属膜３２と共に剥離
する。
【００３９】次に、図５（ｃ）に示すように、上記絶縁
膜２６及びフッ素樹脂２４を有機溶媒等により剥離す
る。続いて、通常のＣＶＤにより、Ｔ型ゲートである金
属膜３２及び半導体基板２２上にパッシベイションとし
ての絶縁膜３４を成膜する。
【００４０】以上説明したようにこの第２の実施の形態
によれば、フッ素樹脂の開口部の上部の角を丸めて曲面
をつけることにより、微細な上記開口部に金属膜の蒸着
またはスパッタなどを行った場合に、金属膜内部に空
洞、いわゆる「鬆」が発生するのを防ぐことができる。
さらに、このフッ素樹脂の開口部において、蒸着または
スパッタなどで成膜される金属膜に断切れが発生するの
を防ぐことができる。
【００４１】なお、このとき所定のフォトレジストパタ
ーンをマスクにしてフッ素樹脂をパターニングして開口
部を形成するため、開口部の底部の寸法を広げることは
ない。さらに、フッ素樹脂の開口部の底部の寸法を、フ
ォトリソグラフィ法によるパターニングにより均一に形
成できるため、トランジスタのゲート長等を均一性よく
形成することができる。
【００４２】特に、この第２の実施の形態によれば、半
導体装置のＴ型ゲートの形成工程において、微細な開口
部にＴ型ゲートとなる金属膜の蒸着またはスパッタなど
を行った場合に、金属膜内部に「鬆」が発生したり、金
属膜に断切れが生じるのを防止できる。また、上記第１
の実施の形態で用いた特別なイメージリバースレジスト
を用いることなく、通常のフォトレジストだけでＴ型ゲ
ートを形成することができる。
【００４３】
【発明の効果】以上述べたように本発明によれば、半導
体装置の製造工程において絶縁膜等に設けられた微細な
開口部に金属膜を蒸着またはスパッタなどで形成した場
合に、金属膜に発生する「鬆」や断切れを防ぐことがで
きる半導体装置の製造方法を提供することが可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を示す各製造工程の断面図である。
【図２】本発明の第１の実施の形態の半導体装置の製造
方法を示す各製造工程の断面図である。
【図３】Ｏ2 アッシャーの条件と上記テーパ角との関係
を示す図である。
【図４】本発明の第２の実施の形態の半導体装置の製造
方法を示す各製造工程の断面図である。
【図５】本発明の第２の実施の形態の半導体装置の製造
方法を示す各製造工程の断面図である。
【図６】従来のＴ型ゲートの製造方法を示す各製造工程
の断面図である。
【符号の説明】
２、２２…半導体基板 ４、２４…フッ素樹脂 ６、２８…フォトレジスト６ ８…フッ素樹脂４の開口部上部の角 １０…イメージリバースレジスト １２、３２…金属膜 １４、２６、３４…絶縁膜 ３０…フッ素樹脂２４の開口部上部の角

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 反応性ガスを利用してアッシングを行う
    アッシング装置により、フッ素樹脂膜のほぼ直角な形状
    の角部を曲面に加工する工程を含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 反応性ガスを利用してアッシングを行う
    アッシング装置により、フッ素樹脂膜に設けられた開口
    部の上部の角に曲面を形成する工程を含むことを特徴と
    する半導体装置の製造方法。
  3. 【請求項３】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 上記フッ素樹脂膜上の上記レジストパターンを除去する
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フッ素樹脂膜上の上記レジストパターンを
    除去すると共に、上記フッ素樹脂膜に形成された開口部
    の上部の角に曲面を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  6. 【請求項６】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 上記フッ素樹脂膜上にフォトレジスト膜を塗布し、上記
    フッ素樹脂膜に形成された開口部を含むより大きな開口
    部をリフトオフ法を行うために上記フォトレジスト膜に
    形成する工程と、 上記フォトレジスト膜とその開口部に金属膜を堆積する
    工程と、 上記フォトレジスト膜上に堆積した上記金属膜を、上記
    フォトレジスト膜と共に除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
  7. 【請求項７】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 上記フッ素樹脂膜上の上記レジストパターンを除去する
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 上記フッ素樹脂膜上にフォトレジスト膜を塗布し、上記
    フッ素樹脂膜に形成された開口部を含むより大きな開口
    部をリフトオフ法を行うために上記フォトレジスト膜に
    形成する工程と、 上記フォトレジスト膜とその開口部に金属膜を堆積する
    工程と、 上記フォトレジスト膜上に堆積した上記金属膜を、上記
    フォトレジスト膜と共に除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
  8. 【請求項８】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フッ素樹脂膜上の上記レジストパターンを
    除去すると共に、上記フッ素樹脂膜に形成された開口部
    の上部の角に曲面を形成する工程と、 上記フッ素樹脂膜上にフォトレジスト膜を塗布し、上記
    フッ素樹脂膜に形成された開口部を含むより大きな開口
    部をリフトオフ法を行うために上記フォトレジスト膜に
    形成する工程と、 上記フォトレジスト膜とその開口部に金属膜を堆積する
    工程と、 上記フォトレジスト膜の上に堆積した上記金属膜を、上
    記フォトレジスト膜と共に除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 半導体基板上にフッ素樹脂膜を形成する
    工程と、 上記フッ素樹脂膜に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 上記フッ素樹脂膜上にイメージリバースレジスト膜を塗
    布する工程と、 上記フッ素樹脂膜に形成された開口部を含むより大きな
    開口部であって、この開口部の間隔が下部に行くにつれ
    て広くなるような逆テーパ形状の開口部を上記イメージ
    リバースレジスト膜に形成する工程と、 上記イメージリバースレジスト膜とその開口部に金属膜
    を堆積する工程と、 上記イメージリバースレジスト膜の上に堆積した上記金
    属膜を、上記イメージリバースレジスト膜と共に除去す
    る工程と、 を含むことを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上にフッ素樹脂膜を形成す
    る工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 上記フッ素樹脂膜上の上記レジストパターンを除去する
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により上記フッ素樹脂膜に形成された開口部の上部の角
    に曲面を形成する工程と、 上記フッ素樹脂膜上にイメージリバースレジスト膜を塗
    布する工程と、 上記フッ素樹脂膜に形成された開口部を含むより大きな
    開口部であって、この開口部の間隔が下部に行くにつれ
    て広くなるような逆テーパ形状の開口部を上記イメージ
    リバースレジスト膜に形成する工程と、 上記イメージリバースレジスト膜とその開口部に金属膜
    を堆積する工程と、 上記イメージリバースレジスト膜の上に堆積した上記金
    属膜を、上記イメージリバースレジスト膜と共に除去す
    る工程と、 を含むことを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 半導体基板上にフッ素樹脂膜を形成す
    る工程と、 上記フッ素樹脂膜上の所定位置にレジストパターンを形
    成する工程と、 上記レジストパターンをマスクとして上記フッ素樹脂膜
    に開口部を形成する工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フッ素樹脂膜上の上記レジストパターンを
    除去すると共に、上記フッ素樹脂膜に形成された開口部
    の上部の角に曲面を形成する工程と、 上記フッ素樹脂膜上にイメージリバースレジスト膜を塗
    布する工程と、 上記フッ素樹脂膜に形成された開口部を含むより大きな
    開口部であって、この開口部の間隔が下部に行くにつれ
    て広くなるような逆テーパ形状の開口部を上記イメージ
    リバースレジスト膜に形成する工程と、 上記イメージリバースレジスト膜とその開口部に金属膜
    を堆積する工程と、 上記イメージリバースレジスト膜の上に堆積した上記金
    属膜を、上記イメージリバースレジスト膜と共に除去す
    る工程と、 を含むことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 半導体基板上にフッ素樹脂膜を形成す
    る工程と、 上記フッ素樹脂膜上に絶縁膜を形成する工程と、 上記フッ素樹脂膜及び上記絶縁膜に開口部を形成する工
    程と、 上記絶縁膜の開口部の側壁をアンダーカットして上記フ
    ッ素樹脂膜に形成された開口部の上部の角を露出させる
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フッ素樹脂膜に形成された開口部の上部の
    角に曲面を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 半導体基板上にフッ素樹脂膜を形成す
    る工程と、 上記フッ素樹脂膜上に絶縁膜を形成する工程と、 上記絶縁膜上にフォトレジスト膜を塗布する工程と、 上記フォトレジスト膜に所定の開口部を形成する工程
    と、 上記開口部が形成された上記フォトレジスト膜をマスク
    として上記フッ素樹脂膜及び上記絶縁膜に開口部を形成
    する工程と、 上記絶縁膜の開口部の側壁をアンダーカットして上記フ
    ッ素樹脂膜に形成された開口部の上部の角を露出させる
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フォトレジスト膜に形成された開口部の口
    径を大きくすると共に、上記フッ素樹脂膜に形成された
    開口部の上部の角に曲面を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 半導体基板上にフッ素樹脂膜を形成す
    る工程と、 上記フッ素樹脂膜上に絶縁膜を形成する工程と、 上記絶縁膜上にフォトレジスト膜を塗布する工程と、 上記フォトレジスト膜に所定の開口部を形成する工程
    と、 上記開口部が形成された上記フォトレジスト膜をマスク
    として上記フッ素樹脂膜及び上記絶縁膜に開口部を形成
    する工程と、 上記絶縁膜の開口部の側壁をアンダーカットして上記フ
    ッ素樹脂膜に形成された開口部の上部の角を露出させる
    工程と、 反応性ガスを利用してアッシングを行うアッシング装置
    により、上記フォトレジスト膜に形成された開口部の口
    径を大きくすると共に、上記フッ素樹脂膜に形成された
    開口部の上部の角に曲面を形成する工程と、 上記フォトレジスト膜とその開口部に金属膜を堆積する
    工程と、 上記フォトレジスト膜上に堆積した上記金属膜を、上記
    フォトレジスト膜と共に除去する工程と、 を含むことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 上記反応性ガスは、酸素プラズマであ
    ることを特徴とする請求項１乃至１４に記載の半導体装
    置の製造方法。
JP5152097A 1997-03-06 1997-03-06 半導体装置の製造方法 Pending JPH10256229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5152097A JPH10256229A (ja) 1997-03-06 1997-03-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5152097A JPH10256229A (ja) 1997-03-06 1997-03-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10256229A true JPH10256229A (ja) 1998-09-25

Family

ID=12889298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5152097A Pending JPH10256229A (ja) 1997-03-06 1997-03-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10256229A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236281A (ja) * 2004-01-29 2005-09-02 Rohm & Haas Electronic Materials Llc Ｔ−ゲート形成
WO2015021932A1 (zh) * 2013-08-16 2015-02-19 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN113678230A (zh) * 2019-04-26 2021-11-19 三菱电机株式会社 半导体装置的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236281A (ja) * 2004-01-29 2005-09-02 Rohm & Haas Electronic Materials Llc Ｔ−ゲート形成
JP2012230408A (ja) * 2004-01-29 2012-11-22 Rohm & Haas Electronic Materials Llc Ｔ−ゲート形成
WO2015021932A1 (zh) * 2013-08-16 2015-02-19 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN113678230A (zh) * 2019-04-26 2021-11-19 三菱电机株式会社 半导体装置的制造方法
CN113678230B (zh) * 2019-04-26 2024-05-10 三菱电机株式会社 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
JP2009076661A (ja) 半導体装置の製造方法
CN113678230B (zh) 半导体装置的制造方法
US6218084B1 (en) Method for removing photoresist layer
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
JPH10256229A (ja) 半導体装置の製造方法
JP2765561B2 (ja) 微細空中配線の作製方法
JP4640047B2 (ja) エッチング方法、金属膜構造体の製造方法およびエッチング構造体
US5372677A (en) Method of manufacturing semiconductor devices
US20240145244A1 (en) Method of patterning underlying structure
JPH05160019A (ja) 半導体装置の製造方法
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
JPH05206085A (ja) 微細パターンの形成方法
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
JPS60254733A (ja) パタ−ン形成法
KR100790294B1 (ko) 반도체 소자의 제조 방법
JPH0555218A (ja) 半導体装置及びその製造方法
JPH0621432A (ja) 半導体装置の製造方法
JPS60224218A (ja) 半導体装置の製造方法
KR940005621B1 (ko) Sog층의 크랙 방지용 다층감광막 제조방법
KR0174945B1 (ko) 메탈층 패턴 형성 방법
JP2006186275A (ja) 半導体素子の製造方法
JPS61296722A (ja) 半導体装置の製造方法
JP2006186275A5 (ja)
KR20040003652A (ko) 반도체 소자의 게이트 형성 방법
JPH05283429A (ja) 薄膜トランジスタ装置の製造方法