JPH05160019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05160019A
JPH05160019A JP34786191A JP34786191A JPH05160019A JP H05160019 A JPH05160019 A JP H05160019A JP 34786191 A JP34786191 A JP 34786191A JP 34786191 A JP34786191 A JP 34786191A JP H05160019 A JPH05160019 A JP H05160019A
Authority
JP
Japan
Prior art keywords
resist
pattern
opening
film
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34786191A
Other languages
English (en)
Inventor
Hitoshi Tsuji
均 辻
Hiroto Misawa
寛人 三沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34786191A priority Critical patent/JPH05160019A/ja
Publication of JPH05160019A publication Critical patent/JPH05160019A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】0.1μmレベルの微細パターンを転写すると
き、(イ)例えばレジストをマスクとして絶縁膜に開口
パターンを形成する際、エッチングされる物質がレジス
ト開口部の側壁にスパッタし、レジスト除去後も変質物
質膜として残ったり、(ロ)パターン寸法の大小によっ
てエッチングレートが異なったり、(ハ)リフトオフ法
によるゲートパターンなどを形成するときステップカバ
レージが悪いことなどの課題を解決する。 【構成】現像後直ちに、または現像後ホトレジスト膜に
2 プラズマ処理を行ない表面に変質層を形成した後、
レジスト膜を加熱してリフローさせ、レジストパターン
の開口部側壁を曲線状の順テーパーに変形させることに
より、目的を達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特にリソグラフィー技術における微細
パターンを転写するためのレジストパターンの形成に使
用される。
【0002】
【従来の技術】微細パターンを転写する第1の従来例と
して、半導体基板上に形成された絶縁膜にレジストをマ
スクとし微細な開口パターンを転写する工程を例にとり
説明する。
【0003】従来、レジストなどをマスクにして絶縁膜
をドライエッチングしてパターンを転写する場合には、
マスクとなるレジストの開口部幅寸法は、設計値に近い
寸法で、かつほぼ側壁が垂直か、若干テーパーを成して
いるものが理想的であり、そのレジストパターン(レジ
スト上に開口溝で描いた図形、または図形が描かれたレ
ジスト膜)を使い、目的の下地絶縁膜をエッチングして
いる。図8及び図9は、レジストパターニングを行な
い、下地絶縁膜をエッチングするときの従来の製造工程
を示す断面図である。
【0004】図8(a)は、Ga As 基板3に形成され
たSi O2 またはSi 3 4 等の絶縁膜2上に、レジス
ト1を塗布し、開口部4を持つ 0.1μmレベルの開口パ
ターン(ヌキパターンとも呼び開口溝で描かれた図形)
6aを形成した図である。サブミクロンからさらに超微
細化した 0.1μm以下の寸法レベルにおいては、現状で
は電子ビームを使用し、レジストパターニングを行なっ
ている。この場合、現像後のレジストパターンの開口部
側壁は、垂直、もしくは電子ビームのバックスキッタの
影響を受けて逆テーパー形状となる。次に同図(b)に
おいて、上記形状のレジストパターンを用い、下地層
(Si O2 膜など)2を(CF4 +O2 )/(CF4
2 )などでエッチングすると、側壁がほぼ垂直に切り
立った加工が可能である。しかし、この場合開口部の幅
が狭いため、通常のドライエッチングでは効率良くエッ
チングされ飛び散る(スパッタ)べき物質5aが、どう
しても開口部側壁に付着してしまう。そのため本来のエ
ッチングが終了した後、レジストをO2 アッシャーなど
で剥離した場合、図9(a)に示すように、薄い膜状の
レジストとエッチングされた物質、さらにエッチングガ
ス材の混合物からなる変質物質膜5が残ってしまう。な
お符号6は、絶縁膜2に転写された開口パターンであ
る。このため同図(b)に示すように、例えばフッ化ア
ンモニウムで変質物質膜5を除去するウェット処理など
の追加を必要とする。
【0005】他方、素子のデザインにより、一般的にパ
ターンの開口部の幅寸法(以下単にパターン寸法と記
す)は大小様々なものが混在している。パターン寸法が
細いほどエッチングガスは入りにくいため、エッチング
レートが遅くなってしまう。そのため 0.1μmと 1μm
程度の寸法差のパターンが混在しているとエッチングレ
ートが異なり、例えば 0.1μm領域のエッチング量を適
正値とすると、 1μm領域ではオーバーエッチングされ
てしまう。
【0006】次に微細パターンを転写する第2の従来例
として、Ga As デバイス(HEMTなど)で用いられ
ているT型(マッシュルーム型)ゲートパターンを形成
する例について説明する。図10は従来の二層レジスト
法によるT型ゲートパターンの製造工程を示す断面図で
ある。同図(a)において、Ga As 基板3上に開口パ
ターン15(例えばパターン寸法 0.2μm)を有する下
層レジスト膜12を形成し、次に相溶性の無いレジスト
によりT型ゲートパターン頂部の上層レジスト膜13を
形成し、ゲートメタル14を堆積する。次にリフトオフ
法によりレジストを除去し、同図(b)に示すようにT
型ゲートパターン16を形成する。
【0007】二層レジスト・プロセス法については、下
層レジスト膜12で形成された開口パターン15のパタ
ーン寸法により、ゲート長が決定される。そのため開口
パターン15としては開口部の幅寸法の精度が良く、さ
らに開口部のレジスト側壁が垂直であるものが望まし
い。
【0008】しかしし開口パターン15が上記形状で
は、次の工程でゲートメタルを堆積した際、ステップカ
パレージ(step coverage 、LSI等の半導体素子薄膜
の表面における微細な段差部での膜の被着状態のこと)
が悪くなるなどの原因から、ゲートメタル内に巣が発生
しやすくなる。
【0009】次に微細パターンを転写する第3の従来例
として、前記T型ゲートパターンを別の従来技術、すな
わち絶縁膜をスペーサーとするT型ゲートパターンの形
成方法について説明する。図11は、この製造工程を示
す断面図である。同図(a)において、Ga As 基板3
上にスペーサーとなる厚さ100 nm〜200 nmのSi O2
の絶縁膜21を堆積し、その上にレジストパターン22
を形成し、次に絶縁膜21をドライエッチングして開口
部25を形成する。次に同図(b)に示すように、ゲー
トメタル24を堆積し、次に同図(c)に示すように、
リフトオフ法にてレジストを除去し、T型ゲートパター
ン26を形成する。
【0010】上記T型ゲートパターンの基板との接触部
分の寸法は絶縁膜21の開口部25の開口寸法で決定さ
れる。微細パターンの形成では、最近の傾向として、ウ
ェットエッチングからドライエッチングにエッチング方
法が変わっている。そのため、Si O2 などの絶縁膜が
エッチングされると、開口部の側壁は、ほぼ垂直な形状
で形成されている。しかしスペーサーは100nm〜200 nm
程度の厚さであり、アスペクト比もあまり大きくならな
い。そのためゲートメタルを堆積したときのステップカ
バレージは十分であり巣の発生は見られない。
【0011】しかし微細パターンのエッチングのため、
ドライエッチングに必要なCF4 やNF3 等のガスが開
口部に入りにくく、大きいパターン(例えば 1μmレベ
ル)とのエッチングレートが異なってしまい、オーバー
エッチングによる損傷が心配される。
【0012】
【発明が解決しようとする課題】前記第1従来例のよう
に、レジストをマスクにして、下地絶縁膜に微細な開口
パターンを転写する場合(図8、図9参照)、パターン
寸法が 0.1μmレベル程度に微細化されると、エッチン
グされる下地絶縁膜物質がスパッタしてレジストマスク
開口部の側壁に付着し、レジストマスク除去後も混合物
からなる変質物質膜が残り、これを除去するため余分の
処理を必要とする。一方微細寸法になるとエッチングガ
スが開口部に入りにくくなって、パターン寸法が例えば
1μmと大きい他のパターンとエッチングレートが異な
り、損傷を受ける心配がある。
【0013】また前記第2従来例のように、二層レジス
トのリフトオフ法により基板上にT型ゲートパターンを
形成する場合(図10参照)レジスト開口部のステップ
カバレージが悪く、ゲートメタル内に巣が発生するとい
う課題がある。
【0014】また前記第3従来例のように、絶縁物をス
ペーサーとし、リフトオフ法により基板上にT型ゲート
パターンを形成する場合(図11参照)には、ステップ
カバレージの課題はなくなるが、パターン寸法の大小に
より、エッチングレートが異なり、大きいパターンがオ
ーバーエッチングとなり、損傷を受ける心配がある。
【0015】本発明は、微細パターンを転写するときの
上記課題を解決するためになされたもので、第1の目的
は、下地絶縁膜などに開口パターンを形成する際、エッ
チングされる物質がレジスト開口部の側壁にスパッタさ
れるのを押さえ、混合物から成る変質物質膜の成長を防
ぐことを可能とし、第2の目的は、微細パターンの開口
部にも、できるだけエッチングガスを送り込み、大きい
パターン寸法のエッチングレートに近いレートでエッチ
ングすることを可能とし、第3の目的はゲートメタルな
どの堆積時にステップカバレージを良くし、巣の発生を
防止できる半導体装置の製造方法を提供することであ
る。
【0016】
【課題を解決するための手段】本発明の請求項1に係る
半導体装置の製造方法は、パターンを露光したホトレジ
スト膜を現像した後、該レジスト膜を加熱してリフロー
させることにより前記レジストパターンの開口部側壁を
曲線状の順テーパー(レジスト側壁が下地層主面に90°
以下の傾斜角を持つもの)に変形させる工程を含むこと
を特徴とするものである。
【0017】また本発明の請求項2に係る半導体装置の
製造方法は、前記現像後のホトレジスト膜に、O2 プラ
ズマ処理を行ない該ホトレジスト膜表面に変質層を形成
した後、該レジスト膜を加熱してリフローさせることに
より前記レジストパターンの開口部側壁を曲線状の順テ
ーパーに変形させる工程を含む請求項1記載の半導体装
置の製造方法である。
【0018】
【作用】現像後のレジストは、一般的にポストベークを
行ない、現像液を蒸発させたり、次工程のため、加熱に
よりある程度硬化させる。しかし本発明の請求項1に係
る製造方法では、現像後のレジストパターンのポストベ
ーク温度を従来より高いレジストのガラス転移温度付近
まで上げると、リフローが始まり、表面張力の作用によ
り開口部の肩口は角がとれ、丸みをおびレジスト上部が
広がる方向に移動し、最終的には下地との接触部分の寸
法は変動せず、開口部上部は広がり、開口部側壁は、カ
マボコ状の順テーパーとなり、安定化する(図1(c)
参照)。
【0019】このような開口部側壁がカマボコ状のレジ
ストパターンを、例えばエッチング用マスクとして下地
絶縁膜をエッチングすれば、エッチングによりスパッタ
して開口部側壁に付着する絶縁膜物質は大幅に減少し、
その付着する変質物質膜は極めて薄く、次工程のO2
ッシャーにより、レジストと共に完全に除去される。ま
たこのような形状の開口部では、エッチングガスの送り
込みも容易となり、そのエッチングレートは大きい寸法
の開口パターンのエッチングレートに近い値とすること
ができる。またこのような形状の開口部を持つレジスト
パターンで、リフトオフ法によるゲートパターンを形成
すると、開口部肩部におけるステップカバレージは大幅
に改善される。
【0020】本発明の請求項2に係る製造方法は、現像
後のレジストパターンに対し、O2 プラズマを放射し、
レジストの表面層を化学的にとけにくい物質に変化させ
た後、上記請求項1と同様の製造方法を適用するもので
ある。
【0021】微細化が進み、パターン寸法が例えば 0.1
μmレベル以下に細くなると、現像後のレジスト膜を加
熱してリフローさせると、逆に開口部が塞がってしまう
ことがある。請求項2の製造方法ではレジスト表面にと
けにくい変質層を形成し、開口部が塞がるのを防止す
る。すなわちレジスト膜表面の変質層は、対向するレジ
スト開口部側壁がリフローにより互いに接近接触して開
口部を塞ぐのを防止する作用をする。
【0022】
【実施例】まず、現像後のホトレジスト膜を加熱してリ
フローさせることにより、レジストパターンの開口部側
壁を曲線状の順テーパーに変形させる工程について、図
1を参照して説明する。同図(a)は、Ga As 基板3
上にSi O2 膜2(膜厚 500nm以下)を堆積し、その上
に開口部4を有するレジストパターン(開口パターンま
たはヌキパターンと呼ぶこともある)7aを形成した断
面図である。次にレジスト1を加熱して、レジストのガ
ラス転移温度の付近まで上げるとリフローが始まる。同
図(b)に示すように、リフローが始まると表面張力の
作用により開口部4ではレジスト上部が広がる方向に移
動する。符号7bは広がり始めたレジストパターンを表
わす。最終的には、同図(c)に示すように、下地層2
との接触部分の寸法は変動せず、すなわち開口底部の寸
法mは変動せず、側壁がカマボコ状の曲線9を形成して
安定化する。符号8は最終的なレジストパターンを表わ
す。この形状は 0.1μm以下のレベルのパターン寸法で
も形成可能である。ホトレジスト膜1が、リフローの状
態で、その形状が安定化するのは、ガラス転移温度付近
にあるレジストの表面張力、該レジストと下地層との間
の静摩擦力(界面張力)及びレジスト膜の自重等の力が
バランスするためと推定される。
【0023】本発明は、主として微細なパターン転写に
適用されるものであり、例えば下地の被エッチング層の
膜厚が500 nm以下の薄膜のエッチングに効果があると考
えられる。
【0024】またGa As デバイス、特にHEMTなど
の素子では、構成上、Ga As 基板とゲート電極の接点
部分を、リセスエッチングにより、あらかじめ数十nm程
度エッチングする必要がある。この工程を必要とするた
め、ゲート形成もレジストパターンを使いゲートメタル
をリフトオフで形成しているので、本発明の適用が望ま
しい。
【0025】次に前記第1従来例に、本発明の請求項1
を適用した第1の実施例について図2及び図3を参照し
て説明する。図2(a)に示すように、Ga As 基板3
上に堆積したSi O2 またはSi 34 等の絶縁膜2上
に 0.1μmレベルのレジストパターン7aを形成する。
本実施例では、レジスト1にPMMA(ポリメチルメタ
クリレート)やZEP・日本ゼオンを用いた.レジスト
現像後、 100℃〜150℃の温度で加熱処理する。レジス
トリフローが開始し、リフローが安定化した時点で加熱
処理を終了する。図2(b)に示すように、側壁が曲線
状の順テーパー9に変形したレジストパターン8が得ら
れる。次に下地絶縁膜2をCF4 +H2 、CF4 +O2
ガスを用いて、図3(a)に示すように、ドライエッチ
ングによりエッチングした。エッチング後、レジスト1
を、O2 アッシング(酸素プラズマ中でホトレジストを
灰化により除去すること)により、図3(b)に示すよ
うに除去する。 上記実施例で、レジストパターン8
は、曲線状の順テーパー9を有していたが、500 nm以下
の下地膜厚では、エッチング時のテーパーによる寸法変
換差は、大きくなかった。なお寸法変換差は図2(a)
に示す開口部の幅w1と、図3(b)に示す下地層2の
開口底部の幅w2 との差である。また絶縁膜2に転写さ
れた開口パターン6の側壁は、若干テーパーがつくた
め、ゲートメタルを堆積したときのカバレージも良かっ
た。
【0026】上記実施例では、レジストパターンの開口
部側壁を曲線状の順テーパーに変形させたが、そのテー
パーが下地膜に転写されることなく、寸法変換差も最小
限に押さえられ、 0.1μmレベルの開口パターンを形成
することができた。
【0027】図3(a)に示す下地絶縁膜2のドライエ
ッチングに際し、スパッタによりレジスト開口側壁に成
長した変質物質膜は、従来技術に比し大幅に薄く、さら
にO2 アッシングでは、今回のレジスト形状により、順
次レジスト表面でスパッタエッチングを繰り返し、効率
的に除去されているため、O2 アッシングにより、簡単
に変質物質膜を含むレジストを除去することが可能とな
った。またレジストパターンの開口側壁が垂直や逆テー
パー形状の従来技術では、パターン寸法の大小によりエ
ッチングレートに差を生じていたが、開口側壁を曲線状
の順テーパーとすることにより、その差も若干小さくす
ることができた。
【0028】次に前記第2従来例に、本発明の請求項2
を適用した第2の実施例(二層レジストのリフトオフ
法)について図4及び図5を参照して説明する。図4
(a)に示すように、ポジ型レジスト41をGa As 基
板3上に塗布、ステッパーや電子ビーム露光装置を用い
て、パターンを描画した後、現像してレジストパターン
47aを形成する。次に通常のレジスト剥離処理に用い
るO2 プラズマアッシング装置を使い、50W程度の電力
にて、O2 流量150 cc/min で30秒間処理を行ない、同
図(b)に示すように、レジスト表面層を化学的にとけ
にくい変質層42にする。次に、120 ℃〜160 ℃、1 分
〜2 分程度、加熱板上で基板3を加熱し、ホトレジスト
41をリフローさせ、同図(c)に示すように、垂直に
形成されていたレジスト開口側壁を、開口底面の寸法変
換差0μmにて約60度の順テーパーに形成した。符号4
8は、この順テーパー側壁49を持つ下層レジストパタ
ーンを表わす。次に図5(a)に示すように、相溶性の
ないレジスト43にてT型ゲート頂部の上層レジストパ
ターン46を形成し、ゲートメタル44を堆積する。同
図(b)に示すように、リフトオフ法にてレジストを除
去し、ゲート44aを形成する。
【0029】上記第2実施例の下層レジスト41のレジ
ストパターン47aの側壁は、図4(c)に示すよう
に、曲線状の順テーパー側壁49に変形させられている
ので、ゲートメタル44のステップカバレージは良く、
巣の発生することもない。また本実施例では、現像後の
ホトレジスト表面層をとけにくい変質層42とした後、
リフローさせるので、開口寸法がより微細化されたレジ
ストパターン形成に対し、開口部の互いに対向する側壁
が接触してパターンが塞がってしまう現象も大幅に軽減
され、上記のようにほぼ60度の順テーパーを形成でき、
その際の開口底部寸法は 1割以内の変動であった。
【0030】次に前記第3従来例に本発明の請求項2を
適用した第3の実施例(絶縁物をスペーサーとするリフ
トオフ法)について図6を参照して説明する。同図
(a)に示すように、Ga As 基板3上に堆積されスペ
ーサーとなるSi O2 等の絶縁膜52上に、ポジ型レジ
スト51から成るレジストパターン57aを形成した
後、前記第2実施例と同様のO2 プラズマ処理を行ない
レジスト膜表面に変質層54を形成する。次に同図
(b)に示すように、レジスト51を加熱してリフロー
させることにより、開口部側壁を曲線状の順テーパー側
壁59にする。次に同図(c)に示すように、絶縁膜5
2をRIEなどのドライエッチングにより加工し、レジ
ストを除去することにより、絶縁膜の開口パターン56
を形成する。
【0031】レジストパターンの側壁が垂直である従来
の場合より、本実施例では、曲線状の順テーパー側壁と
なっているので、エッチングレートは早くなり、パター
ン寸法の大きいパターンのエッチングレートに近くな
る。すなわちパターン寸法の大小によるエッチングレー
トの差を減少させることができる。また変質層54を形
成することにより、請求項1に係る製造方法に比し、パ
ターン寸法がより細いパターンでも開口部が塞がること
なく形成できる。
【0032】レジストパターンの開口部側壁の形状を順
テーパー形状にするためには、設計寸法より細くなるよ
うに、露光量不足で露光する方法もある(図7参照)。
【0033】
【発明の効果】これまで詳述したように、本発明では現
像後のホトレジスト膜を直ちに、またはホトレジスト膜
表面に変質層を形成した後、リフローさせてレジストパ
ターンの開口部側壁を曲線状の順テーパーに変形させ
る。この発明により、例えば絶縁膜などに開口パターン
を形成する際、エッチングされる物質が、レジスト開口
部の側壁にスパッタされるのを押さえ、混合物から成る
変質物質膜の成長を防ぐことが可能となり、また微細パ
ターンの開口部にも、できるだけエッチングガスを送り
込み、大きいパターン寸法のエッチングレートに近いレ
ートでエッチングすることができ、さらにレジストパタ
ーンにゲートメタルなどを堆積する際のステップカバレ
ージを良くし、巣の発生を防止できる半導体装置の製造
方法を提供することができた。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法において、レジ
スト膜をリフローさせ開口部側壁を順テーパーに変形す
る工程を示す断面図である。
【図2】本発明の半導体装置の製造方法の第1実施例の
製造工程を示す断面図である。
【図3】本発明の半導体装置の製造方法の図2に続く製
造工程を示す断面図である。
【図4】本発明の半導体装置の製造方法の第2実施例の
製造工程を示す断面図である。
【図5】本発明の半導体装置の製造方法の図4に続く製
造工程を示す断面図である。
【図6】本発明の半導体装置の製造方法の第3実施例の
製造工程を示す断面図である。
【図7】レジスト開口パターンの開口部側壁を順テーパ
ー形状にするその他の方法を説明する断面図である。
【図8】半導体装置の製造方法の第1の従来例の製造工
程を示す断面図である。
【図9】第1の従来例の図8に続く製造工程を示す断面
図である。
【図10】半導体装置の製造方法の第2の従来例の製造
工程を示す断面図である。
【図11】半導体装置の製造方法の第3の従来例の製造
工程を示す断面図である。
【符号の説明】
1 ホトレジスト 2 絶縁膜 3 Ga As 基板 4 開口部 5 変質物質膜 6 絶縁膜の開口パターン 7a レジストパターン 8 レジストパターン 9 曲線状の順テーパー(側壁) 41 ホトレジスト 42 変質層 44 ゲートメタル 44a ゲートパターン 47a レジストパターン 49 曲線状の順テーパー(側壁) 51 ホトレジスト 52 絶縁膜 54 変質層 57a レジストパターン 59 曲線状の順テーパー(側壁)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】パターンを露光したホトレジスト膜を現像
    した後、該レジスト膜を加熱してリフローさせることに
    より前記レジストパターンの開口部側壁を曲線状の順テ
    ーパーに変形させる工程を含むことを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】前記現像後のホトレジスト膜に、O2 プラ
    ズマ処理を行ない該ホトレジスト膜表面に変質層を形成
    した後、該レジスト膜を加熱してリフローさせることに
    より前記レジストパターンの開口部側壁を曲線状の順テ
    ーパーに変形させる工程を含む請求項1記載の半導体装
    置の製造方法。
JP34786191A 1991-12-03 1991-12-03 半導体装置の製造方法 Pending JPH05160019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34786191A JPH05160019A (ja) 1991-12-03 1991-12-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34786191A JPH05160019A (ja) 1991-12-03 1991-12-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05160019A true JPH05160019A (ja) 1993-06-25

Family

ID=18393099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34786191A Pending JPH05160019A (ja) 1991-12-03 1991-12-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05160019A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994753A (en) * 1997-03-18 1999-11-30 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
JP2002196700A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置
US6566040B1 (en) 1998-08-06 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device manufactured by the method
US6878642B1 (en) * 2000-10-06 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to improve passivation openings by reflow of photoresist to eliminate tape residue
WO2022159354A1 (en) * 2021-01-20 2022-07-28 Raytheon Company Asymmetrically angled gate structure and method for making same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994753A (en) * 1997-03-18 1999-11-30 Oki Electric Industry Co., Ltd. Semiconductor device and method for fabricating the same
US6566040B1 (en) 1998-08-06 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device and semiconductor device manufactured by the method
US6878642B1 (en) * 2000-10-06 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to improve passivation openings by reflow of photoresist to eliminate tape residue
JP2002196700A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置
WO2022159354A1 (en) * 2021-01-20 2022-07-28 Raytheon Company Asymmetrically angled gate structure and method for making same
US11682721B2 (en) 2021-01-20 2023-06-20 Raytheon Company Asymmetrically angled gate structure and method for making same

Similar Documents

Publication Publication Date Title
US4871630A (en) Mask using lithographic image size reduction
US4707218A (en) Lithographic image size reduction
EP0818810B1 (en) Method of fabricating high beta HBT devices
JP2778600B2 (ja) 半導体装置の製造方法
US4505025A (en) Method for manufacturing a semiconductor device
JP2550412B2 (ja) 電界効果トランジスタの製造方法
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
JPH05160019A (ja) 半導体装置の製造方法
JP3120754B2 (ja) 半導体装置およびその製造方法
US6051484A (en) Semiconductor device and method of manufacturing thereof
JPH09115925A (ja) 電界効果トランジスタの製造方法
JPH03278543A (ja) 電界効果トランジスタの製造方法
KR100598103B1 (ko) 패턴 형성 방법
JP2002324787A (ja) 半導体装置の製造方法
JP2569336B2 (ja) 半導体装置の製造方法
CA1260627A (en) Lithographic image size reduction photomask
JP2626238B2 (ja) 半導体装置の製造方法
JPH10256229A (ja) 半導体装置の製造方法
JPS6390171A (ja) 電界効果トランジスタの製造方法
JP2001015587A (ja) 半導体装置の製造方法
KR100607776B1 (ko) 반도체 리소그래피 공정에서의 하드마스크 형성 방법
JPH0444239A (ja) 電界効果トランジスタの製造方法
JPH02138751A (ja) 半導体装置の製造方法
JPS6025277A (ja) 半導体装置の製造方法
JPH02238636A (ja) 半導体装置の製造方法