KR940005621B1 - Sog층의 크랙 방지용 다층감광막 제조방법 - Google Patents
Sog층의 크랙 방지용 다층감광막 제조방법 Download PDFInfo
- Publication number
- KR940005621B1 KR940005621B1 KR1019910018502A KR910018502A KR940005621B1 KR 940005621 B1 KR940005621 B1 KR 940005621B1 KR 1019910018502 A KR1019910018502 A KR 1019910018502A KR 910018502 A KR910018502 A KR 910018502A KR 940005621 B1 KR940005621 B1 KR 940005621B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- photoresist film
- sog layer
- sog
- pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 다층감광막 적층구조를 형성하는 단계를 나타낸 단면도.
제2a도, 제2b도 및 제2c도는 O2플라즈마 형성조건 중에서 각각 O2개스량, 자장 및 챔버압력에 따른 SOG층의 크랙 발생비율을 도시한 그래프도.
* 도면의 주요부분에 대한 부호의 설명
1 : 폴리 실리콘(금속 또는 산화막) 2 : 하층감광막
3 : SOG(Spin On Glass Layer) 4 : 삼층감광막패턴
본 발명은 초고집적 반도체 소자의 패턴형성에 사용되는 SOG층의 크랙방지용 다층감광막(Multi-Layer Resist, MLR) 제조방법에 관한 것으로, 다층감광막 구조에서 잘못패턴된 상층감광막패턴의 재작업(Rework)시 발생되는 SOG층의 크랙(Crack)을 방지하기 위한 다층감광막 제조방법에 관한 것이다.
소자가 최고집적화됨에 따라 에스펙트 비(Aspect Ratio)가 증대되고 단차상에서 벌크효과(Bulk Effect)에 의한 CD(Critical Dimension) 변화와 고반사에 의한 새김눈(Notching) 현상등으로 현재의 리소그라피(Lithography) 공정의 단층감광각 공정기술은 한계에 달하고 있다.
다층감광막 공정기술은 평탄화층위에서 얇은 두께의 마스크 물질과 묽은 농도의 현상액을 이용하므로 단층감광막 공정에 비해 해상도와 DOF(Depth of Focus)가 향상되고 벌크효과가 제거되므로 0.5㎛이하의 패턴형성에 필수적으로 요구된다. 다층감광막 구조는 제1b도에 도시한 바와 같이 패턴하고자 하는 폴리실리콘(1) 상부에 하층감광막(2)가 상층감광막 패턴(4) 사이에 SOG층(3)이 있고, 이 SOG(3)은 하층감광막(3)의 식각시 식각마스크 역할을 한다. 일반적으로 하층감광막(3)의 식각마스크는 도포방법이 편리한 SOG층을 사용하나 다층감광막 재작업을 위하여 전식감광막 제거장비(Asher)에서 상층감광막 패턴(4) 제거시 SOG층(3)에 크랙이 발생하기 쉽다.
따라서, 본 발명은 다층감광막 제작업시에 발생되는 SOG층에 크랙이 발생되는 문제를 해결하기 위하여 새로운 다층감광막 적층구조 형성방법을 제공하는데 그 목적이 있다.
종래의 다층감광막 구조형성 방법은 하층감광막, SOG층, 그리고 상층감광막을 적층시킨 후, 상층감광막 패턴을 형성한다. 이때 상층 감광막 패턴이 잘못되었을 경우 상층감광막 패턴을 완전히 제거한 다음, 다시 상층 감광막을 도포하고 상층감광막 패턴을 형성하는데 이러한 제작업시 건식감광막 제거장비에서 상층감광막 패턴을 O2개스로 제거할 때 상층감광막과 O2개스가 반응하여 챔버온도가 상승됨에 따라 SOG층의 산화가 급격히 진행되어 SOG층이 급격히 수축되기 때문에 SOG층에 크랙이 발생하게 된다.
본 발명은 종래의 다층감광막 제조방법에 자기적으로 증가된 반응성 이온에칭(Magnetically Enhanced Reactive Ion Etching ; MERIE) 장비 또는 반응성이온에칭(RIE) 장비에서 SOG층 표면을 O2플라즈마 처리하여 잘못된 상층감광막 패턴을 제거할 때 SOG층의 크랙이 발생하는 것을 방지하는 것을 특징으로 한다.
본 발명의 원리는 SOG층 표면에 O2플라즈마를 예정된 시간동안 처리함으로 인하여, 다층감광막의 상층 감광막을 제작업할 때 건신감광막 제거장비에서 상층감광막이 제거되어 노출되는 SOG층이 빠른 산화에 의한 급격한 수축을 방지하여 SOG층의 크랙 발생을 억제하는 것이다.
이하, 본 발명을 첨부된 도면을 참고하여 상세히 설명하기로 한다.
제1a도는 실리콘(1) 또는 폴리실리콘, 금속 ,산화막등 상부에 하층감광막(2)을 예를 들어 1.5㎛ 두께로 도포하고 320℃에서 1분동안 경화(bake)한후, 중간층으로 SOG(3)을 예를 들어 0.1∼2㎛ 두께로 도포하고 320℃에서 1분동안 경화한 후 본 발명에 의한 MERIE 장비를 이용하여 SOG층(3) 표면을 O2플라즈마 처리후의 단면도이다.
여기서 SOG(3) 표면을 MERIE 장비를 이용하여 O2플KF즈마 처리조건은 MERIE 장비에서 O2개스량이 50SCCM 이상, 자장이 30가우스 이하, 그리고 챔버압력이 20mTorr 이하로 해야 한다. 이와 같은 O2플라즈마 조건은 제2a도, 제2b도 및 제2c도에서 알수가 있는데 즉 SOG층의 크랙 발생을 방지하기 위해 O2플라즈마 처리시 MERIR 장비에서 주어서 제2a도는 O2개스량의 변화, 제2b도는 자기장의 변화, 제2c도는 챔버의 압력에 변화를 주어 잘못된 상층감광막 패턴을 재거하였을 때 각각의 SOG층의 크랙발생비율을 도시한 그래프도로서 적당한 크랙발생 비율 이하 로 하기 위해 O2개스량, 자기장 및 압력을 상기와 같이 설정한 것이다.
제1b도는 공지의 기술에 따라 상층감광막을 SOG 층(3) 상부에 도포한 후 예정된 부분 제거하여 상층감광막 패턴(4)을 형성한 상태의 단면도이다.
상기한 바와 같이 본 발명에 의하면 다층감광막을 형성하는 공정에서 상층감광막의 패턴이 잘못 패턴되었을 경우 상층감광막 패턴을 O2개스로 제거할 때 노출되는 SOG층에 크랙이 발생하는 것을 방지할 수 있는 효과가 있다.
Claims (2)
- 소정의 물질을 패턴하기 위하여 하층감광막, SOG층, 상층감광막의 구조로된 다층감광막 제조방법에 있어서, 상층감광막의 패턴이 잘못되었을 경우 제작업하기 위해 상층감광막을 O2개스로 제거할 때 노출되는 SOG층에 크랙이 발생하는 것을 방지하기 위하여, 소정의 물질 상부에 하층감광막을 도포하고 그 상부에 SOG층을 형성하고, SOG층의 표면을 O2플라즈마로 처리한 다음, 그 상부에 상층감광막을 도포하고, 예정된 부분을 제거하여 상층감광막 패턴을 형성하는 것을 특징으로 하는 SOG층의 크랙방지용 다층감광막 제조방법.
- 제1항에 있어서, 상기 SOG층의 표면을 O2플라즈마로 처리하는 것을 MERIE 또는 RIE 장비에서 O2개스량이 50 SCCM 이상, 자장이 30가우스 이하, 챔버압력이 20mTorr 이하의 조건에서 실시하는 것을 특징으로 하는 SOG층의 크랙방지용 다층감광막 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018502A KR940005621B1 (ko) | 1991-10-21 | 1991-10-21 | Sog층의 크랙 방지용 다층감광막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018502A KR940005621B1 (ko) | 1991-10-21 | 1991-10-21 | Sog층의 크랙 방지용 다층감광막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930008520A KR930008520A (ko) | 1993-05-21 |
| KR940005621B1 true KR940005621B1 (ko) | 1994-06-21 |
Family
ID=19321556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910018502A KR940005621B1 (ko) | 1991-10-21 | 1991-10-21 | Sog층의 크랙 방지용 다층감광막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940005621B1 (ko) |
-
1991
- 1991-10-21 KR KR1019910018502A patent/KR940005621B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008520A (ko) | 1993-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644153A (en) | Method for etching nitride features in integrated circuit construction | |
| JPS63104338A (ja) | 複合絶縁層に傾斜のついた開口を形成する方法 | |
| US6218084B1 (en) | Method for removing photoresist layer | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| KR940005621B1 (ko) | Sog층의 크랙 방지용 다층감광막 제조방법 | |
| JPH0343777B2 (ko) | ||
| US6171940B1 (en) | Method for fabricating semiconductor devices having small dimension gate structures | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US5372677A (en) | Method of manufacturing semiconductor devices | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100710193B1 (ko) | 반도체 소자의 형성방법 | |
| US6541387B1 (en) | Process for implementation of a hardmask | |
| KR960003647B1 (ko) | 경사 식각 방법 | |
| KR20070036211A (ko) | 반도체소자의 마스크 리웍 방법 | |
| KR100523605B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR950011174B1 (ko) | 다층 레지스트 재작업 방법 | |
| JP2004158538A (ja) | 半導体装置の製造方法 | |
| KR100223942B1 (ko) | 반도체 소자의 적층 게이트 형성방법 | |
| KR100876873B1 (ko) | 반도체 소자의 도전 패턴 형성방법 | |
| KR960006435B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH10256229A (ja) | 半導体装置の製造方法 | |
| KR0168200B1 (ko) | 반도체 장치의 다층 막질 식각 방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |