JP2006186275A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006186275A
JP2006186275A JP2004381198A JP2004381198A JP2006186275A JP 2006186275 A JP2006186275 A JP 2006186275A JP 2004381198 A JP2004381198 A JP 2004381198A JP 2004381198 A JP2004381198 A JP 2004381198A JP 2006186275 A JP2006186275 A JP 2006186275A
Authority
JP
Japan
Prior art keywords
mask
semiconductor element
convex portion
top surface
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004381198A
Other languages
English (en)
Other versions
JP4534763B2 (ja
JP2006186275A5 (ja
Inventor
Naoki Arazoe
直棋 荒添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2004381198A priority Critical patent/JP4534763B2/ja
Publication of JP2006186275A publication Critical patent/JP2006186275A/ja
Publication of JP2006186275A5 publication Critical patent/JP2006186275A5/ja
Application granted granted Critical
Publication of JP4534763B2 publication Critical patent/JP4534763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】簡便な方法でリッジ頂面が露出し、他の素子表面を所望の膜又は層で覆うこと。
【解決手段】半導体素子ウエハ１に蒸着及びエッチングによりSiO2マスク２を形成し、半導体層のエッチングによりリッジ１Ｒを形成する（図１．Ａ）。SiO2マスク２を除去せずに、ＣＶＤ法によりSiO2成る絶縁膜３を形成する（図１．Ｂ）。100ｃＰ以下の低粘度のフォトレジスト４をスピンコートにより塗布し、リッジ１Ｒの頂面上部Ｓの絶縁膜３が覆われないようにする（図１．Ｃ）。フォトレジスト４を光硬化させてレジストマスク４Ｍとする（図１．Ｃ）。フッ酸系のエッチング液により、SiO2から成る絶縁膜３とSiO2から成るマスク２をエッチングし、リッジ１Ｒの頂面１ＲＳを露出させる（図１．Ｄ）。この後レジストマスク４Ｍを除去すれば、リッジ１Ｒを有し、その頂面１ＲＳが露出され、且つ他の表面がSiO2絶縁膜３により覆われた半導体素子１００が得られる（図１．Ｅ）。
【選択図】図１

Description

本発明は凸部を有し、当該凸部の頂面以外に所望の膜又は層を形成した半導体素子の製造方法に関する。本発明は、リッジ構造を有する半導体レーザの製造方法として特に有効である。
図４は、凸部を有し、当該凸部の頂面以外に所望の膜又は層を形成した半導体素子の製造方法を示す工程図である。例えばリッジ（凸部）１Ｒを有し、そのリッジの頂面（１ＲＳ）以外に、例えば絶縁膜３を形成する場合は次のようになる。
図４．Ａのように、リッジ形成用のマスク２を用いて、半導体素子ウエハ１の所望の位置にリッジ１Ｒを残して半導体素子ウエハ１の残余の表面をエッチングする。この後リッジ形成用のマスク２を除去すると、図４．Ｂのようにリッジ１Ｒが露出する。次に絶縁膜３を、リッジ１Ｒの側面を含めて半導体素子ウエハ１全面に形成する。この時、リッジ１Ｒの頂面も絶縁膜３に覆われる（図４．Ｃ）。
次に、図４．Ｄのようにフォトレジスト（硬化前）４を半導体素子ウエハ１全面に塗布する。この後、フォトレジスト（硬化前）４を、リッジ１Ｒ上部Ｓを除いて光硬化させてレジストマスク４Ｍとし、未硬化のフォトレジストを除去すると、図４．Ｅのように、絶縁膜３のうちリッジ１Ｒ上部の部分が露出する。
次に、例えばウエットエッチングにより、リッジ１Ｒ上部の露出した絶縁膜３を除去すれば図４．Ｆのようにリッジの頂面１ＲＳが露出する。この後レジストマスク４Ｍを除去すれば、図４．Ｇのようにリッジの頂面１ＲＳが露出し、他の部分が絶縁膜３で覆われた半導体素子１００が得られる。
尚、リッジ頂面を露出させ、他の部分が絶縁膜で覆われた半導体素子の製造方法としては、以下の公報に記載された技術もある。
特開２０００−１６４９８７ 特開２００２−２９９７６３ 特開２０００−３３２３５７
図４に示した方法においては、レジストマスク４Ｍの無い部分がリッジ上部の位置に正確に形成できなければならないが、例えばIII族窒化物系化合物半導体のように、半導体層をエピタキシャル形成した後のウエハが反りを有するものなどのように、レジストマスク４Ｍの位置決めが必ずしも容易ではない場合がある。当該III族窒化物系化合物半導体レーザをサファイア基板上に形成する場合、幅1〜5μmのリッジに対し、１枚のウエハの内部の各素子においては、リッジに対し、レジストマスク４Ｍが最大0.2〜0.5μmずれることがある。この時、リッジ上部にレジストマスク４Ｍの庇が形成されてしまい、絶縁膜３が十分に除去できない。すると、本来、完全に露出したリッジ頂面１ＲＳ全面に形成すべき電極が、リッジ頂面１ＲＳ全面とは接触できず、接触面積が小さくなってしまう問題があった。
特許文献１及び２に記載された技術は、各々フォトレジスト、スピンオングラスがリッジ上部で薄いことを利用して、硬化後エッチングによりリッジ頂面を露出させるとのものであるが、この技術ではリッジの側面の絶縁膜が、エッチングにより削られる可能性が有り、電極形成の際に素子が短絡を起こす恐れがある。また、特許文献３に記載された技術は、リッジ頂面上部の絶縁膜を予めリッジ頂面に形成したフォトレジストと共にリフトオフする技術であるが、当該リフトオフの際に、リッジの側面の絶縁膜が破壊され、やはり素子が短絡を起こす恐れがある。
本発明は上記課題を解決するため、より簡便な方法でリッジ頂面が露出し、他の素子表面を所望の膜又は層で覆う技術を提供することを目的とする。
上記の課題を解決するため、請求項１に記載の手段によれば、凸部を有する半導体素子に対し、その凸部頂面以外の表面にエッチング可能な膜を形成する半導体素子の製造方法において、凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部を除外せずに、エッチング可能な膜を形成する工程と、半導体素子の凸部の頂面上部のエッチング可能な膜の表面が覆われないように、半導体素子の残余の表面に第１のマスクを形成する工程と、第１のマスクに覆われていないエッチング可能な膜を、エッチングにより除去して、半導体素子の凸部頂面を露出させる工程とを有することを特徴とする半導体素子の製造方法である。
また、請求項２に記載の手段によれば、エッチング可能な第２のマスクを用いたエッチングにより、半導体素子の凸部を形成する工程と、凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、エッチング可能な膜を形成する工程と、半導体素子の凸部の頂面上部のエッチング可能な膜の表面が覆われないように、半導体素子の残余の表面に第１のマスクを形成する工程と、第１のマスクに覆われていない部分のエッチング可能な膜及び第２のマスクを、エッチングにより除去して、半導体素子の凸部頂面を露出させる工程とを有することを特徴とする。
また、請求項３に記載の手段によれば、エッチング可能な第２のマスクを用いたエッチングにより、半導体素子の凸部を形成する工程と、凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、エッチング可能な膜を形成する工程と、凸部の頂面上部のエッチング可能な膜の表面よりも半導体素子の残余の表面の方が厚くなるように第１のマスクを形成する工程と、半導体素子の残余の表面の第１のマスクの厚さが厚いことを利用して、半導体素子の残余の表面が第１のマスクで覆われた状態を維持しつつ、当該凸部の頂面上部のエッチング可能な膜の表面の第１のマスクを除去する工程と、第１のマスクに覆われていない部分のエッチング可能な膜及び第２のマスクを、エッチングにより除去して、半導体素子の凸部頂面を露出させる工程とを有することを特徴とする。
また、請求項４に記載の手段によれば、第１のマスクはフォトレジストであることを特徴とする。また、請求項５に記載の手段によれば、フォトレジストから成る第１のマスクは、半導体素子の凸部の頂面上部の、エッチング可能な膜の表面を覆わないように、スピンコートにより塗布されたのち、光硬化されることを特徴とする。
また、請求項６に記載の手段によれば、エッチング可能な膜は絶縁膜であることを特徴とする。また、請求項７に記載の手段によれば、エッチング可能な膜はSiO2であることを特徴とする。また、請求項８に記載の手段によれば、SiO2から成るエッチング可能な膜はＣＶＤにより形成することを特徴とする。
また、請求項９に記載の手段によれば、エッチング可能な第２のマスクはSiO2であることを特徴とする。また、請求項１０に記載の手段によれば、SiO2から成るエッチング可能な第２のマスクは蒸着により形成することを特徴とする。
また、請求項１１に記載の手段によれば、半導体素子はリッジ構造の発光部を有するレーザであることを特徴とする。更に請求項１２に記載の手段によれば、半導体素子は、少なくともIII族窒化物系化合物半導体から成る層を有することを特徴とする。
そもそも、エッチング可能な膜（例えば絶縁膜等）に対する第１のマスクを、半導体素子の凸部の頂面上部の、エッチング可能な膜（例えば絶縁膜等）の表面が覆われないように形成すれば、他の工程を経ずに半導体素子の凸部の頂面上部のみ、当該エッチング可能な膜（例えば絶縁膜等）をエッチングすることは容易にできる（請求項１）。
また、リッジ等の凸部を形成する際に使用する第２のマスクが、エッチング可能な膜と同条件でエッチング可能であれば、当該第２のマスクを除去しないまま絶縁膜等のエッチング可能な膜を形成し、第１のマスクを形成した後、エッチング可能な膜と第２のマスクとを一度にエッチングすることで、第２のマスクのみを除去する工程を省略することができる（請求項２）。
或いは、リッジ等の凸部の第２のマスクの表面に第１のマスクの薄膜が形成されたとしても、当該第１のマスクの薄膜を除去するためウエハ全体をアッシング等しても、リッジ以外の半導体素子表面に形成された第１のマスクは完全には除去されない。これを利用して、リッジ等の凸部の第２のマスクの表面の第１のマスクの薄膜を除去しても良く、この場合は更に工程管理が容易となる（請求項３）。
第１のマスクは液状のフォトレジストを用いると良く、スピンコートにより容易に半導体素子の凸部の頂面上部の、エッチング可能な膜（例えば絶縁膜等）の表面が覆われないように塗布することが可能であって、光硬化により第１のマスクを容易に形成することができる（請求項４、５）。
エッチング可能な膜として、特に絶縁膜を形成する場合に本願発明は有用である（請求項６）。エッチング可能な絶縁膜と、リッジを形成する第２のマスクは、SiO2を用いるとウエットエッチングにより容易に除去できる。この際、エッチング可能なSiO2絶縁膜を、より強固な膜とするためＣＶＤで、リッジを形成するSiO2から成る第２のマスクを、エッチングが容易なように蒸着法で形成すると、以下に示す通りリッジを形成する第２のマスクがより速くエッチングできるので、SiO2絶縁膜のウエットエッチも速く処理することができる（請求項７乃至１０）。
本発明は半導体レーザに特に有効であり（請求項１１）、レジストマスクの位置あわせがウエハ全体では困難なIII族窒化物系化合物半導体層を有する半導体素子に特に有効である（請求項１２）。
以下、図を用いて本願発明の要部を説明する。尚、本願発明は、以下の実施例に限定されない。
図１は、本発明の具体的な一実施例に係るリッジを有する半導体素子の製造方法を示す工程図である。尚、図４同様、図１においては「半導体素子ウエハ１」として、基板上に形成された半導体素子を代表するものとする。また、図１においては１個のみの素子（１個のみの凸部又はリッジ）が形成された図を記載しているが、多数の素子が形成されたウエハ、更には多数の凸部又はリッジが形成されたウエハを、当該「半導体素子ウエハ１」で代表させる。尚、多数の凸部又はリッジが形成されたウエハにおいては、当該多数の凸部又はリッジは素子ごとに分離独立しており、各素子表面間で、硬化前のフォトレジストが容易に移動できるものとする。
図４．Ａと同様に、半導体素子層を形成した半導体素子ウエハ１にリッジを形成するため、マスク（第２のマスク）２を用いてエッチングを行う。半導体素子ウエハ１は例えばサファイア基板にIII族窒化物系化合物半導体層を積層したものであり、マスク２はSiO2から成り、蒸着法で形成後、エッチングにより所望の位置に形成され、厚さは0.1〜1μmである。エッチング方法は例えばリアクティブイオンエッチングによる。こうして、高さ0.1〜0.7μm、幅1〜10μmのリッジ１Ｒが形成される（図１．Ａ）。
次に、SiO2から成るマスク２を除去せずに、ＣＶＤ法によりSiO2から成る絶縁膜（エッチング可能な膜）３を形成する。SiO2から成る絶縁膜３は、リッジ１Ｒの側面及び頂面にも形成され、厚さは0.05〜0.3μmである（図１．Ｂ）。
次に、フォトレジスト４をスピンコートにより塗布する。フォトレジスト４としては硬化前の粘度が低いもの、例えば100ｃＰ（＝100ｍＰａ・ｓ）以下、好ましくは30ｃＰ（＝30ｍＰａ・ｓ）以下、更に好ましくは10ｃＰ（＝10ｍＰａ・ｓ）以下とする。この時、少なくともリッジ１Ｒの頂面上部Ｓの絶縁膜３が覆われないように、フォトレジスト４の塗布量とスピンコートの条件を設定する（図１．Ｃ）。尚、図１．Ｃではリッジ１Ｒの頂面上部の絶縁膜３の外縁に達する量のフォトレジスト４を塗布した状態を示しているが、容易に理解できる通り、フォトレジスト４の塗布量は、硬化後のレジストマスク（第１のマスク）４Ｍの庇がリッジの頂面１Ｒの高さを下回らなければ良い。
次に、フォトレジスト４を光硬化させてレジストマスク（第１のマスク）４Ｍとする（図１．Ｃ）。この際、フォトマスクは必要ではないが、所望により用いることを本願発明から排除するものではない。
次にフッ酸系のエッチング液により、SiO2から成る絶縁膜３とSiO2から成るマスク（第２のマスク）２を所望時間だけエッチングすることで、リッジ１Ｒの頂面１ＲＳを露出させる（図１．Ｄ）。この後レジストマスク（第１のマスク）４Ｍを除去すれば、リッジ１Ｒを有し、その頂面１ＲＳが露出され、且つ他の表面がSiO2から成る絶縁膜３により覆われた半導体素子１００が得られる（図１．Ｅ）。
図１．Ｃの状態から、エッチングを行っている途中の様子を図２に示す。本実施例では、SiO2から成る絶縁膜３はＣＶＤ法により形成されたので、蒸着法により形成されたSiO2から成るマスク２のほうがウエットエッチング速度が速く、図２の様な状態となる。すなわち、リッジ１Ｒの頂面１ＲＳが比較的速い段階で露出し始め、リッジ１Ｒの頂面１ＲＳよりも高い位置のSiO2から成る絶縁膜３がそのあとで順次エッチングされることとなる。容易に理解できる通り、リッジ１Ｒの頂面１ＲＳが完全に露出していれば、リッジ１Ｒの頂面１ＲＳよりも高い位置のSiO2から成る絶縁膜３が多少残っていても、例えば電極形成に支障はない。即ち、本願発明は、リッジ１Ｒの頂面１ＲＳを完全に露出させる上で、極めてエッチング条件の設定が容易であることが理解できる。
実施例１ではSiO2から成るマスク（第２のマスク）２上部に全くレジストマスク（第１のマスク）４Ｍを形成しない場合を示したが、薄膜のレジストマスク（第１のマスク）４Ｍが形成されたとしても以下のように処理すればSiO2から成るマスク（第２のマスク）２表面を露出させることができる。これを図３に示す。図３は、本発明の具体的な他の実施例に係るリッジを有する半導体素子の製造方法を示す工程図である。実施例２の図３．Ａ及び図３．Ｂは実施例１の図１．Ａ及び図１．Ｂと同じであって、図３．Ｂに至るまでの工程は実施例１の図１．Ｂに至るまでの工程と同様である。また、実施例２の図３．Ｄ、図３．Ｅ及び図３．Ｆは実施例１の図１．Ｃ、図１．Ｄ及び図１．Ｅと同じであって、図３．Ｄ以降の工程は実施例１の図１．Ｃ以降の工程と同様である。
本実施例では、図３．Ｃのように、フォトレジスト４がリッジ１Ｒの頂面上部Ｓの絶縁膜３を覆ってしまっても、また、リッジ１Ｒの頂面上部Ｓの絶縁膜３を覆う当該フォトレジスト４を硬化させてマスク４Ｍとしてしまっても、リッジ１Ｒの頂面上部Ｓの絶縁膜３の表面を露出させるものである。即ち、図３．Ｃのように、フォトレジストを硬化させてマスク４Ｍとした際、マスク４Ｍがリッジ１Ｒの頂面上部Ｓの絶縁膜３を覆っていたとしても、当該部分のマスク４Ｍの厚さは、リッジ１Ｒの頂面上部Ｓ以外のマスク４Ｍの厚さよりも薄い。そこでフォトレジストを硬化させてマスク４Ｍとしたのち、全体をアッシングして、リッジ１Ｒの頂面上部Ｓの絶縁膜３を覆うマスク４Ｍを除去する。この際、アッシング時間を調整すれば、リッジ１Ｒ以外のマスク４Ｍの表面が、少なくともリッジ１Ｒの頂面１ＲＳよりも高い位置となるようにすることは容易である（図３．Ｄ）。この後、実施例１の図１．Ｃ以降と同様に処理を行えば、リッジ１Ｒを有し、その頂面１ＲＳが露出され、且つ他の表面がSiO2から成る絶縁膜３により覆われた半導体素子１００が得られる（図３．Ｅ、図３．Ｆ）。
本発明の具体的な一実施例に係るリッジを有する半導体素子の製造方法を示す工程図。 実施例におけるエッチング工程の途中の様子を示す断面図。 本発明の具体的な他の実施例に係るリッジを有する半導体素子の製造方法を示す工程図。 従来のリッジを有する半導体素子の製造方法を示す工程図。
符号の説明
１：半導体素子ウエハ
１Ｒ：リッジ（凸部）
１ＲＳ：リッジの頂面（凸部の頂面）
２：エッチング可能なリッジ形成用マスク（第２のマスク）
３：絶縁膜（エッチング可能な膜）
４：硬化前のフォトレジスト
４Ｍ：レジストマスク（第１のマスク）

Claims (12)

  1. 凸部を有する半導体素子に対し、その凸部頂面以外の表面にエッチング可能な膜を形成する半導体素子の製造方法において、
    前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部を除外せずに、前記エッチング可能な膜を形成する工程と、
    前記半導体素子の凸部の頂面上部の前記エッチング可能な膜の表面が覆われないように、前記半導体素子の残余の表面に第１のマスクを形成する工程と、
    前記第１のマスクに覆われていない前記エッチング可能な膜を、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
    を有することを特徴とする半導体素子の製造方法。
  2. 凸部を有する半導体素子に対し、その凸部頂面以外の表面にエッチング可能な膜を形成する半導体素子の製造方法において、
    エッチング可能な第２のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
    前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、前記エッチング可能な膜を形成する工程と、
    前記半導体素子の凸部の頂面上部の前記エッチング可能な膜の表面が覆われないように、前記半導体素子の残余の表面に第１のマスクを形成する工程と、
    前記第１のマスクに覆われていない部分の前記エッチング可能な膜及び第２のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
    を有することを特徴とする半導体素子の製造方法。
  3. 凸部を有する半導体素子に対し、その凸部頂面以外の表面にエッチング可能な膜を形成する半導体素子の製造方法において、
    エッチング可能な第２のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
    前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、前記エッチング可能な膜を形成する工程と、
    前記凸部の頂面上部の前記エッチング可能な膜の表面よりも前記半導体素子の残余の表面の方が厚くなるように第１のマスクを形成する工程と、
    前記半導体素子の残余の表面の前記第１のマスクの厚さが厚いことを利用して、前記半導体素子の残余の表面が前記第１のマスクで覆われた状態を維持しつつ、当該凸部の頂面上部の前記エッチング可能な膜の表面の前記第１のマスクを除去する工程と、
    前記第１のマスクに覆われていない部分の前記エッチング可能な膜及び第２のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
    を有することを特徴とする半導体素子の製造方法。
  4. 前記第１のマスクはフォトレジストであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体素子の製造方法。
  5. 前記フォトレジストから成る第１のマスクは、前記半導体素子の凸部の頂面上部の、前記エッチング可能な膜の表面を覆わないように、スピンコートにより塗布されたのち、光硬化されることを特徴とする請求項４に記載の半導体素子の製造方法。
  6. 前記エッチング可能な膜は絶縁膜であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体素子の製造方法。
  7. 前記エッチング可能な膜はSiO2であることを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記SiO2から成るエッチング可能な膜はＣＶＤにより形成することを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記エッチング可能な第２のマスクはSiO2であることを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体素子の製造方法。
  10. 前記SiO2から成るエッチング可能な第２のマスクは蒸着により形成することを特徴とする請求項９に記載の半導体素子の製造方法。
  11. 前記半導体素子はリッジ構造の発光部を有するレーザであることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体素子の製造方法。
  12. 前記半導体素子は、少なくともIII族窒化物系化合物半導体から成る層を有することを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体素子の製造方法。
JP2004381198A 2004-12-28 2004-12-28 半導体素子の製造方法 Expired - Lifetime JP4534763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004381198A JP4534763B2 (ja) 2004-12-28 2004-12-28 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381198A JP4534763B2 (ja) 2004-12-28 2004-12-28 半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2006186275A true JP2006186275A (ja) 2006-07-13
JP2006186275A5 JP2006186275A5 (ja) 2007-06-21
JP4534763B2 JP4534763B2 (ja) 2010-09-01

Family

ID=36739136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381198A Expired - Lifetime JP4534763B2 (ja) 2004-12-28 2004-12-28 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4534763B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512722A (ja) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 電子コンポーネントを製造するための方法
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127589A (ja) * 1986-11-17 1988-05-31 Nec Corp 半導体素子の製造方法
JPH01189186A (ja) * 1988-01-25 1989-07-28 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH04276682A (ja) * 1990-12-20 1992-10-01 American Teleph & Telegr Co <Att> 半導体レーザとそれを有する装置とその製造方法
JPH0878784A (ja) * 1994-08-27 1996-03-22 Samsung Electron Co Ltd レーザーダイオードおよびその製造方法
JP2004104073A (ja) * 2002-07-15 2004-04-02 Renesas Technology Corp 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127589A (ja) * 1986-11-17 1988-05-31 Nec Corp 半導体素子の製造方法
JPH01189186A (ja) * 1988-01-25 1989-07-28 Mitsubishi Electric Corp 半導体レーザの製造方法
JPH04276682A (ja) * 1990-12-20 1992-10-01 American Teleph & Telegr Co <Att> 半導体レーザとそれを有する装置とその製造方法
JPH0878784A (ja) * 1994-08-27 1996-03-22 Samsung Electron Co Ltd レーザーダイオードおよびその製造方法
JP2004104073A (ja) * 2002-07-15 2004-04-02 Renesas Technology Corp 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置
JP2004119772A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512722A (ja) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 電子コンポーネントを製造するための方法
US10290997B2 (en) 2015-02-18 2019-05-14 Osram Opto Semiconductors Gmbh Method of producing an electronic component
CN114683162A (zh) * 2020-12-29 2022-07-01 中芯集成电路（宁波）有限公司 一种平坦化工艺方法
CN114683162B (zh) * 2020-12-29 2023-09-12 中芯集成电路（宁波）有限公司 一种平坦化工艺方法

Also Published As

Publication number Publication date
JP4534763B2 (ja) 2010-09-01

Similar Documents

Publication Publication Date Title
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
JP3715480B2 (ja) 半導体装置の素子分離膜形成方法
CN113678230A (zh) 半导体装置的制造方法
US6867143B1 (en) Method for etching a semiconductor substrate using germanium hard mask
JP2002270688A (ja) 半導体装置の製造方法。
JP4606967B2 (ja) 半導体素子の製造方法
JP4534763B2 (ja) 半導体素子の製造方法
CN1893014B (zh) 半导体元件的制作方法
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP2006186275A5 (ja)
JPH06349820A (ja) 半導体装置の製造方法
JPH06326091A (ja) 半導体素子のフィールド酸化膜の形成方法
KR100278883B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20000063964A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR100640974B1 (ko) 반도체 소자의 제조방법
KR100575871B1 (ko) 반도체소자의 금속배선콘택 형성방법
KR100770534B1 (ko) 반도체 소자의 제조 방법
JP6094159B2 (ja) 半導体装置の製造方法
KR100835420B1 (ko) 반도체장치의 제조방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR100850097B1 (ko) 반도체 소자의 살리사이드 블록킹막 형성 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法
JPH05129253A (ja) 半導体装置の製造方法
KR20040059376A (ko) 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4534763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term