KR100744025B1 - 반도체 소자의 트랜지스터 제조 방법 - Google Patents

Abstract

본 발명은 필드산화막 및 활성영역이 형성된 실리콘 기판 상에, 게이트가 형성될 영역이 오픈된 형태의 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 배리어(barrier)로 해서 상기 활성영역의 실리콘을 소정 깊이까지 식각하여 리세스를 형성하는 단계, 상기 리세스 표면의 이물질을 제거하는 단계, 상기 리세스 내부 바닥면이 평탄화되도록 상기 실리콘 기판으로부터 실리콘을 성장시키는 단계, 및 상기 리세스 내부에 금속을 증착한 후 패터닝하여 게이트를 형성하는 단계를 포함하는 반도체 소자의 트랜지스터 제조 방법을 제공함으로써, 소자의 전기적 특성을 개선할 수 있다.

게이트, 리세스, 활성영역, 실리콘, 혼(horn)

Description

반도체 소자의 트랜지스터 제조 방법{METHOD OF FABRICATING TRANSISTOR FOR SEMICONDUCTOR DEVICE}

도 1은 리세스 식각후 "혼"이 발생된 활성영역의 실리콘을 단축 방향으로 절단한 SEM(Scanning Electron Microscope: 주사전자현미경) 사진.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 단면도.

도 3은 도 2a의 평면도.

도 4는 도 2b의 평면도.

도 5는 실리콘 성장을 설명하기 위한 도면.

도 6은 활성영역에서 실리콘을 성장시킨 도면.

* 도면의 주요부분에 대한 부호의 설명

10: 실리콘 기판 11: 필드산화막

12: 활성영역 13: 포토레지스트 패턴

14: 리세스

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.

최근, 반도체 소자가 점점 고집적화되어 70nm이하 기술이 개발됨에 따라서 피처 사이즈(feature size)가 감소되고, 기판에 대한 도핑 농도가 점점 증가되고 있다. 이러한 소자의 고집적화는 필연적으로 소자의 전계(electric field) 증가, 접합 누설 전류 증가, 쇼트 채널 효과(short channel effect) 등의 문제점을 야기하고 있다. 또한, 채널 길이 및 폭이 제한되고, 채널 도핑의 증가로 인해 전자 이동도(electron mobility)가 감소되어, 충분한 채널 전류를 확보하는 것이 중요한 이슈가 되고 있다.

그러나, 기존의 반도체 소자에서 일반적으로 사용하고 있는 평면 형태의 트랜지스터 구조로는 채널의 길이 및 폭을 확보하는데 한계가 있으며, 전술한 문제점을 해결하기가 힘들다. 이에 따라 등장한 트랜지스터 구조가 이른바 RCAT(Recessed Channel Array Transistor: 리세스된 채널 어레이 트랜지스터) 구조이며, 이 구조는 활성영역의 실리콘의 게이트가 위치할 부분을 리세스(recess)하여 활성영역 내부에 게이트 라인을 형성시켜서 채널 길이를 확보하고자 하는 것이다. 그러나, 이러한 RCAT 공정은 활성영역의 실리콘의 채널 지역을 건식 식각하게 되는데, 활성영역의 실리콘 자체가 포지티브 경사각(positive slope angle)을 나타내므로, 식각후 실리콘 측벽에 식각되지 않은 뿔모양의 영역을 남기게 된다. 일반적으로 "혼(horn)"이라고 불리는 이러한 문제는 채널 길이 자체를 감소시켜서 RCAT 공정 자체를 무의미하게 만들고, 소자의 전기적 특성을 저하시킨다. 도 1은 리세스 식각후 "혼"이 발생된 활성영역의 실리콘을 단축 방향으로 절단한 SEM(Scanning Electron Microscope: 주사전자현미경) 사진이다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, RCAT 공정시 실리콘 측벽에 생기는 뿔모양의 식각되지 않은 영역(혼(horn))을 제거하여 소자의 전기적 특성을 개선할 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위해 본 발명은, 필드산화막 및 활성영역이 형성된 실리콘 기판 상에, 게이트가 형성될 영역이 오픈된 형태의 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 배리어(barrier)로 해서 상기 활성영역의 실리콘을 소정 깊이까지 식각하여 리세스를 형성하는 단계, 상기 리세스 표면의 이물질을 제거하는 단계, 상기 리세스 내부 바닥면이 평탄화되도록 상기 실리콘 기판으로부터 실리콘을 성장시키는 단계, 및 상기 리세스 내부에 금속을 증착한 후 패터닝하여 게이트를 형성하는 단계를 포함하는 반도체 소자의 트랜지스터 제조 방법을 제공한다.

본 발명에 따르면, RCAT 공정시 실리콘에 대한 리세스 타겟을 기존 공정보다 상향 조정하여 진행한 후, 발생하는 "혼(horn: 리세스 내측벽에 잔류하는 뿔모양의 실리콘 형상)"에 대하여 실리콘 에피택셜 성장(Silicon Epitaxial Growth) 공정을 통해 실리콘을 성장시켜서 제거함으로써, 소자의 전기적 특성을 개선할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 공정 단면도이다. 이제, 도 2a 내지 도 2d를 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 트랜지스터 제조 방법에 대해 설명하기로 한다.

먼저, 도 2a에 도시된 바와 같이, 소정의 하부구조가 형성된 실리콘 기판(10)에 활성영역(12)을 정의하기 위한 필드산화막(FOX)(11)을 형성한다. 이 때, 활성영역의 실리콘(12)은 포지티브 경사(positive slope)('A' 부분)를 형성하며, 도 2a의 평면도가 도 3에 도시되어 있다. 도 3을 참조하면, 필드산화막(11) 내부에 활성영역(12)의 바닥부(bottom) 영역이 존재하는 것을 볼 수 있다.

그 다음, 도 2b에 도시된 바와 같이, 필드산화막(11) 및 활성영역(12)이 형성된 실리콘 기판(10) 상에 포토레지스트 패턴(13)을 형성한다. 이 때, 포토레지스트 패턴 형성시, 포토레지스트는 COMA(cycloolefin-maleic anhydride) 또는 아크릴레이트(acrylate) 계통의 폴리머를 사용하고, 일반적인 RCAT 공정에서 사용하는 마 스크보다 노출된 영역의 폭이 매우 좁게 포토레지스트를 패터닝한다. 이 포토레지스트 패턴(13)은 후속하여 게이트가 형성될 영역에 활성영역의 실리콘(12)을 노출시킨다. 도 2b의 평면도가 도 4에 도시되어 있다.

여기서, 포토레지스트 패턴(13) 형성 전에, 필드산화막(11) 및 활성영역(12)이 형성된 실리콘 기판(10) 상에 반사방지막(도시되지 않음)을 형성할 수 있다. 이 포토레지스트 하부의 반사방지막은 유기 계열의 불화아르곤 노광원을 이용하며, 불화아르곤 노광원은 평면적으로 바형 또는 T자형이다.

그 다음, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(13)을 식각 배리어(barrier)로 해서 식각 타겟을 기존 공정보다 상향 조정한 후 활성영역의 실리콘(12)을 소정 깊이까지 식각하여 리세스(14)를 형성한다. 이 때, 도 1에서 살펴본 바와 같이, 리세스(14) 내부에는 뿔모양의 실리콘 잔류물(혼(horn))('B')이 완전히 식각되지 않고 남아있게 된다. 또한, 활성영역의 실리콘(12)을 식각하기 위해서 건식 식각을 이용한다.

그 다음, 도 2d에 도시된 바와 같이, 실리콘 에피택셜 성장 공정을 통하여 리세스(14) 하부에서 실리콘을 성장시켜 리세스(14) 바닥부를 평평하게 만든다. 이 때, 도 5에 도시된 바와 같이, 리세스 측면에서 실리콘이 동시에 성장하기 때문에 실리콘을 평탄화하는데 용이하다. 도 6에 활성영역(12)에서 실리콘을 성장시킨 SEM 사진을 도시하였으며, 성장된 실리콘의 표면이 평평하다는 것을 볼 수 있다.

또한, 리세스(14) 표면의 이물질을 제거하기 위해서는, 실리콘을 성장시키기 전에 수소 분위기에서 800 내지 1000℃로 전 열처리하거나, 실리콘을 성장시키기 전에 수소 플라즈마를 이용하여 처리한다.

그 다음, 리세스(14) 내부에 금속을 증착한 후 패터닝하여 게이트 전극(도시되지 않음)을 형성한다.

본 실시예에 의하면, RCAT 공정시 실리콘에 대한 리세스 타겟을 기존 공정보다 상향 조정하여 진행한 후, 발생하는 "혼(horn: 리세스 내측벽에 잔류하는 뿔모양의 실리콘 형상)"에 대하여 실리콘 에피택셜 성장 공정을 통해 실리콘을 성장시켜서 제거함으로써, 소자의 전기적 특성을 개선할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 RCAT 공정시 실리콘에 대한 리세스 타겟을 기존 공정보다 상향 조정하여 진행한 후, 발생하는 "혼(horn: 리세스 내측벽에 잔류하는 뿔모양의 실리콘 형상)"에 대하여 실리콘 에피택셜 성장 공정을 통해 실리콘을 성장시켜서 제거함으로써, 소자의 전기적 특성을 개선할 수 있다.

Claims (9)

1. 필드산화막 및 활성영역이 형성된 실리콘 기판 상에, 게이트가 형성될 영역이 오픈된 형태의 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 식각 배리어(barrier)로 해서 상기 활성영역의 실리콘을 소정 깊이까지 식각하여 리세스를 형성하는 단계;

   상기 리세스 표면의 이물질을 제거하는 단계;

   상기 리세스 내부 바닥면이 평탄화되도록 상기 실리콘 기판으로부터 실리콘을 성장시키는 단계; 및

   상기 리세스 내부에 금속을 증착한 후 패터닝하여 게이트를 형성하는 단계

   를 포함하는 반도체 소자의 트랜지스터 제조 방법.
2. 제1항에 있어서,

   상기 포토레지스트는 COMA(cycloolefin-maleic anhydride) 또는 아크릴레이트(acrylate) 계통의 폴리머를 사용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
3. 제1항에 있어서,

   상기 포토레지스트 패턴 형성 전에, 필드산화막 및 활성영역이 형성된 실리 콘 기판 상에 반사방지막을 형성하는 단계

   를 더 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
4. 제3항에 있어서,

   상기 포토레지스트 하부의 반사방지막은 유기 계열의 불화아르곤 노광원을 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
5. 제4항에 있어서,

   상기 불화아르곤 노광원은 평면적으로 바형 또는 T자형인 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
6. 제1항에 있어서,

   상기 활성영역의 실리콘의 식각시, 건식 식각을 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
7. 제1항에 있어서,

   상기 리세스 내부에 실리콘 성장시, 실리콘 에피택셜 성장(Silicon Epitaxial Growth)법을 이용하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
8. 제7항에 있어서,

   상기 리세스 표면의 이물질을 제거하는 단계는,

   상기 실리콘을 성장시키기 전에 수소 분위기에서 800 내지 1000℃로 전 열처리하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
9. 제7항에 있어서,

   상기 리세스 표면의 이물질을 제거하는 단계는,

   상기 실리콘을 성장시키기 전에 수소 플라즈마를 이용하여 표면의 이물질을 제거하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.

Images