KR101172358B1 - 실리콘 나노선 제조 방법 - Google Patents

실리콘 나노선 제조 방법 Download PDF

Info

Publication number
KR101172358B1
KR101172358B1 KR1020100020115A KR20100020115A KR101172358B1 KR 101172358 B1 KR101172358 B1 KR 101172358B1 KR 1020100020115 A KR1020100020115 A KR 1020100020115A KR 20100020115 A KR20100020115 A KR 20100020115A KR 101172358 B1 KR101172358 B1 KR 101172358B1
Authority
KR
South Korea
Prior art keywords
line pattern
photoresist
layer
forming
silicon
Prior art date
Application number
KR1020100020115A
Other languages
English (en)
Other versions
KR20110100993A (ko
Inventor
김영환
김상헌
김성일
김춘근
김용태
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020100020115A priority Critical patent/KR101172358B1/ko
Publication of KR20110100993A publication Critical patent/KR20110100993A/ko
Application granted granted Critical
Publication of KR101172358B1 publication Critical patent/KR101172358B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0095—Manufacture or treatments or nanostructures not provided for in groups B82B3/0009 - B82B3/009
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

유도 결합형 플라즈마의 반응성 이온 식각 장비를 이용한 원스톱 공정에 의한 하향식 실리콘 나노선 제조 방법이 개시된다. 상기 실리콘 나노선 제조 방법은 포토리소그래피 공정을 통해 기판의 소자 형성층에 포토레지스트 선 패턴을 형성하는 단계, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계, 및 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계를 포함한다.

Description

실리콘 나노선 제조 방법{METHOD FOR MANUFACTURING SILICON NANOWIRES}
본 발명은 실리콘 나노선 제조 방법에 관한 것으로, 특히, 유도 결합형 플라즈마의 반응성 이온 식각(ICP-RIE) 장비를 이용한 원스톱(ONE-STOP) 공정에 의한 하향식(TOP-DOWN) 실리콘 나노선 제조 방법에 관한 것이다.
현재의 반도체 제조 공정에 있어서, 극소 패턴을 얼마나 신뢰성 있게 형성하느냐에 반도체 소자의 미세화 및 집적화가 좌우된다. 물론 현재의 기술은 앞으로 발전하여 패턴의 선폭이 약 50 내지 70nm 급의 소자를 집적화할 수 있을 것으로 예상된다. 하지만, 기존의 반도체 제조 공정은 공정 특성상 수 나노미터(nm) 이하의 소자의 제조에 있어서는 그 한계가 있고, 반도체 패터닝 및 식각 기술에 의존하는 액티브 영역의 분할 또한 그 한계가 있어, 현재는 대략 50nm 이하의 폭을 절개하는 것이 어려운 것으로 알려지고 있다. 또한, 종래의 CMOS 소자로서 채널이 기판 표면에만 형성되어 구동 전하 농도가 낮게 되는 문제점이 있다. 이에 따라 수 나노미터 이하의 소자, 소위 나노소자라 불리는 반도체 소자를 제조하기 위한 많은 연구가 진행되고 있다.
나노선(nanowire)은 그 형성 과정에서 크기, 계면 특성 및 전자적 특성을 조절할 수 있고, 이렇게 합성된 나노선을 이용하여 다량의 병렬조립이 가능하다. 따라서, 나노선은 나노소자를 구현하기에 적합하다. 현재 나노선의 제조는 주로 상향식(bottom-up) 방법에 대한 연구가 많이 수행되고 있으나 이 경우, 이를 이용하여 나노소자를 구현하는 것은 매우 제한적이다.
초기의 나노선 제조 기술은 기상 성장법(Vapor Phase Growth), 기상-액상-고상(Vapor-Liquid-Solid: VLS) 성장법, 용해-액상-고상(Solution-Liquid-Solid: SLS) 성장법과 같은 상향식(Bottom-Up) 방법을 주로 사용하고 있으나, 소자 응용을 위해 원하는 위치에 나노선을 정확하게 정렬하기 힘들다는 문제점과 더불어 소자 구현을 위한 전기적인 접촉 형성과 배열 구조 형성 시에도 문제점을 가지고 있다.
이러한 문제점을 개선하기 위해서 최근 리소그래피 기술과 식각을 이용하는 하향식(Top-Down) 방법을 사용한 나노선 제조 기술이 제안되고 있다. 하지만, 나노선 제조를 위해서 요구되는 나노급 미세패턴 형성을 위한 리소그래피 기술은 전자빔(electron beam), 이온빔(ion beam), 원자외선(deep UV)등과 같은 고가의 리소그래피 기술을 필요로 한다. 또한, 전자빔 리소그래피를 사용할 경우 대면적 공정에 문제점이 있다. 따라서, 통상적인 포토리소그래피 기술을 응용한 미세 패턴 형성에 대한 연구도 진행되고 있다.
위상 이동(phase shift) 마스크를 사용한 근접장(near-field) 광 리소그래피 기술, 폴리실리콘의 측벽을 이용한 공간적 기법, 플라즈마 다운스트림(downstream) 애싱(ashing)을 이용한 미세 패턴 형성 방법들이 있으나, 이중 노광, 증착과 같은 공정 단계의 횟수가 늘어나고 복잡하다.
종래 기술로서 개시된 여러 나노선 제조 기술이 있다. 한국공개특허 제2009-0044870호, 미국공개특허 제2006-0205224호, 한국등록특허 제10-0744550호, 한국공개특허 제2006-0114716호 및 한국등록특허 제10-0557593호는 모두 관련 기술에 대한 일반적인 내용을 포함하는 것으로서, 본 발명의 기술요지와 일부 대응하지만 공정 단계의 횟수의 증가, 공정의 복잡성의 문제점은 그대로 가지고 있으며 본 발명의 기술 요지를 전부 개시하고 있지는 않다.
본 발명의 목적은, 포토리소그래피 공정을 통해 얻은 포토레지스트 선 패턴으로 유도 결합형 플라즈마의 반응성 이온 식각 장비를 사용하여 포토레지스트 선 패턴의 크기 축소화, 소자 형성층의 식각, 및 잔류 포토레지스트 및 표면 불순물의 제거를 연속적으로 시행함으로써, 상기 종래 기술들의 결점을 극복하고, 공정 단계를 최소화한 저비용의 하향식 실리콘 나노선 제조방법을 제공하는 데에 있다.
상기 목적을 달성하기 위해, 본 발명은 하향식 방법으로 실리콘 나노선을 제조하는 방법을 제공한다. 상기 실리콘 나노선 제조 방법은 포토리소그래피(Photolithography) 공정을 통해 기판의 소자 형성층에 포토레지스트 선 패턴을 형성하는 단계, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터(nm) 선폭의 포토레지스트 선 패턴을 형성하는 단계, 및 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 유도 결합형 플라즈마(Inductively Coupled Plasma, ICP) 방식을 이용하여 이루어질 수 있다.
본 발명의 다른 실시예에 따르면, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 상기 포토레지스트 선 패턴의 크기를 축소하여 100 내지 150 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 반응 가스로 산소 가스(O2)를 이용한 등방성 식각 공정을 사용하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 포토리소그래피 공정을 통해 기판의 소자 형성층에 포토레지스트 선 패턴을 형성하는 단계는, 상기 소자 형성층 상부에 1.5 내지 2.5 마이크로미터(㎛) 선폭을 갖도록 상기 포토레지스트 선 패턴을 형성하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계는, 유도 결합형 플라즈마의 반응성 이온 식각(Inductively Coupled Plasma - Reactive Ion Etch, ICP-RIE) 방식을 이용하여 이루어질 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계는, 반응 가스로 SF6/C4F8/O2/Ar 혼합 가스를 사용하여 상기 소자 형성층을 수직 식각하는 것일 수 있다. 상기 SF6/C4F8/O2/Ar 혼합 가스에서 SF6 및 C4F8 가스의 혼합비는 0.5 내지 1 일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계는, ICP 전력을 80W 내지 100W, RIE 전력을 20W 내지 50W 로 하여 상기 소자 형성층을 식각하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계를 더 포함할 수 있다. 상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응성 이온 식각(Reactive Ion Etch, RIE) 방식을 이용하여 이루어질 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 실리콘 나노선 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응 가스로 산소 가스(O2)를 사용하는 것일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계, 상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층으로 실리콘 나노선을 형성하는 단계, 및 상기 실리콘 나노선 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는 유도 결합형 플라즈마의 반응성 이온 식각 장비에서 연속적으로 이루어질 수 있다.
상술한 바와 같이 본 발명은, 포토리소그래피 공정을 이용하여 포토레지스트 선 패턴을 형성한 후, 유도 결합형 플라즈마의 반응성 이온 식각 장비를 사용하여 포토레지스트 선 패턴의 축소화, 소자 형성층의 식각, 잔류 포토레지스트 및 표면 불순물의 제거를 연속적으로 시행함으로써 하향식 실리콘 나노선 제조 공정을 단순화할 수 있다는 장점이 있다. 또한, 본 발명에 따르면, 실리콘 나노선 제조 공정 비용의 절감, 높은 재현성, 정확한 배열 구조의 제조 등과 같은 특징으로 인해 실리콘 나노선을 신속하게 저비용으로 대량 생산할 수 있다는 장점이 있다.
도 1 내지 도 5는 본 발명에 따른 실리콘 나노선 제조 공정을 나타내는 개략도이다.
도 6은 본 발명에 따른 연속적인 실리콘 나노선 제조를 위한 유도 결합형 플라즈마의 반응성 이온 식각 장비를 나타내는 개략도이다.
이하, 도 1 내지 5를 참조하여, 본 발명의 실리콘 나노선 제조 방법에 관하여 보다 상세하게 설명하고자 한다.
도 1 내지 도 5는 본 발명에 따른 실리콘 나노선 제조 공정을 나타내는 개략도이다.
도 1을 참조하면, 실리콘 기판층(100), 매몰 산화막층(102) 및 소자 형성층(104)으로 구성된 기판이 마련된다. 상기 기판은 절연막 상에 실리콘 단결정층이 있는 구조의 웨이퍼 즉, SOI(Silicon On Insulator) 일 수 있다. 상기 SOI 기판은 회로를 형성하는 기판 표면과 하층 사이에 얇은 절연막층이 있기 때문에 기생 용량(parasitic capacitance)이 감소되어 소자의 성능을 높일 수 있는 특징이 있다. 같은 전압에서 동작 속도를 빠르게 할 수 있고, 같은 속도에서 전원 전압을 낮게 할 수 있다. 본 발명에서 상기 SOI 기판의 절연막층은 매몰 산화막층(102)이고, 상기 기판 표면은 소자 형성층(104)이며, 상기 하층은 실리콘 기판층(100)이다.
도 2를 참조하면, 포토리소그래피 공정을 통해 상기 기판의 소자 형성층(104)에 마이크로미터 선폭(10)을 가지는 포토레지스트 선 패턴(106)을 형성한다. 소자 형성층(104)은 상기 기판의 최상부층으로 형성되고, 상기 형성된 포토레지스트 선 패턴(106)은 마이크로미터 선폭(10)을 가질 수 있다. 상기 포토리소그래피 공정은 기판에 포토레지스트를 코팅하는 단계, 포토레지스트층을 선택적으로 노광(exposure)하는 단계와, 포토레지스트 선 패턴을 발생시키기 위하여 노광된 포토레지스트층을 현상(develop)하는 단계와, 포토레지스트에 의하여 가려지지 않은 반도체 기판의 영역을 에칭(etching)하는 단계, 및 애칭 단계에서 마스크로 사용된 포토레지스트 선 패턴을 제거하는 에싱(ashing) 단계로 이루어진다.
도 2 및 3을 참조하면, 상기 포토리소그래피 공정을 통해 포토레지스트 선 패턴(106)이 소자 형성층(104)에 형성된 후, 포토레지스트 선 패턴(106)의 크기 축소화를 통해 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 형성한다. 이 때, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 유도 결합형 플라즈마(ICP) 방식을 이용하여 이루어질 수 있다. 유도 결합형 플라즈마는 석영튜브나 절연판에서 플라즈마로부터 분리된 나선코일 중앙에서 플라즈마를 발생시킨다. 웨이퍼는 코일에서 떨어진 곳에 위치하므로 전자석 장(field)으로부터 영향을 받지 않고 웨이퍼는 화학적, 물리적 식각을 모두 갖도록 바이어스될 수 있다.
포토레지스트 선 패턴(106)의 크기 축소화를 통해 형성된 포토레지스트 선 패턴(106a)은 100 내지 150 나노미터 선폭(10a)을 가질 수 있다. 이 경우, 반응 가스로 산소 가스(O2)를 이용한 등방성 식각 공정을 사용할 수 있다.
한편, 상기 포토리소그래피 공정을 통해 기판의 소자 형성층(104)에 포토레지스트 선 패턴(106)을 형성하는 단계는, 소자 형성층(104) 상부에 1.5 내지 2.5 마이크로미터 선폭을 갖도록 포토레지스트 선 패턴(106)을 형성할 수 있다. 이를 위해, 통상적인 포토리소그래피 공정에 많이 사용되는 AZ5214 용액을 포토레지스트로 사용할 수 있다.
일 실시예로서, 나노미터 선폭(10a)을 가지는 포토레지스트 선 패턴(106a)을 형성하기 위해, 도 6에서 개략적으로 나타낸 유도 결합형 플라즈마의 반응성 이온 식각(ICP-RIE) 장비를 사용하여, 반응 가스로 산소 가스(O2)를 20sccm 만큼 주입하고, 챔버 압력을 20mTorr 로 ICP 전력을 400W 로 인가하여 95초 간 산소 플라즈마에 노출한다. 그 결과 약 130nm 선폭의 포토레지스트 선 패턴(106a)을 얻을 수 있다.
도 4를 참조하면, 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 형성한 후, 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 마스크층으로 하여 소자 형성층(104)으로 실리콘 나노선을 형성한다. 소자 형성층(104)은 상기 유도 결합형 플라즈마의 반응성 이온 식각(ICP-RIE) 방식을 이용하여 수직 식각된다. 이 때, 반응성 이온 식각 방식은 기판을 고주파 전극으로 하고 반응성 가스의 플라즈마를 사용하여, 셀프 바이어스 효과를 수반하는 기판에의 이온 입사에 의한 화학반응을 이용하여 에칭하는 방식이다. 상기 수직 식각에는 반응 가스로 SF6/C4F8/O2/Ar 혼합 가스를 사용할 수 있다.
일 실시예로서, 상기 SF6/C4F8/O2/Ar 가스를 각각 20sccm, 20sccm, 4sccm, 1sccm 씩 주입하고, 챔버 압력을 10mTorr 로 하여 상단의 ICP 전력을 100W, 하단의 RIE 전력을 25W로 각각 인가하여 300초 간 플라즈마에 노출한다. 상기 공정 조건은 본 공정을 위하여 연구한 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)이 받는 플라즈마로 인한 화학적, 물리적 데미지를 최소화한 저전력의 식각 조건이다. 상기 공정 조건에 의한 유도 결합형 플라즈마의 반응성 이온 식각(ICP-RIE) 방식으로 소자 형성층(104)이 수직 식각되어 단결정 실리콘 선 패턴(104a)이 형성된다.
한편, 상기 SF6/C4F8/O2/Ar 혼합 가스에서 SF6 및 C4F8 가스의 혼합비는 0.5 내지 1 일 수 있다. 또한, 상기 유도 결합형 플라즈마의 반응성 이온 식각 방식에서 ICP 전력을 100W 이하, RIE 전력을 50W 이하로 하여 포토레지스트 마스크층의 물리적 화학적 데미지를 최소화하여 소자 형성층(104)을 식각할 수 있다.
도 5를 참조하면, 상기 실리콘 나노선 제조 방법에서 소자 형성층(104)으로 실리콘 나노선을 형성한 후, 상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 선 패턴 및 표면 불순물을 제거하는 단계를 더 포함할 수 있다.
식각 후의 마지막 단계 중의 하나는 포토레지스트 마스크의 제거이다. 포토레지스트는 레티클(reticle)로부터 웨이퍼 표면까지 패턴 전달 매개물의 역할을 하고 막이나 주입된 이온들의 부식을 막는다. 일단 식각이나 주입이 완료되면 포토레지스트는 더 이상 웨이퍼 표면에서 효과를 발휘하지 못하고 반드시 완벽하게 제거되어야 한다. 또한, 식각 공정상의 어떠한 불순물들도 역시 제거되어야 한다.
상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응성 이온 식각(RIE) 방식을 이용하여 이루어질 수 있다.
상기 반응성 이온 식각(RIE) 방식을 이용하여 실리콘 나노선 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응 가스로 산소 가스(O2)를 사용할 수 있다.
나노미터 선폭(10a)의 포토레지스트 선 패턴(106a) 및 표면 불순물을 제거하여 최종적으로 나노미터 선폭(11)을 가지는 단결정 실리콘 나노선 패턴(104a)만 매몰 산화막층(102) 위에 형성한다.
이를 위해서, 잔류 포토레지스트 선 패턴을 제거하기 위한 다운스트림 애싱(downstream ashing) 공정을 이용할 수 있다. 이 때, 일 실시예로서, 반응 가스로 산소 가스(O2)를 20sccm 만큼 주입하고, 다운스트림 분위기를 위해 챔버의 압력을 100mTorr 로 하단의 RIE 전력을 100W 로 인가하여 10분 이상 플라즈마에 노출한다. 상기 다운스트림 애싱 공정은 웨이퍼 처리실과 플라즈마 방전실을 분리하고, 챔버 내에 고주파나 마이크로파를 인가하여 플라즈마를 만들고, 하전 입자를 제거한 라디칼(radical) 만으로 애싱하는 방식이다. 그 결과, 130nm 선폭의 실리콘 나노선 패턴(104a)을 제조할 수 있다.
포토레지스트 선 패턴(106)의 크기 축소화를 통해 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 형성하는 단계, 상기 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 마스크층으로 하여 상기 소자 형성층(104)으로 실리콘 나노선을 형성하는 단계, 및 상기 실리콘 나노선 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는 유도 결합형 플라즈마의 반응성 이온 식각 장비에서 연속적으로 이루어질 수 있다.
상기 하향식 실리콘 나노선 제조를 상기 유도 결합형 플라즈마의 반응성 이온 식각 장비를 통해서 포토레지스트 선 패턴의 축소화, 소자 형성층의 식각, 및 잔류 포토레지스트 및 표면 불순물의 제거의 연속적인 공정(one-stop process)으로 시행하기 위해 사용한 공정 방식을 하기 표 1에 나타내었다.
원스톱 공정으로 실리콘 나노선을 제조하기 위한 ICP-RIE 공정 모드
Process Order Process ICP-RIE mode
1st PR size Reduction ICP
2nd Si vertical etching ICP - RIE
3rd PR ashing & surface cleaning RIE
한편, 상기 기판 및 상기 기판에 상기 원스톱 공정으로 형성된 실리콘 나노선을 포함하여 전자소자를 형성할 수 있다. 상기 원스톱 공정은 앞서 살펴본 바와 같이, 포토리소그래피 공정을 통해 기판의 소자 형성층(104)에 포토레지스트 선 패턴(106)을 형성하는 단계, 상기 포토레지스트 선 패턴(106)의 크기 축소화를 통해 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 형성하는 단계, 및 상기 나노미터 선폭(10a)의 포토레지스트 선 패턴(106a)을 마스크층으로 하여 상기 소자 형성층(104)으로 실리콘 나노선을 형성하는 단계를 포함한다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 마이크로미터 선폭 10a: 나노미터 선폭
11 : 나노미터 선폭 100: 실리콘 기판층
102: 매몰 산화막층 104: 소자 형성층
104a: 단결정 실리콘 나노선 패턴 106: 포토레지스트 선 패턴
106a: 포토레지스트 선 패턴

Claims (13)

  1. 하향식 방법으로 실리콘 나노선을 제조하는 방법에 있어서,
    실리콘 기판층과, 상기 실리콘 기판층 상의 매몰 산화층과, 상기 매몰 산화층 상의 소자 형성층으로 구성된 기판을 준비하는 단계;
    포토리소그래피 공정을 통해 기판의 소자 형성층에 포토레지스트 선 패턴을 형성하는 단계;
    상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계;
    상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층을 식각하여 실리콘 나노선을 형성하는 단계; 및
    상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계를 포함하고,
    상기 각 단계는 유도 결합형 플라즈마의 반응성 이온 식각 장비에서 연속적으로 이루어지는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  2. 제1항에 있어서,
    상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 유도 결합형 플라즈마 방식을 이용하여 이루어지는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  3. 제2항에 있어서,
    상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 상기 포토레지스트 선 패턴의 크기를 축소하여 100 내지 150 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  4. 제3항에 있어서, 상기 포토레지스트 선 패턴의 크기 축소화를 통해 나노미터 선폭의 포토레지스트 선 패턴을 형성하는 단계는, 반응 가스로 산소 가스(O2)를 이용한 등방성 식각 공정을 사용하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  5. 제1항에 있어서,
    상기 포토리소그래피 공정을 통해 기판의 소자 형성층에 포토레지스트 선 패턴을 형성하는 단계는, 상기 소자 형성층 상부에 1.5 내지 2.5 마이크로미터 선폭을 갖도록 상기 포토레지스트 선 패턴을 형성하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  6. 제1항에 있어서,
    상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층을 식각하여 실리콘 나노선을 형성하는 단계는, 유도 결합형 플라즈마의 반응성 이온 식각 방식을 이용하여 이루어지는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  7. 제6항에 있어서,
    상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층을 식각하여 실리콘 나노선을 형성하는 단계는, 반응 가스로 SF6/C4F8/O2/Ar 혼합 가스를 사용하여 상기 소자 형성층을 수직 식각하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  8. 제7항에 있어서,
    상기 SF6/C4F8/O2/Ar 혼합 가스에서 SF6 및 C4F8 가스의 혼합비는 0.5 내지 1 인 것을 특징으로 하는 실리콘 나노선 제조 방법.
  9. 제7항에 있어서,
    상기 나노미터 선폭의 포토레지스트 선 패턴을 마스크층으로 하여 상기 소자 형성층을 식각하여 실리콘 나노선을 형성하는 단계는, ICP 전력을 80W 내지 100W, RIE 전력을 20W 내지 50W 로 하여 상기 소자 형성층을 식각하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  10. 삭제
  11. 제1항에 있어서,
    상기 실리콘 나노선의 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응성 이온 식각 방식을 이용하여 이루어지는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  12. 제11항에 있어서,
    상기 실리콘 나노선 상층에 분포한 잔류 포토레지스트 패턴 및 표면 불순물을 제거하는 단계는, 반응 가스로 산소 가스(O2)를 사용하는 것을 특징으로 하는 실리콘 나노선 제조 방법.
  13. 삭제
KR1020100020115A 2010-03-05 2010-03-05 실리콘 나노선 제조 방법 KR101172358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100020115A KR101172358B1 (ko) 2010-03-05 2010-03-05 실리콘 나노선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100020115A KR101172358B1 (ko) 2010-03-05 2010-03-05 실리콘 나노선 제조 방법

Publications (2)

Publication Number Publication Date
KR20110100993A KR20110100993A (ko) 2011-09-15
KR101172358B1 true KR101172358B1 (ko) 2012-08-14

Family

ID=44953236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020115A KR101172358B1 (ko) 2010-03-05 2010-03-05 실리콘 나노선 제조 방법

Country Status (1)

Country Link
KR (1) KR101172358B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566313B1 (ko) * 2014-09-05 2015-11-05 한국과학기술원 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20110100993A (ko) 2011-09-15

Similar Documents

Publication Publication Date Title
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US7494882B2 (en) Manufacturing a semiconductive device using a controlled atomic layer removal process
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
KR102386268B1 (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
TW201145354A (en) Method and system for modifying substrate relief features using ion implantation
CN108321079A (zh) 半导体结构及其形成方法
US10825682B2 (en) Method for producing a pillar structure in a semiconductor layer
TW201411692A (zh) 以壓印方式製造選擇性成長遮罩之方法
CN102446704B (zh) 双重图形化方法
US7229928B2 (en) Method for processing a layered stack in the production of a semiconductor device
US9748138B2 (en) Metal layer end-cut flow
US9530660B2 (en) Multiple directed self-assembly patterning process
CN110246762B (zh) 金属侧壁的制备方法及器件结构
KR102594444B1 (ko) 황 기반 화학물을 이용한 실리콘 함유 유기 막의 플라즈마 에칭 방법
KR102537742B1 (ko) 자가 정렬 블록 구조물들의 제조를 위한 실리콘 질화물 맨드렐의 이방성 추출 방법
US20080164577A1 (en) Patterned silicon submicron tubes
KR101172358B1 (ko) 실리콘 나노선 제조 방법
TWI584375B (zh) 提高氧化物蝕刻選擇性的方法
KR102537097B1 (ko) 실리콘 질화물의 유사 원자층 에칭 방법
US7737049B2 (en) Method for forming a structure on a substrate and device
WO2023035714A1 (zh) 场效应管、其制备方法及电子电路
JP4042893B2 (ja) 無機多層レジストのイオンビーム注入リソグラフィーによるＳｉ半導体微細構造体の加工方法
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
CN104681416B (zh) 半导体器件和栅极的形成方法
TW202109624A (zh) 積體電路的製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee