TW202109624A - 積體電路的製作方法 - Google Patents

積體電路的製作方法 Download PDF

Info

Publication number
TW202109624A
TW202109624A TW109129203A TW109129203A TW202109624A TW 202109624 A TW202109624 A TW 202109624A TW 109129203 A TW109129203 A TW 109129203A TW 109129203 A TW109129203 A TW 109129203A TW 202109624 A TW202109624 A TW 202109624A
Authority
TW
Taiwan
Prior art keywords
layer
spacer
hard mask
signal lines
integrated circuit
Prior art date
Application number
TW109129203A
Other languages
English (en)
Inventor
蕭志民
賴建文
劉如淦
賴志明
蘇偉碩
張育禎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109624A publication Critical patent/TW202109624A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

利用極紫外光製程及單個或多個自對準沉積製程的組合在一個基材上製作一個具有四條訊號線的積體電路單位晶胞。極紫外光製程及自對準沉積製程在一個位於基材上的硬遮罩上製作多個間隔物。這些間隔物定義了一個位於基材的單位晶胞上的多個訊號線的微影圖樣。極紫外光製程及自對準沉積製程製作出具有相較於被極紫外光製程所定義之各種特徵還微小之更精準被定位的多個訊號線。

Description

積體電路的製作方法
本揭露是有關於一種積體電路的製作方法。
在積體電路的製造過程，具有預定功能之單位晶胞是被使用的。預先設計的單位晶胞布局被儲存在晶胞收藏庫中。當要設計一個積體電路，這些預先被設計的單位晶胞佈局會從晶胞收藏庫中被取出並且被配置在一個積體電路佈局中的單個或多個位置。接著會透過電路規劃將訊號線連接至各個不同的單位晶胞。此積體電路佈局接著會透過一種預先決定的半導體製程被製造成積體電路。
單位晶胞會特別被布置予金屬電路網，定義出水平與垂直方向的軌道並形成一個覆蓋全晶胞的金屬電路。特別注意到，單位晶胞的高度會被延伸自此晶胞邊界的最頂部至最底部之水平方向電路軌道（即，訊號線）的數目所決定，並且單位晶胞的寬度會被延伸自此晶胞邊界最左側至最右側之垂直方向電路軌道的數目所決定。特別提到，為了促進佈局以及電路規劃，大部分在晶胞收藏庫中的晶胞都具有相同的高度（或其中具有多個高度）並且位於單位晶胞中之最頂部及最底部的水平軌道分別被預留給電源線路VDD及VSS。
低能量特殊應用積體電路（ASICs）傾向使用低高度、高密度晶胞。晶胞高度是被晶胞內所包含的訊號線數目決定的。晶胞高度因此限制了在晶胞內第一金屬層用於內部電路規劃的訊號線數目。在先進技術節點，舉例來說，N10以及超越N10的製程，四訊號線單位晶胞使用四條延著水平訊號線延伸之訊號線。電源線路以及訊號線都形成在相同金屬層，例如，位於一個半導體基材上的第一個金屬層。
根據本揭露的一些實施例，一種製造積體電路的方法包含：以第一微影製程形成複數個第一間隔物於位在基材上的硬遮罩上，第一間隔物定義第一開口，第一開口對應於用於一單位晶胞之第一及第二電源線路與單位晶胞位於第一及第二電源線路之間之第一及第二訊號線的圖案；形成第二間隔物於硬遮罩上以於第二間隔物與第一間隔物中之兩者之間定義第二開口，其中第二開口對應於用於單位晶胞位於第一及第二電源線路之間之第三及第四訊號線的圖案，其中形成第二間隔物包含：沉積自組裝材料於第一間隔物中之兩者之間，其中自組裝材料自組裝成第一材料以及第二材料；相對於第一材料選擇性地移除第二材料；以及形成第二間隔物於移除第二材料所遺留下的間隙中。
以下揭露內容提供了用於實現所提供主題的不同特徵的許多不同的實施例或示例。以下描述組件和佈置的特定示例以簡化本揭露。當然，這些僅是示例，並不旨在進行限制。例如，在下面的描述中，在第二特徵之上或之上的第一特徵的形成可以包括其中第一和第二特徵直接接觸形成的實施例，並且還可以包括其中在第二特徵之間形成附加特徵的實施例。第一和第二特徵，使得第一和第二特徵可以不直接接觸。另外，本公開可以在各個示例中重複參考數字和/或字母。該重複是出於簡單和清楚的目的，並且其本身並不指示所討論的各種實施例和/或配置之間的關係。
此外，為了便於描述，本文中可以使用空間相對術語，例如“在…之下”、“在…下方”、“下方的”、“在…上方”、“上面的”等，以冥數如圖所示的一個元件或特徵與另一元件（多個元件）或特徵（多個特徵）的關係。除了在圖中描述的定向之外，空間相對術語還旨在還該元件在使用或操作中的不同定向。裝置可以以其他方式定向（旋轉90度或以其他定向），並且在此使用的空間相對術語可以同樣的被相對應地解釋。
第1A圖為一根據本揭露的一實施例之積體電路100於製造過程中之截面圖。積體電路100包含有基材102。積體電路100包含有位於基材102上的電源線路104A、104B。積體電路100也包含四條訊號線106A至106D在位於基材102上的電源線路104A、104B之間。
第1B圖為第1A圖根據本揭露的一實施例中積體電路100之俯視圖。在第1B圖中，電源線路104A、104B及訊號線106A至106D沿著基材102的表面基本上彼此平行的延伸，然而在第1B圖的視角中，訊號線106A至106D可能包含曲線、彎曲、斷口以及彼此相互連結。
根據第1A圖及第1B圖，在一實施例中，電源線路104A和104B及訊號線106A至106D展示了一個具有四條訊號線的單位晶胞。當積體電路特徵持續微縮，訊號線106A至106D的間隙和臨界尺寸也隨之縮小。在一實施例中，間隙（即，一條訊號線106的中點至相鄰訊號線106的中點之間的距離）介於20 nm到40 nm之間。在一實施例中，間隙的臨界尺寸（即，最小特徵尺寸，在此例中指相鄰訊號線之間的距離）介於10 nm至20 nm之間。在一實施例中，間隙為36 nm並且其臨界尺寸為18 nm。在不脫離本揭露的範圍之情況下，其餘間隙以及其臨界尺寸數值可被應用。
在一實施例中，電源線路104A和104B以及訊號線106A至106D包含導電材料。導電材料包含一種或多種銅、鋁、矽、金或者其他導電材料。在一實施例中電源線路104A和104B以及訊號線106A至106D為銅。在不脫離本揭露的範圍之情況下，其他材料以及合金可以被使用。上述術語“電源線路”在這裡代指傳輸供應電壓的較寬的金屬軌，並且術語“訊號線”在這裡代指位於電源線路之間較細的金屬線，電源線路以及訊號線皆可以代指金屬線、金屬軌或其他可互換的術語。
在一實施例中，基材102可以包含一個單晶半導體基材。單晶半導體基材可以包含電晶體、二極體以及其他種類的常用於與半導體基材構成連接的電路元素。部分電路元素可以完全被形成在半導體基板之內。其他部分的電路元素可以建構在半導體基材的表面。電源線路104A和104B以及訊號線106A至106D可以提供供應電壓以及在一個半導體基材相連的不同電路元素之間提供往來的傳輸訊號。半導體基材可以包含一種或多種材料如矽、鍺、矽鍺、鎵、砷化鎵或其他種類的半導體材料。上述未提及的許多種類之半導體材料可以被應用。
在一實施例中，基材102可以包含單層或多層的電介質材料。單層或多層的電介質材料可以包含氧化矽、氮化矽、多孔氧化矽或其他積體電路製程中常用的電介質材料。在不脫離本揭露的範圍之情況下，上述未提及的其他多種半導體材料可以被應用。
在一實施例中，基材102可以包含各種半導體材料、電介質材料以及導電材料的層狀結構。根據一實施例，基材102可以代指一組位於電源線路104A、104B以及訊號線106A至106D之下的層狀結構。在不脫離本揭露的範圍之情況下，上述未提及的許多種類之層狀結構材料可以被應用。
第2A圖-第27圖包含積體電路100在製造過程中的各種截面圖及俯視圖。第2A圖-第27圖繪示了第1A圖以及第1B圖中，各種實施例在製造具有電源線路104A、104B以及訊號線106A至106D的積體電路100的製作步驟。
第2A圖為根據一實施例所繪示在製造過程中的積體電路100的截面圖。積體電路100包含基材102、位於基材102之上的第一硬遮罩層103、位於第一硬遮罩層103之上的第二硬遮罩層110以及位於第二硬遮罩層110之上的多個心軸112。
在一實施例中，第一硬遮罩層103為一個金屬硬遮罩層。金屬硬遮罩層可以包含有釕。釕可以具有介於5 nm至200 nm的厚度。在不脫離本揭露的範圍之情況下，其他材料與厚度可以被應用在第一硬遮罩層103上。
在一實施例中，第一硬遮罩層103可以藉由單次或多次薄膜製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在第一硬遮罩層103上。
在一實施例中，第二硬遮罩層110包含一種相對於第一硬遮罩層103可以被選擇性蝕刻的材料。在一實施例中，第二硬遮罩層110包含氮化鈦。第二硬遮罩層110具有介於5 nm至200 nm之間的厚度。在不脫離本揭露的範圍之情況下，其他材料與厚度可以被應用在第二硬遮罩層110上。
在一實施例中，第二硬遮罩層110可以藉由單次或多次薄膜製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在第二硬遮罩層110上。
在一實施例中，心軸112被應用做於形成電源線路104A和104B以及訊號線106A至106D的第一圖案化步驟。心軸通常由沉積一電介質材料層而形成。電介質材料層可以包含二氧化矽或其他電介質材料。作為心軸112的電介質材料層厚度可以介於10 nm至500 nm之間。在不脫離本揭露的範圍之情況下，其他材料及厚度可以被應用作為心軸112的材料。
心軸112的寬度大約與電源線路104A和104B的寬度相同。此外，心軸112之間的距離大約與電源線路104A和104B之間的距離相同。根據較佳的狀況，心軸112的臨界尺寸為訊號線106A至106D的臨界尺寸的兩倍。因此，在形成心軸112時有相對較鬆散的微影製程條件。
在一實施例中，藉由對電介質材料層進行第一微影製程而形成心軸112。特別是，光阻劑被沉積在電介質材料層上。光阻劑接著透過一個遮罩被極紫外光照射。此遮罩定義了心軸的圖案。光阻劑被極紫外光照射後將進行化學變化並且透過標準微影製程被選擇性地移除。在光阻劑被圖案化後電介質層被蝕刻。蝕刻製程最終在第二硬遮罩層110上形成心軸112。蝕刻製程可以包含濕式蝕刻、乾式蝕刻或其他適合用於形成心軸112之電介質層的蝕刻製程。
第2B圖為第2A圖根據本揭露的一實施例中積體電路100之俯視圖。第2B圖的俯視圖繪示形成在第二硬遮罩層110上的心軸112。部分第二硬遮罩層110暴露在心軸112之間。如先前所述，每個心軸112的寬度都大約等於電源線路104A及104B的寬度。介於心軸112之間的間隙寬度大約等於電源線路104A及104B的寬度。
第3A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第3A圖中，第一間隔層113被沉積在心軸112的頂表面、在心軸112的側壁以及在被暴露出的第二硬遮罩層110上。
在一實施例中，第一間隔層113的厚度與介於電源線路104A或104B以及相鄰訊號線106A至106D之間想要形成的間隙相關。第一間隔層113的厚度也與相鄰訊號線106A至106D之間的間隙相關。於是，在一實施例中，第一間隔層113的厚度與單位晶胞的臨界尺寸相關。此臨界尺寸，在一實施例中，大約為電源線路104A和104B的寬度的三分之一。
在一實施例中，第一間隔層113的材料包含相對於心軸112的材料是一種可以被選擇性蝕刻的材料。第一間隔層可以包括一種金屬材料、電介質材料或絕緣材料。在一實施例中，第一間隔層113為氧化鈦。第一間隔層的厚度介於10 nm至20 nm之間。在不脫離本揭露的範圍之情況下，其他材料及厚度可以被應用作為第一間隔層113的材料。
在一實施例中，第一間隔層113可以藉由單次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在第一間隔層113上。
在一實施例中，一個三層遮罩堆疊115被沉積在第一間隔層113上。此遮罩堆疊115包含一個底層116、一個中間層118以及一個頂層120。在一實施例中，底層116為第一光阻層。底層116可以包含一種有機光阻層。或者，底層116可以是電介質材料層例如氮化矽或二氧化矽。底層116可以藉由單次或多次薄膜沉積製程而被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在底層116上。
在一實施例中，中間層118為電介質材料層。在一實施例中，中間層118為氧化鈦。第一間隔層113的厚度介於10 nm至20 nm之間。在不脫離本揭露的範圍之情況下，其他材料及厚度可以被應用於中間層118上。
在一實施例中，中間層118可以藉由單次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在中間層118上。
在一實施例中，頂層120包含一種有機電介質材料。此有機電介質材料的厚度介於10 nm至500 nm之間。在一實施例中，頂層120可以藉由單次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在遮罩堆疊中的頂層120上。
遮罩堆疊115的目的為形成製作訊號線106A及106D斷口的圖案。即使沒有呈現在第3A圖中，溝槽121在遮罩堆疊115中被製造出來。這些溝槽的位置與訊號線106A及106D中的欲形成斷口的位置相關。溝槽121可以透過標準微影製程製作。溝槽可以具有明顯的寬度足夠在最後切斷訊號線，在下文會做更詳細的敘述。頂層120會填補這些溝槽並且將他們放置在第一間隔層113上要切斷訊號線106A及106D的位置。示例的斷口位置可以在第4B圖的俯視圖中被觀察到，其中剩餘的部分有機電介質材料124會在下文中詳細敘述。
第3B圖為第3A圖中積體電路100之俯視圖。一個溝槽121藉由微影製程被形成在頂層120中。舉例來說，頂層120可以藉由暴露在穿過一個用於形成溝槽121的遮罩之輻射照射下被圖案化。中間層118以及底層116可以接著藉由單次或多次蝕刻製程被蝕刻並將第一間隔層113暴露在溝槽之下。舉例來說，第一蝕刻製程可以蝕刻至暴露部分的中間層118。第二蝕刻製程可以蝕刻至暴露部分的底層116。
在一實施例中，在第一間隔層113透過溝槽121被暴露後，頂層120將透過單次或多次蝕刻製程被移除。一有機電介質材料124接著被沉積在第一間隔層113上的溝槽121中。此有機電介質材料124可以藉由單次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在有機電介質材料124上。在不脫離本揭露的範圍之情況下，其他材料可以被應用於有機電介質材料124上。
在有機電介質材料124被沉積後，此有機電介質材料124以及中間層118會透過單次或多次蝕刻製程而被回蝕。單次或多次蝕刻製程可以包含濕式蝕刻、乾式蝕刻、濕式蝕刻及乾式蝕刻的組合或是其他種類的蝕刻製程。底層116接著透過如上所述的單次或多次蝕刻製程或其他的蝕刻製程被完全移除。
第4A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。第4B圖為第4A圖根據本揭露的一實施例中積體電路100之俯視圖。在第4A及4B圖中，頂層120、中間層118以及底層116已經透過如上所述的單次或多次蝕刻製程被移除。如第4B圖所示的，已經被沉積在溝槽121中的有機電介質材料124被保留下來。有機電介質材料124的位置和訊號線106D上欲形成斷口的位置相關。雖然第4A和4B圖中只有一個斷口位置被示出，實際上，在訊號線106D上具有多個斷口，在訊號線106A也是，這些斷口可以藉由形成多個溝槽121並依照第3A及3B圖中所敘述的關係，於溝槽中填入有機電介質材料124（或者，在其他實施例中，填充其他材料）被形成。如第3A-4B圖所描述的關係，標記訊號線106A及106D斷口位置的製程可以被應用在訊號線106B及106C上形成斷口，下文會做更詳細的描述。
第5A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第5A圖中，第一間隔層113被部分地移除。第一間隔層113可以藉由一個計時的、非等向性的蝕刻製程被局部移除。非等向性的蝕刻為選擇性地朝向下方蝕刻。因此，非等向性蝕刻不會顯著地在水平方向蝕刻第一間隔層113。在計時的狀態去蝕刻並移除位於心軸112之上的第一間隔層113以及心軸112之間較薄的第一間隔層113區域的垂直厚度，但是沒有太顯著蝕刻其餘部分。結果，第一間隔層113被保留在心軸112的側壁上，但是位於心軸112以及開口122之頂面部份的第一間隔層113被移除，留下部分的第二硬遮罩層110暴露在外。第一間隔物114與剩餘部分的第一間隔層113相關。依時間非等向性蝕刻製程選擇性蝕刻相對於有機電介質材料124（或其他材料）的第一間隔物114材料，並應用於訊號線106A及106D斷口的圖案化。
第5B圖為第5A圖根據本揭露的一實施例中積體電路100之俯視圖。心軸112的頂部被暴露。包覆心軸112的第一間隔物114的頂部被暴露。第二硬遮罩層110的頂面在開口122中被暴露。標記了位於訊號線106D上斷口位置的有機電介質材料124也被暴露。
第6A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第6A圖中，心軸112藉由一次或多次蝕刻製程而被移除。一次或多次蝕刻製程可以包含單次乾式蝕刻、單次濕式蝕刻、濕式蝕刻及乾式蝕刻的組合或其他蝕刻製程。一次或多次蝕刻製程相對於第一間隔物114的材料選擇性地蝕刻心軸112的材料。因此，在移除心軸112之後，覆蓋住心軸112側壁的第一間隔物114被保留在第二硬遮罩層110上。位於開口122中曾經具有心軸112的位置上，第二硬遮罩層110的頂面被暴露。
第6B圖為第6A圖根據本揭露的一實施例中積體電路100之俯視圖。在第6B圖中，在開口126和122中，第二硬遮罩層110的頂面被暴露。開口（或間隙或溝槽）122定義了用於第一及第二電源線路104A和104B以及訊號線106A和106D的圖案。
第7A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第7A圖中，遮罩堆疊127被形成在第二硬遮罩層110、第一間隔物114以及有機電介質材料124（或其他材料）被暴露的部分。遮罩堆疊127包含一底層130、一中間層132與一頂層134。底層130、中間層132與頂層134的材料以及厚度可以分別對應到遮罩堆疊115的底層116、中間層118與頂層120的相同材料及厚度。又或者，遮罩堆疊127的材料、厚度以及沉積製程可以不同於遮罩堆疊115。
在第7A圖中，遮罩堆疊127的頂層134藉由透過一遮罩輻射照射被圖案化。在一實施例中，頂層134藉由193 nm浸潤式（193i）微影製程被圖案化。或者，在不脫離本揭露的範圍之情況下，頂層134可以藉由其他標準微影技術被圖案化。部分遮罩堆疊127的中間層132被暴露。
第7B圖為第7A圖一根據本揭露的一實施例中積體電路100之俯視圖。第7B圖繪示了遮罩堆疊127中頂層134以及中間層132暴露部分。
第7C圖為第7A圖根據本揭露的一實施例中積體電路之縮小圖。第7C圖繪示多個單位晶胞如何一次性地被圖案化。特別是，第7C圖繪示頂層134如何在多個單位晶胞上被圖案化。頂層134的圖案會作為一個形成訊號線106B和106C圖案的起始點。第7C圖包含一個水平位置指標，此指標顯示電源線路104A和104B以及訊號線106A-106D在兩個單位晶胞上的會形成的水平位置，然而實際上在基材102上電源線路104A及104B會形成在較低的垂直位置上。第7C圖也繪示出各電源線路104A或104B將如何被兩個相鄰的單位晶胞所共用。為了簡化，隨後的圖示會還原成較近距離的視角如第1A-7B圖。
第8A圖為根據實施例所繪示的在製造過程中的積體電路100的截面圖。在第8A圖中，底層130與中間層132藉由一次或多次蝕刻製程被蝕刻。一次或多次蝕刻製程為非等向性蝕刻製程並選擇性地朝向下方蝕刻。頂層134被用作於蝕刻底層130以及中間層132的遮罩。一次或多次蝕刻製程相對於第一間隔物114材料以及第二硬遮罩層110材料選擇性地蝕刻底層130材料以及中間層132材料。此蝕刻製程終止於部分第一間隔物114以及部分第二硬遮罩層110被暴露。
第8B圖為第8A圖根據本揭露的一實施例中積體電路100之俯視圖。在第8B圖中繪示了暴露的部分頂層134、第一間隔物114以及第二硬遮罩層110。
第9A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第9A圖中，一次或多次的蝕刻製程已經被執行並且移除頂層134以及中間層132。蝕刻製程可以包含一次或多次乾式蝕刻、一次或多次濕式蝕刻、濕式蝕刻和乾式蝕刻的組合或其他蝕刻製程。
在移除頂層134以及中間層132後，底層130藉由一次或多次蝕刻製程被回蝕。蝕刻製程將底層130蝕刻至與第一間隔物114相同高度。蝕刻製程可以包含一次或多次濕式蝕刻、一次或多次乾式蝕刻、濕式蝕刻和乾式蝕刻的組合或其他蝕刻製程。在一實施例中，蝕刻製程包含透過一次計時蝕刻去移除一段被選擇的底層130厚度，此製程是建立在已知此選定蝕刻製程在定量時間內的蝕刻速率的基礎上。在不脫離本揭露的範圍之情況下，其他蝕刻製程可以被應用於此。
第9B圖為第9A圖一根據本揭露的一實施例中積體電路100之俯視圖。在第9B圖中繪示了暴露的部分第一間隔物114、底層130、第二硬遮罩層110以及有機電介質材料124（或其他材料）。
第2A圖-第9B圖中描述的過程是關於形成電源線路104A和104B以及訊號線106A和106D的圖案。特別是，如下文所詳細敘述，電源線路104A和104B以及訊號線106A和106D將會根據第9A和9B圖中所示，被形成在基材102上被部分保留的底層130的位置。另外，第2A-9B圖中描述的過程為最後圖案化訊號線106B和106C提供了一個基礎。根據第9A和9B圖中所示，訊號線106B和106C會被置於基材102上的第二硬遮罩層110所暴露部分的位置上。
第10A圖-第15B圖中繪示根據本揭露的一實施例中完整形成電源線路104A和104B以及訊號線106A至106D的第一製程。第16A圖-第21圖中繪示根據本揭露的一實施例中完整形成電源線路104A和104B以及訊號線106A-106D的第二製程。第22圖-第27圖中繪示根據本揭露的一實施例中完整形成電源線路104A和104B以及訊號線106A-106D的第三製程。
第10A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第10A圖中一自組合（DSA）聚合物被沉積在積體電路100的暴露部分。特別是，DSA聚合物覆蓋了暴露出的部分底層130、第一間隔物114以及第二硬遮罩層110。DSA聚合物可以在液態藉由一個旋轉過程被沉積。在不脫離本揭露的範圍之情況下，其他沉積製程可以被應用於DSA聚合物上。
在一實施例中，DSA聚合物自組合成兩種不同的聚合物材料。兩種不同的聚合物材料會基於不同位置上暴露出的材料而自組合在積體電路100上對應的位置。在一實施例中，DSA材料以第10A圖所繪示的方式自組合成第一聚合物材料140以及第二聚合物材料142。在一實施例中，第一聚合物材料140為聚甲基丙烯酸甲酯（PMMA）以及第二聚合物材料142為聚苯乙烯。在不脫離本揭露的範圍之情況下，其他材料可以被應用作為定向自組合材料。
在一實施例中，自組合值得注意的特徵為第一聚合物材料140會在第一間隔物114所暴露出的側壁上以及在第二硬遮罩層110所暴露出的部分自組合。第二聚合物材料會在第二硬遮罩層110所暴露的部分且不鄰近第一間隔物層113所暴露出的側壁的位置自組合。下文將會詳細敘述，自組合特徵對於形成訊號線106B和106C的圖案有所幫助。
第10B圖為第10A圖一根據本揭露的一實施例中積體電路100之俯視圖。第10B圖繪示了自組合後的第一聚合物材料140和第二聚合物材料142的位置。事實上，能自組合的第一以及第二聚合物材料可能比第10A圖和第10B圖上繪示於底層130暴露部分頂面以及第一間隔物114頂面還要少量。然而，如前述所示，其中一個希望自組合具備的特徵為第一聚合物材料140能夠形成在第一間隔物114所暴露的側壁上並且在於第一間隔物114所暴露的側壁上形成的部分第一聚合物材料140之間的間隙中形成第二聚合物材料142。另一個希望DSA材料的第一和第二聚合物材料具備的特徵為第一及第二聚合物材料可以相對於彼此被選擇性地蝕刻。
第11A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第11A圖中，蝕刻製程被執行而移除第二聚合物材料142。蝕刻製程可以包含一次或多次乾式蝕刻、一次或多次濕式蝕刻或是其他蝕刻製程。在第二聚合物材料被移除後，第一聚合物材料被回蝕至與第一間隔物114和底層130大約同等高度。蝕刻製程可以包括一次或多次計時蝕刻、一次乾式蝕刻、一次濕式蝕刻、一次平坦化過程或其他種類的蝕刻製程。蝕刻製程最終以間隙144被定位在第一聚合物材料140的剩餘部分之間為結束。第二硬遮罩層110在間隙中被暴露。
第11B圖為第11A圖一根據本揭露的一實施例中積體電路100之俯視圖。第11B圖的俯視角度繪示了第一間隔物114、底層130、第一聚合物材料140以及第二硬遮罩層110的頂面。
第12圖為一根據本揭露的一實施例所繪示的在製造過程中的積體電路100之俯視圖。在第12圖中，一個第二間隔層被沉積在積體電路100所暴露的表面上，並且更特指在介於剩餘第一聚合物材料140之間的間隙144中。在沉積第二聚合物層之後，第二間隔物層藉著一個蝕刻製程自第一聚合物材料140、第一間隔物114以及底層130的頂面被去除。結果為第二間隔物146被保留。
在一實施例中，第二間隔物146為一種可相對於第一聚合物材料140被選擇性蝕刻的材料。第二間隔物146可以包含一種金屬材料、電介質材料或絕緣材料。在一實施例中，第二間隔物146為氧化鈦。在一實施例中，第二間隔物146為與第一間隔物114相同的材料。在不脫離本揭露的範圍之情況下，其他材料可以被應用於第二間隔物146。
在一實施例中，第二間隔物層可以藉由單次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含單次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在第二間隔層上。
在一實施例中，在第二間隔物146形成後，第一聚合物材料140藉由蝕刻製程被移除。蝕刻製程相對於第一間隔物114、第二間隔物146、底層130以及第二硬遮罩層110選擇性地蝕刻第一聚合物材料140。
即使沒有顯示在第10A-15B圖中，在移除第一聚合物材料140後，但在最終移除底層130之前，一圖案化訊號線106B和106C之斷口的製程可以被執行。此製程可以與之前應用在訊號線106D上的斷口製程相同，即是，針對第3A圖-第4B圖所繪示及描述的剩餘有機電介質材料124（或其他材料）。特別指的是一個和遮罩堆疊115具有相同材料及性質的遮罩堆疊可以在暴露的部分積體電路100上被形成。類似於溝槽121之溝槽可以被形成在根據訊號線106B和106C所需要的斷口位置上。有機電介質層或其他材料可以被沉積在溝槽中並且被回蝕，如第3A圖-第4B圖中所描述的，留下選定給訊號線斷口的有機電介質材料124沉積物。
第13圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第13圖中，第一聚合物材料140以及底層130皆透過一次或多次蝕刻製程被移除，並且在介於第二間隔物146及第一間隔物114之間留下開口（或間隙或溝槽）147。第一間隔物114及第二間隔物146被留在第二硬遮罩層110上。部分第二硬遮罩層110沿著由第一間隔物114及第二間隔物146所形成的圖案被暴露而出。介於第二間隔物146以及鄰近第一間隔物114之間的開口147定義用於訊號線106B和106C的圖案。剩餘的第一間隔物114和第二間隔物146的寬度是依據單位晶胞的臨界尺寸的，換句話說，相鄰電源線路與訊號線之間的距離。這些臨界尺寸能更有利地藉由相較於臨界尺寸具有更高解析度的微影製程形成。
第14圖為一根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第14圖中，一次或多次微影製程在被暴露的部分第二硬遮罩層110上被執行。一次或多次蝕刻製程相對於第一間隔物114和第二間隔物146選擇性地蝕刻第二硬遮罩層110。
第15A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第15A圖中，藉由一次或多次蝕刻製程暴露的部分第一硬遮罩層103相對於第二硬遮罩層110被選擇性地蝕刻。接著藉由一次或多次蝕刻製程，第一間隔物114、第二間隔物146以及第二硬遮罩層110被移除。
在一實施例中，電源線路104A和104B以及訊號線106A-106D藉由沉積一種導體材料在積體電路100上被形成。電源線路104A、104B、訊號線106A-106D的材料可以藉由一次或多次薄膜沉積製程被沉積。薄膜沉積製程可以包含一次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在電源線路104A、104B以及訊號線106A-106D的材料上。在沉積電源線路104A、104B以及訊號線106A至106D材料後，蝕刻以及平坦化製程被執行而產生如第15A圖所繪示的電源線路104A、104B以及訊號線106A-106D。
第15B圖為第15A圖根據本揭露的一實施例中積體電路100之俯視圖。第15B圖的俯視角度繪示了電源線路104A和104B以及訊號線106A-106D如何延伸跨越積體電路100。第15B圖也繪示了訊號線106B-106D上的斷口。
在一實施例中，電源線路104A和104B以及訊號線106A-106D，如第1A圖和第1B圖所示，可以藉由移除剩餘的部分第一硬遮罩層103而獲得。剩餘的部分第一硬遮罩層103可以藉由一次或多次蝕刻製程，包含一次或多次濕式蝕刻、一次或多次乾式蝕刻或其他形式的蝕刻製程而被移除。
第16A圖-第21圖繪示了能獲得如第1A圖和第1B圖所示的電源線路104A和104B以及訊號線106A-106D的第二製程，由如第9A圖和第9B圖所繪示的一實施例的結構開始。
第16A圖為根據一實施例所繪示的在製造過程中的積體電路100的截面圖。在第16A圖中的實施例對第2A-9B的製程進行了一個調整。特別是，在形成心軸112之前，電介質材料層150先被沉積。電介質材料層150可以包含一種或多種氧化矽、氮化矽或其他種類的電介質層。電介質材料層150的厚度可以介於10 nm至500 nm之間。電介質材料層可以如前所述的藉由一次或多次薄膜沉積製程被沉積。在不脫離本揭露的範圍之情況下，電介質材料層150可以包含與前所述不同的材料、厚度以及沉積製程。第16A圖假設第一間隔物114和底層130以第9B圖中所繪示的關係被形成。
在一實施例中，摻雜物種152在積體電路100中藉由一次或多次摻雜物佈植製程被佈植。例如，摻雜物種152可以透過離子佈植製程，即在兩個不同角度下用離子轟擊積體電路100，而被佈植。被選擇的離子佈植角度能使電介質材料層150所暴露的中心區域自兩個角度接收到摻雜物離子，且其他電介質材料層150所暴露的部分只能接收到單一個方向的摻雜物離子。最終使得一個高度摻雜區域154在電介質材料層150中形成。高度摻雜區域154相較於電介質材料層150所暴露的鄰近高度摻雜區域154的部分被高度摻雜。
在一實施例中，摻雜物種包含硼。或者，在不脫離本揭露的範圍之情況下，摻雜物種可以包含除了硼以外的摻雜物。在一實施例中，摻雜物濃度在高度摻雜區域154為介於10^7 cm^-3以及10^10 cm^-3。在不脫離本揭露的範圍之情況下，其他摻雜物濃度可以被應用。
第16B圖為第16A圖一根據本揭露的一實施例中積體電路100之俯視圖。第16B圖的俯視角度繪示了高度摻雜區域154與第一間隔物114沿相同方向延伸。
第17圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第17圖中，底層130透過一次或多次蝕刻製程被移除。一次或多次蝕刻製程相對於電介質材料層150和第一間隔物114選擇性地蝕刻底層130。一次或多次蝕刻製程可以包含一次或多次乾式蝕刻、濕式蝕刻、乾式或濕式蝕刻的組合或其他蝕刻製程。
第18圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第18圖中，電介質材料層150藉由蝕刻製程被蝕刻。蝕刻製程中，相對於高度摻雜區域154選擇性地蝕刻電介質材料層150中未被摻雜或輕微摻雜的部分。一次或多次蝕刻製程為非等向性蝕刻並且選擇性地朝向下方蝕刻。
高度摻雜區域154定義用於訊號線106B和106C的圖案。特別是，訊號線106B和106C依據在基材102上介於剩餘的電介質材料層150以及高度摻雜區域154之間的間隙位置被形成。對電介質材料層150蝕刻並且在介於高度摻雜區域154及與其相鄰的第一間隔物114之間留下開口或間隙155。
第19圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第19圖中，高度摻雜區域154以及第一間隔物114被當作蝕刻第二硬遮罩層110以及第一硬遮罩層103的遮罩。第一及第二硬遮罩層103、110可以被連續蝕刻製程所蝕刻。第一蝕刻製程可以蝕刻第二硬遮罩層110的暴露區域。第二蝕刻製程可以蝕刻第一硬遮罩層103的暴露區域。
在一實施例中，在蝕刻第二硬遮罩層110之後，第一間隔物114、電介質材料層150以及高度摻雜區域154可以透過一次或多次蝕刻製程被移除。暴露的部分第一硬遮罩層103可以接著藉由使用第二硬遮罩層110作為遮罩而被蝕刻。
第20圖為一根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第20圖中，第二硬遮罩層110已經被移除。
第21圖為一根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。導體材料被沉積、蝕刻並且平坦化進而如第16A圖和第16B圖中所示，在介於剩餘的部分第一硬遮罩層103之間形成電源線路104A和104B以及訊號線106A-106D。至此，第一硬遮罩層103可以被移除，並製作出如第1A圖和第1B圖中所示具有電源線路104A和104B以及訊號線106A-106D的單位晶胞結構。
雖然沒有在第16A圖-第21圖中示出，在形成高度摻雜區域154之後並在蝕刻電介質材料層150之前，一個圖案化訊號線106B和106C斷口的製程可以被執行。此製程可以與之前應用在訊號線106D上的斷口製程相同，即是，針對第3A圖-第4B圖所繪示及描述的剩餘有機電介質材料124（或其他材料）。特別指的是一個和遮罩堆疊115具有相同材料及性質的遮罩堆疊可以在暴露的部分積體電路100上被形成。類似於溝槽121之溝槽可以依據訊號線106B和106C所需要的斷口位置上被形成。一有機電介質層或其他材料可以被沉積在溝槽中並且被回蝕，如第3A圖-第4B圖中描述的留下選定給訊號線斷口的有機電介質材料124沉積物。
第22圖-第27圖為根據本揭露的一實施例繪示了能獲得電源線路104A和104B以及訊號線106A-106D的第三製程。
第22圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。由如第9A圖和第9B圖所繪示的一實施例結構開始，第三間隔層159被沉積在暴露的積體電路100表面。第三間隔層159的厚度基本上等於第一間隔物114原本沉積的厚度。第三間隔層159可以藉由一次或多次薄膜沉積製程沉積。薄膜沉積製程可以包括一次或多次化學氣相沉積、電漿化學氣相沉積、物理氣相沉積、電漿物理氣相沉積、濺射、原子層沉積或者其他種類的薄膜沉積製程。在不脫離本揭露的範圍之情況下，其他未被敘述的薄膜沉積製程可以被應用在第三間隔層159上。
第三間隔層159可以包含一種金屬、一種電介質材料或是其他種類的材料。第三間隔層159包括一種材料能相對於第一間隔物114被選擇性蝕刻。在一實施例中，第三間隔層159包含釕。在不脫離本揭露的範圍之情況下，其他材料、厚度以及沉積製程可以被應用在形成第三間隔層159上。
第23圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第23圖中，第三間隔層159被計時蝕刻而使第三間隔層159的一個可被選擇的厚度被蝕刻掉。特別是，第三間隔層159藉由蝕刻去移除位於底層130、第一間隔物114和第二硬遮罩層110頂部的第三間隔層159。因為增加了第三間隔層159的厚度，在第一間隔物114側壁留有剩餘的第三間隔物160。因為增加了第三間隔層的厚度，因此計時蝕刻沒有完全蝕刻掉第三間隔層。
第24圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。第四間隔層被沉積並回蝕使得第四間隔物162被置於位於第二硬遮罩層110上的剩餘的部分第三間隔物160之間。第四間隔層所使用的材料可以與第一間隔物114相同。第三間隔物160是能相對於第四間隔物162被選擇性地蝕刻的。
第25圖為一根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。在第25圖中，底層130以及第三間隔物160透過一次或多次蝕刻製程被移除。第四間隔物162以及第一間隔物114被保留，根據他們定義出開口122和第二開口163並用於第一和第二電源線路104A和104B以及訊號線106A-106D的圖案。
第26圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。第二硬遮罩層110透過以第一間隔物114和第四間隔物162做為遮罩並進行一次或多次蝕刻製程而被移除。第一硬遮罩層103透過以第一間隔物114和第四間隔物162做為遮罩並進行一次或多次蝕刻製程而被移除。或者，在蝕刻第二硬遮罩層110之後，第一間隔物114和第四間隔物162可以在蝕刻第一硬遮罩層103之前被移除。
第27圖為根據本揭露的一實施例所繪示的在製造過程中的積體電路100之截面圖。導電材料被沉積、蝕刻和平坦化並在如第16A和16B圖中所述之關係於介在剩餘的部分第一硬遮罩層103之間形成電源線路104A和104B以及訊號線106A-106D。由此，第一硬遮罩層103可以被移除，並製作出如第1A和1B圖中所示的具有電源線路104A和104B以及訊號線106A-106D的單位晶胞結構。
雖然沒有在第22圖-第27圖中示出，在移除第三間隔層且在底層130之前，一個圖案化訊號線106B和106C斷口的製程可以被執行。此製程可以與之前應用在訊號線106D上的斷口製程相同，即是，針對第3A-4B圖所繪示及描述的剩餘有機電介質材料124（或其他材料）。特別是，一個和遮罩堆疊115具有相同材料及性質的遮罩堆疊可以在暴露的部分積體電路100上被形成。類似於溝槽121之溝槽可以依據訊號線106B和106C所需要的斷口位置被形成。有機電介質層或其他材料可以被沉積在溝槽中並且被回蝕，如第3A圖-第4B圖中描述的留下選定給訊號線斷口的有機電介質材料124沉積物。
第28圖是根據本揭露的一實施例的用於形成積體電路的方法2800的流程圖。在步驟2802中，方法2800包含透過第一微影製程在位於基材的硬遮罩上形成多個第一間隔物，第一間隔物定義的第一開口定義出一個用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的第一及第二訊號線的圖案。一實施例中，第一間隔物為第5A圖中的第一間隔物114。一實施例中，硬遮罩為第2A圖中的第一及第二硬遮罩層103、110。一實施例中，一基材為第1A圖中的基材102。一實施例中，第一開口為第6A圖中的開口122。一實施例中，第一及第二電源線路為第1A圖中的電源線路104A和104B。一實施例中，第一及第二訊號線為第1A圖中的訊號線106A和106D。在步驟2804中，方法2800包含在硬遮罩上形成一個第二間隔物並在介於第二間隔物與兩個第一間隔物之間定義出第二開口，其中第二開口定義一個用於單位晶胞中介於第一及第二電源線路之間的第三及第四訊號線的圖案。一實施例中，第二間隔物為第12圖中的第二間隔物146。一實施例中，第二開口為第13圖中的開口147。一實施例中，第三及第四訊號線為第1A圖中的訊號線106B和106C。在步驟2806中，形成第二間隔物包含在介於兩個第一間隔物之間沉積一種自組合材料，其中自組合材料將自組合成一種第一材料和一種第二材料。一實施例中，第一材料為第10A圖中的第一聚合物材料140。一實施例中，第二材料為第10A圖中的第二聚合物材料142。在步驟2810中，形成第二間隔物包含相對於第一材料選擇性地移除第二材料。在步驟2810中，形成第二間隔物可以包含在移除第二材料所留下的間隙之間形成第二間隔物。
第29圖是根據本揭露的一實施例的用於形成積體電路的方法2900的流程圖。在步驟2902中，方法2900包含在基材上形成硬遮罩。一實施例中，硬遮罩為第2A圖中的第一及第二硬遮罩層103和110。一實施例中，基材為第1A圖中的基材102。在步驟2904中，方法2900包含在硬遮罩上形成電介質材料層。一實施例中，電介質材料層為第16A圖中的電介質材料層150。在步驟2906中，方法2900包含透過第一微影製程在電介質材料層上形成多個第一間隔物並且這些第一間隔物透過定義用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的單位晶胞訊號線的第一間隙相互被分開。一實施例中，第一間隔物為第5A圖中的第一間隔物114。一實施例中，第一開口為第6A圖中的開口122。一實施例中，第一及第二電源線路為第1A圖中的第一及第二電源線路104A和104B。一實施例中，第一及第二訊號線為第1A圖中的訊號線106A和106D。在步驟2908中，方法2900包含在電介質材料層上介於兩個第一間隔物之間形成一個高度摻雜區域，其中在介於高度摻雜區域和兩個第一間隔物之間為第二間隙，第二間隙定義用於介於第一及第二訊號線之間的單位晶胞第三和第四訊號線的圖案。一實施例中，高度摻雜區域為第16A圖中的高度摻雜區域154。一實施例中，第二間隙為第18圖中的間隙155。
第30圖是根據本揭露的一實施例的用於形成積體電路的方法3000的流程圖。在步驟3002中，方法3000包含在位於基材上的硬遮罩上形成多個第一間隔物，第一間隔物定義的第一開口定義了用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的單位晶胞第一及第二訊號線的圖案。一實施例中，第一間隔物為第5A圖中的第一間隔物114。一實施例中，硬遮罩為第2A圖中的第一及第二硬遮罩層103和110。一實施例中，基材為第1A圖中的基材102。一實施例中，第一開口為第6A圖中的開口122。一實施例中，第一及第二電源線路為第1A圖中的第一及第二電源線路104A和104B。一實施例中，第一及第二訊號線為第1A圖中的訊號線106A和106D。在步驟3004中，方法3000包含在兩個第一間隔物之間形成兩個第二間隔物，其中相對於第一間隔物第二間隔物能被選擇性地蝕刻。一實施例中，第二間隔物為第23圖中的間隔物160。在步驟3006中，方法3000包含在硬遮罩上介於第二間隔物之間的間隙形成一個第三間隔物。一實施例中，第三間隔物為第24圖中的第四間隔物162。在步驟3008中，方法3000包含在介於第三間隔物以及兩個第一間隔物之間的位置，藉由移除第二間隔物定義第二開口，其中第二開口定義用於介在第一及第二電源線路之間的單位晶胞第三及第四訊號線的圖案。一實施例中，第二開口為第25圖中的第二開口163。一實施例中，第三及第四訊號線為第1A圖中的訊號線106B和106C。
一實施例為製作一個積體電路的方法，包含透過第一微影製程在位於基板上的第一硬遮罩上形成多個第一間隔物。第一間隔物定義出第一開口，第一開口定義於用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的單位晶胞第一及第二訊號線的圖案。此方法包含在硬遮罩上形成一個第二間隔物並在介於第二間隔物及兩個第一間隔物之間的位置定義第二開口。第二開口定義用於位於第一及第二電源線路之間的單位晶胞第三及第四訊號線的圖案，其中形成第二間隔物包含形成一個第二間隔物包含在介於兩個第一間隔物之間沉積一種自組合材料，其中第一間隔物材料會自組合成第一材料和第二材料，相對於第一材料選擇性地移除第二材料，並且在藉由移除第二材料所留下的間隙中形成第二間隔物。在一些實施例中，方法更進一步包含移除第一材料，在第一間隔物及第二間隔物的存在下藉由蝕刻硬遮罩而圖案化硬遮罩，以及藉由沉積金屬在基材由硬遮罩所暴露之區域上而形成第一及第二電源線路及第一、第二、第三和第四訊號線。在一些實施例中，訊號線之間距小於20 nm。在一些實施例中，第一及第二電源線路各具有一個寬度，此寬度為單位晶胞的個別訊號線寬度的至少2倍。在一些實施例中，方法進一步包含基於一第二微影製程在第一開口中的選定位置藉由沉積有機介電材料於硬遮罩上而定義用於第一及第二訊號線中的一或多個斷口的圖案。在一些實施例中，方法進一步包含基於第二微影製程在第二開口中的選定位置藉由沉積有機介電材料於硬遮罩上而定義用於第三及第四訊號線中的一或多個斷口的圖案。在一些實施例中，第一及第二材料包含聚苯乙烯及聚甲基丙烯酸甲酯。在一些實施例中，第一微影製程為一種極紫外光微影製程。
一實施例為製作一個積體電路的方法，包含形成一個硬遮罩在基板上，形成一電介質材料層在硬遮罩上，以及透過第一微影製程形成多個第一間隔物在電介質材料層上，並且第一間隔物藉由第一間隙相互分離，第一間隙定義用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的單位晶胞第一及第二訊號線的圖案。此方法包含在電介質材料上介於兩個第一間隔物之間形成一個高度摻雜區域。在介於高度摻雜區域以及兩個第二間隔物之間有第二間隙，第二間隙定義用於介於第一及第二電源線路的單位晶胞第三及第四訊號線的圖案。在一些實施例中，方法進一步包含以不蝕刻高度摻雜區之蝕刻劑蝕刻介電材料層由第一間隔物所暴露的部位。在一些實施例中，方法進一步包含在第一間隔物該高度摻雜區的存在下藉由蝕刻硬遮罩而圖案化硬遮罩，以及藉由沉積金屬於基材由硬遮罩所暴露之區域而形成第一及第二電源線路及第一、第二、第三及第四訊號線。在一些實施例中，介電材料層包含二氧化矽。在一些實施例中，高度摻雜區之摻雜濃度高於1E7 cm^-3。在一些實施例中，形成高度摻雜區包含執行離子佈植製程於選定的角度以在介電材料層於第一間隔物之兩者之間的中心區域相對於介電材料層於第一間隔物之兩者之間的外圍區域有更大量之摻雜。在一些實施例中，摻雜物包含硼。
一實施例為製作一個積體電路的方法，包含在位於基材上的硬遮罩上形成多個第一間隔物。第一間隔物定義第一開口，第一開口定義用於單位晶胞第一及第二電源線路以及介於第一及第二電源線路之間的單位晶胞第一及第二訊號線的圖案。方法包含在介於兩個第一間隔物形成兩個第二間隔物，其中第二間隔物相對於第一間隔物是能被選擇性地蝕刻的，在硬遮罩上位於兩個第二間隔物之間的間隙形成第三間隔物，以及在介於第三間隔物以及兩個第一間隔物之間透過移除第二間隔物去定義第二開口。第二開口定義用於介於第一及第二電源線路的單位晶胞第三及第四訊號線的圖案。在一些實施例中，方法進一步包含在第一間隔物及第三間隔物的存在下藉由蝕刻硬遮罩而圖案化硬遮罩，以及藉由沉積金屬於基材由硬遮罩所暴露之區域形成第一及第二電源線路與第一、第二、第三及第四訊號線。在一些實施例中，第一間隔物及該第三間隔物為相同材料。在一些實施例中，第一間隔物包含二氧化鈦。在一些實施例中，方法包含形成第一間隔物包含沉積介電材料層在該硬遮罩上，藉由微影製程圖案化介電材料層而自介電材料層定義複數個心軸，沉積第一間隔層於心軸上及硬遮罩在心軸間的暴露區域，以及藉由從心軸頂部移除第一間隔層而自第一間隔層定義第一間隔物。
前述內容概述了幾個實施例的特徵，使得本領域技術人員能夠更好理解本揭露之內容。本領域技術人員應當理解，他們可以輕易地將本揭露之內容用於設計或修改其他過程和結構基礎，以實現與本揭露相同的目的和優點。本領域技術人員也應該理解，這樣等效的構造不脫離本揭露的精神以及範圍，並且在不脫離本揭露之精神及範圍的情況下，他們可以進行各種改變、替換和變更。
100:積體電路 102:基材 103:第一硬遮罩層 104A,104B:電源線路 106A,106B,106C,106D:訊號線 110:第二硬遮罩層 112:心軸 113:第一間隔層 114:第一間隔物 115,127:遮罩堆疊 116,130:底層 118,132:中間層 120,134:頂層 121:溝槽 122,126,147:開口 124:有機電介質材料 140:第一聚合物材料 142:第二聚合物材料 144,155:間隙 146:第二間隔物 150:電介質材料層 152:摻雜物種 154:高度摻雜區域 159:第三間隔層 160:第三間隔物 162:第四間隔物 163:第二開口 2800,2900,3000:方法 2802,2804,2806,2808,2810,2902,2904,2906,2908,3002,3004,3006,3008:步驟
當結合附圖閱讀時，根據以下詳細描述可以最好地理解本揭露。注意，根據行業中的標準實施方法，各種特徵未按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意增加或減小。 第1A圖為根據本揭露繪示的一些實施例之積體電路截面圖。 第1B圖為根據本揭露繪示的一些實施例之第1A圖之積體電路俯視圖。 第2A圖-第27圖為根據本揭露繪示的一些實施例的各種製造階段之積體電路的各種不同方向截面之截面圖及俯視圖。 第28圖-第30圖為根據本揭露繪示一些實施例的形成一個積體電路的流程圖。
2800:方法
2802,2804,2806,2808,2810:步驟

Claims (1)

  1. 一種製造積體電路的方法，包含： 以一第一微影製程形成複數個第一間隔物於位在一基材上的一硬遮罩上，該些第一間隔物定義第一開口，該些第一開口對應於用於一單位晶胞之第一及第二電源線路與該單位晶胞位於該第一及第二電源線路之間之第一及第二訊號線的一圖案； 形成一第二間隔物於該硬遮罩上以於該第二間隔物與該些第一間隔物中之兩者之間定義第二開口，其中該些第二開口對應於用於該單位晶胞位於該第一及第二電源線路之間之第三及第四訊號線的一圖案，其中形成該第二間隔物包含： 沉積一自組裝材料於該些第一間隔物中之該兩者之間，其中該自組裝材料自組裝成一第一材料以及一第二材料； 相對於該第一材料選擇性地移除該第二材料；以及 形成該第二間隔物於移除該第二材料所遺留下的一間隙中。
TW109129203A 2019-08-30 2020-08-26 積體電路的製作方法 TW202109624A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962894571P 2019-08-30 2019-08-30
US62/894,571 2019-08-30
US16/894,545 2020-06-05
US16/894,545 US11201064B2 (en) 2019-08-30 2020-06-05 Signal line patterning for standard cells

Publications (1)

Publication Number Publication Date
TW202109624A true TW202109624A (zh) 2021-03-01

Family

ID=74681753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129203A TW202109624A (zh) 2019-08-30 2020-08-26 積體電路的製作方法

Country Status (3)

Country Link
US (1) US11201064B2 (zh)
CN (1) CN112447528A (zh)
TW (1) TW202109624A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123776B2 (en) * 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US10073342B2 (en) * 2016-03-04 2018-09-11 Micron Technology, Inc. Method of forming patterns
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers

Also Published As

Publication number Publication date
US20210066091A1 (en) 2021-03-04
US11201064B2 (en) 2021-12-14
CN112447528A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
TWI356446B (en) Methods to reduce the critical dimension of semico
TWI299526B (en) Methods for forming arrays of small, closely spaced features
TWI463565B (zh) 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構
US8034544B2 (en) Method for forming fine contact hole pattern of semiconductor device
US20040087162A1 (en) Metal sacrificial layer
US20040077107A1 (en) Method of making nanoscopic tunnel
KR20060110096A (ko) 미세콘택을 포함하는 반도체소자 및 그 제조방법
JPH11330245A (ja) 半導体装置のコンタクト形成方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
JP2008300833A (ja) 基板上または基板内に構造物を形成する方法、サブリソグラフィック構造物を生成するためのイメージング層、サブリソグラフィックパターンを反転させる方法、構造物を製造することによって得られるデバイス
TWI336101B (en) Semiconductor device with a bulb-type recess gate and method for manufacturing the same
JP5879656B2 (ja) ビア孔により接続された導体のネットワークを生成するリソグラフィ方法
US20070049052A1 (en) Method for processing a layered stack in the production of a semiconductor device
US20090227110A1 (en) Method of Forming Mask Pattern
TWI353040B (en) Semiconductor device and method for manufacturing
JP2010040984A (ja) 半導体装置の製造方法
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US20050280035A1 (en) Semiconductor device and method for fabricating the same
TW202109624A (zh) 積體電路的製作方法
TWI491026B (zh) 高深寬比電路圖形暨其製作方法
KR20060134596A (ko) 반도체 소자의 제조방법
JP4031852B2 (ja) 半導体集積回路の製造方法
KR20140028722A (ko) 반도체 장치의 홀 패턴 제조 방법
KR101172358B1 (ko) 실리콘 나노선 제조 방법
TWI229900B (en) Method of fabricating bottom electrode of stacked capacitor