KR20100130890A - 반도체 소자용 트렌치 모스펫 제조방법 - Google Patents
반도체 소자용 트렌치 모스펫 제조방법 Download PDFInfo
- Publication number
- KR20100130890A KR20100130890A KR1020090049633A KR20090049633A KR20100130890A KR 20100130890 A KR20100130890 A KR 20100130890A KR 1020090049633 A KR1020090049633 A KR 1020090049633A KR 20090049633 A KR20090049633 A KR 20090049633A KR 20100130890 A KR20100130890 A KR 20100130890A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide layer
- semiconductor device
- open region
- mask layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 14
- 230000005684 electric field Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000635 electron micrograph Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에 따른 반도체 소자용 트렌치 모스펫 제조방법은 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크 층 상에 트렌치를 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1 개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크층과 산화막층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성함으로써 트렌치의 바닥 모서리부분이 굴곡지게 형성되어 있으므로 이 굴곡부분에서의 강한 전계가 걸리는 것을 방지하여 게이트 옥사이드 층이 파손되는 것을 최소화할 수 있게 되어 반도체 소자의 동작 안정성에 크게 기여하게 되는 효과가 있다.
Description
본 발명은 반도체 소자용 트렌치 모스펫 제조방법에 관한 것으로, 더욱 상세하게는 전계가 강하게 걸리는 트렌치의 모서리 부분을 형성하는 반도체 소자용 트렌치 모스펫 제조방법에 관한 것이다.
반도체 소자에서 트렌치는 실리콘 웨이퍼에 일반적으로 형성된다. 트렌치는 실리콘 웨이퍼의 표면에 포토레지스트와 같은 마스크를 적용하고, 노출된 웨이퍼의 표면을 제거하기 위하여 마스크에 의해 커버링 되지 않는 웨이퍼의 노출 부분을 식각함으로써 형성된다. 이러한 트렌치는 그 길이와 폭이 마스크에서 개방 영역의 크기에 의해 정해지고, 반면에 트렌치의 깊이는 에치 파라미터(etch parameters)에 의해 일반적으로 정해진다.
그리고 이러한 트렌치에는 예를 들어 트렌치 MOSFET 등에서 게이트 옥사이드(gate oxide)층으로 형성된다. 그런데 종래의 트렌치는 바닥의 모서리 부분이 직 각 형태로 형성된다. 이와 같이 직각형태로 트렌치의 모서리 부분이 형성되고, 여기에 게이트 옥사이드 층이 형성되면, 그런데 통상적으로 트렌치 MOSFET에서 이 게이트 옥사이드 층은 400Å ∼ 600Å정도이며 파괴전압은 30V ∼ 48V 정도로 매우 낮아 게이트 옥사이드층에 전계가 집중될 경우 게이트 옥사이드 층이 파괴되는 현상이 발생하는 문제점이 있다.
본 발명의 목적은 반도체 소자를 제조하기 위한 트렌치의 바닥 모서리부분을 원형으로 굴곡지게 형성하여 안정된 게이트 옥사이드층의 형성과 반도체 소자의 성능 발휘가 가능하도록 하는 반도체 소자용 트렌치 모스펫 제조방법을 제공하기 위한 것이다.
본 발명에 따른 반도체 소자용 트렌치 제조방법은 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크층 상에 트렌치를 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1 개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크층과 산화막층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성 한다.
상기 트렌치의 바닥 코너 부분은 굴곡지게 형성될 수 있다.
상기 게이트 옥사이드층은 400Å ∼ 600Å 두께로 형성될 수 있다.
본 발명에 따른 반도체 소자용 트렌치 제조방법은 트렌치의 바닥 모서리부분이 굴곡지게 형성되어 있으므로 이 굴곡부분에서의 강한 전계가 걸리는 것을 방지하여 게이트 옥사이드층이 파손되는 것을 최소화할 수 있게 되어 반도체 소자의 동작 안정성에 크게 기여하게 되는 효과가 있다.
이하에서는 본 실시예에 따른 반도체 소자용 트렌치 형성방법에 대하여 설명한다. 도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f는 본 실시예에 따른 반도체 소자용 트렌치 형성방법을 설명하기 위한 공정도이다.
먼저 도 1a에 도시된 바와 같이 실리콘 웨이퍼 기판(100) 상에 열적 산화 공정을 이용하여 산화층(110)을 형성한다. 그리고 이후 도 1b에 도시된 바와 같이 이 산화층(110) 상에 마스크층(120)을 형성한다.
이 마스크층(120)으로는 포토레지스트를 이용하여 스핀코팅 공정으로 형성하고, 이후 베이크 공정으로 포토레지스트를 경화시킨다. 여기서 포토레지스트 층은 식각 선택성에 의존하여 두께를 결정할 수 있다.
그리고 다음 공정으로 도 1c에 도시된 바와 같이 마스크층(120) 상에 트렌치(130)를 형성하기 위한 제 1개방영역(120a)을 에칭으로 형성한다. 이때의 제 1개방영역(120a)은 하드 마스크를 사용한 노광과 식각으로 형성한다. 그리고 마스크층(120)의 하부에 형성된 산화층(110)에 제 2개방영역(110a)을 형성한다. 이 제 1개방영역(110a)의 길이와 폭은 이후 형성될 트렌치(130)의 길이와 폭에 의하여 결정한다.
이후 산화층(110)에 제 2개방영역(110a)을 형성한다. 제 2개방영역(110a)의 주변에 위치하는 산화층(110)의 끝단부는 제 1개방영역(120a)을 둘러싸는 마스크층(120)의 끝단부에 대하여 언더커팅(undercutting)되도록 형성한다. 따라서 제 2개방 영역(110a)은 제 1개방영역(120a)보다 큰 길이와 폭으로 형성된다.
이 언더커팅은 트렌치(130) 식각 공정 동안 트렌치(130)의 상단 테두리 부분으로 구현한다. 이때의 언더커팅 방법은 예를 들어 등방성 식각이 이루어지는 에천트(etchant)를 이용하여 습식 식각으로 형성할 수 있다. 이를 위한 에천트로는 플루오르화 수소용액(hydrogen fluoride solution)이 이용될 수 있다.
계속해서 산화층(110)과 마스크층(120)을 형성하고, 제 1개방영역(120a)과 제 2개방영역(110a)을 형성한 후 트렌치(130)를 식각으로 형성된다. 이때의 식각은 반응성 이온 식각(RIE: Reactive Ion Etch)으로 기판(100)을 식각할 수 있다.
이와 같이 산화층(110)과 산화층(110) 상부에 마스크층(120)을 형성하고, 산화층(110)에 제 2개방영역(110a)을 마스크층(120)에 형성된 제 1개방영역(120a)보다 크기와 폭을 크게 한 후 식각을 수행하게 되면 트렌치(130)의 바닥 코너부분이 굴곡진 형태로 식각된다.
이후 마스크층(120)과 산화층(110)을 리모트 플라즈마를 이용한 등방성 단일 식각으로 제거할 수 있고, 또는 다른 에칭 공정으로 제거할 수 있다. 이와 같이 마스크층(120)과 산화층(110)을 제거함으로써 트렌치(130)의 형성이 완료된다.
이후 트렌치(130)의 형성이 완료되면 게이트 옥사이드층(140)이 트렌치(130)벽에 형성된다. 게이트 옥사이드층(140)은 산화층(110)과 마스크층(120)을 제거한 후 기판(100)을 세정하고, 이후 건식 열 산화 공정으로 게이트 옥사이드층(140)을 형성한다.
건식 열 산화 공정은 산화로에 기판(100)을 투입한 후 소정 시간동안 열처리를 수행하여 게이트 옥사이드층(140)이 형성되도록 하는 공정이다. 이때의 게이트 옥사이드층(140)은 그 두께가 약 400Å ∼ 600Å 정도가 될 때까지 성장시킬 수 있는데, 게이트 옥사이드층(140)의 두께는 트렌치(130) MOSFET에서의 게이트 전극으로 활용되기 위한 적절한 두께일 수 있다.
이후 반도체 소자 제조를 위한 다음 공정으로 트랜치를 충전하고, 기판(100) 표면을 덮을 수 있도록 예를 들어 폴리실리콘을 증착한다. 그리고 계속해서 반도체 소자 패턴 공정을 수행함으로써 트렌치가 형성된 반도체 소자가 제조된다.
도 2는 본 실시예에 따른 반도체 소자용 트렌치(130)를 형성한 상태를 촬영한 전자현미경 사진이다.
도 2에 나타난 전자현미경 사진에서와 같이 트렌치(130)의 바닥 모서리부분이 굴곡지게 형성되어 있는 것을 나타낸다. 따라서 이 굴곡진 부분은 강한 전계가 코너 부분에 걸리는 것을 방지하여 게이트 옥사이드층(140)이 강한 전계에 의하여 파손되는 것을 최소화할 수 있게 되고, 이에 따라 반도체 소자의 동작 안정성에 기여하게 된다.
이상에서 설명한 본 실시예에 대하여 본 실시예와 동일한 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않는 한도 내에서 본 실시예를 여러 가지로 변형하여 실시할 수 있다.
도 1a, 도 1b, 도 1c, 도 1d, 도 1e, 도 1f는 본 실시예에 따른 반도체 소자용 트렌치 형성방법을 설명하기 위한 공정도이다.
도 2는 본 실시예에 따른 반도체 소자용 트렌치를 형성한 상태를 촬영한 전자현미경 사진이다.
Claims (3)
- 기판 상에 산화층과 마스크층을 차례로 형성하고, 상기 마스크층 상에 트렌치를 형성하기 위한 제 1개방영역을 형성하고, 상기 마스크 층의 하부에 형성된 산화층에 제 2개방영역을 등방성 식각으로 언더커팅하여 상기 제 1개방영역의 길이와 폭보다 크게 형성하고, 상기 제 1개방영역과 제 2개방영역으로 트렌치를 식각으로 형성하고, 상기 마스크층과 산화막층을 제거하고, 상기 트렌치의 벽에 게이트 옥사이드층을 산화공정으로 형성하는 것을 특징으로 하는 반도체 소자용 트렌치 제조방법.
- 제 1항에 있어서, 상기 트렌치의 바닥 코너 부분은 굴곡지게 형성되는 것을 특징으로 하는 반도체 소자용 트렌치 제조방법.
- 제 2항에 있어서, 상기 게이트 옥사이드층은 400Å ∼ 600Å 두께로 형성되는 것을 특징으로 반도체 소자용 트렌치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090049633A KR20100130890A (ko) | 2009-06-04 | 2009-06-04 | 반도체 소자용 트렌치 모스펫 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090049633A KR20100130890A (ko) | 2009-06-04 | 2009-06-04 | 반도체 소자용 트렌치 모스펫 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100130890A true KR20100130890A (ko) | 2010-12-14 |
Family
ID=43507083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090049633A KR20100130890A (ko) | 2009-06-04 | 2009-06-04 | 반도체 소자용 트렌치 모스펫 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100130890A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112002635A (zh) * | 2020-07-30 | 2020-11-27 | 全球能源互联网研究院有限公司 | 一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅 |
-
2009
- 2009-06-04 KR KR1020090049633A patent/KR20100130890A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112002635A (zh) * | 2020-07-30 | 2020-11-27 | 全球能源互联网研究院有限公司 | 一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759214B2 (en) | Semiconductor including STI and method for manufacturing the same | |
| KR100954116B1 (ko) | 반도체 소자의 리세스패턴 형성방법 | |
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| US7910482B2 (en) | Method of forming a finFET and structure | |
| JP2009289987A (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| TW200828433A (en) | Method of manufacturing gate dielectric layer | |
| KR20100130890A (ko) | 반도체 소자용 트렌치 모스펫 제조방법 | |
| CN105097683B (zh) | 一种半导体器件的制造方法 | |
| JP4699691B2 (ja) | 半導体素子のトレンチ形成方法 | |
| TW200903654A (en) | Method of forming a gate oxide layer | |
| KR100301250B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100948307B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI267914B (en) | Method of manufacturing semiconductor device | |
| JP2009177006A (ja) | 半導体装置の製造方法 | |
| KR20070113861A (ko) | 플래쉬 메모리 소자의 소자분리막 제조 방법 | |
| JP2007110006A (ja) | 半導体装置及びその製造方法 | |
| KR100721583B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100498590B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| KR100480919B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080001530A (ko) | 리세스 채널을 갖는 반도체 소자의 제조방법 | |
| KR100744025B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |