TW201830494A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201830494A
TW201830494A TW106123619A TW106123619A TW201830494A TW 201830494 A TW201830494 A TW 201830494A TW 106123619 A TW106123619 A TW 106123619A TW 106123619 A TW106123619 A TW 106123619A TW 201830494 A TW201830494 A TW 201830494A
Authority
TW
Taiwan
Prior art keywords
fin
spacer
fins
epitaxial
layer
Prior art date
Application number
TW106123619A
Other languages
English (en)
Other versions
TWI722218B (zh
Inventor
黃玉蓮
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830494A publication Critical patent/TW201830494A/zh
Application granted granted Critical
Publication of TWI722218B publication Critical patent/TWI722218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

方法包含形成多個鰭狀物於基板上，以及形成虛置閘極結構於鰭狀物上。間隔物層形成於虛置閘極結構與鰭狀物上。使間隔物層凹陷化，以沿著每一鰭狀物的側壁形成不對稱之凹陷的間隔物，並露出每一鰭狀物的部份。源極/汲極磊晶成長於鰭狀物露出的部份上，且位於第一鰭狀物上的第一源極/汲極磊晶與位於第二鰭狀物上的第二源極/汲極磊晶不對稱。裝置包含第一鰭狀物與第二鰭狀物於基板上，而閘極結構形成於第一鰭狀物與第二鰭狀物上。磊晶形成於第一鰭狀物與第二鰭狀物上，且第一鰭狀物與第二鰭狀物位於閘極結構的相同側上。第一磊晶的高度大於第二磊晶的高度。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置，且特別關於其不對稱的磊晶與其形成方法。
半導體裝置結構如鰭狀場效電晶體裝置的固有結構與尺寸縮小，有利於持續改善積體電路的速度、效能、密度、與單位功能的成本，使其優於前幾代的積體電路。在場效電晶體裝置的設計與其固有特性中，調整場效電晶體之源極與汲極之間且位於閘極下的通道區長度，可改變通道區的電阻並影響場效電晶體裝置的效能。更特別的是，縮短通道區長度可降低場效電晶體之源極至汲極的電阻。假設其他參數維持於相對定值，在施加足夠電壓至金氧半裝置的閘極時，電阻降低可增加源極與汲極之間的電流。
為了進一步增進場效電晶體裝置的效能，可將應力導入場效電晶體裝置的恫抱區以改善載子移動率。一般用以施加壓縮應力至場效電晶體的通道區的方法，包含在源極區與汲極區中成長應力體。此方法通常包含形成閘極堆疊於半導體基板上，形成閘極間隔物於閘極堆疊之側壁上，沿著閘極間隔物形成凹陷於矽基板中，以及磊晶成長應力體於凹陷中。由於應力體與矽的晶格常數不同，應力體將擴張並施加應力至位於源極應力體與汲極應力體之間的通道區。
本發明一實施例提供之半導體裝置的形成方法，包括：形成多個鰭狀物於基板上，每一鰭狀物具有頂部與多個側壁；形成虛置閘極結構於鰭狀物上；形成間隔物層於虛置閘極結構之頂部與側壁上以及鰭狀物之頂部與側壁上；使間隔物層凹陷，以沿著每一鰭狀物之側壁形成不對稱之凹陷的間隔物，並露出虛置閘極結構之相反兩側上之每一鰭狀物的部份；以及磊晶成長源極/汲極磊晶於每一鰭狀物露出的部份上，其中第一鰭狀物上的第一源極/汲極磊晶與第二鰭狀物上的第二源極/汲極磊晶不對稱。
A-A、B-B‧‧‧剖線
d1、d2‧‧‧距離
fp1、fp2‧‧‧鰭狀物間距
h1、h2、h2i、h2o、h3、h4、h5‧‧‧高度
w3、w5‧‧‧寬度
30、100‧‧‧鰭狀場效電晶體
32、101‧‧‧基板
34‧‧‧隔離區
36、111‧‧‧鰭狀物
37‧‧‧閘極結構
38、231‧‧‧閘極介電物
40、232‧‧‧閘極
42、43、44‧‧‧源極/汲極區
103‧‧‧淺溝槽隔離區
103p‧‧‧淺溝槽隔離區的投影
103T‧‧‧頂部
104‧‧‧溝槽
104B‧‧‧投影底部
109‧‧‧半導體帶
111i‧‧‧內側鰭狀物
111o‧‧‧外側鰭狀物
112‧‧‧光阻
119‧‧‧間隔物層
121、121a、121b、121c、121d‧‧‧間隔物
122‧‧‧高分子
123‧‧‧閘極間隔物
125、129‧‧‧磊晶
125c、129c‧‧‧中心
127‧‧‧磊晶結構
130‧‧‧虛置閘極堆疊
131‧‧‧虛置閘極介電層
131p‧‧‧虛置閘極介電層的投影
132‧‧‧虛置閘極
132p‧‧‧虛置閘極的投影
133‧‧‧墊層
135、135'‧‧‧硬遮罩
161‧‧‧層間介電物
163‧‧‧第二層間介電物
165‧‧‧接點開口
166‧‧‧空洞
171‧‧‧矽化物
181‧‧‧金屬接點材料
181'‧‧‧接點
230‧‧‧閘極堆疊
第1圖係本發明一些實施例中，鰭狀場效電晶體的立體圖。
第2A-2B、3A-1~3A-7、3B、4A-8A、4B-8B、4C-8C圖係一些實施例中，鰭狀場效電晶體於製程之多種中間階段的圖式。
第9至11圖係一些實施例中，鰭狀場效電晶體之鰭狀物與磊晶的多種其他配置。
第12A與12B圖係一些實施例中，鰭狀場效電晶體之鰭狀物的多種其他配置。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件 上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
本發明實施例提供鰭狀場效電晶體的源極/汲極區之應力促進體。源極/汲極區的磊晶可不對稱地成長於鰭狀場效電晶體的周邊區，以達整體較大的應力促進體於鰭狀場效電晶體的源極/汲極區。在一些實施例中，可成長鰭狀場效電晶體裝置其相鄰的鰭狀物之源極/汲極磊晶，以保留相鄰鰭狀物之源極/汲極磊晶的晶面之間的空間。在一些實施例中，可成長源極/汲極磊晶使上述晶面相連，以形成電晶體中合併、放大、及連續的源極/汲極區。在一些實施例中，可讓最外側的間隔物凹陷，使一組相鄰鰭狀物其較外側鰭狀物的磊晶增大，進而提供較大表面使源極/汲極磊晶的磊晶成長更多。在一些實施例中，可縮小鰭狀物兩側上的較外側鰭狀物之間隔物，以增大較外側鰭狀物的磊晶。
第1圖係一例中，鰭狀場效電晶體30的立體圖。鰭狀場效電晶體30包含鰭狀物36於基板32上。基板32包含隔離區 34形成其上，且鰭狀物36自相鄰的隔離區34之間向上凸起。在此例中，鰭狀場效電晶體30包含兩個閘極結構37，但鰭狀場效電晶體可包含單一閘極結構或更多閘極結構。同樣地，此例中的鰭狀場效電晶體30含有一鰭狀物36，但鰭狀場效電晶體可含有多個鰭狀物。閘極結構37包含沿著鰭狀物36之側壁與位於鰭狀物36之上表面上的閘極介電物38，以及位於閘極介電物38上的閘極40。源極/汲極區42與43以及源極/汲極區43與44，係閘極37之相反兩側的鰭狀物36之區域。第1圖亦包含兩條剖線以用於後續圖式。剖線A-A沿著鰭狀物36的寬度方向與鰭狀物36相交，並位於源極/汲極區中。剖線B-B沿著鰭狀物36的長度方向平分鰭狀物36。後續圖式將對應上述剖線。
第2A至8B圖係一些實施例中，鰭狀場效電晶體裝置於其製程的多種階段中的圖式。第2A圖係鰭狀場效電晶體100之一組鰭狀物的剖視圖，其橫越鰭狀物的寬度。上述剖視圖對應第1圖之A-A剖線。第2A圖顯示四個鰭狀物111，其包含兩個內側鰭狀物111i與兩個外側鰭狀物111o。然而鰭狀場效電晶體100可包含更多或更少的鰭狀物。鰭狀物111超出半導體的基板101。第2A圖顯示製程之中間階段中的鰭狀場效電晶體裝置100。
半導體的基板101可為部份的半導體晶圓或半導體裝置。在本發明一些實施例中，半導體的基板101包含結晶矽。其他可用於基板101的材料包含矽、鍺、鎵、硼、砷、氮、銦、及/或磷、或類似物。半導體的基板101亦可包含其他半導體材料如III-V族半導體化合物材料。半導體的基板101可為基 體矽或絕緣層上半導體基板。
此外，基板101可包含其他結構。舉例來說，基板可包含多種摻雜區，端視設計需求(比如p型基板或n型基板)而定。舉例來說，摻雜區可摻雜p型摻質如硼或BF2、n型摻質磷或砷、及/或上述之組合。摻雜區可設置以用於n型鰭狀場效電晶體，或另外設置以用於p型鰭狀場效電晶體。
基板101可經由光微影技術圖案化。舉例來說，可形成遮罩層(未圖示，比如墊氧化物層與其上之墊氮化物層)於基板101的主要表面上。墊氧化物層可為熱氧化製程形成的氧化矽薄膜。墊氧化物層可作為基板與其上之墊氮化物層之間的黏著層，並可作為蝕刻墊氮化物層時的蝕刻停止層。在一實施例中，墊氮化物層可為低壓化學氣相沉積或電漿增強化學氣相沉積形成之氮化矽。
遮罩層的圖案化方法可為光微影技術。一般而言，光微影技術可沉積、照射(曝光)、與顯影光阻材料(未圖示)，以移除部份的光阻材料。保留的光阻材料保護其下的材料(如此例的遮罩層)免於後續製程步驟(如蝕刻)的影響。在此例中，圖案化光阻材料以定義墊氧化物層與墊氮化物層。
接著採用圖案化的遮罩，圖案化露出的部份基板101以形成溝槽104，以定義相鄰溝槽104之間的半導體帶109，如第2A圖所示。半導體帶109可稱作鰭狀物。接著將介電材料填入溝槽104，以形成與半導體帶109相鄰的隔離區(如淺溝槽隔離區)。在一些實施例中，上視圖中的溝槽104成彼此平行的帶狀，且彼此緊密排列。在一些實施例中，溝槽104可為連續， 並圍繞半導體帶109。在一些實施例中，圍繞半導體帶109的連續溝槽可形成於後續製程中，且製程將半導體帶109切割成特定長度。
半導體帶109的圖案化方法可為任何合適方法。舉例來說，圖案化半導體帶109的方法可採用一或多道光微影製程，其包含雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，使圖案間距可小於單一光微影製程所能得到的最小圖案間距。舉例來說，一實施例可形成犧牲層(未圖示)於基板上，並採用光微影製程圖案化犧牲層。接著採用自對準製程，以沿著圖案化的犧牲層之側壁形成間隔物(未圖示)。接著移除犧牲層，而保留的間隔物可用以圖案化鰭狀物。
隔離區(比如凹陷前的淺溝槽隔離區103，見下述說明)可形成於溝槽104中，其自溝槽104之底部延伸至半導體帶109的上表面。隔離區可包含襯墊氧化物(未圖示)。襯墊氧化物的形成方法，可為熱氧化基板101的表面層以形成熱氧化物。襯墊氧化物亦可為沉積的氧化矽層，其形成方法可為原子層沉積、高密度電漿化學氣相沉積、或化學氣相沉積。淺溝槽隔離區103可包含介電材料於襯墊氧化物上，其中介電材料的形成方法可為可流動的化學氣相沉積、旋轉塗佈、或類似方法。
在一些實施例中，隔離區可為氧化矽，其形成方法可為採用矽烷與氧氣作為反應前驅物的高密度電漿化學氣相沉積製程。在其他實施例中，隔離區的形成方法可採用次壓化學氣相沉積製程或高深寬比製程，其製程氣體可包含四乙氧 基矽烷與臭氧。在其他實施例中，隔離的形成方法可採用旋轉塗佈介電物製程，而介電物可為氫倍半矽氧烷或甲基倍半矽氧烷。其他製程與材料亦可用於形成隔離區。平坦化製程如化學機械研磨可用以移除多餘的材料以形成隔離區，使半導體帶109的上表面與隔離區的上表面實質上共平面(在製程變異中)。
如第2A圖所示，隔離區凹陷後形成淺溝槽隔離區103，因此半導體帶109的頂部凸起高於淺溝槽隔離區103的上表面，以形成圖式中凸起的鰭狀物111。上述凹陷化的步驟可採用一或多道蝕刻製程。舉例來說，當淺溝槽隔離區103的組成為氧化矽時，可採用蝕刻氣體為NF3與NH3的乾蝕刻製程。上述蝕刻氣體亦可包含氬氣。在一些實施例中，使隔離區凹陷化以形成淺溝槽隔離區103的步驟可採用濕蝕刻製程，比如採用稀氫氟酸的濕蝕刻。
間隔物層119沉積於鰭狀物111上，此步驟將搭配第2B圖說明如下。
如第2B圖所示，虛置閘極堆疊130形成於凸起的鰭狀物111之上表面與側壁上。第2B圖係第2A圖之結構的剖視圖。第2B圖的剖視圖沿著內側鰭狀物111i或外側鰭狀物111o的長度方向，即與第1圖中剖線B-B的方向類似。在下述說明中，虛置閘極堆疊130形成於鰭狀物111上。虛置閘極堆疊130可包含虛置閘極介電層131、虛置閘極132、視情況形成的墊層133、以及硬遮罩135。間隔物層119形成於虛置閘極堆疊130上。雖然圖式為兩個虛置閘極堆疊，但應理解可具有單一虛置閘極堆疊或更多虛置閘極堆疊，比如三或四個虛置閘極堆疊。虛置閘 極堆疊130的長度方向實質上垂直(在製程變異中)於鰭狀物111的長度方向。額外的閘極堆疊可彼此平行。
第2B圖中的虛線，用以說明與鰭狀物111平行的溝槽104在此剖面的部份投影位置。圖式包含溝槽104的虛線底部104B，與淺溝槽隔離區的投影103p的頂部103T。圖式亦包含虛置閘極介電層的投影131p與虛置閘極的投影132p。如第2B圖所示，半導體帶109包含高於部份基板101的鰭狀物111。但在穿過鰭狀物的長度方向之剖視圖中，半導體帶109與基板101無法分辨。上述結構將不再顯示於後續圖式中，以簡化說明。
為形成虛置閘極堆疊130，可形成虛置介電層於凸起的鰭狀物111之上表面與側壁上。接著可沉積虛置閘極層於虛置介電層上。視情況(非必要)可形成墊層於虛置閘極層上，再沉積硬遮罩層於墊層上。
可採用可行的光微影蝕刻技術圖案化硬遮罩層，以形成硬遮罩135。接著採用可行的蝕刻技術將硬遮罩層135的圖案分別轉移至墊層、虛置閘極層、與虛置介電層，以形成墊層133、虛置閘極132、與虛置閘極介電層131，即完成虛置閘極堆疊130。蝕刻技術可包含可行的非等向蝕刻如反應性離子蝕刻、感應耦合電漿、或類似技術。虛置閘極堆疊130覆蓋鰭狀物111的個別通道區。虛置閘極130的長度方向可實質上垂直於個別鰭狀物111的長度方向。
舉例來說，虛置閘極介電層131可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為沉積或熱成長等可行技術，比如化學氣相沉積、熱氧化、或類似技術。虛置 閘極層132可經由化學氣相沉積或類似方法沉積於虛置閘極介電層131上，再以化學機械研磨等製程平坦化。虛置閘極層132可包含多晶矽，但亦可採用高蝕刻選擇性的其他材料。墊層133可經由化學氣相沉積或類似方法沉積於虛置閘極層132上。硬遮罩層135可經由化學氣相沉積或類似方法沉積於虛置閘極層132或視情況採用的墊層133上。墊層133與硬遮罩層135可包含氮化矽、氮氧化矽、氮碳化矽、類似物、或上述之組合。
間隔物層119的形成方法可為沉積間隔物材料，且其沉積方法可為低壓化學氣相沉積、原子層沉積、化學氣相沉積、或類似方法。間隔物材料的組成可為介電材料，比如氮化矽、氮碳氧化矽、氮碳化矽、或金屬氧化物如氧化鋁。在本發明一些實施例中，間隔物層119的組成為氮碳氧化物矽，且可具有單層結構。在一些實施例中，間隔物層119為複合結構，其包含多個層狀物。舉例來說，間隔物層119可包含氧化矽層，與氧化矽層上的氮化矽層。在一些實施例中，間隔物層119的水平部份與垂直部份可具有實質上相同的厚度。在一些實施例中，間隔物層119的水平部份與垂直部份可具有不同厚度。
如下所述，蝕刻間隔物層119以移除間隔物層119的水平部份。間隔物層119其保留的垂直部份，將形成閘極間隔物123於虛置閘極堆疊130的側壁上。間隔物層119的保留部份可與鰭狀物111相鄰，此部份將搭配第3A-1至3A-7圖詳述於下。
在一些實施例中，部份鰭狀物可置換為置換鰭狀物。在這些例子中，進行非等向蝕刻步驟(之後稱作源極/汲極 的凹陷化步驟)以蝕刻虛置閘極堆疊130與閘極間隔物123未覆蓋的部份鰭狀物111。直接位於虛置閘極堆疊130與閘極間隔物123下的部份鰭狀物111受到保護而不被蝕刻。在一些實施例中，凹陷的半導體帶其上表面，可低於淺溝槽隔離區103的上表面，以形成淺溝槽隔離區103之間的凹陷。凹陷的鰭狀物可置換為置換鰭狀物(未圖示)，且置換鰭狀物的形成方法可採用磊晶製程，以選擇性的成長半導體材料於凹陷中。置換鰭狀物的晶格常數不同於基板101的晶格常數。置換鰭狀物可包含矽鍺或矽。置換鰭狀物可摻雜p型或n型雜質，且摻雜步驟可為臨場摻雜(及/或形成置換鰭狀物之後再摻雜)。在置換鰭狀物填入凹陷之後，進一步磊晶成長置換鰭狀物可讓置換鰭狀物橫向擴張並形成晶面。置換鰭狀物可包含形成於淺溝槽隔離區103中的較下部份，以及形成於淺溝槽隔離區103之上表面上的較上部份，且較上部份高於間隔物121(見第3A-1至3A-7圖，說明如下)的上表面。較下部份的側壁形狀取決於凹陷的形狀，且可具有實質上平直的邊緣。較下部份亦可具有實質上垂直的邊緣，其實質上垂直於基板101的主要表面。
第3A-1至3A-7圖係實施例中，沿著鰭狀物111之側壁形成不對稱間隔物的多種方法。特別的是，第3A-1至3A-3圖中搭配遮罩蝕刻間隔物層119，以形成不對稱的間隔物121a與121c於外側鰭狀物1110的兩側上；第3A-4圖中搭配另一遮罩蝕刻間隔物層119，以形成第一高度的間隔物121a與121c於外側鰭狀物111o上，並形成第二高度的間隔物121b於內側鰭狀物111i上；第3A-5圖中蝕刻間隔物層119以形成不對稱的間隔物 121a與121c於緊密的鰭狀物設置中外側鰭狀物111o其兩側上；第3A-6圖中對間隔物層119進行製程，以形成不對稱的間隔物121a與橋接的間隔物121d；而第3A-7圖中調整蝕刻，可蝕刻間隔物層119以形成不對稱的間隔物121a與121c於外側鰭狀物111o的兩側上。
如第3A-1至3A-3圖所示，以第一蝕刻非等向地蝕刻間隔物層119(見第2A與2B圖)的頂部，可自鰭狀物111的上表面與淺溝槽隔離區103的上表面移除間隔物層119的水平部份，並產生第3A-1圖所示的間隔物121。第一蝕刻亦可使沿著鰭狀物111之側壁的間隔物121凹陷。第一蝕刻可包含任何合適的蝕刻技術，比如採用CH3F/O2電漿蝕刻或另一合適蝕刻品的非等向蝕刻技術。在一些實施例中，間隔物層119的一些間隔物材料可保留於淺溝槽隔離區103之上表面上的溝槽104之底部，如第3A-5圖所示。為簡化說明，這些實施例不會顯示保留於溝槽104之底部的間隔物材料，除非特別標示。
如第3A-2圖所示的一些實施例中，沉積光阻112於鰭狀結構上，並圖案化光阻112以露出外側鰭狀物111o其外側的間隔物121。鰭狀物的第一區113為外側鰭狀物111o之間的區域。鰭狀物的第二區114為包含外側鰭狀物111o其外側的間隔物之區域。在一些實施例中，在形成光阻112前先形成底抗反射塗層(未分開圖示)於鰭狀物上。底抗反射塗層可為順應性或毯覆性的層狀物，其組成可為介電材料如氮氧化矽或旋轉塗佈的SOC材料。光阻112可形成於底抗反射塗層上，接著圖案化光阻112。圖案化底抗反射塗層的步驟可採用光阻112作為蝕刻 遮罩。光阻112經圖案化後，可保留於鰭狀物的第一區113上，並露出鰭狀物的第二區114。綜上所述，可露出外側鰭狀物111o其外側的間隔物121。
如第3A-3圖所示，可採用第二蝕刻使露出的間隔物121進一步凹陷，以形成額外凹陷或修整的間隔物121a。修整間隔物121以產生修整的間隔物121a之步驟，可採用與第一蝕刻相同或不同的蝕刻技術。接著可移除光阻112與視情況形成的底抗反射塗層。
如此一來，可蝕刻外側鰭狀物111o其外側的間隔物121a，使外側鰭狀物111o露出的部份多於內側鰭狀物111i露出的部份。外側鰭狀物111o之頂部至其露出部份的底部(或凹陷的間隔物121a之頂部)之間的距離定義為高度h2。內側鰭狀物111i之頂部至其露出部份的底部(或凹陷的間隔物121b之頂部)之間的距離定義為高度h1。在間隔物121c凹陷的程度與間隔物121b凹陷的程度幾乎相同的實施例中，外側鰭狀物111o之頂部至其露出內側部份的底部(或凹陷的間隔物121c)之間的距離亦可定義為高度h1。高度h2比高度h1多約10%或更多。高度h2可為約10nm至約100nm之間，而高度h1可為約8nm至約90nm之間。在一些實施例中，高度h1可大於約100nm或小於約10nm。在一些實施例中，高度h2可大於約90nm或小於約8nm。
如後續說明所述，磊晶材料將成長於露出的內側鰭狀物111i與外側鰭狀物111o上。在外側鰭狀物111o之外側上的修整的間隔物121a，可露出較多鰭狀物的表面以用於磊晶材料(與內側鰭狀物111i露出的較少表面相較)。較大的露出表面 可讓外側鰭狀物上的磊晶材料具有較大體積與與高度。磊晶材料的體積與高度較大，可讓鰭狀場效電晶體裝置具有較大的通道移動率。
如第3A-4圖所示的實施例，可使位於外側鰭狀物111o的內側表面上的間隔物121c凹陷如間隔物121a。第3A-4圖形成第一凹陷，如第3A-1圖所示。此實施例與前述之第3A-2圖類似，可形成光阻112與視情況形成底抗反射塗層於鰭狀物111上，接著進第一蝕刻使間隔物121凹陷。接著圖案化光阻112與底抗反射塗層，以露出外側鰭狀物111o其內側與外側的間隔物121。接著進行第二蝕刻使露出的間隔物121凹陷，以形成進一步凹陷的間隔物121a與121c。修整間隔物121以形成間隔物121a與121c的第二蝕刻，可採用與第一蝕刻相同或不同的蝕刻技術。接著可移除光阻112與底抗反射塗層。在一些實施例中，間隔物121c與間隔物121a凹陷後的高度幾乎相同。此結構可用於後續製程，其將搭配第4A至8B圖詳述於後，以形成第9與11圖所示的結構。
在一些實施例中，間隔物121c凹陷的程度比間隔物121b凹陷的程度大，但小於間隔物121a凹陷的程度。舉例來說，外側鰭狀物111o其露出的外側之高度h2o，比內側鰭狀物111i其露出的側壁之高度h1多了約10%或更多。外側鰭狀物111o其露出的內側之高度h2i，比內側鰭狀物111i其露出的側壁之高度h1多了約10%或更多。舉例來說，高度h20可介於約10nm至約100nm之間。高度h1可介於約8nm至約90nm之間。高度h2i可介於約8nm至約100nm之間。在一些實施例中，高度h2o可大 於約100nm或小於約10nm。在一些實施例中，高度h1可大於約90nm或小於約8nm。在一些實施例中，高度h2i可大於約100nm或小於約8nm。
由於外側鰭狀物111o其外側露出部份的高度h2o大於內側鰭狀物111i其露出部份的高度h1，形成在外側鰭狀物111o上的磊晶材料之體積與高度，將大於形成在內側鰭狀物111i上的磊晶材料之體積與高度。外側鰭狀物111o其內側露出部份的的高度h2i亦可大於內側鰭狀物111i其露出部份的高度。
第3A-5圖之實施例所示之鰭狀物之間，具有較密的間隔或間距。較密的鰭狀物間距的實施例，將搭配第10圖說明如下。以第3A-1圖之實施例為例，鰭狀物間距fp1屬於較疏的間隔，比如介於約25nm至約100nm之間。與此相較，一實施例中鰭狀物間距fp2屬於較密的間隔，比如介於約15nm至約25nm之間。鰭狀物的第一區113位於外側鰭狀物111o之間。鰭狀物的第二區114包含外側鰭狀物111o其外側的間隔物。由於第一區113中的鰭狀物密度較高，因此抑制蝕刻品接觸鰭狀物111的第一區113中的間隔物121。如此一來，第一區113中的間隔物121的蝕刻速率，不同於與第二區114中的間隔物121的蝕刻速率。在一開始，第一區113與第二區114中的間隔物121可具有幾乎相同的蝕刻速率。當第一區113中的鰭狀物之間的間隔物121凹陷後，第一區113中的間隔物121之蝕刻速率將降低，但第二區114中的間隔物121之蝕刻速率仍維持相同。舉例來說，第二區114中的間隔物121之蝕刻速率，可為第一區113中的間隔物121之蝕刻速率的110%至200%。如此一來，蝕刻可 形成進一步凹陷的間隔物121a，而第一區113中的間隔物121b與121c則未凹陷這麼多。
在一些實施例中，間隔物層119的一些間隔物可保留於凹陷的間隔物121b與凹陷的間隔物121c之間的淺溝槽隔離區103之頂部上，以形成相鄰的間隔物(比如間隔物121b與121c)之間相連的間隔物材料。
如第3A-6圖所示的一些實施例中，鰭狀物的間隔或間距密度，將形成橋接的間隔物層119於第一區113中的鰭狀物111之間。換言之，即使順應性的形成間隔物層119，間隔物層的厚度仍會造成橋接的間隔物層(因為鰭狀物的高密度)。以第3A-1圖的實施例為例，鰭狀物間距為較疏的間隔，比如介於約25nm至約100nm之間。與此相較，第3A-5圖所示的一實施例中鰭狀物間距fp2屬於較密的間隔，比如介於約15nm至約25nm之間。上述間隔物層119之沉積厚度大於約10nm，因此可產生第3A-6圖所示之橋接的間隔物層。如上述第3A-5圖所示之說明，鰭狀物密度造成不同的蝕刻速率，並抑制蝕刻品蝕刻第一區113中的間隔物材料，可形成進一步凹陷的間隔物121a於第二區114中。鰭狀物之間的間隔物121d可維持橋接。在一些實施例中，間隔物121d的上表面可下凹。
如第3A-7圖所示的一些實施例，可調整蝕刻使第一區113與第二區114中的間隔物層119具有不同的蝕刻速率。鰭狀物的第一區113為外側鰭狀物111o之間的區域。鰭狀物的第二區114包含外側鰭狀物111o其外側的間隔物。舉例來說，調整蝕刻速率的方式可為調整蝕刻品氣體的濃度，以提供較濃 或較稀的蝕刻製程。
在第3A-7圖的上圖中，間隔物層119形成於鰭狀物的頂部與側壁上，以及淺溝槽隔離區103上的溝槽104其底部上，如第2A圖所示。
如第3A-7圖的中圖所示的一些實施例，可採用含氟蝕刻品(如一氟甲烷)蝕刻間隔物層119，以形成凹陷的間隔物121。以含氟蝕刻品蝕刻間隔物層119可能導致副產物如高分子122，且高分子122沿著間隔物121之側壁與溝槽104之底部形成。高分子122可抑制凹陷的間隔物121被進一步蝕刻。由於第一區113比第二區114更受限且含有更多高分子122的副產物，第一區113中對凹陷的間隔物121之蝕刻的抑制效果，大於第二區114中對凹陷的間隔物121之蝕刻的抑制效果。如此一來，第一區113中的間隔物層119具有第一蝕刻速率，而第二區114中的間隔物層119具有第二蝕刻速率。在一些實施例中，在第一區113中形成副產物的速率，約為在第二區114中形成副產物的速率之110%至200%之間，這將使間隔物層119之第一蝕刻速率小於間隔物層119之第二蝕刻速率。
在一些實施例中，經由調整蝕刻品與氧氣之比例以蝕刻間隔物層119與清潔高分子122的模擬，可控制高分子122的副產物累積。較稀的蝕刻導致較少高分子122累積，因其可同時蝕刻間隔物與清潔高分子122的副產物。舉例來說，製程氣體可包含多種濃度的CHF3、CH3F、O2、與H2。蝕刻氣體CHF3與CH3F可提供氟源作為主要的蝕刻品。H2可將影響高分子122的累積速率。如此一來，增加製程氣體中的H2並採用CH3F 進行蝕刻，可增加製程中的氫源並增加高分子122的累積速率。採用CHF3進行蝕刻可降低高分子122的累積速率，因為CHF3之單位分子所含的氫濃度較低。增加製程氣體中的O2，亦可降低高分子122的累積速率。增加O2可消耗碳(比如產生CO2)且可消耗氫(比如產生H2O)，因此可減緩高分子122的累積。如此一來，較高濃度的蝕刻品氣體CH3F或CHF3與H2添加物會造成更多高分子122，而較低濃度的蝕刻品CH3F或CHF3與較高濃度的O2會造成較少高分子122。藉由調整蝕刻氣體的濃度，可控制高分子122的量，進而調整第一區113與第二區114中的蝕刻速率。舉例來說，CHF3的濃度可大於CH3F的濃度以在較少高分子的情況下進行蝕刻，或者小於CH3F的濃度以在較多高分子的情況下蝕刻。
如第3A-7圖的下圖所示，之後採用氧電漿的乾蝕刻製程或採用SC1、臭氧、與去離子水的混合物之濕式清潔蝕刻製程，可移除殘留的高分子122。
在一些實施例中，可採用分開的步驟蝕刻間隔物層119與清潔高分子122，且必需重複上述步驟以達所需的間隔物121輪廓。
在一些實施例中，可結合其他實施例的技術調整蝕刻，以達第一區與第二區的蝕刻速率不同。舉例來說，當鰭狀物間距較密時會造成蝕刻速率完全不同，且可進一步調整蝕刻如前述，以增加上述蝕刻速率的不同。
對任何一個上述實施例而言，虛置閘極堆疊130(見第2B圖)形成於每一鰭狀物111的通道區上。露出的鰭狀物 可摻雜雜質，即源極/汲極區的後續磊晶結構形成處。在一些實施例中，可在前述移除部份間隔物層119之前，經由間隔物層119摻雜鰭狀物。在一些實施例中，可在移除部份間隔物層119之後，再摻雜鰭狀物。舉例來說，雖然未特別圖示，但可進行佈植以形成輕摻雜源極/汲極區(未圖示)。上述製程可佈植p型雜質、n型雜質、或上述兩者。用以佈植兩型摻質的步驟將說明如下，但若必要的話可只佈植n型或p型的雜質。遮罩如光阻可形成於一些鰭狀物111(比如用於p型裝置的鰭狀物)上，並露出需摻雜的其他鰭狀物111(比如用於n型裝置的鰭狀物)。接著可將n型雜質佈植至露出的鰭狀物111中。n型雜質可為磷、砷、或類似物，其可佈植至所需濃度。在佈植完成後可移除遮罩，且移除方法可為可行的灰化製程。之後可形成遮罩如光阻於之前露出且佈植n型雜質的鰭狀物111上，且遮罩露出之前n型雜質佈植中遮罩的其他鰭狀物111。接著可將p型雜質佈植至露出的鰭狀物中。p型雜質可為硼、BF2、或類似物，其可佈植至所需濃度。在佈植後，可移除光阻，且移除方法可為可行的灰化製程。在佈植後，可進行回火以活化佈植的雜質。
如第3B圖所示的剖視圖，其為第3A-3的結構沿著鰭狀物111(如內側鰭狀物111i或外側鰭狀物111o)之長度方向的剖視圖，比如沿著第1圖中的切線B-B。如前所述，間隔物層119形成於虛置閘極堆疊130上，且被蝕刻以產生閘極間隔物123。在第3B圖中，自鰭狀物111之頂部與虛置閘極堆疊130之頂部移除間隔物層119的水平部份，且移除方法如前述之間隔物凹陷化步驟(見第3A-1至3A-7圖)。蝕刻可讓閘極間隔物123 具有圓潤化的上表面。此外，在間隔物的蝕刻製程中可露出並移除部份的硬遮罩135，以形成硬遮罩135'。硬遮罩135'亦可具有圓潤化的上表面。
如第4A圖所示，形成不對稱的磊晶結構於鰭狀物111上。在第4A圖中，磊晶125與磊晶129分別形成於內側鰭狀物111i與外側鰭狀物111o上。磊晶成長可為任何合適技術，比如有機金屬氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、類似技術、或上述之組合。形成於源極/汲極區中的磊晶125與磊晶129可包含任何材料，以用於鰭狀場效電晶體的可行應用中。舉例來說，磊晶125與磊晶129可包含矽或矽鍺。磊晶125與磊晶129之組成可為半導體材料，其第一晶格常數不同於鰭狀物111的第二晶格常數。如第4A圖所示，磊晶成長可形成自內側鰭狀物111i與外側鰭狀物111o的原先輪廓凸起的晶面結構。磊晶125與129其橫向的垂直晶面可實質上平行於(在製程變異中)內側鰭狀物111i與外側鰭狀物111o的側壁。本技術領域中具有通常知識者應理解磊晶125與磊晶129的實際形狀可不同於圖式中的形狀。舉例來說，若磊晶125與磊晶129的成長時間較長，則橫向晶面將朝一點形成，如第9至11圖所示。磊晶將成長於結晶的鰭狀物111其露出的表面上，因此磊晶不會成長於虛置磊晶堆疊130下或間隔物121a/121b/121c上。
由於凹陷的間隔物121a露出的外側鰭狀物111o之外側側壁，比內側鰭狀物111i其露出的側壁多，因此成長於外側鰭狀物111o上的磊晶129之尺寸與體積，大於成長於內側鰭狀物111i上的磊晶125之尺寸與體積。如此一來，外側鰭狀物 111o上的磊晶129具有較大的整體高度、寬度、體積、與表面積。由於外側鰭狀物111o上的磊晶體積較大，可形成較大的整體應力促進體於鰭狀場效電晶體的源極/汲極區，進而增加載子移動率。
由於一些實施例中的間隔物121a其凹陷程度大於間隔物121c其凹陷程度，磊晶129其側邊與側邊之間的中心129c將偏離外側鰭狀物111o的中心，且中心129c較接近外側鰭狀物111o的外側。換言之，磊晶129與外側鰭狀物111o離軸。在一些實施例中，當間隔物121a的凹陷程度大於間隔物121c的凹陷程度時，磊晶129其側邊與與側邊之間的中心129c實質上對準鰭狀物的中心。磊晶125其側邊與側邊之間的中心125c實質上對準內側鰭狀物111i的中心。
自凹陷的間隔物121a至磊晶129的最高點之間的距離，定義為磊晶129的高度h3。磊晶129其兩側之間最寬的距離，定義為磊晶129的寬度w3。自間隔物121b至磊晶129的最高點之間的距離，定義為磊晶129的高度h4。自間隔物121b至磊晶125的最高點之間的距離，定義為磊晶125的高度h5。磊晶125其兩側之間最寬的距離，定義為磊晶125的寬度w5。外側鰭狀物111o之頂部與磊晶129的最高點之間具有距離d1，而內側鰭狀物111i之頂部與磊晶125的最高點之間具有距離d2。距離d2小於距離d1。高度h3可介於約20nm至約100nm之間。高度h4可介於約19nm至約95nm之間。高度h5可介於約18nm至約90nm之間。寬度w3可大於25nm。寬度w5可介於約15nm至約25nm之間。距離d1可大於10nm。距離d2可介於約5nm至約10nm之間。 上述尺寸僅用以舉例，且可採用其他尺寸。
在一些實施例中，磊晶125與129持續成長至合併在一起，以形成具有連續表面之連續的不對稱磊晶結構，如搭配第10、11、與12A圖的下述說明。在一些實施例中，與外側鰭狀物111o相鄰的間隔物121c(靠近內側鰭狀物111i)可縮小至與間隔物121a類似如前述，以提供更多表面積以進行磊晶成長於外側鰭狀物111o上(見第11圖)。
第4B圖係第4A圖之結構的剖視圖，其沿著外側鰭狀物111o的長度方向，即與第1圖中剖線B-B的方向類似。在第4B圖中，磊晶129之頂部比鰭狀物材料高出距離d1。
第4C圖係第4A圖之結構的另一剖視圖，其沿著內側鰭狀物111i的長度方向，即與第1圖中剖線B-B的方向類似。在第4C圖中，磊晶125之頂部比內側鰭狀物111i高出距離d2，其中第4B圖中磊晶129之距離d1大於第4C圖中磊晶125之距離d2。磊晶129的磊晶成長體積，大於磊晶125之磊晶成長體積。應理解的是，剖視圖所示的磊晶125與磊晶129僅用以舉例，其可採用不同設置，端視間隔物如何凹陷。
磊晶129其較大的體積與高度，可提供應力至裝置的通道上，並增加載子移動力。磊晶其較大的體積與高度亦可提供電晶體之源極/汲極區較大的表面積，其可使連接至源極/汲極區的接點電阻降低。
如第5A至5C圖所示，沉積層間介電物161。層間介電物161可包含單層或多層。舉例來說，一些實施例中沉積層間介電襯墊(未圖示)，再將層間介電填充材料沉積於層間介電 襯墊上。在一些實施例中，層間介電襯墊包含SiO2、SiCN、SiON、Si3N4、或SiNxHy，但亦可採用其他合適的介電材料。層間介電襯墊可進一步包含多個層狀物，其包含上述材料之組合。層間介電襯墊物的沉積方法可為一或多道製程，比如物理氣相沉積、化學氣相沉積、或原子層沉積，但亦可採用任何其他可行製程。此外亦可採用其他材料及/或製程。
在一些實施例中，層間介電襯墊包括SiO2、SiCN、SiOC、SiON、Si3N4、或SiNxHy，但亦可採用其他合適的介電膜。在沉積隔離介電物後，可硬化或處理隔離介電物。舉例來說，硬化可包含照射紫外線，而處理可包含在N2、O2、或H2O環境中進行回火，且回火溫度高於200℃。舉例來說，隔離介電物可為SiO2，且其形成方法可為化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、可流動的化學氣相沉積、或旋轉塗佈玻璃等製程。接著可進行平坦化製程如化學機械研磨製程移除多餘材料以，形成層間介電物161並露出虛置閘極堆疊130。如第5B與5C圖所示。
第5B與5C圖更顯示在形成層間介電物161之後，取代虛置閘極堆疊130的閘極堆疊230。第5B圖係第5A圖之結構的剖視圖，其沿著外側鰭狀物111o的長度方向，即與第1圖中剖線B-B的方向類似。第5C圖係第5A圖之結構的剖視圖，其沿著內側鰭狀物111i的長度方向，即與第1圖中剖線B-B的方向類似。
第5B與5C圖顯示層間介電物161。移除第4B與4C圖中的虛置閘極堆疊130，並將其取代為閘極堆疊230。移除虛 置閘極堆疊的步驟可形成凹陷(未圖示)於閘極間隔物123之間，此移除步驟可採用一或多道選擇性乾式或濕式蝕刻製程移除硬遮罩135'、墊層133、虛置閘極132、與虛置閘極介電層131(見第4B與4C圖)。上述蝕刻採用合適的蝕刻品蝕刻技術，其取決於硬遮罩135'、墊層133、虛置閘極132、與虛置閘極介電層131所用的材料。
在一些實施例中，可採用機械方式如化學機械研磨移除部份的虛置閘極堆疊130(比如硬遮罩135')。舉例來說，一些實施例中的化學機械研磨製程可移除硬遮罩135'與墊層133，以露出虛置閘極132。接著可採用蝕刻移除殘留的虛置閘極132。
接著可形成閘極堆疊230於扎極間隔物123之間的凹陷(未圖示)中。若不再使用虛置閘極介電層131，可形成閘極介電物231於鰭狀物111的通道區上。上述閘極介電物231的形成方法可為沉積或氧化。新形成的閘極介電物231或再使用的虛置閘極介電層131將稱作置換的閘極介電物。置換的閘極介電物231可為高介電常數的介電材料，其可沿著間隔物121與閘極間隔物123的側壁襯墊閘極堆疊230。在置換的閘極介電物231上，可形成置換的閘極232如金屬閘極材料。視情況可形成置換的閘極墊層(未圖示)於置換的閘極232上。
其他層狀物(未圖示)亦可用於置換的閘極堆疊230中。舉例來說，可採用功函數層、阻障層、黏著層、及/或類似層。舉例來說，擴散阻障層可形成於置換的閘極介電物231上，其可為摻雜矽或未摻雜矽的氮化鈦。功函數層頋形成於擴 散阻障層上，以決定閘極的功函數。功函數層可包含至少一層或不同材料的多層。功函數層的材料選擇，可依據個別鰭狀場效電晶體為n型鰭狀場效電晶體或p型鰭狀場效電晶體。舉例來說，當鰭狀場效電晶體為n型鰭狀場效電晶體時，功函數層可包含氮化鉭層，或氮化鉭層與其上的鈦鋁層。當鰭狀場效電晶體為p型鰭狀場效電晶體時，功函數層可包含氮化鉭層、氮化鉭層與其上的氮化鈦層、以及氮化鈦層與其上的鈦鋁層。在沉積功函數層後，可形成阻障層。上述阻障層可為另一氮化鈦層。
如第6A至6C圖所示，在形成第二層間介電物163與開啟接點區之後，對磊晶129與125進行矽化製程以產生矽化物171的接點區。第二層間介電物163的沉積方法，與層間介電物161的沉積方法類似，其採用之製程與材料可參考上述形成層間介電物161的說明。可形成接點開口165穿過層間介電物161與第二層間介電物163，以用於源極/汲極接點。接點開口165可露出磊晶125與129，其形成方法可採用可行的光微影與蝕刻技術。在層間介電物161與第二層間介電物163之組成為氧化矽的實施例中，蝕刻製程可為乾蝕刻或者化學蝕刻後進行濕蝕刻。此外可採用其他材料及/或製程。
在一些實施例中，接點開口165露出的磊晶125與129的數目，可比第6A圖所示之接點開口165露出的磊晶125與129數目更多或更少。
藉由矽化製程可形成矽化物171，且矽化製程包含沉積金屬與回火金屬以形成矽化物171。舉例來說，可順應性的沉積導電材料於源極/汲極的接點開口中。導電材料可為 銅、銅合金、銀、金、鎢、鋁、鎳、上述之組合、或類似物。可進行回火製程以形成矽化物171於源極/汲極的磊晶125與129之表面中。在一些實施例中，由於磊晶125與129的尺寸差異，外側鰭狀物111o之矽化物的表面積可大於內側鰭狀物111i之矽化物的表面積。在一些實施例中，在回火製程後可移除多餘的導電材料。
在一些實施例中，磊晶125與129可合併以形成單一的不對稱磊晶結構(見第10圖)，比如搭配第4A圖的上述說明。在這些實施例中，上述矽化製程可形成連續的矽化物於單一的磊晶結構上。
在一些實施例中，在形成層間介電物163之前，可形成接點開口(未圖示)與第一接點(未圖示)。接點蝕刻停止層(未圖示)可沉積於層間介電物161上。接著可形成第二層間介電物163如前述，並圖案化第二層間介電物163以露出第一接點上的接點蝕刻停止層。接著移除露出的接點蝕刻停止層，以露出第一接點。接著可形成第二接點(未圖示)於第一接點上。在這些實施例中，第一接點與第二接點為堆疊配置。第一接點可在前述的矽化製程之後形成，且其採用之製程與材料可與下述接點181'(見第8A圖)採用之製程與材料類似。
第6B圖係第6A圖之結構的剖視圖，其沿著外側鰭狀物111o的長度方向，即與第1圖中剖線B-B的方向類似。第6C圖係第6A圖之結構的剖視圖，其沿著內側鰭狀物111i的長度方向。第6B與6C圖中顯示接點開口165，以及接觸第6B圖之磊晶129與第6C圖之磊晶125的矽化物171。第二層間介電物163覆蓋 閘極堆疊230。
如第7A至7C圖所示，將金屬接點材料181填入層間介電物161與第二層間介電物163的開口。金屬接點材料181可包含一或多層的導電材料如銅、銅合金、銀、金、鎢、鋁、鎳、上述之組合、或類似物。導電材料的沉積方法可為任何合適方法，比如化學氣相沉積或電漿增強化學氣相沉積。在一些實施例中，金屬接點材料181可沉積於外側鰭狀物111o與內側鰭狀物111i之磊晶125與129之間與之下，比如沉積於溝槽中並接觸間隔物121b與121c以及淺溝槽隔離區103之上表面。在一些實施例中，當磊晶125與129合併成單一磊晶時，金屬接點材料181將不會填入磊晶125與129下方的鰭狀物之間。金屬接點材料181可沉積過多，即金屬接點材料181的頂部表面高於層間介電物163的頂部表面。
第7B圖係第7A圖之結構的剖視圖，其沿著外側鰭狀物111o的長度方向，即與第1圖中剖線B-B的方向類似。第7C圖係第7A圖之結構的另一剖視圖，其沿著內側鰭狀物111i的長度方向。在第7B與7C圖中，金屬接點材料181超出第二層間介電物163上。
如第8A至8C圖所示，平坦化金屬接點材料181以形成平坦化的接點181’。上述平坦化製程如化學機械研磨可移除多餘的金屬接點材料181，並使接點181’之上表面與第二層間介電物163之上表面齊平(即共平面)。在一些實施例中，平坦化製程亦可縮小層間介電物163的厚度，使其具有所需厚度。
第8B圖係第8A圖之結構的剖視圖，其沿著外側鰭 狀物111o之長度方向，即與第1圖中剖線B-B的方向類似。第8C圖係第8A圖之結構的另一剖視圖，其沿著內側鰭狀物111i之長度方向。在第8B與8C圖中，接點181’與第二層間介電物163共平面(在製程變異中)。
上述製程可具有多種變化。舉例來說，第9至11圖係一些實施例的多種設置。特別的是，第9圖所示之實施例中，位於每一外側鰭狀物111o之內側與外側之凹陷化的間隔物121，將進一步凹陷化或修整。第10與11圖顯示一些實施例的鰭狀物配置，其中鰭狀物的磊晶合併成單一的不對稱磊晶結構。第10圖所示的實施例具有較密的鰭狀物間距，並進一步修整位於每一外側鰭狀物111o其外側上之凹陷的間隔物121。第11圖所示的實施例具有較密的鰭狀物間距，並進一步修整位於每一外側鰭狀物111o其內側與外側上之凹陷的間隔物121。
如第9圖所示之實施例的製程階段，可對應搭配第8A圖之上述說明的製程階段。然而第9圖所示之位於每一外側鰭狀物111o之內側(如凹陷的間隔物121c)與外側(如凹陷的間隔物121a)上之凹陷的間隔物121可修整或進一步凹陷化，比如搭配第3A-4圖的上述說明。舉例來說，在第一蝕刻產生凹陷的間隔物121(見第3A-1圖)後，第二蝕刻可沿著間隔物121a修整間隔物121c，且第二製程採用之製程與材料可如搭配第3A-4圖的說明所述。第9圖所示之實施例的其餘步驟，則與搭配第4A至8C圖的上述說明類似，在此不重複說明。
如搭配第4A圖的上述說明，磊晶結構的形狀可與第4A至8C圖中的形狀不同。第9至11圖顯示的磊晶結構其側壁 向外橫向延伸至一點。本技術領域中具有通常知識者應理解，磊晶125與129可具有其他形狀，且這些形狀亦屬本發明的範疇。
如第10圖所示的一實施例，係對應第8A圖所示之製程的中間階段。然而第10圖的實施例中，鰭狀物111的鰭狀物間距比其他實施例(比如搭配第3A-5圖的上述說明)中的鰭狀物間距更密。位於外側鰭狀物111o之外側上之凹陷的間隔物121a將進一步凹陷化或修整，比如搭配第3A-5圖的上述說明。舉例來說，在形成間隔物層119之後(見第3A-5圖的上圖)，進行蝕刻以產生凹陷的間隔物121b與121c以及修整或進一步凹陷的間隔物121a(見第3A-5圖的下圖)。上述步驟可採用前述的製程與材料。第10圖所示之實施例的其餘步驟，則與搭配第4A至8C圖的上述說明類似，在此不重複說明。
第10圖顯示單一的不對稱磊晶結構127，其包含大的磊晶129與小的磊晶125之合併物。對此處所述的任一實施例而言，磊晶125與129可分別向外成長，直到接觸並合併成單一的磊晶結構127。當鰭狀物間距較密，這些鰭狀物一開始就緊密的一起成長，因此個別的磊晶125與129更易形成合併的磊晶結構127。舉例來說，可搭配第3A-5圖中關於鰭狀物間距的說明。當鰭狀物間距較疏，若磊晶125與129磊晶成長至夠大尺寸時亦可形成合併的磊晶結構127。舉例來說，磊晶125與129的側邊至側邊的寬度(見第4A圖之寬度w3與w5)比鰭狀物111的鰭狀物間距大時，即可形成合併的磊晶結構127。
當磊晶125與129合併成單一的磊晶結構127時，空 洞166可形成於合併的磊晶結構127下與間隔物121b與121c之間。在一些實施例中，可自鰭狀物111之末端處的溝槽104中的開口(未圖示)，將材料部份地或完全地填入空洞166。舉例來說，空洞166可填有層間介電物161的材料，或者可填有後續氧化或蝕刻製程所形成的材料。在一些實施例中，空洞166保留如氣袋。
在另一實施例中，第10圖可改為包含第3A-6圖所示的間隔物配置。舉例來說，第10圖之間隔物121b與121c可橋接以產生間隔物121d，如第3A-6圖所示。搭配第3A-6圖的上述說明中的製程與材料，可形成間隔物121d與121a。其餘步驟則與搭配第4A至8C圖的上述說明類似，在此不重複說明。
如第11圖所示的實施例，其製程階段對應第8A圖所示的製程。第11圖的實施例顯示較密的鰭狀物間距與合併的磊晶結構127，比如搭配第10圖的上述說明。如第11圖的實施例所示，可進一步凹陷化或修整位於每一鰭狀物110o之內側(比如凹陷的間隔物121c)與外側(比如凹陷的間隔物121a)上之凹陷的間隔物121，比如搭配第9圖的上述說明。第11圖所示的實施例之其餘步驟，則與搭配第4A至8C圖的上述說明類似，在此不重複說明。
雖然上述製程與其形成的裝置具有四個鰭狀物，但本技術領域中具有通常知識者應理解上述製程可用於具有其他數目(比如兩個、三個、五個、六個、或更多個)之鰭狀物的鰭狀場效電晶體。
第12A與12B圖係一些實施例中，具有兩個鰭狀物 的鰭狀場效電晶體結構。第12A與12B圖所示的結構具有兩個外側鰭狀物111o，比如搭配第4A至8C圖的上述實施例。外側的間隔物121a可進一步凹陷化或修整，如同搭配第3A-1至3A-3圖與第3A-5至3A-7圖的上述製程與材料。內側的間隔物121c其凹陷的程度，小於外側的間隔物121a其凹陷的程度。在兩個外側鰭狀物111o上的磊晶129，可具有相同之外側的高度h3。由於間隔物121a進一步凹陷化，因此每一鰭狀物上的磊晶129不對稱，即外側的高度h3大於內側的高度h4，如同搭配第4A圖的上述說明。如此一來，磊晶129的高度與體積將大於間隔物121a未進一步凹陷所形成之磊晶的高度與體積，且磊晶129可產生更多應力於電晶體的源極/汲極區上，以改善載子移動率。
第12A圖所示的一實施例中，鰭狀物間距較密，且磊晶成長因凹陷的間隔物121a而較大。磊晶129合併乘單一的磊晶結構127，比如搭配第10圖的上述說明。用以形成第12A圖所示之實施例的其餘步驟，可為搭配第4A至8C圖的上述說明，在此不重複說明。
第12B圖所示的一實施例中，鰭狀物間距較疏，且磊晶成長因凹陷的間隔物121a而較大。磊晶129具有兩個分開的磊晶物。用以形成第12B圖所示之實施例的其餘步驟，可為搭配第4A至8C圖的上述說明，在此不重複說明。
本技術領域中具有通常知識者應理解，第12A與12B圖中磊晶129的最終形狀可不同於圖式中的形狀。舉例來說，磊晶的形狀可較類似第4A至8C圖所示的形狀。舉例來說， 第12A圖中的磊晶129並未完全合併在一起，如第10與11圖所示。
本技術領域中具有通常知識者應理解，與第2A至12B圖類似的結構(比如含有不同數目的鰭狀物)其形成方法，亦可採用上述製程與材料。舉例來說，三個鰭狀物的結構可具有兩個外側鰭狀物111o與一個內側鰭狀物111i。同樣地，五個鰭狀物的結構可具有兩個外側鰭狀物111o與三個內側鰭狀物111i。一般而言，n個鰭狀物的結構可具有兩個外側鰭狀物111o與n-2個內側鰭狀物111i。
上述實施例可產生不對稱的磊晶源極/汲極結構。外側磊晶其較高的高度與較大的體積，可促進整體的應力效應，進而增加載子移動率。在一些實施例中，外側鰭狀物兩側上的間隔物可凹陷化。在其他實施例中，只有外側鰭狀物其外側的鰭狀物可凹陷化。上述凹陷化的間隔物可露出更多鰭狀物以用於磊晶成長，且可增加外側磊晶的體積。不對稱的磊晶亦可提供較大的表面積，使磊晶形成的源極/汲極區之接點電阻降低。
一實施例的方法包括形成多個鰭狀物於基板上，其中每一鰭狀物具有頂部與多個側壁。形成虛置閘極結構於鰭狀物上。形成間隔物層於虛置閘極結構之頂部與側壁上以及鰭狀物之頂部與側壁上。使間隔物層凹陷，以沿著每一鰭狀物之側壁形成不對稱之凹陷的間隔物，並露出虛置閘極結構之相反兩側上之每一鰭狀物的部份。磊晶成長源極/汲極磊晶於每一鰭狀物露出的部份上，其中第一鰭狀物上的第一源極/汲極磊 晶與第二鰭狀物上的第二源極/汲極磊晶不對稱。
在一些實施例中，上述方法使間隔物層凹陷化以形成不對稱之凹陷的間隔物之步驟包括：進行第一蝕刻使每一鰭狀物上的間隔物層實質上一致地凹陷化；形成遮罩於該些鰭狀物的一或多個鰭狀物上，以覆蓋第一組之凹陷的間隔物；以及進行第二蝕刻，使第二組之凹陷的間隔物進一步凹陷化。
在一些實施例中，上述方法中第二組之凹陷化的間隔物，包含鰭狀物之每一外側鰭狀物的內側間隔物與外側間隔物。
在一些實施例中，上述方法中第二組之凹陷化的間隔物包括鰭狀物之每一外側鰭狀物的外側間隔物。
在一些實施例中，上述方法中使間隔物層凹陷化的步驟包括：以第一蝕刻速率蝕刻第一組的間隔物，以形成不對稱之凹陷的間隔物之第一組的間隔物；以及以第二蝕刻速率蝕刻第二組間隔物，以形成不對稱之凹陷的間隔物之第二組的間隔物，其中第一蝕刻速率比第二蝕刻速率慢。
在一些實施例中，降低蝕刻品氣體的濃度以達第一蝕刻速率。
一實施例之方法包括形成多個鰭狀物於基板上。形成閘極結構於鰭狀物上。沉積間隔物材料於鰭狀物上與其源極/汲極區中的鰭狀物之間。使間隔物材料凹陷化，以露出每一鰭狀物的頂部，其中使間隔物材料凹陷化的步驟包括：使鰭狀物之第一鰭狀物的間隔物材料凹陷化，以露出第一鰭狀物之外側，其中第一鰭狀物露出之外側具有第一高度；以及使鰭狀 物之第二鰭狀物的間隔物材料凹陷化，以露出第二鰭狀物之第一側，其中第二鰭狀物露出之第一側具有第二高度。第一高度大於第二高度。磊晶成長第一磊晶於第一鰭狀物的露出表面上，以及磊晶成長第二磊晶於第二鰭狀物的露出表面上，其中第一磊晶的高度大於第二磊晶的高度。
在一些實施例中，上述方法使間隔物材料凹陷化以露出鰭狀物的頂部之步驟，進一步包括：在第一蝕刻中蝕刻間隔物材料，使間隔物材料降低到低於鰭狀物的上表面；形成光阻於鰭狀物上；圖案化光阻以露出第一鰭狀物的外側；以及在第二蝕刻中蝕刻第一鰭狀物之外側的間隔物材料。
在一些實施例中，上述方法使間隔物材料凹陷化以露出鰭狀物之頂部的步驟，進一步包括：蝕刻間隔物材料，使間隔物材料降低到低於鰭狀物的上表面；以第一蝕刻速率蝕刻鰭狀物之間的間隔物材料；以及以第二蝕刻速率蝕刻第一鰭狀物外側之間隔物材料，其中第一蝕刻速率小於第二蝕刻速率。
在一些實施例中，上述方法降低蝕刻氣品氣體的濃度，以達第一蝕刻速率。
在一些實施例中，上述方法更包括：沉積層間介電物於閘極結構、第一磊晶、與第二磊晶上；形成開口於層間介電物中，且開口位於第一磊晶與第二磊晶之一或多者上；以及形成接點以電性耦接至第一磊晶與第二磊晶。
一實施例之裝置包括半導體基板，其包括相鄰且彼此平行的第一鰭狀物與第二鰭狀物。裝置具有閘極結構，其 形成於第一鰭狀物與第二鰭狀物上，且閘極結構垂直於第一鰭狀物的長度方向。第一磊晶形成於閘極結構之第一側上的第一鰭狀物上。第二磊晶形成於閘極結構之第一側上的第二鰭狀物上。第一磊晶的高度大於第二磊晶的高度。
在一些實施例中，上述裝置更包括：第一間隔物，接觸第一鰭狀物的外側；第二間隔物，接觸第一鰭狀物的內側；以及第三鰭狀物，接觸第二鰭狀物的第一側，且第二鰭狀物的第一側面對第一鰭狀物的內側，其中第一間隔物之上表面與第一鰭狀物之上表面之間的第一距離，大於第三間隔物之上表面與第二鰭狀物之上表面之間的第二距離。
在一些實施例中，上述裝置之第一距離大於第二間隔物之表面與第一鰭狀物之上表面之間的第三距離。
在一些實施例中，上述第一磊晶與第一間隔物的界面，比第二磊晶與第三間隔物的界面更靠近基板的主要表面。
在一些實施例中，上述裝置的第一磊晶與第二磊晶合併成單一的磊晶結構。
在一些實施例中，上述裝置更包括第一矽化物形成於第一磊晶上，以及第二矽化物形成於第二磊晶上，其中第一矽化物的表面積大於第二矽化物的表面積。
在一些實施例中，上述裝置的第一磊晶與第二磊晶合併成單一的磊晶結構，且第一矽化物與第二矽化物具有連續表面於單一的磊晶結構上。
在一些實施例中，上述裝置更包括矽化物形成於 第一磊晶與第二磊晶上，層間介電物形成於第一磊晶與第二磊晶上，且層間介電物具有開口於矽化物上；以及金屬接點形成於開口中。
在一些實施例中，上述裝置更包括：第三磊晶形成於閘極結構之第一側上的基板之第三鰭狀物上，其中第三磊晶的高度與第一磊晶的高度幾乎相同，且第三鰭狀物與第一鰭狀物位於第二鰭狀物的相反兩側上。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。

Claims (1)

  1. 一種半導體裝置的形成方法，包括：形成多個鰭狀物於一基板上，每一該些鰭狀物具有一頂部與多個側壁；形成一虛置閘極結構於該些鰭狀物上；形成一間隔物層於該虛置閘極結構之頂部與側壁上以及該些鰭狀物之頂部與側壁上；使該間隔物層凹陷，以沿著每一該些鰭狀物之側壁形成不對稱之多個凹陷的間隔物，並露出虛置閘極結構之相反兩側上之每一該些鰭狀物的部份；以及磊晶成長一源極/汲極磊晶於每一該些鰭狀物露出的部份上，其中一第一鰭狀物上的一第一源極/汲極磊晶與一第二鰭狀物上的一第二源極/汲極磊晶不對稱。
TW106123619A 2016-11-29 2017-07-14 半導體裝置與其形成方法 TWI722218B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427742P 2016-11-29 2016-11-29
US62/427,742 2016-11-29
US15/592,899 2017-05-11
US15/592,899 US9991165B1 (en) 2016-11-29 2017-05-11 Asymmetric source/drain epitaxy

Publications (2)

Publication Number Publication Date
TW201830494A true TW201830494A (zh) 2018-08-16
TWI722218B TWI722218B (zh) 2021-03-21

Family

ID=62190411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123619A TWI722218B (zh) 2016-11-29 2017-07-14 半導體裝置與其形成方法

Country Status (3)

Country Link
US (5) US9991165B1 (zh)
CN (1) CN108122768B (zh)
TW (1) TWI722218B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515215B2 (en) 2020-08-13 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric epitaxy regions for landing contact plug

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122976B (zh) * 2016-11-29 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、以及sram
US10049936B2 (en) * 2016-12-15 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having merged epitaxial features with Arc-like bottom surface and method of making the same
US10658370B2 (en) * 2017-06-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10325811B2 (en) * 2017-10-26 2019-06-18 Globalfoundries Inc. Field-effect transistors with fins having independently-dimensioned sections
US10269932B1 (en) * 2018-01-18 2019-04-23 Globalfoundries Inc. Asymmetric formation of epi semiconductor material in source/drain regions of FinFET devices
KR102476142B1 (ko) * 2018-03-14 2022-12-09 삼성전자주식회사 반도체 장치
CN110634951B (zh) * 2018-06-25 2022-12-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
DE102018127585A1 (de) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Erhöhen des volumens von epitaxiebereichen
US11043424B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increase the volume of epitaxy regions
US10748775B2 (en) 2018-09-28 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with silicide and method for forming the same
US10686033B2 (en) 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10692775B2 (en) * 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
CN111383917B (zh) * 2018-12-29 2023-02-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11037818B2 (en) 2019-05-30 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having epitaxial structure and method for forming the same
US11133223B2 (en) 2019-07-16 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selective epitaxy
US11527650B2 (en) 2019-10-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device having a source/drain region with a multi-sloped undersurface
DE102020121514A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11348840B2 (en) * 2019-10-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN112951722A (zh) * 2019-12-10 2021-06-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11239366B2 (en) 2020-01-30 2022-02-01 Globalfoundries U.S. Inc. Transistors with an asymmetrical source and drain
US11315834B2 (en) 2020-08-13 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFETs with epitaxy regions having mixed wavy and non-wavy portions
DE102021116191A1 (de) * 2020-08-14 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bilden von source- und drain-merkmalen in halbleiterbauelementen
KR20220049088A (ko) 2020-10-13 2022-04-21 삼성전자주식회사 반도체 장치
KR20220079730A (ko) 2020-12-04 2022-06-14 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11757024B2 (en) * 2021-04-07 2023-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Etch selectivity control for epitaxy process window enlargement in semiconductor devices
US11949016B2 (en) 2021-05-13 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and related methods
US11862519B2 (en) * 2021-08-30 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device with epitaxial features having adjusted profile and method for manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8278179B2 (en) * 2010-03-09 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. LDD epitaxy for FinFETs
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9281378B2 (en) * 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
CN103378152B (zh) * 2012-04-24 2016-02-17 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
US8809139B2 (en) * 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
CN104733312B (zh) * 2013-12-18 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
JP6143663B2 (ja) * 2013-12-19 2017-06-07 株式会社東芝 多孔質触媒層、その製造方法、膜電極接合体および電気化学セル
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR102146469B1 (ko) * 2014-04-30 2020-08-21 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
KR102160100B1 (ko) * 2014-05-27 2020-09-25 삼성전자 주식회사 반도체 장치 제조 방법
US9159630B1 (en) * 2014-07-14 2015-10-13 Globalfoundries Inc. Fin field-effect transistor (FinFET) device formed using a single spacer, double hardmask scheme
CN105470133B (zh) * 2014-09-06 2018-07-31 中国科学院微电子研究所 半导体器件制造方法
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US10032910B2 (en) * 2015-04-24 2018-07-24 GlobalFoundries, Inc. FinFET devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same
KR102310082B1 (ko) * 2015-04-27 2021-10-08 삼성전자주식회사 핀 바디 및 에피택시얼 막을 포함하는 반도체 소자
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515215B2 (en) 2020-08-13 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric epitaxy regions for landing contact plug
TWI790608B (zh) * 2020-08-13 2023-01-21 台灣積體電路製造股份有限公司 設置接觸插塞的不對稱磊晶區域

Also Published As

Publication number Publication date
TWI722218B (zh) 2021-03-21
CN108122768A (zh) 2018-06-05
US20180151439A1 (en) 2018-05-31
US20240105516A1 (en) 2024-03-28
CN108122768B (zh) 2022-07-29
US20180286759A1 (en) 2018-10-04
US9991165B1 (en) 2018-06-05
US20210313232A1 (en) 2021-10-07
US20190287859A1 (en) 2019-09-19
US10312145B2 (en) 2019-06-04
US11854897B2 (en) 2023-12-26
US11037827B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
TWI722218B (zh) 半導體裝置與其形成方法
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
KR101802715B1 (ko) 반도체 디바이스의 제조 방법
TWI713097B (zh) 半導體裝置與其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
TWI762129B (zh) 半導體裝置及其形成方法
US10090393B2 (en) Method for forming a field effect transistor device having an electrical contact
TWI710060B (zh) 半導體裝置與其形成方法
TWI682443B (zh) 半導體結構與其形成方法
TW201806156A (zh) 半導體結構及其製作方法
TWI728547B (zh) 半導體裝置之形成方法
TWI685108B (zh) 半導體裝置及其製造方法
TW202011518A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
TW202139296A (zh) 半導體裝置及其形成方法
TWI685036B (zh) 鰭型場效電晶體裝置及其形成方法
TW202011487A (zh) 半導體裝置的形成方法
TWI777530B (zh) 半導體裝置與其形成方法
TW202017057A (zh) 鰭狀場效電晶體裝置
TW202002302A (zh) 半導體結構
TWI786521B (zh) 包括鰭式場效電晶體的半導體裝置及其製造方法
TWI816801B (zh) 半導體裝置與其形成方法
TW202125648A (zh) 半導體裝置的形成方法
TWI785580B (zh) 具波浪狀部分與非波浪狀部分之混合式磊晶區域的鰭式場效電晶體
US20240055526A1 (en) Semiconductor device and method of fabricating a semiconductor device