CN103378152B - 鳍式场效应管及其形成方法 - Google Patents
鳍式场效应管及其形成方法 Download PDFInfo
- Publication number
- CN103378152B CN103378152B CN201210122575.1A CN201210122575A CN103378152B CN 103378152 B CN103378152 B CN 103378152B CN 201210122575 A CN201210122575 A CN 201210122575A CN 103378152 B CN103378152 B CN 103378152B
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- area
- sidewall
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
鳍式场效应管及其形成方法，其中一种鳍式场效应管，包括：半导体衬底，所述半导体衬底表面具有绝缘层和鳍部，所述鳍部贯穿所述绝缘层、且所述鳍部高于绝缘层表面；所述鳍部顶部的晶面为(100)，所述鳍部侧壁的晶面为(110)，且对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于3:1，对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于3:1；横跨所述鳍部的顶部和侧壁的栅极结构；位于所述栅极结构两侧的鳍部表面的应力衬垫层。本发明实施例的鳍式场效应管的载流子迁移率高，器件性能好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及鳍式场效应管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，CriticalDimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(FinFET)是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。
更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。
发明内容
本发明解决的问题是提供器件性能好的鳍式场效应管、及所述器件性能好的鳍式场效应管的形成方法。
为解决上述问题，本发明的实施例提供了一种鳍式场效应管，包括：
半导体衬底，所述半导体衬底表面具有绝缘层和鳍部，所述鳍部贯穿所述绝缘层、且所述鳍部高于绝缘层表面；
所述鳍部顶部的晶面为(100)，所述鳍部侧壁的晶面为(110)，且对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于3:1，对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于3:1；
横跨所述鳍部的顶部和侧壁的栅极结构；
位于所述栅极结构两侧的鳍部表面的应力衬垫层。
可选地，对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于等于1:1。
可选地，对于p沟道鳍式场效应管，所述鳍部顶部的宽度为10nm-20nm。
可选地，对于p沟道鳍式场效应管，相邻鳍部之间的距离为30nm-50nm。
可选地，对于n沟道鳍式场效应管，所述应力衬垫层的材料为SiC。
可选地，对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于10:1。
可选地，对于n沟道鳍式场效应管，所述鳍部顶部的宽度为40nm-60nm。
可选地，对于n沟道鳍式场效应管，相邻鳍部之间的距离为10nm-30nm。
可选地，对于p沟道鳍式场效应管，所述应力衬垫层的材料为SiGe。
相应的，发明人还提供了一种鳍式场效应管，包括：
包含第一区域和第二区域的半导体衬底，所述第一区域用于形成p沟道鳍式场效应管，第二区域用于形成n沟道鳍式场效应管，其中，所述半导体衬底表面具有绝缘层，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部贯穿绝缘层、且其顶部高于绝缘层表面，所述第一鳍部顶部的晶面为(100)，所述第一鳍部侧壁的晶面为(110)，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部贯穿绝缘层、且其顶部高于所述绝缘层表面，所述第二鳍部顶部的晶面为(100)，所述第一鳍部侧壁的晶面为(110)；
所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1；
所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1；
横跨所述第一鳍部的顶部和侧壁的第一栅极结构；横跨所述第二鳍部的顶部和侧壁的第二栅极结构；
位于所述第一栅极结构两侧的第一鳍部表面的第一应力衬垫层；位于所述第二栅极结构两侧的第二鳍部表面的第二应力衬垫层。
可选地，所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比小于等于10:1。
可选地，所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比大于等于1:1。
可选地，相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离。
可选地，相邻第一鳍部之间的距离为30nm-50nm。
可选地，所述第一鳍部的宽度为10nm-20nm。
可选地，相邻第二鳍部之间的距离为40nm-60nm。
可选地，所述第二鳍部的宽度为10nm-30nm。
可选地，所述第一应力衬垫层的材料为SiGe，所述第二应力衬垫层的材料为SiC。
相应的，发明人还提供了一种鳍式场效应管的形成方法，包括：
提供包含第一区域和第二区域的半导体衬底，所述第一区域用于形成p沟道鳍式场效应管，第二区域用于形成n沟道鳍式场效应管，其中，所述半导体衬底表面具有绝缘层，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部顶部的晶面为(100)，所述第一鳍部与绝缘层相接触面的晶面为(110)，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部顶部的晶面为(100)，所述第二鳍部与绝缘层相接触面的晶面为(110)，所述第一鳍部和第二鳍部贯穿所述绝缘层、与所述绝缘层表面齐平，并且相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离；
刻蚀所述第一区域的绝缘层，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1；
刻蚀所述第二区域的绝缘层，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1；
形成横跨所述第一鳍部的顶部和侧壁的第一栅极结构；形成横跨所述第二鳍部的顶部和侧壁的第二栅极结构；
形成位于所述第一栅极结构两侧的第一鳍部表面的第一应力衬垫层；形成位于所述第二栅极结构两侧的第二鳍部。
可选地，相邻第一鳍部之间的距离为30nm-50nm。
可选地，所述第一鳍部的宽度为10nm-20nm。
可选地，相邻第二鳍部之间的距离为40nm-60nm。
可选地，所述第二鳍部的宽度为10nm-30nm。
可选地，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1的步骤还包括：在刻蚀所述第一区域和第二区域的绝缘层后，形成覆盖所述第一鳍部和第二鳍部的可流动绝缘层；采用回流工艺对所述可流动绝缘层进行处理，使位于所述第一鳍部顶部的可流动绝缘层回流至相邻两个第一鳍部之间的绝缘层表面，并使位于所述第二鳍部顶部的可流动绝缘层回流至相邻两个第二鳍部之间的绝缘层表面。
可选地，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1的步骤还包括：在刻蚀所述第一区域和第二区域的绝缘层后，形成覆盖所述第一鳍部和第二鳍部的可流动绝缘层；去除所述第一鳍部的顶部和侧壁的可流动绝缘层；采用回流工艺对第二区域的可流动绝缘层进行处理，使位于所述第二鳍部顶部的可流动绝缘层回流至相邻两个第二鳍部之间的绝缘层表面。
可选地，所述第一应力衬垫层和第二应力衬垫层的形成工艺为选择性外延沉积工艺。
与现有技术相比，本发明的实施例具有以下优点：
所述鳍部顶部的晶面指数为(100)，所述鳍部侧壁的晶面指数为(110)，对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于3:1，(100)晶面占主导地位，n沟道鳍式场效应管的应力衬垫层和鳍部相接触处形成的应力更大，其沟道区的载流子迁移率高，性能好；对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于3:1，(110)晶面占主导地位，p沟道鳍式场效应管的应力衬垫层和鳍部相接触处形成的应力更大，其沟道区的载流子迁移率高，性能好。
进一步的，包括n沟道鳍式场效应管和p沟道鳍式场效应管，所述n沟道鳍式场效应管的鳍部顶部与侧壁的面积之比大于3:1，(100)晶面占主导地位，第一应力衬垫层和第一鳍部相接触处形成的应力较大，n沟道区的载流子迁移率提高，所述p沟道鳍式场效应管的鳍部顶部与侧壁的面积之比小于等于3:1，(110)晶面占主导地位，第二应力衬垫层和第二鳍部相接触处形成的应力大，p沟道区的载流子迁移率高，最终形成的CMOS鳍式场效应管的沟道区的载流子迁移率高，性能好。
更进一步的，形成CMOS鳍式场效应管时，第一鳍部和第二鳍部的顶部均为(100)晶面，侧壁均为(110)晶面，形成CMOS鳍式场效应管时的工艺简单、工艺步骤少，节省了时间和成本。并且，由于相邻第一鳍部间的距离大于相邻第二鳍部之间的距离，采用刻蚀工艺在同一步骤中去除第一鳍部之间的绝缘层和第二鳍部之间的绝缘层时，形成的第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，形成工艺简单，且形成的鳍式场效应管的沟道区的载流子迁移率高，鳍式场效应管的性能好。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2是本发明第一实施例的鳍式场效应管的剖面结构示意图；
图3是本发明第二实施例的鳍式场效应管的剖面结构示意图；
图4是本发明第三实施例的鳍式场效应管的剖面结构示意图；
图5是本发明第三实施例的鳍式场效应管的形成方法的流程示意图；
图6-图11是本发明第三实施例的鳍式场效应管的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，随着工艺节点的进一步减小，现有技术形成的鳍式场效应管的性能不够稳定。
经过研究，发明人发现，影响鳍式场效应管性能的一个主要因素就是鳍式场效应管沟道区的载流子迁移率。当鳍式场效应管沟道区的载流子迁移率高时，鳍式场效应管的性能就会提高。
经过进一步研究，发明人发现，除了在鳍部表面形成应力衬垫层，通过应力衬垫层中材料的晶格常数与鳍部材料的晶格常数不同，向所述鳍部场效应管的沟道区引入拉应力或压应力，增大鳍式场效应管沟道区的载流子迁移率外，还可以根据待形成的鳍式场效应管的种类，选择具有不同晶面指数的鳍部，例如，想要形成n沟道鳍式场效应管，则在半导体衬底表面形成顶部晶面指数为(100)，侧壁晶面指数为(110)的鳍部，然后形成位于所述半导体衬底上、且横跨所述鳍部的顶部和侧壁的栅极结构，以及形成位于所述栅极结构两侧鳍部表面的应力衬底层和源/漏区，最终形成的n沟道鳍式场效应管的载流子迁移率高，n沟道鳍式场效应管的性能好；而形成p沟道鳍式场效应管时，形成的鳍部的顶部的晶面指数为(110)，侧壁的晶面指数为(100)，最终形成的p沟道鳍式场效应管的载流子迁移率高，p沟道鳍式场效应管的性能好。
更进一步的，发明人发现，形成CMOS鳍式场效应管时，如果在待形成n沟道鳍式场效应管的区域，形成顶部晶面指数为(100)、侧壁晶面指数为(110)的鳍部，在待形成p沟道鳍式场效应管的区域，形成顶部晶面指数为(110)、侧壁晶面指数为(100)的鳍部，工艺复杂、步骤繁多，且制造成本高。发明人发现，形成CMOS鳍式场效应管时，可以在n沟道鳍式场效应管的区域和p沟道鳍式场效应管的区域均形成顶部晶面指数为(100)、侧壁晶面指数为(110)的鳍部，但通过控制各区域对应的顶部和侧壁的面积比，获得各区域的载流子迁移率高的CMOS鳍式场效应管，形成的CMOS鳍式场效应管的性能稳定，并且形成工艺简单，节省了工艺步骤和时间。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
请参考图2，发明人提供了一种p沟道鳍式场效应管，包括：
半导体衬底200，所述半导体衬底200表面具有绝缘层201和鳍部203，所述鳍部203贯穿所述绝缘层201、且所述鳍部203高于绝缘层201表面；
所述鳍部203顶部203a的晶面为(100)，所述鳍部203侧壁203b的晶面为(110)，所述鳍部203顶部203a与侧壁203b的面积之比小于等于3:1；
横跨所述鳍部203的顶部203a和侧壁203b的栅极结构(未图示)；
位于所述栅极结构两侧的鳍部203表面的应力衬垫层(未图示)和源/漏区(未图示)。
其中，所述半导体衬底200用于为后续工艺提供工作平台。所述半导体衬底200为硅衬底(Si)或绝缘体上硅(SOI)。在本发明的实施例中，所述半导体衬底200的材料为单晶硅。
所述绝缘层201用于隔离相邻的鳍部203。所述绝缘层201的材料为氧化硅、氮化硅、氮氧化硅等。所述绝缘层201的形成工艺为沉积工艺，例如物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)。在本发明的实施例中，所述绝缘层201为浅沟槽隔离，所述绝缘层201的材料为氧化硅，所述绝缘层201的形成工艺为低压化学气相沉积工艺(LPCVD)。
所述鳍部203后续作为p沟道鳍式场效应管的重要部分，用于增加p沟道鳍式场效应管的沟道区的载流子迁移率，以提高p沟道鳍式场效应管的性能。所述鳍部203的形成工艺为选择性化学气相沉积工艺或刻蚀工艺，在此不再赘述。
发明人发现，除了在鳍部203表面形成应力衬垫层，通过应力衬垫层中材料的晶格常数与鳍部203材料的晶格常数不同，向所述鳍式场效应管的沟道区引入拉应力或压应力，增大鳍式场效应管沟道区的载流子迁移率外，还可以根据待形成的鳍式场效应管的种类，选择具有不同晶面指数的鳍部203，例如，在半导体衬底200表面形成顶部203a晶面指数为(100)，侧壁203b晶面指数为(110)的鳍部203，然后形成位于所述半导体衬底200上、且横跨所述鳍部203的顶部203a和侧壁203b的栅极结构，以及形成位于所述栅极结构两侧鳍部203表面的应力衬垫层和源/漏区，最终形成的p沟道鳍式场效应管的载流子迁移率高，p沟道鳍式场效应管的性能好。
所述鳍部203顶部203a的晶面为(100)，所述鳍部203侧壁203b的晶面为(110)。并且经过反复研究，发明人发现，当所述鳍部203顶部203a与侧壁203b的面积之比小于等于3:1时，尤其是当所述鳍部203顶部203a与侧壁203b的面积之比小于等于3:1，且大于等于1:1时，p沟道鳍式场效应管的沟道区的载流子迁移率高，所述p沟道鳍式场效应管的性能稳定。
在本发明的实施例中，所述鳍部203顶部203a与侧壁203b的面积之比为2:1，所述p沟道鳍式场效应管的沟道区的载流子迁移率较高，所述p沟道鳍式场效应管的性能稳定。
考虑到工艺节点的逐渐减小，鳍部203的宽度不能太大，本发明实施例的鳍部203的宽度W1为10nm-20nm，且为了便于形成所述鳍部203的过程中，刻蚀相邻鳍部203间的绝缘层201，所述相邻鳍部203之间的距离L1为30nm-50nm。
需要说明的是，在本发明的实施例中，所述鳍部203的侧壁203b指的是暴露于绝缘层201表面、且垂置于所述绝缘层201表面的部分；所述鳍部203的宽度W1为图2所示的鳍部203平行于绝缘层201表面方向的尺寸。
请继续参考图2，所述栅极结构包括：位于所述绝缘层表面、且横跨所述鳍部203的顶部203a和侧壁203b的栅介质层(未图示)；覆盖所述栅介质层的栅电极层(未图示)。
所述应力衬垫层在与鳍部203相接触处引入对应的应力，以增大鳍式场效应管的沟道区的载流子迁移率。在本发明的实施例中，所述应力衬垫层的材料为SiGe，所述应力衬垫层的形成工艺为选择性外延沉积工艺。
所述源/漏区用于形成源/漏极，可以向所述应力衬垫层内掺杂后形成，由于形成源/漏区的工艺已为本领域技术人员所熟知，在此不再赘述。
本发明的第一实施例中，所述鳍部203的顶部203a的晶面为(100)，所述鳍部203的侧壁203b的晶面为(110)，所述鳍部203的顶部203a与侧壁203b的面积之比小于等于3:1，所述鳍部203中(110)的晶面占主导地位，p沟道鳍式场效应管的应力衬垫层和鳍部203相接触处形成的应力更大，其沟道区的载流子迁移率高，所述p沟道鳍式场效应管的性能稳定。
第二实施例
请参考图3，与本发明的第一实施例不同，本发明的第二实施例提供了一种n沟道鳍式场效应管，包括：
半导体衬底300，所述半导体衬底300表面具有绝缘层301和鳍部303，所述鳍部303贯穿所述绝缘层301、且所述鳍部303高于绝缘层301表面；
所述鳍部303顶部303a的晶面为(100)，所述鳍部303侧壁303b的晶面为(110)，所述鳍部303顶部303a与侧壁303b的面积之比大于3:1；
横跨所述鳍部303的顶部303a和侧壁303b的栅极结构(未图示)；
位于所述栅极结构两侧的鳍部303表面的应力衬垫层(未图示)和源/漏区(未图示)。
其中，所述半导体衬底300用于为后续工艺提供工作平台。所述半导体衬底300为硅衬底(Si)或绝缘体上硅(SOI)。在本发明的实施例中，所述半导体衬底300的材料为单晶硅。
所述绝缘层301用于隔离相邻的鳍部303。所述绝缘层301的材料为氧化硅、氮化硅、氮氧化硅等。所述绝缘层301的形成工艺为沉积工艺，例如物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)。在本发明的实施例中，所述绝缘层301为浅沟槽隔离，所述绝缘层301的材料为氧化硅，所述绝缘层301的形成工艺为低压化学气相沉积工艺(LPCVD)。
所述鳍部303后续作为n沟道鳍式场效应管的重要部分，用于增加np沟道鳍式场效应管的沟道区的载流子迁移率，以提高n沟道鳍式场效应管的性能。所述鳍部303的形成工艺为选择性化学气相沉积工艺或刻蚀工艺，在此不再赘述。
发明人发现，当p沟道鳍式场效应管鳍部303顶部303a的晶面指数为(110)，侧壁303b的晶面指数为(100)时，p沟道鳍式场效应管的载流子迁移率高，p沟道鳍式场效应管的性能好。但是形成顶部303a的晶面指数为(110)，侧壁303b的晶面指数为(100)的工艺复杂，并且工艺成本高。
经过研究，发明人发现，当p沟道鳍式场效应管中占主导地位的为(110)晶面时，后续应力衬垫层与鳍部303相接触处产生的应力较大，形成的p沟道鳍式场效应管的沟道区的载流子迁移率高，形成的p沟道鳍式场效应管的性能稳定。
所述鳍部303顶部303a的晶面为(100)，所述鳍部303侧壁303b的晶面为(110)。并且经过反复研究，发明人发现，当所述鳍部303顶部303a与侧壁303b的面积之比大于3:1，尤其是当所述鳍部303顶部303a与侧壁303b的面积之比大于3:1，且小于等于10:1时，n沟道鳍式场效应管的沟道区的载流子迁移率高，所述n沟道鳍式场效应管的性能稳定。
在本发明的实施例中，所述鳍部303顶部303a与侧壁303b的面积之比为6:1，所述n沟道鳍式场效应管的沟道区的载流子迁移率较高，所述n沟道鳍式场效应管的性能稳定。
考虑到工艺节点的逐渐减小，鳍部303的宽度不能太大，本发明实施例的鳍部303的宽度W2为40nm-60nm，且为了便于形成所述鳍部303的过程中，刻蚀相邻鳍部303间的绝缘层301，所述相邻鳍部303之间的距离L2为10nm-30nm。
需要说明的是，在本发明的实施例中，所述鳍部303的侧壁303b指的是暴露于绝缘层301表面、且垂置于所述绝缘层301表面的部分；所述鳍部303的宽度W2为图3所示的鳍部303平行于绝缘层301表面方向的尺寸。
请继续参考图3，所述栅极结构包括：位于所述绝缘层表面、且横跨所述鳍部303的顶部303a和侧壁303b的栅介质层(未图示)；覆盖所述栅介质层的栅电极层(未图示)。
所述应力衬垫层在与鳍部303相接触处引入对应的应力，以增大鳍式场效应管的沟道区的载流子迁移率。在本发明的实施例中，所述应力衬垫层的材料为SiC，所述应力衬垫层的形成工艺为选择性外延沉积工艺，后续形成的n沟道鳍式场效应管的沟道区的载流子迁移率高。
所述源/漏区用于形成源/漏极，可以向所述应力衬垫层内掺杂后形成，由于形成源/漏区的工艺已为本领域技术人员所熟知，在此不再赘述。
本发明的第二实施例中，所述鳍部303的顶部303a的晶面为(100)，所述鳍部303的侧壁303b的晶面为(110)，所述鳍部303的顶部303a与侧壁303b的面积之比大于3:1，所述鳍部303中(100)的晶面占主导地位，当(100)晶面占主导地位时，n沟道鳍式场效应管的沟道区的载流子迁移率高，所述n沟道鳍式场效应管的性能稳定。
第三实施例
请参考图4，与第一实施例、第二实施例均不同，所述第三实施例的鳍式场效应管为CMOS鳍式场效应管，包括：
包含第一区域I和第二区域II的半导体衬底400，所述第一区域I用于形成p沟道鳍式场效应管，第二区域II用于形成n沟道鳍式场效应管，其中，所述半导体衬底400表面具有绝缘层401，所述第一区域I的半导体衬底400表面具有第一鳍部403，所述第一鳍部403贯穿绝缘层401、且其顶部高于绝缘层401表面，所述第一鳍部403顶部403a的晶面为(100)，所述第一鳍部403侧壁403b的晶面为(110)，所述第二区域II的半导体衬底400表面具有第二鳍部405，所述第二鳍部405贯穿绝缘层401、且其顶部405a高于所述绝缘层401表面，所述第二鳍部405顶部405b的晶面为(100)，所述第二鳍部405侧壁405b的晶面为(110)；
所述第一鳍部403顶部403a的面积与所述第一鳍部403侧壁403b的面积的比小于等于3:1；
所述第二鳍部405顶部405a的面积与所述第二鳍部405侧壁405b的面积的比大于3:1；
横跨所述第一鳍部403的顶部403a和侧壁403b的第一栅极结构(未图示)；横跨所述第二鳍部405的顶部405a和侧壁405b的第二栅极结构(未图示)；
位于所述第一栅极结构两侧的第一鳍部403表面的第一应力衬垫层(未图示)；位于所述第二栅极结构两侧的第二鳍部405表面的第二应力衬垫层(未图示)。
其中，所述半导体衬底400用于为后续工艺提供工作平台。所述半导体衬底400为硅衬底(Si)或绝缘体上硅(SOI)。在本发明的实施例中，所述半导体衬底400的材料为单晶硅。
所述绝缘层401用于隔离相邻的鳍部，例如第一鳍部403或/和第二鳍部405。所述绝缘层401的材料为氧化硅、氮化硅、氮氧化硅等。在本发明的实施例中，所述绝缘层401为浅沟槽隔离，所述绝缘层401的材料为氧化硅。
所述第一鳍部403位于所述第一区域I的半导体衬底400表面、贯穿所述绝缘层401，且顶部403a高于所述绝缘层401表面。所述第一鳍部403作为p沟道鳍式场效应管的重要组成部分，用于增加p沟道鳍式场效应管的载流子迁移率，提高p沟道鳍式场效应管的性能。
所述第一鳍部403顶部403a的晶面为(100)，所述第一鳍部403侧壁403b的晶面为(110)。经过反复研究，发明人发现，当所述第一鳍部403顶部403a与侧壁403b的面积之比小于等于3:1，尤其是当所述第一鳍部403顶部403a与侧壁403b的面积之比小于等于3:1，且大于等于1:1时，p沟道鳍式场效应管的沟道区的载流子迁移率高，所述p沟道鳍式场效应管的性能稳定。
在本发明的实施例中，所述第一鳍部403顶部403a与侧壁403b的面积之比为2:1，所述p沟道鳍式场效应管的沟道区的载流子迁移率较高，所述p沟道鳍式场效应管的性能稳定。
考虑到工艺节点的逐渐减小，第一鳍部403的宽度不能太大，本发明实施例的第一鳍部403的宽度W3为40nm-60nm，且为了便于形成所述第一鳍部403的过程中，刻蚀相邻第一鳍部403间的绝缘层401，所述相邻第一鳍部403之间的距离L3为10nm-30nm。
需要说明的是，在本发明的实施例中，所述第一鳍部403的侧壁403b指的是暴露于绝缘层401表面、且垂置于所述绝缘层401表面的部分；所述第一鳍部403的宽度W3为图4所示的第一鳍部403平行于绝缘层401表面方向的尺寸。
所述第二鳍部405位于所述第二区域II的半导体衬底400表面、贯穿所述绝缘层401，且顶部405a高于所述绝缘层401表面。所述第二鳍部405用于作为n沟道鳍式场效应管的重要组成部分，用于增加n沟道鳍式场效应管的载流子迁移率，提高n沟道鳍式场效应管的性能。
所述第二鳍部405顶部405a的晶面为(100)，所述第二鳍部405侧壁405b的晶面为(110)。并且经过反复研究，发明人发现，当所述第二鳍部405顶部405a与侧壁405b的面积之比大于3:1时，尤其是当所述第二鳍部405顶部405a与侧壁405b的面积之比大于3:1，且小于等于10:1时，n沟道鳍式场效应管的沟道区的载流子迁移率高，所述n沟道鳍式场效应管的性能稳定。
在本发明的实施例中，所述第二鳍部405顶部405a与侧壁405b的面积之比为6:1，所述n沟道鳍式场效应管的沟道区的载流子迁移率较高，所述n沟道鳍式场效应管的性能稳定。
考虑到工艺节点的逐渐减小，第二鳍部405的宽度不能太大，本发明实施例的第二鳍部405的宽度W4为10nm-20nm，且为了便于形成所述第二鳍部405的过程中，刻蚀相邻第二鳍部405间的绝缘层401，所述相邻第二鳍部405之间的距离L4为30nm-50nm。
需要说明的是，在本发明的实施例中，所述第二鳍部405的侧壁405b指的是暴露于绝缘层401表面、且垂置于所述绝缘层401表面的部分；所述鳍部403的宽度W4为图4所示的第二鳍部405平行于绝缘层401表面方向的尺寸。
请继续参考图4，所述第一栅极结构包括：位于所述绝缘层401表面、且横跨所述第一鳍部403的顶部403a和侧壁403b的第一栅介质层(未图示)；覆盖所述第一栅介质层的第一栅电极层(未图示)；所述第二栅极结构包括：位于所述绝缘层401表面、且横跨所述第二鳍部405的顶部405a和侧壁405b的第二栅介质层(未图示)；覆盖所述第二栅介质层的第二栅电极层(未图示)。
所述第一应力衬垫层在与第一鳍部403相接触处引入新的应力，以增加p沟道鳍式场效应管的沟道区的载流子迁移率，所述第一应力衬垫层的材料为SiGe；所述第二应力衬垫层在与第二鳍部405相接触处引入新的应力，以增加n沟道鳍式场效应管的沟道区的载流子迁移率，所述第二应力衬垫层的材料为SiC。
需要说明的是，本发明第三实施例的CMOS鳍式场效应管，还包括：分别位于所述第一应力衬垫层和第二应力衬垫层内的第一源/漏区和第二源/漏区，在此不再赘述。
本发明第三实施例的第一鳍部中，与第一应力衬垫层相接触处主要为(110)晶面，第一应力衬垫层和第一鳍部403相接触处形成的应力较大，有助于提高p沟道鳍式场效应管的沟道区的载流子迁移率，所述p沟道鳍式场效应管的性能稳定；对于第二鳍部405，与第二应力衬垫层相接触处主要为(100)晶面，所述(100)晶面有助于第二应力衬垫层和第二鳍部405相接触处的应力，提高了n沟道鳍式场效应管的沟道区的载流子迁移率，所述n沟道鳍式场效应管的性能稳定。本发明第三实施例的CMOS鳍式场效应管的性能稳定。
请参考图5，图5为本发明第三实施例的CMOS鳍式场效应管的形成方法，包括：
步骤S501，提供包含第一区域和第二区域的半导体衬底，所述第一区域用于形成p沟道鳍式场效应管，第二区域用于形成n沟道鳍式场效应管，其中，所述半导体衬底表面具有绝缘层，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部顶部的晶面为(100)，所述第一鳍部与绝缘层相接触面的晶面为(110)，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部顶部的晶面为(100)，所述第二鳍部与绝缘层相接触面的晶面为(110)，所述第一鳍部和第二鳍部贯穿所述绝缘层、与所述绝缘层表面齐平，并且相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离；
步骤S503，刻蚀所述第一区域和第二区域的绝缘层，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1；
步骤S505，形成横跨所述第一鳍部的顶部和侧壁的第一栅极结构；形成横跨所述第二鳍部的顶部和侧壁的第二栅极结构；
步骤S507，形成位于所述第一栅极结构两侧的第一鳍部表面的第一应力衬垫层；形成位于所述第二栅极结构两侧的第二鳍部表面的第二应力衬垫层。
具体请参考图6-图11，图6-图11示出了本发明第三实施例的CMOS鳍式场效应管的形成过程的剖面结构示意图。
请参考图6，提供包含第一区域I和第二区域II的半导体衬底400，所述第一区域I用于形成p沟道鳍式场效应管，第二区域II用于形成n沟道鳍式场效应管，其中，所述半导体衬底400表面具有绝缘层401，所述第一区域I的半导体衬底400表面具有第一鳍部403，所述第一鳍部403顶部403a的晶面为(100)，所述第一鳍部403与绝缘层401相接触面(未标示)的晶面为(110)，所述第二区域II的半导体衬底400表面具有第二鳍部405，所述第二鳍部405顶部405a的晶面为(100)，所述第二鳍部405与绝缘层401相接触面(未标示)的晶面为(110)，所述第一鳍部403和第二鳍部405贯穿所述绝缘层401、与所述绝缘层401表面齐平，并且相邻第一鳍部403之间的距离L3大于相邻第二鳍部405之间的距离L4。
所述半导体衬底400用于为后续工艺提供工作平台。所述半导体衬底400为硅衬底(Si)或绝缘体上硅(SOI)。在本发明的实施例中，所述半导体衬底400的材料为单晶硅。
所述绝缘层401用于隔离相邻的第一鳍部403和/或第二鳍部405。所述绝缘层401的形成工艺为沉积工艺，例如物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)。在本发明的实施例中，所述绝缘层401的形成工艺为低压化学气相沉积工艺(LPCVD)。
所述第一鳍部403作为p沟道鳍式场效应管的重要组成部分，用于增加p沟道鳍式场效应管的载流子迁移率，提高p沟道鳍式场效应管的性能，所述第二鳍部405作为n沟道鳍式场效应管的重要组成部分，用于增加n沟道鳍式场效应管的载流子迁移率，提高n沟道鳍式场效应管的性能。
发明人发现，形成CMOS鳍式场效应管时，如果在待形成n沟道鳍式场效应管的区域，形成顶部晶面指数为(100)、侧壁晶面指数为(110)的鳍部，在待形成p沟道鳍式场效应管的区域，形成顶部晶面指数为(110)、侧壁晶面指数为(100)的鳍部，工艺复杂、步骤繁多，且制造成本高。并且，形成CMOS鳍式场效应管时，可以在n沟道鳍式场效应管的区域和p沟道鳍式场效应管的区域均形成顶部晶面指数为(100)、侧壁晶面指数为(110)的鳍部，但通过控制各区域对应的顶部和侧壁的面积比，获得各区域的载流子迁移率高的CMOS鳍式场效应管，形成的CMOS鳍式场效应管的性能稳定，并且形成工艺简单，节省了工艺步骤和时间。
经过进一步研究，发明人发现，后续采用刻蚀工艺去除绝缘层401时，窄的开口内绝缘层的刻蚀速率小于宽的开口内绝缘层的刻蚀速率，如果相邻第一鳍部403间的距离L3大于相邻第二鳍部405之间的距离L4，后续刻蚀第一区域I相邻第一鳍部403间和第二区域II相邻第二鳍部405间的绝缘层401时，相同时间内，去除所述第一区域I的绝缘层401的厚度大于去除所述第二区域II的绝缘层401的厚度。通过调整刻工艺的工艺参数，例如温度、刻蚀气体、压强等，或者调整相邻第一鳍部403间的距离和第二鳍部405间的距离，最终可以获得满足本发明实施例的要求的第一鳍部403和第二鳍部405。
为便于后续刻蚀，所述第一鳍部403的宽度W3为10nm-20nm，相邻第一鳍部403之间的距离L3为30nm-50nm；第二鳍部405的宽度W4为10nm-30nm，相邻第二鳍部405之间的距离L4为40nm-60nm。
在本发明的第三实施例中，相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离，所述第一鳍部403的宽度为15nm，相邻第一鳍部403之间的距离L3为50nm；第二鳍部405的宽度W4为25nm，相邻第二鳍部405之间的距离L4为40nm。
请参考图7，刻蚀所述第一区域I和第二区域II的绝缘层401，使所述第一鳍部403顶部403a的面积与所述第一鳍部403侧壁403b的面积的比小于等于3:1，使所述第二鳍部405顶部405a的面积与所述第二鳍部405侧壁405b的面积的比大于3:1。
刻蚀所述第一区域I和第二区域II的绝缘层401的工艺为干法刻蚀或湿法刻蚀工艺，由于刻蚀所述绝缘层401的工艺已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的第三实施例中，通过调整刻蚀时的工艺参数，例如温度、刻蚀气体、压强等，可以在该步骤中得到最终的第一鳍部403和第二鳍部405，所述第一鳍部403顶部403a的面积与所述第一鳍部403侧壁403b的面积的比小于等于3:1，所述第二鳍部405顶部405a的面积与所述第二鳍部405侧壁405b的面积的比大于3:1。
为了使p沟道鳍式场效应管、n沟道鳍式场效应管的沟道区载流子迁移率更高，器件性能更好。所述第一鳍部403顶部403a与侧壁403b间的面积比小于等于3:1、且大于等于1:1；所述第二鳍部405顶部405a与侧壁405b间的面积比大于3:1、且小于等于10:1。在本发明的实施例中，刻蚀后形成的所述第一鳍部403顶部403a与侧壁403b间的面积比为2:1，所述第二鳍部405顶部405a与侧壁405b间的面积比为6:1。
需要说明的是，在本发明第三实施例的另一实例中，为使所述第一鳍部403顶部403a的面积与所述第一鳍部403侧壁403b的面积的比小于等于3:1，使所述第二鳍部405顶部405a的面积与所述第二鳍部405侧壁405b的面积的比大于3:1的步骤还包括：
请参考图8，在刻蚀所述第一区域I和第二区域II的绝缘层401后，形成覆盖所述第一鳍部403和第二鳍部405的可流动绝缘层407。
所述可流动绝缘层407由于具有良好的覆盖平坦性，有助于后续采用回流工艺使其回流至相邻两个第一鳍部403或相邻两个第二鳍部405之间的区域，用于进一步形成顶部面积和底部面积比满足工艺需求的第一鳍部、第二鳍部。
所述可流动绝缘层407形成步骤包括：形成覆盖所述绝缘层401、第一鳍部403的顶部403a和侧壁403b，以及第二鳍部405的顶部405a和侧壁405b的可流动薄膜(未图示)；对所述可流动薄膜进行氧化或氮化处理。
其中，所述可流动薄膜的材料为硼磷硅玻璃、硼硅玻璃、磷硅玻璃、聚乙烯氧化硅、聚乙烯氮化硅或正硅酸乙酯。形成的所述可流动绝缘层407的材料为氧化硅。
请参考图9，采用回流工艺对所述可流动绝缘层407(图8所示)进行处理，使位于所述第一鳍部403顶部403a的可流动绝缘层407回流至相邻两个第一鳍部403之间的绝缘层401表面，并使位于所述第二鳍部405顶部405a的可流动绝缘层407回流至相邻两个第二鳍部405之间的绝缘层401表面。
由于相邻第一鳍部403之间的距离大于相邻第二鳍部405之间的距离，回流工艺后第一鳍部403间的可流动绝缘层407a的厚度小于第二鳍部405间的可流动绝缘层407b的厚度，有助于同时形成本发明第三实施例的第一鳍部403和第二鳍部405，节省了工艺步骤。
由于所述回流工艺已为本领域技术人员所熟知，在此不再赘述。本实例中可通过对可流动绝缘层进行回流处理，使得形成的顶部和侧壁面积比满足工艺需求，形成工艺简单，并且执行起来较为灵活。
需要说明的是，在本发明第三实施例的又一实例中，为使所述第一鳍部403顶部403a的面积与所述第一鳍部403侧壁403b的面积的比小于等于3:1，使所述第二鳍部405顶部405a的面积与所述第二鳍部405侧壁405b的面积的比大于3:1的步骤还包括：
请参考图8，在刻蚀所述第一区域I和第二区域II的绝缘层401后，形成覆盖所述第一鳍部403和第二鳍部405的可流动绝缘层407。
由于所述可流动绝缘层407的形成方法在前一实例中已描述，在此不再赘述。
请参考图10，去除所述第一鳍部403的顶部403a和侧壁403b的可流动绝缘层407。
第一鳍部403顶部403a的晶面为(100)，侧壁403b的晶面为(110)，考虑到第一鳍部403中(110)晶面占主导地位时，形成的p沟道鳍式场效应管的载流子迁移率高，性能好。为使所述第一鳍部403的侧壁403b的面积更大，具有更大面积的(110)晶面，在该实例中，去除所述第一区域I的可流动绝缘层407。
所述去除第一区域I的可流动绝缘层407的步骤为：形成位于所述可流动绝缘层407表面的掩膜层(未图示)，所述掩膜层具有暴露第一区域I的可流动绝缘层407的开口；沿所述掩膜层的开口刻蚀所述第一区域I的可流动绝缘层407，直至暴露出绝缘层401。
请参考图11，采用回流工艺对第二区域II的可流动绝缘层进行处理，使位于所述第二鳍部405顶部405a的可流动绝缘层回流至相邻两个第二鳍部405之间的绝缘层401表面。
第二鳍部405顶部405a的晶面为(100)，侧壁405b的晶面为(110)，考虑到第二鳍部405中(100)晶面占主导地位时，形成的n沟道鳍式场效应管的载流子迁移率高，性能好。由于所述第二鳍部405顶部405a的面积一定，要想(100)晶面在第二鳍部405中占主导地位，则需要减小第二鳍部405侧壁405b的面积，即减小(110)晶面的面积。因此，在本实例中，将所述第二区域II的第二鳍部405顶部405a的可流动绝缘层回流至相邻两个第二鳍部405之间的区域，形成如图11所示的可流动绝缘层407c。
需要说明的是，所述回流工艺在去除所述第一区域I的可流动绝缘层407后进行。
本发明第三实施例中，由于相邻第一鳍部间的距离大于相邻第二鳍部之间的距离，采用刻蚀工艺在同一步骤中去除第一鳍部之间的绝缘层和第二鳍部之间的绝缘层时，形成的第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，形成工艺简单，且形成的鳍式场效应管的沟道区的载流子迁移率高，鳍式场效应管的性能好。
进一步的，还包括：在去除所述第一鳍部和第二鳍部之间的绝缘层后，形成覆盖所述第一鳍部、第二鳍部和绝缘层表面的可流动绝缘层，再采用去除第一区域的可流动绝缘层，对所述第二鳍部顶部的可流动绝缘层进行回流处理，或者直接对第一鳍部顶部和第二鳍部顶部的可流动绝缘层进行回流处理，形成符合工艺要求的第一鳍部和第二鳍部，形成方法灵活，工艺简单。
所述第一栅极结构和第二栅极结构的形成工艺为沉积工艺，例如物理或化学气相沉积。由于形成所述第一栅极结构和第二栅极结构的工艺已为本领域技术人员所熟知，在此不再赘述。
所述第一应力衬垫层和第二应力衬垫层的形成工艺为选择性外延沉积工艺，形成的第一应力衬垫层和第二应力衬垫层的质量好，能够引入较大的应力至第一鳍部和第二鳍部，使得对应的n沟道/p沟道的鳍式场效应管的沟道区的载流子迁移率高。
需要说明的是，本发明的实施例中，所述CMOS鳍式场效应管的形成方法还包括：形成分别位于所述第一应力衬垫层和第二应力衬垫层内的源/漏区。所述源/漏区的形成工艺为掺杂工艺，例如离子注入，在此不再赘述。
综上，本发明实施例中，所述鳍部顶部的晶面指数为(100)，所述鳍部侧壁的晶面指数为(110)，对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于3:1，(100)晶面占主导地位，n沟道鳍式场效应管的应力衬垫层和鳍部相接触处形成的应力更大，其沟道区的载流子迁移率高，性能好；对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于3:1，(110)晶面占主导地位，p沟道鳍式场效应管的应力衬垫层和鳍部相接触处形成的应力更大，其沟道区的载流子迁移率高，性能好。
进一步的，本发明实施例中，包括n沟道鳍式场效应管和p沟道鳍式场效应管，所述n沟道鳍式场效应管的鳍部顶部与侧壁的面积之比大于3:1，(100)晶面占主导地位，第一应力衬垫层和第一鳍部相接触处形成的应力较大，n沟道区的载流子迁移率提高，所述p沟道鳍式场效应管的鳍部顶部与侧壁的面积之比小于等于3:1，(110)晶面占主导地位，第二应力衬垫层和第二鳍部相接触处形成的应力大，p沟道区的载流子迁移率高，最终形成的CMOS鳍式场效应管的沟道区的载流子迁移率高，性能好。
更进一步的，形成CMOS鳍式场效应管时，第一鳍部和第二鳍部的顶部均为(100)晶面，侧壁均为(110)晶面，形成CMOS鳍式场效应管时的工艺简单、工艺步骤少，节省了时间和成本。并且，由于相邻第一鳍部间的距离大于相邻第二鳍部之间的距离，采用刻蚀工艺在同一步骤中去除第一鳍部之间的绝缘层和第二鳍部之间的绝缘层时，形成的第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，形成工艺简单，且形成的鳍式场效应管的沟道区的载流子迁移率高，鳍式场效应管的性能好。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (22)
1.一种鳍式场效应管，包括：
半导体衬底，所述半导体衬底表面具有绝缘层和鳍部，所述鳍部贯穿所述绝缘层、且所述鳍部高于绝缘层表面；
其特征在于，所述鳍部顶部的晶面为(100)，所述鳍部侧壁的晶面为(110)，且对于p沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比小于等于3:1，大于等于1:1；对于n沟道鳍式场效应管，所述鳍部顶部与侧壁的面积之比大于3:1，小于等于10:1；
横跨所述鳍部的顶部和侧壁的栅极结构；
位于所述栅极结构两侧的鳍部表面的应力衬垫层。
2.如权利要求1所述的鳍式场效应管，其特征在于，对于p沟道鳍式场效应管，所述鳍部顶部的宽度为10nm-20nm。
3.如权利要求1所述的鳍式场效应管，其特征在于，对于p沟道鳍式场效应管，相邻鳍部之间的距离为30nm-50nm。
4.如权利要求1所述的鳍式场效应管，其特征在于，对于n沟道鳍式场效应管，所述应力衬垫层的材料为SiC。
5.如权利要求1所述的鳍式场效应管，其特征在于，对于n沟道鳍式场效应管，所述鳍部顶部的宽度为40nm-60nm。
6.如权利要求1所述的鳍式场效应管，其特征在于，对于n沟道鳍式场效应管，相邻鳍部之间的距离为10nm-30nm。
7.如权利要求1所述的鳍式场效应管，其特征在于，对于p沟道鳍式场效应管，所述应力衬垫层的材料为SiGe。
8.一种鳍式场效应管，包括：
包含第一区域和第二区域的半导体衬底，所述第一区域用于形成p沟道鳍式场效应管，第二区域用于形成n沟道鳍式场效应管，其中，所述半导体衬底表面具有绝缘层，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部贯穿绝缘层、且其顶部高于绝缘层表面，所述第一鳍部顶部的晶面为(100)，所述第一鳍部侧壁的晶面为(110)，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部贯穿绝缘层、且其顶部高于所述绝缘层表面，所述第二鳍部顶部的晶面为(100)，所述第二鳍部侧壁的晶面为(110)；
其特征在于，所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，大于等于1:1；
所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，小于等于10:1；
横跨所述第一鳍部的顶部和侧壁的第一栅极结构；横跨所述第二鳍部的顶部和侧壁的第二栅极结构；
位于所述第一栅极结构两侧的第一鳍部表面的第一应力衬垫层；位于所述第二栅极结构两侧的第二鳍部表面的第二应力衬垫层。
9.如权利要求8所述的鳍式场效应管，其特征在于，相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离。
10.如权利要求8所述的鳍式场效应管，其特征在于，相邻第一鳍部之间的距离为30nm-50nm。
11.如权利要求8所述的鳍式场效应管，其特征在于，所述第一鳍部的宽度为10nm-20nm。
12.如权利要求8所述的鳍式场效应管，其特征在于，相邻第二鳍部之间的距离为40nm-60nm。
13.如权利要求8所述的鳍式场效应管，其特征在于，所述第二鳍部的宽度为10nm-30nm。
14.如权利要求8所述的鳍式场效应管，其特征在于，所述第一应力衬垫层的材料为SiGe，所述第二应力衬垫层的材料为SiC。
15.一种鳍式场效应管的形成方法，其特征在于，包括：
提供包含第一区域和第二区域的半导体衬底，所述第一区域用于形成p沟道鳍式场效应管，第二区域用于形成n沟道鳍式场效应管，其中，所述半导体衬底表面具有绝缘层，所述第一区域的半导体衬底表面具有第一鳍部，所述第一鳍部顶部的晶面为(100)，所述第一鳍部与绝缘层相接触面的晶面为(110)，所述第二区域的半导体衬底表面具有第二鳍部，所述第二鳍部顶部的晶面为(100)，所述第二鳍部与绝缘层相接触面的晶面为(110)，所述第一鳍部和第二鳍部贯穿所述绝缘层、与所述绝缘层表面齐平，并且相邻第一鳍部之间的距离大于相邻第二鳍部之间的距离；
刻蚀所述第一区域的绝缘层，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，且大于等于1:1；
刻蚀所述第二区域的绝缘层，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，且小于等于10:1；
形成横跨所述第一鳍部的顶部和侧壁的第一栅极结构；形成横跨所述第二鳍部的顶部和侧壁的第二栅极结构；
形成位于所述第一栅极结构两侧的第一鳍部表面的第一应力衬垫层；形成位于所述第二栅极结构两侧的第二鳍部表面的第二应力衬垫层。
16.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，相邻第一鳍部之间的距离为30nm-50nm。
17.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，所述第一鳍部的宽度为10nm-20nm。
18.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，相邻第二鳍部之间的距离为40nm-60nm。
19.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，所述第二鳍部的宽度为10nm-30nm。
20.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，且大于等于1:1，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，且小于等于10:1的步骤还包括：在刻蚀所述第一区域和第二区域的绝缘层后，形成覆盖所述第一鳍部和第二鳍部的可流动绝缘层；采用回流工艺对所述可流动绝缘层进行处理，使位于所述第一鳍部顶部的可流动绝缘层回流至相邻两个第一鳍部之间的绝缘层表面，并使位于所述第二鳍部顶部的可流动绝缘层回流至相邻两个第二鳍部之间的绝缘层表面。
21.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，使所述第一鳍部顶部的面积与所述第一鳍部侧壁的面积的比小于等于3:1，且大于等于1:1，使所述第二鳍部顶部的面积与所述第二鳍部侧壁的面积的比大于3:1，且小于等于10:1的步骤还包括：在刻蚀所述第一区域和第二区域的绝缘层后，形成覆盖所述第一鳍部和第二鳍部的可流动绝缘层；去除所述第一鳍部的顶部和侧壁的可流动绝缘层；采用回流工艺对第二区域的可流动绝缘层进行处理，使位于所述第二鳍部顶部的可流动绝缘层回流至相邻两个第二鳍部之间的绝缘层表面。
22.如权利要求15所述的鳍式场效应管的形成方法，其特征在于，所述第一应力衬垫层和第二应力衬垫层的形成工艺为选择性外延沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210122575.1A CN103378152B (zh) | 2012-04-24 | 2012-04-24 | 鳍式场效应管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210122575.1A CN103378152B (zh) | 2012-04-24 | 2012-04-24 | 鳍式场效应管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103378152A CN103378152A (zh) | 2013-10-30 |
| CN103378152B true CN103378152B (zh) | 2016-02-17 |
Family
ID=49463018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210122575.1A Active CN103378152B (zh) | 2012-04-24 | 2012-04-24 | 鳍式场效应管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103378152B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979173B (zh) * | 2014-04-02 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107293590B (zh) * | 2016-04-13 | 2020-08-18 | 瑞昱半导体股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| KR102486477B1 (ko) * | 2016-05-31 | 2023-01-06 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US9991165B1 (en) | 2016-11-29 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric source/drain epitaxy |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1977387A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 高迁移率三栅器件及其制造方法 |
| CN101681842A (zh) * | 2007-05-14 | 2010-03-24 | 英特尔公司 | 具有无尖端外延源极/漏极区的半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4265882B2 (ja) * | 2001-12-13 | 2009-05-20 | 忠弘 大見 | 相補型ｍｉｓ装置 |
| US6855990B2 (en) * | 2002-11-26 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Strained-channel multiple-gate transistor |
| US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| US7754560B2 (en) * | 2006-01-10 | 2010-07-13 | Freescale Semiconductor, Inc. | Integrated circuit using FinFETs and having a static random access memory (SRAM) |
-
2012
- 2012-04-24 CN CN201210122575.1A patent/CN103378152B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1977387A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 高迁移率三栅器件及其制造方法 |
| CN101681842A (zh) * | 2007-05-14 | 2010-03-24 | 英特尔公司 | 具有无尖端外延源极/漏极区的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103378152A (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| US20170098547A1 (en) | Method of modifying epitaxial growth shape on source drain area of transistor | |
| US20140117454A1 (en) | FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI) | |
| US20140319581A1 (en) | High Performance Strained Source-Drain Structure and Method of Fabricating the Same | |
| US9431252B2 (en) | Tunneling field effect transistor (TFET) formed by asymmetric ion implantation and method of making same | |
| US9059002B2 (en) | Non-merged epitaxially grown MOSFET devices | |
| US9252250B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| US20140159165A1 (en) | Faceted finfet | |
| CN104795332A (zh) | 鳍式场效应晶体管的形成方法 | |
| TWI681455B (zh) | 在電晶體的源極/汲極區域上的磊晶膜上選擇性蝕刻的方法 | |
| CN103378152B (zh) | 鳍式场效应管及其形成方法 | |
| CN102969345B (zh) | 具有t型鳍部的鳍式场效应管及其形成方法 | |
| US10361305B2 (en) | Semiconductor structure and fabrication method thereof | |
| US10686078B2 (en) | Semiconductor structure and fabrication method thereof | |
| US9991385B2 (en) | Enhanced volume control by recess profile control | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| US20140374834A1 (en) | Germanium structure, germanium fin field effect transistor structure and germanium complementary metal-oxide-semiconductor transistor structure | |
| US9000532B2 (en) | Vertical PMOS field effect transistor and manufacturing method thereof | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| TW202316531A (zh) | 形成底部介電隔離層的方法 | |
| US10439042B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108109965B (zh) | 叠加三维晶体管及其制作方法 | |
| CN105632926A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105097522A (zh) | 半导体器件及其形成方法 | |
| US11362214B2 (en) | Semiconductor device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |