CN110634951B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110634951B
CN110634951B CN201810661927.8A CN201810661927A CN110634951B CN 110634951 B CN110634951 B CN 110634951B CN 201810661927 A CN201810661927 A CN 201810661927A CN 110634951 B CN110634951 B CN 110634951B
Authority
CN
China
Prior art keywords
fin
region
area
side wall
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810661927.8A
Other languages
English (en)
Other versions
CN110634951A (zh
Inventor
唐粕人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810661927.8A priority Critical patent/CN110634951B/zh
Priority to US16/451,987 priority patent/US10978349B2/en
Publication of CN110634951A publication Critical patent/CN110634951A/zh
Priority to US17/200,989 priority patent/US11545398B2/en
Application granted granted Critical
Publication of CN110634951B publication Critical patent/CN110634951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，方法包括：形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；之后形成第一掺杂层和第二掺杂层。所述方法提高了半导体器件的性能。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。
然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底包括第一区和与第一区相邻的第二区，半导体衬底第一区上具有多个相邻的第一鳍部，半导体衬底第二区上具有多个相邻的第二鳍部，各第一鳍部包括第一鳍部区，各第二鳍部包括第二鳍部区；刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于第一鳍部区的顶部表面，多个第三鳍部区构成第三鳍部区组；刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于第二鳍部区的顶部表面，多个第四鳍部区构成第四鳍部区组；形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；在第一区的第一类型鳍侧墙之间形成第一掺杂层，且第一掺杂层位于第三鳍部区组和第一区的第二类型鳍侧墙上，在形成第一掺杂层的同时，在第二区的第一类型鳍侧墙之间形成第二掺杂层，且第二掺杂层位于第四鳍部区组和第二区的第二类型鳍侧墙上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
可选的，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在半导体衬底第一区和第二区上形成隔离结构，所述隔离结构覆盖第一鳍部区的部分侧壁和第二鳍部区的部分侧壁；形成第三鳍部区和第四鳍部区后，所述隔离结构覆盖第三鳍部区的部分侧壁和第四鳍部区的部分侧壁；所述第一类型鳍侧墙和第二类型鳍侧墙位于所述隔离结构表面上。
可选的，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在第一区和第二区的隔离结构表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层；对侧墙材料层进行差异化工艺处理，形成第一类型鳍侧墙和第二类型鳍侧墙；在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的过程中进行差异化工艺处理。
可选的，在刻蚀第一鳍部区之前，第一区的多个第一鳍部区构成第一鳍部区组，第一鳍部区组中在第一鳍部宽度方向上两侧边缘的第一鳍部区为第一边缘鳍部区，在刻蚀第二鳍部区之前，第二区的多个第二鳍部区构成第二鳍部区组，第二鳍部区组中在第二鳍部宽度方向上两侧边缘的第二鳍部区为第二边缘鳍部区；在第三鳍部区宽度方向上，第三鳍部区组中两侧边缘的第三鳍部区为第三边缘鳍部区，在第四鳍部区宽度方向上，第四鳍部区组中两侧边缘的第四鳍部区为第四边缘鳍部区，第三边缘鳍部区由刻蚀所述第一边缘鳍部区而形成，第四边缘鳍部区由刻蚀所述第二边缘鳍部区而形成。
可选的，所述第一鳍部的数量大于等于三个，所述第二鳍部的数量大于等于三个；沿第一鳍部宽度方向上位于第一边缘鳍部区之间的第一鳍部区为第一中间鳍部区，沿第二鳍部宽度方向上位于第二边缘鳍部区之间的第二鳍部区为第二中间鳍部区；沿第三鳍部区宽度方向上位于第三边缘鳍部区之间的第三鳍部区为第三中间鳍部区，沿第四鳍部区宽度方向上位于第四边缘鳍部区之间的第四鳍部区为第四中间鳍部区，所述第三中间鳍部区由刻蚀所述第一中间鳍部区而形成，所述第四中间鳍部区由刻蚀所述第二中间鳍部区而形成；所述第一类型鳍侧墙位于第三边缘鳍部区中背向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中背向第四中间鳍部区的侧壁表面，第一类型鳍侧墙的顶部表面高于第三边缘鳍部区的顶部表面且高于第四边缘鳍部区的顶部表面；所述第二类型鳍侧墙位于第三中间鳍部区的两侧侧壁和第四中间鳍部区的两侧侧壁，第二类型鳍侧墙还位于第三边缘鳍部区中朝向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中朝向第四中间鳍部区的侧壁表面。
可选的，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：以第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；差异化工艺处理的步骤包括：在刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层为掩膜刻蚀所述侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层形成所述第二类型鳍侧墙；半导体器件的形成方法还包括：形成第二类型鳍侧墙、第三中间鳍部区和第四中间鳍部区后，去除第一掩膜层；去除第一掩膜层后，在隔离结构、第三中间鳍部区、第四中间鳍部区以及第二类型鳍侧墙上形成第二掩膜层，且第二掩膜层暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤还包括：以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；所述差异化工艺处理的步骤还包括：在刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层为掩膜刻蚀所述侧墙材料层，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层形成所述第一类型鳍侧墙；半导体器件的形成方法还包括：形成第一类型鳍侧墙、第三边缘鳍部区和第四边缘鳍部区之后，且在形成第一掺杂层和第二掺杂层之前，去除第二掩膜层。
可选的，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；所述差异化工艺处理的步骤包括：以第一掩膜层为掩膜刻蚀侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层的顶部表面低于第二中间鳍部区的顶部表面；所述半导体器件的形成方法还包括：以第一掩膜层为掩膜刻蚀侧墙材料层后，去除第一掩膜层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：去除第一掩膜层后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；所述差异化工艺处理的步骤还包括：去除第一掩膜层后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层进行刻蚀，使侧墙材料层形成所述第一类型鳍侧墙和第二类型鳍侧墙。
可选的，所述差异化工艺处理的步骤包括：对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层进行离子注入；进行所述离子注入后，刻蚀侧墙材料层，刻蚀侧墙材料层的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，使侧墙材料层形成第一类型鳍侧墙和第二类型鳍侧墙；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：进行所述离子注入后，在刻蚀侧墙材料层的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区；位于半导体衬底第一区上的多个相邻的第一鳍部，各第一鳍部包括第三鳍部区，多个第三鳍部区构成第三鳍部区组；位于半导体衬底第二区上的多个相邻的第二鳍部，各第二鳍部包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；第一类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁；第二类型鳍侧墙，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；位于第一区的第一类型鳍侧墙之间的第一掺杂层，且第一掺杂层位于第三鳍部区组和第一区的第二类型鳍侧墙上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接；位于第二区的第一类型鳍侧墙之间的第二掺杂层，且第二掺杂层位于第四鳍部区组和第二区的第二类型鳍侧墙上，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
本发明还提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区，半导体衬底第一区上具有多个相邻的第一鳍部，半导体衬底第二区上具有多个相邻的第二鳍部，各第一鳍部包括第一鳍部区，各第二鳍部包括第二鳍部区；在半导体衬底第一区和第二区上形成隔离结构，所述隔离结构覆盖第一鳍部区的部分侧壁和第二鳍部区的部分侧壁；刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第三鳍部区构成第三鳍部区组；刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第四鳍部区构成第四鳍部区组；在部分隔离结构表面形成第一类型鳍侧墙，所述第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；在第一区的第一类型鳍侧墙之间形成第一掺杂层，且第一掺杂层位于第三鳍部区组上，在形成第一掺杂层的同时，在第二区的第一类型鳍侧墙之间形成第二掺杂层，且第二掺杂层位于第四鳍部区组上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
可选的，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在所述第一区和第二区的隔离结构表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层；对所述侧墙材料层进行差异化工艺处理，形成所述第一类型鳍侧墙；在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的过程中进行所述差异化工艺处理。
可选的，在刻蚀第一鳍部区之前，第一区的多个第一鳍部区构成第一鳍部区组，第一鳍部区组中在第一鳍部宽度方向上两侧边缘的第一鳍部区为第一边缘鳍部区，在刻蚀第二鳍部区之前，第二区的多个第二鳍部区构成第二鳍部区组，第二鳍部区组中在第二鳍部宽度方向上两侧边缘的第二鳍部区为第二边缘鳍部区；在第三鳍部区宽度方向上，第三鳍部区组中两侧边缘的第三鳍部区为第三边缘鳍部区，在第四鳍部区宽度方向上，第四鳍部区组中两侧边缘的第四鳍部区为第四边缘鳍部区，第三边缘鳍部区由刻蚀所述第一边缘鳍部区而形成，第四边缘鳍部区由刻蚀所述第二边缘鳍部区而形成。
可选的，所述第一鳍部的数量大于等于三个，所述第二鳍部的数量大于等于三个；沿第一鳍部宽度方向上位于第一边缘鳍部区之间的第一鳍部区为第一中间鳍部区，沿第二鳍部宽度方向上位于第二边缘鳍部区之间的第二鳍部区为第二中间鳍部区；沿第三鳍部区宽度方向上位于第三边缘鳍部区之间的第三鳍部区为第三中间鳍部区，沿第四鳍部区宽度方向上位于第四边缘鳍部区之间的第四鳍部区为第四中间鳍部区，所述第三中间鳍部区由刻蚀所述第一中间鳍部区而形成，所述第四中间鳍部区由刻蚀所述第二中间鳍部区而形成；所述第一类型鳍侧墙位于第三边缘鳍部区背向第三中间鳍部区的一侧的隔离结构表面，第一类型鳍侧墙还位于第四边缘鳍部区背向第四中间鳍部区的一侧的隔离结构表面。
可选的，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：以所述第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；所述差异化工艺处理的步骤包括：在刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层为掩膜刻蚀所述侧墙材料层，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层；所述半导体器件的形成方法还包括：形成第三中间鳍部区和第四中间鳍部区后，且去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层后，去除第一掩膜层；去除第一掩膜层后，在隔离结构、第三中间鳍部区和第四中间鳍部区上形成第二掩膜层，且第二掩膜层暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤还包括：以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；所述差异化工艺处理的步骤还包括：在刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层为掩膜刻蚀所述侧墙材料层，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层形成所述第一类型鳍侧墙；所述半导体器件的形成方法还包括：形成第一类型鳍侧墙、第三边缘鳍部区和第四边缘鳍部区之后，且在形成第一掺杂层和第二掺杂层之前，去除第二掩膜层。
可选的，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；所述差异化工艺处理的步骤包括：以第一掩膜层为掩膜刻蚀侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层的顶部表面低于第二中间鳍部区的顶部表面；所述半导体器件的形成方法还包括：以第一掩膜层为掩膜刻蚀侧墙材料层后，去除第一掩膜层；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：去除第一掩膜层后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；所述差异化工艺处理的步骤还包括：去除第一掩膜层后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层进行刻蚀，去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层，且形成所述第一类型鳍侧墙。
可选的，所述差异化工艺处理的步骤包括：对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层进行离子注入；进行所述离子注入后，刻蚀侧墙材料层，刻蚀侧墙材料层的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层，且形成所述第一类型鳍侧墙；刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：进行所述离子注入后，在刻蚀侧墙材料层的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区；位于半导体衬底第一区上的多个相邻的第一鳍部，各第一鳍部包括第三鳍部区，多个第三鳍部区构成第三鳍部区组；位于半导体衬底第二区上的多个相邻的第二鳍部，各第二鳍部包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；位于半导体衬底第一区和第二区上的隔离结构，所述隔离结构覆盖第三鳍部区的整个侧壁和第四鳍部区的整个侧壁；位于部分隔离结构表面的第一类型鳍侧墙，所述第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；位于第一区的第一类型鳍侧墙之间的第一掺杂层，且第一掺杂层位于第三鳍部区组上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接；位于第二区的第一类型鳍侧墙之间的第二掺杂层，且第二掺杂层位于第四鳍部区组上，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，第二类型鳍侧墙的顶部表面低于第一类型鳍侧墙的顶部表面，这样，在第一区，第二类型鳍侧墙对第一掺杂层生长的阻挡作用较小，利于第一掺杂层在第三鳍部区宽度方向上相互连接在一起，而在第二区，第二类型鳍侧墙对第二掺杂层生长的阻挡作用较小，利于第二掺杂层在第四鳍部区宽度方向上相互连接在一起。本发明形成了第一类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁。由于第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面，因此在形成第一掺杂层和第二掺杂层的过程中，第一区的第一类型鳍侧墙能够限制第一掺杂层的生长空间，第二区的第一类型鳍侧墙能够限制第二掺杂层的生长空间，这样高度较高的第一类型鳍侧墙将第一掺杂层和第二掺杂层隔开，避免第一掺杂层和第二掺杂层连接在一起。综上，提高了半导体器件的性能。
其次，由于第一区的第一类型鳍侧墙能够限制第一掺杂层的生长空间，因此还能使得第一掺杂层在第三鳍部区宽度方向上均匀生长，避免在第三鳍部区宽度方向上中间区域的第一掺杂层生长不充分，使得第一掺杂层在第三鳍部区宽度方向上分布较为均匀。由于第二区的第一类型鳍侧墙能够限制第二掺杂层的生长空间，因此还能使得第二掺杂层在第四鳍部区宽度方向上均匀生长，避免在第四鳍部区宽度方向上中间区域的第二掺杂层生长不充分，使得第二掺杂层在第四鳍部区宽度方向上分布较为均匀。
本发明技术方案提供的半导体器件中，第一掺杂层和第二掺杂层之间被高度较高的第一类型鳍侧墙隔开，避免第一掺杂层和第二掺杂层连接在一起。综上，提高了半导体器件的性能。
本发明技术方案提供的半导体器件的形成方法中，隔离结构的顶部表面低于第一类型鳍侧墙的顶部表面，这样，在第一区，隔离结构对第一掺杂层生长的阻挡作用较小，利于第一掺杂层在第三鳍部区宽度方向上相互连接在一起，而在第二区，隔离结构对第二掺杂层生长的阻挡作用较小，利于第二掺杂层在第四鳍部区宽度方向上相互连接在一起。本发明形成了第一类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧，且第一类型鳍侧墙的顶部表面高于隔离结构的顶部表面，因此在形成第一掺杂层和第二掺杂层的过程中，高度较高的第一类型鳍侧墙将第一掺杂层和第二掺杂层隔开，避免第一掺杂层和第二掺杂层连接在一起。综上，提高了半导体器件的性能。
本发明技术方案提供的半导体器件中，第一掺杂层和第二掺杂层之间被高度较高的第一类型鳍侧墙隔开，避免第一掺杂层和第二掺杂层连接在一起。综上，提高了半导体器件的性能。
附图说明
图1是一种半导体器件的结构示意图；
图2至图12是本发明一实施例中半导体器件形成过程的结构示意图；
图13至图16是本发明另一实施例中半导体器件形成过程的结构示意图；
图17至图19是本发明又一实施例中半导体器件形成过程的结构示意图；
图20至图24是本发明又一实施例中半导体器件形成过程的结构示意图；
图25至图26是本发明又一实施例中半导体器件形成过程的结构示意图；
图27至图28是本发明又一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
一种半导体器件，请参考图1，包括：半导体衬底100，所述半导体衬底100包括第一区A1和与第一区A1相邻的第二区B1；位于半导体衬底100第一区A1上的多个相邻的第一鳍部120；位于半导体衬底100第二区B1上的多个相邻的第二鳍部130；横跨多个第一鳍部120的第一栅极结构，第一栅极结构两侧的第一鳍部120为第三鳍部区；横跨多个第二鳍部130的第二栅极结构，第二栅极结构两侧的第二鳍部130为第四鳍部区；第一鳍侧墙161，第一鳍侧墙161分别位于第三鳍部区的两侧侧壁；第二鳍侧墙162，第二鳍侧墙162分别位于第四鳍部区的两侧侧壁；第一掺杂层191，第一掺杂层191位于第三鳍部区上，第三鳍部区上的第一掺杂层191在第三鳍部区宽度方向上相互连接；第二掺杂层192，第二掺杂层192位于第四鳍部区上，第四鳍部区上的第二掺杂层192在第四鳍部区宽度方向上相互连接。
对于在第三鳍部区宽度方向上的各第三鳍部区，需要对第三鳍部区上的第一掺杂层191施加相同的操作电压，对于在第四鳍部区宽度方向上的各第四鳍部区，需要对第四鳍部区上的第二掺杂层192施加相同的操作电压，以满足工艺设计的要求。随着半导体器件的特征尺寸的不断减小，相邻第一鳍部120之间的距离不断减小，相邻第二鳍部130之间的距离不断减小，因此为了降低工艺的难度，设计将第三鳍部区上的第一掺杂层191在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层192在第四鳍部区宽度方向上相互连接。
为了使第一掺杂层191在第三鳍部区宽度方向上相互连接在一起，需要使第一鳍侧墙161的高度较低，这样第一鳍侧墙161对第一掺杂层191生长的阻挡作用较小。为了使第二掺杂层192在第四鳍部区宽度方向上相互连接在一起，需要使第二鳍侧墙162的高度较低，这样第二鳍侧墙162对第二掺杂层192生长的阻挡作用较小。
在此基础上，随着半导体器件特征尺寸的不断减小，相邻的第一鳍部120和第二鳍部130之间的距离较小，第一掺杂层191和第二掺杂层192容易连接在一起，不满足工艺设计的要求。
为了解决上述技术问题，本发明提供一种半导体器件的形成方法，形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面且高于第三鳍部区和第四鳍部区的顶部表面；之后形成第一掺杂层和第二掺杂层。所述方法提高半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图12是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图2、图3和图4，图3为沿图2中切割线M-N的剖面图，图4中第一区的示图为沿图2中切割线M1-N1的剖面图，图4中第二区的示图为沿图2中切割线M2-N2的剖面图，提供半导体衬底200，半导体衬底200包括第一区A和与第一区A相邻的第二区B，半导体衬底200第一区A上具有多个相邻的第一鳍部220，半导体衬底200第二区B上具有多个相邻的第二鳍部230，各第一鳍部220包括第一鳍部区，各第二鳍部230包括第二鳍部区。
所述半导体衬底200的材料为单晶硅。所述半导体衬底200还可以是多晶硅、非晶硅、锗、锗化硅或砷化镓等半导体材料。第一区A和第二区B用于形成不同功能的半导体器件。本实施例中，以第一区A和第二区B均用于形成鳍式场效应晶体管为示例进行说明。在其它实施例中。第一区可用于形成三极管，第二区可用于形成三极管。
第一区A上多个第一鳍部220的排列方向垂直于第一鳍部220的延伸方向。第二区B上多个第二鳍部230的排列方向垂直于第二鳍部230的延伸方向。第一鳍部220的延伸方向与第二鳍部230的延伸方向平行。自第一鳍部220的中心至第二鳍部230的中心的方向平行于第一鳍部220的排列方向以及第二鳍部230的排列方向。
本实施例中，还包括：在半导体衬底200第一区A和第二区B上形成隔离结构210，隔离结构210覆盖第一鳍部220的部分侧壁和第二鳍部230的部分侧壁。所述隔离结构210的材料包括氧化硅，隔离结构210的表面低于第一鳍部220的顶部表面且低于第二鳍部230的顶部表面。
本实施例中，第一鳍部区为部分第一鳍部220，第一鳍部区的顶部表面为第一鳍部220的顶部表面，第一鳍部区的底部表面为第一鳍部220的底部表面。第二鳍部区为部分第二鳍部230，第二鳍部区的顶部表面为第二鳍部230的顶部表面，第二鳍部区的底部表面为第二鳍部230的底部表面。
所述隔离结构210覆盖第一鳍部区的部分侧壁的第二鳍部区的部分侧壁。隔离结构210表面低于第一鳍部区的顶部表面且低于第二鳍部区的顶部表面。
继续结合参考图2、图3和图4，形成横跨第一区A的多个第一鳍部220的第一栅极结构240、以及横跨第二区B的多个第二鳍部230的第二栅极结构250。
本实施例中，第一鳍部区位于第一栅极结构240的两侧，第二鳍部区位于第二栅极结构250的两侧。
第一栅极结构240还位于第一区A的部分隔离结构210表面。第一栅极结构240包括横跨多个第一鳍部220的第一栅介质层241和位于第一栅介质层241上的第一栅电极层242。第一栅介质层241覆盖第一鳍部220的部分顶部表面和部分侧壁表面。所述第二栅极结构250还位于第二区B的部分隔离结构210表面。第二栅极结构250包括横跨多个第二鳍部230的第二栅介质层251和位于第二栅介质层251上的第二栅电极层252。第二栅介质层251覆盖第二鳍部230的部分顶部表面和部分侧壁表面。第一栅介质层241和第二栅介质层251的材料为氧化硅，第一栅电极层242和第二栅电极层252的材料为多晶硅。
第一区A的多个第一鳍部区构成第一鳍部区组，第一鳍部区组中在第一鳍部220宽度方向上两侧边缘的第一鳍部区为第一边缘鳍部区，第二区B的多个第二鳍部区构成第二鳍部区组，第二鳍部区组中在第二鳍部230宽度方向上两侧边缘的第二鳍部区为第二边缘鳍部区。
在所述多个第一鳍部220中，仅在第一鳍部220宽度方向上边缘的共两个第一鳍部220包括第一边缘鳍部区。在所述多个第二鳍部230中，仅在第二鳍部230宽度方向上边缘的共两个第二鳍部230包括第二边缘鳍部区。
接着，刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于第一鳍部区的顶部表面，多个第三鳍部区构成第三鳍部区组；刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于第二鳍部区的顶部表面，多个第四鳍部区构成第四鳍部区组；形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面。
在第三鳍部区宽度方向上，第三鳍部区组中两侧边缘的第三鳍部区为第三边缘鳍部区，在第四鳍部区宽度方向上，第四鳍部区组中两侧边缘的第四鳍部区为第四边缘鳍部区，所述第三边缘鳍部区由刻蚀所述第一边缘鳍部区而形成，所述第四边缘鳍部区由刻蚀所述第二边缘鳍部区而形成。
本实施例中，以第一区A第一鳍部220的数量大于等于3个，第二区B第二鳍部230的数量大于等于3个为示例进行说明。相应的，所述第一鳍部组还包括第一中间鳍部区，第一中间鳍部区为沿第一鳍部220宽度方向上位于第一边缘鳍部区之间的第一鳍部区，所述第二鳍部组还包括第二中间鳍部区，第二中间鳍部区为沿第二鳍部230宽度方向上位于第二边缘鳍部区之间的第二鳍部区；所述第三鳍部区组还包括第三中间鳍部区，第三中间鳍部区为沿第三鳍部区宽度方向上位于第三边缘鳍部区之间的第三鳍部区，所述第四鳍部区组还包括第四中间鳍部区，第四中间鳍部区为沿第四鳍部区宽度方向上位于第四边缘鳍部区之间的第四鳍部区，第三中间鳍部区由刻蚀第一中间鳍部区而形成，第四中间鳍部区由刻蚀第二中间鳍部区而形成。
在其它实施例中，第一区A上第一鳍部的数量为2个，第二区B上第二鳍部的数量为2个。当第一区A上第一鳍部的数量为2个时，所述第一鳍部区组中没有第一中间鳍部区，第三鳍部区组中没有第三中间鳍部区；当第二区B上第二鳍部的数量为2个时，第二鳍部区组中没有第二中间鳍部区，第四鳍部区组中没有第四中间鳍部区。
本实施例中，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在第一区A和第二区B的隔离结构210表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层；对侧墙材料层进行差异化工艺处理，形成第一类型鳍侧墙和第二类型鳍侧墙；在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的过程中进行所述差异化工艺处理。
结合参考图5和图6，图5为在图3基础上的示意图，图6为在图4基础上的示意图，在第一区A和第二区B的隔离结构210表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层260。
本实施例中，在第一区A和第二区B的隔离结构210表面、第一鳍部220的侧壁表面和顶部表面、以及第二鳍部230的侧壁表面和顶部表面形成侧墙材料层260。本实施例中，侧墙材料层260还位于第一栅极结构240的顶部和侧壁以及第二栅极结构250的顶部和侧壁。侧墙材料层260用于形成第一类型鳍侧墙和第二类型鳍侧墙。本实施例中，侧墙材料层260还用于形成第一栅侧墙和第二栅侧墙。侧墙材料层260的材料包括氮化硅。形成侧墙材料层260的工艺为沉积工艺，如原子层沉积工艺或等离子体化学气相沉积工艺。
参考图7，图7为在图5基础上的示意图，在隔离结构210和侧墙材料层260上形成第一掩膜层270，第一掩膜层270覆盖第一鳍部区组在第一鳍部220宽度方向上的两侧侧壁的侧墙材料层260、第一边缘鳍部区顶部表面的侧墙材料层260、第二鳍部区组在第二鳍部230宽度方向上的两侧侧壁的侧墙材料层260、以及第二边缘鳍部区顶部表面的侧墙材料层260，且第一掩膜层270暴露出在第一鳍部220宽度方向上第一边缘鳍部区之间的侧墙材料层260和在第二鳍部230宽度方向上第二边缘鳍部区之间的侧墙材料层260。
第一掩膜层270的材料包括光刻胶。
参考图8，以第一掩膜层270为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；在以第一掩膜层270为掩膜刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层270为掩膜刻蚀侧墙材料层260，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260形成第二类型鳍侧墙262。
以第一掩膜层270为掩膜刻蚀第一中间鳍部区、第二中间鳍部区和侧墙材料层260的工艺包括各向异性干刻工艺。
第二类型鳍侧墙262位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙262还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁。具体的，本实施例中，第二类型鳍侧墙262位于第三中间鳍部区的两侧侧壁和第四中间鳍部区的两侧侧壁，第二类型鳍侧墙262还位于第三边缘鳍部区中朝向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中朝向第四中间鳍部区的侧壁表面。
参考图9，形成第二类型鳍侧墙262、第三中间鳍部区和第四中间鳍部区后，去除第一掩膜层270(参考图8)；去除第一掩膜层270后，在隔离结构210、第三中间鳍部区、第四中间鳍部区以及第二类型鳍侧墙262上形成第二掩膜层280，且第二掩膜层280暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层260、第一边缘鳍部区顶部表面的侧墙材料层260、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层260、以及第二边缘鳍部区顶部表面的侧墙材料层260。
第二掩膜层280的材料包括光刻胶。
参考图10，以第二掩膜层280为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；在以第二掩膜层280为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层280为掩膜刻蚀侧墙材料层260，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层260、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层260形成第一类型鳍侧墙261。
以第二掩膜层280为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的工艺包括各向异性干刻工艺。以第二掩膜层280为掩膜刻蚀侧墙材料层260的工艺包括各向异性干刻工艺。
第一类型鳍侧墙261分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁。第一类型鳍侧墙261的顶部表面高于第二类型鳍侧墙262的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面。本实施例中，第一类型鳍侧墙261位于第三边缘鳍部区背向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中背向第四中间鳍部区的侧壁表面，第一类型鳍侧墙261的顶部表面高于第三边缘鳍部区的顶部表面且高于第四边缘鳍部区的顶部表面。
形成第三鳍部区和第四鳍部区后，所述隔离结构210覆盖第三鳍部区的部分侧壁和第四鳍部区的部分侧壁，所述隔离结构210的表面低于第三鳍部区的顶部表面且低于第四鳍部区的顶部表面。所述第一类型鳍侧墙261和第二类型鳍侧墙262位于所述隔离结构210表面上。
本实施例中，形成第三鳍部区和第四鳍部区后，第三鳍部区位于第一栅极结构240的两侧，第四鳍部区位于第二栅极结构250的两侧。
第一类型鳍侧墙261的顶部表面至第三鳍部区的顶部表面的距离为2纳米～30纳米；第一类型鳍侧墙261的顶部表面至第四鳍部区的顶部表面的距离为2纳米～30纳米。若第一类型鳍侧墙261的顶部表面至第三鳍部区的顶部表面的距离过小，第一类型鳍侧墙261的顶部表面至第四鳍部区的顶部表面的距离过小，则导致第一类型鳍侧墙261隔离后续第一掺杂层和第二掺杂层的能力较差。
所述第二类型鳍侧墙262的顶部表面与第三鳍部区的顶部表面齐平，且所述第二类型鳍侧墙262的顶部表面与第四鳍部区的顶部表面齐平；或者，所述第二类型鳍侧墙262的顶部表面低于第三鳍部区的顶部表面，且所述第二类型鳍侧墙262的顶部表面低于第四鳍部区的顶部表面。
本实施例中，各第三鳍部区的高度一致，各第四鳍部区的高度一致，第三鳍部区和第四鳍部区的高度一致。
本实施例中，还包括：在形成第一类型鳍侧墙261和第二类型鳍侧墙262的过程中，在第一栅极结构240的侧壁形成第一栅侧墙(未图示)，在第二栅极结构250的侧壁形成第二栅侧墙(未图示)，第一栅侧墙和第二栅侧墙均由刻蚀侧墙材料层260而形成。
参考图11，去除第二掩膜层280(参考图10)。
参考图12，在第一区A的第一类型鳍侧墙261之间形成第一掺杂层291，第一掺杂层291位于第三鳍部区组和第一区A的第二类型鳍侧墙262上，在形成第一掺杂层291的同时，在第二区B的第一类型鳍侧墙261之间形成第二掺杂层292，且第二掺杂层292位于第四鳍部区组和第二区B的第二类型鳍侧墙262上，第三鳍部区上的第一掺杂层291在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层292在第四鳍部区宽度方向上相互连接。
形成第一掺杂层291和第二掺杂层292的工艺为外延生长工艺。第一掺杂层291和第二掺杂层292的材料为掺杂P型离子的锗硅，第一掺杂层291和第二掺杂层292的材料还可以为掺杂N型离子的碳硅或掺杂N型离子的硅。
对于在第三鳍部区宽度方向上的各第三鳍部区，需要对第三鳍部区上的第一掺杂层291施加相同的操作电压，对于在第四鳍部区宽度方向上的各第四鳍部区，需要对第四鳍部区上的第二掺杂层292施加相同的操作电压，以满足工艺设计的要求。随着半导体器件的特征尺寸的不断减小，相邻第一鳍部220之间的距离不断减小，相邻第二鳍部230之间的距离不断减小，因此为了降低工艺的难度，设计将第三鳍部区上的第一掺杂层291在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层292在第四鳍部区宽度方向上相互连接。
本实施例中，第一掺杂层291位于第一栅极结构240和第一栅侧墙的两侧，第二掺杂层292位于第二栅极结构250和第二栅侧墙的两侧。
当第一区A用于形成鳍式场效应晶体管时，本实施例中，第三鳍部区上的第一掺杂层291在第三鳍部区宽度方向上相互连接的作用还包括：第一掺杂层291总的体积较大，这样，第一掺杂层291施加在每一个第一鳍部220中沟道的应力较大，增加了第一鳍部220中沟道中的载流子迁移率。当第二区B用于形成鳍式场效应晶体管时，本实施例中，第四鳍部区上的第二掺杂层292在第四鳍部区宽度方向上相互连接的作用还包括：第二掺杂层292总的体积较大，这样，第二掺杂层292施加在每一个第二鳍部230中沟道的应力较大，增加了第二鳍部230中沟道中的载流子迁移率。
本实施例中，第二类型鳍侧墙262的顶部表面低于第一类型鳍侧墙261的顶部表面，这样，在第一区A，第二类型鳍侧墙262对第一掺杂层291生长的阻挡作用较小，利于第一掺杂层291在第三鳍部区宽度方向上相互连接在一起，而在第二区B，第二类型鳍侧墙262对第二掺杂层292生长的阻挡作用较小，利于第二掺杂层292在第四鳍部区宽度方向上相互连接在一起。
本实施例中，由于形成了第一类型鳍侧墙261，因此在形成第一掺杂层291和第二掺杂层292的过程中，第一区A的第一类型鳍侧墙261能限制第一掺杂层291的生长空间，第二区B的第一类型鳍侧墙261能够限制第二掺杂层292的生长空间，这样高度较高的第一类型鳍侧墙261将第一掺杂层291和第二掺杂层292隔开，避免第一掺杂层291和第二掺杂层292连接在一起。
本实施例中，由于第一区A的第一类型鳍侧墙261能够限制第一掺杂层291的生长空间，因此还能使得第一掺杂层291在第三鳍部区宽度方向上均匀生长，避免在第三鳍部区宽度方向上中间区域的第一掺杂层291生长不充分，使得第一掺杂层291在第三鳍部区宽度方向上分布较为均匀。基于相似的原因，使得第二掺杂层292在第四鳍部区宽度方向上分布较为均匀。本实施例中，第一掺杂层291在第三鳍部区宽度方向上体积分布较为均匀，使得不同第一鳍部220的沟道中应力差异较小；第二掺杂层292在第四鳍部区宽度方向上体积分布较为均匀，使得不同第二鳍部230的沟道中应力差异较小。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图12，包括：半导体衬底200，所述半导体衬底200包括第一区A和与第一区A相邻的第二区B；位于半导体衬底200第一区A上的多个相邻的第一鳍部220，各第一鳍部220包括第三鳍部区，多个第三鳍部区构成第三鳍部区组，位于半导体衬底200第二区B上的多个相邻的第二鳍部230，各第二鳍部230包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；第一类型鳍侧墙261，第一类型鳍侧墙261分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁；第二类型鳍侧墙262，第二类型鳍侧墙262位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙262还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙261的顶部表面高于第二类型鳍侧墙262的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；位于第一区A的第一类型鳍侧墙261之间的第一掺杂层291，且第一掺杂层291位于第三鳍部区组和第一区A的第二类型鳍侧墙262上，第三鳍部区上的第一掺杂层291在第三鳍部区宽度方向上相互连接；位于第二区B的第一类型鳍侧墙261之间的第二掺杂层292，且第二掺杂层292位于第四鳍部区组和第二区B的第二类型鳍侧墙262上，第四鳍部区上的第二掺杂层292在第四鳍部区宽度方向上相互连接。
图13至图16是本发明另一实施例中半导体器件形成过程的结构示意图。本实施例与前一实施例的区别在于：刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及差异化工艺处理的步骤与前一实施例不同。下面具体进行介绍。
参考图13，图13为在图7基础上的示意图，以第一掩膜层270为掩膜刻蚀侧墙材料层260，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260的顶部表面低于第二中间鳍部区的顶部表面。
以第一掩膜层270为掩膜刻蚀侧墙材料层260的工艺包括各向异性干刻工艺，该刻蚀过程中，刻蚀工艺对侧墙材料层260相对于对第一鳍部区的刻蚀选择比极高，具体的，刻蚀选择比大于100，刻蚀工艺对侧墙材料层260相对于对第二鳍部区的刻蚀选择比极高，具体的，刻蚀选择比大于100，这样使得该刻蚀工艺对第一中间鳍部区和第二中间鳍部区的损耗较少，后续才能使得各第三鳍部区的高度一致，各第四鳍部区的高度一致。
参考图14，去除第一掩膜层270。
参考图15，去除第一掩膜层270后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；去除第一掩膜层270后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层260进行刻蚀，使侧墙材料层形成第一类型鳍侧墙361和第二类型鳍侧墙362。
对第一鳍部区和第二鳍部区进行刻蚀的工艺包括各向异性干刻工艺。对剩余的侧墙材料层260进行刻蚀的工艺包括各向异性干刻工艺。
本实施例中，对第一鳍部区和第二鳍部区进行刻蚀和对剩余的侧墙材料层260进行刻蚀是在一道刻蚀工艺中进行的，简化了工艺步骤，该刻蚀工艺对侧墙材料层260的刻蚀速率小于对第一鳍部区和第二鳍部区的刻蚀速率。
第一类型鳍侧墙361的位置参照前一实施例的内容，第二类型鳍侧墙362的位置参照前一实施例的内容，不再详述。
参考图16，在第一区A的第一类型鳍侧墙361之间形成第一掺杂层391，第一掺杂层391位于第三鳍部区组和第一区A的第二类型鳍侧墙362上，在形成第一掺杂层391的同时，在第二区B的第一类型鳍侧墙361之间形成第二掺杂层392，第二掺杂层392位于第四鳍部区组和第二区B的第二类型鳍侧墙362上，第三鳍部区上的第一掺杂层391在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层392在第四鳍部区宽度方向上相互连接。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图16，具体结构参考前一实施例，不再详述。
图17至图19是本发明又一实施例中半导体器件形成过程的结构示意图。本实施例与前一实施例的区别在于：刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及差异化工艺处理的步骤与前一实施例不同。下面具体进行介绍。
参考图17，图17为在图5基础上的示意图，对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层260、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层260进行离子注入。
所述离子注入工艺注入的离子包括碳离子或氧离子。
所述离子注入工艺的注入方向与第一鳍部区的侧壁呈倾斜角度，由于第一鳍部区组的阻挡作用，在第一鳍部区宽度方向上相邻的第一鳍部区之间的侧墙材料层260被注入离子的区域较少，该相邻的第一鳍部区之间的侧墙材料层260中仅顶部的部分侧墙材料层260被注入了所述离子。所述离子注入工艺的注入方向与第二鳍部区的侧壁呈倾斜角度，由于第二鳍部区组的阻挡作用，在第二鳍部区宽度方向上相邻的第二鳍部区之间的侧墙材料层260被注入离子的区域较少，该相邻的第二鳍部区之间的侧墙材料层260中仅顶部的部分侧墙材料层260被注入了所述离子。
参考图18，进行所述离子注入后，刻蚀侧墙材料层260，刻蚀侧墙材料层260的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，使侧墙材料层260形成第一类型鳍侧墙461和第二类型鳍侧墙462；进行所述离子注入后，在刻蚀侧墙材料层260的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
第一类型鳍侧墙461的位置、材料和高度均参照前一实施例中第一类型鳍侧墙361的位置材料和高度。第二类型鳍侧墙462的位置、材料和高度均参照前一实施例中第二类型鳍侧墙362的位置材料和高度，不再详述。
结合参考图19，在第一区A的第一类型鳍侧墙461之间形成第一掺杂层491，且第一掺杂层491位于第三鳍部区组和第一区A的第二类型鳍侧墙462上，在形成第一掺杂层491的同时，在第二区B的第一类型鳍侧墙461之间形成第二掺杂层492，且第二掺杂层492位于第四鳍部区组和第二区B的第二类型鳍侧墙462上，第三鳍部区上的第一掺杂层491在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层492在第四鳍部区宽度方向上相互连接。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图19，具体结构请参考前一实施例，不再详述。
本发明又一实施例还提供一种半导体器件的形成方法，本实施例与前一实施例的区别在于：刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第三鳍部区构成第三鳍部区组；刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第四鳍部区构成第四鳍部区组；在部分隔离结构表面形成第一类型鳍侧墙，所述第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；之后形成第一掺杂层和第二掺杂层。具体的，本实施例中，对所述侧墙材料层进行差异化工艺处理，形成第一类型鳍侧墙。刻蚀第一鳍部区以形成第三鳍部区、刻蚀第二鳍部区以形成第四鳍部区、以及差异化工艺处理与前一实施例不同。下面具体进行介绍。
图20至图24是本发明又一实施例中半导体器件形成过程的结构示意图。
参考图20，图20为在图7基础上的示意图，以第一掩膜层270为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；在以第一掩膜层270为掩膜刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层270为掩膜刻蚀侧墙材料层260，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260。
第一中间鳍部区中高于隔离结构210顶部表面的区域被刻蚀去除，从而形成第三中间鳍部区，第三中间鳍部区的顶部表面低于或齐平于隔离结构210的顶部表面。第二中间鳍部区中高于隔离结构210顶部表面的区域被刻蚀去除，从而形成第四中间鳍部区，第四中间鳍部区的顶部表面低于或齐平于隔离结构210的顶部表面。
参考图21，去除第一掩膜层270(参考图20)；去除第一掩膜层270后，在隔离结构210、第三中间鳍部区和第四中间鳍部区上形成第二掩膜层580，且第二掩膜层580暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层260、第一边缘鳍部区顶部表面的侧墙材料层260、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层260、以及第二边缘鳍部区顶部表面的侧墙材料层260。第二掩膜层580的材料包括光刻胶。
参考图22，以第二掩膜层580为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；在以第二掩膜层580为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层580为掩膜刻蚀所述侧墙材料层260，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层260、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层260形成第一类型鳍侧墙561。
以第二掩膜层580为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的工艺包括各向异性干刻工艺。以第二掩膜层580为掩膜刻蚀所述侧墙材料层260的工艺包括各向异性干刻工艺。
第一边缘鳍部区中高于隔离结构210顶部表面的区域被刻蚀去除，从而形成第三边缘鳍部区，第三边缘鳍部区的顶部表面低于或齐平于隔离结构210的顶部表面。第二边缘鳍部区中高于隔离结构210顶部表面的区域被刻蚀去除，从而形成第四边缘鳍部区，第四边缘鳍部区的顶部表面低于或齐平于隔离结构210的顶部表面。
所述第一类型鳍侧墙561分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧的部分隔离结构210表面，第一类型鳍侧墙561还位于第四鳍部区组在第四鳍部区宽度方向上的两侧的部分隔离结构210表面。
本实施例中，第一类型鳍侧墙561位于第三边缘鳍部区背向第三中间鳍部区的一侧的隔离结构210表面，第一类型鳍侧墙561还位于第四边缘鳍部区背向第四中间鳍部区的一侧的隔离结构210表面。
参考图23，形成所述第一类型鳍侧墙461、第三边缘鳍部区和第四边缘鳍部区之后，去除第二掩膜层480(参考图22)。
参考图24，在第一区A的第一类型鳍侧墙561之间形成第一掺杂层591，且第一掺杂层591位于第三鳍部区组上，在形成第一掺杂层591的同时，在第二区B的第一类型鳍侧墙561之间形成第二掺杂层592，且第二掺杂层592位于第四鳍部区组上，第三鳍部区上的第一掺杂层591在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层592在第四鳍部区宽度方向上相互连接。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请参考图24，包括：半导体衬底200，半导体衬底200包括第一区A和与第一区A相邻的第二区B；位于半导体衬底200第一区A上的多个相邻的第一鳍部220，各第一鳍部220包括第三鳍部区，多个第三鳍部区构成第三鳍部区组；位于半导体衬底200第二区B上的多个相邻的第二鳍部230，各第二鳍部230包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；位于半导体衬底200第一区A和第二区B上的隔离结构210，隔离结构210覆盖第三鳍部区的整个侧壁和第四鳍部区的整个侧壁；位于部分隔离结构210表面的第一类型鳍侧墙561，所述第一类型鳍侧墙561分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；位于第一区A的第一类型鳍侧墙561之间的第一掺杂层591，且第一掺杂层591位于第三鳍部区组上，第三鳍部区上的第一掺杂层591在第三鳍部区宽度方向上相互连接；位于第二区B的第一类型鳍侧墙561之间的第二掺杂层592，且第二掺杂层592位于第四鳍部区组上，第四鳍部区上的第二掺杂层592在第四鳍部区宽度方向上相互连接。
本发明又一实施例还提供一种半导体器件的形成方法，本实施例与前一实施例的区别在于：刻蚀第一鳍部区以形成第三鳍部区、刻蚀第二鳍部区以形成第四鳍部区以及差异化工艺处理与前一实施例不同。下面具体进行介绍。
图25至图26是本发明又一实施例中半导体器件形成过程的结构示意图。
参考图25，图25为在图7基础上的示意图，以第一掩膜层270为掩膜刻蚀侧墙材料层260，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260的顶部表面低于第二中间鳍部区的顶部表面。
以第一掩膜层270为掩膜刻蚀侧墙材料层260的工艺包括各向异性干刻工艺，在该刻蚀过程中，刻蚀工艺对侧墙材料层260的刻蚀速率相对于对第一中间鳍部区和第二中间鳍部区的刻蚀速率极高，具体的，刻蚀选择比大于100，这样使得该刻蚀工艺对第一中间鳍部区和第二中间鳍部区的损耗较少，后续才能使得各第三鳍部区的高度一致，各第四鳍部区的高度一致。
参考图26，去除第一掩膜层270；去除第一掩膜层270后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；去除第一掩膜层270后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层260进行刻蚀，去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260，且形成第一类型鳍侧墙661。
对第一鳍部区和第二鳍部区进行刻蚀的工艺包括各向异性干刻工艺。对剩余的侧墙材料层260进行刻蚀的工艺包括各向异性干刻工艺。
本实施例中，对第一鳍部区和第二鳍部区进行刻蚀和对剩余的侧墙材料层260进行刻蚀是在一道刻蚀工艺中进行的，简化了工艺步骤，该刻蚀工艺对侧墙材料层260的刻蚀速率小于对第一鳍部区和第二鳍部区的刻蚀速率。
第一类型鳍侧墙661的位置参照前一实施例的描述，不再详述。
之后，形成第一掺杂层和第二掺杂层，第一掺杂层的位置参照前一实施例中的描述，第二掺杂层的位置参照前一实施例中的描述，不再详述。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，本实施例形成的结构与前一实施例的结构相同，不再详述。
本发明又一实施例还提供一种半导体器件的形成方法，本实施例与前一实施例的区别在于：刻蚀第一鳍部区以形成第三鳍部区、刻蚀第二鳍部区以形成第四鳍部区以及差异化工艺处理与前一实施例不同。下面进行具体介绍。
图27至图28是本发明又一实施例中半导体器件形成过程的结构示意图。
参考图27，图27为在图5基础上的示意图，对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层260、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层260进行离子注入。
本实施例的离子注入情况和图17中离子注入的情况一致，具体不再详述。
参考图28，进行所述离子注入后，刻蚀侧墙材料层260，刻蚀侧墙材料层260的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层260和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层260，且形成第一类型鳍侧墙761；进行所述离子注入后，在刻蚀侧墙材料层260的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
第一类型鳍侧墙761的位置参照前一实施例的描述，不再详述。
之后，形成第一掺杂层和第二掺杂层，第一掺杂层的位置参照前一实施的内容，第二掺杂层的位置参照前一实施例的内容，不再详述。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，本实施例形成的结构参照前一实施例的结构，不再详述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区，半导体衬底第一区上具有多个相邻的第一鳍部，半导体衬底第二区上具有多个相邻的第二鳍部，各第一鳍部包括第一鳍部区，各第二鳍部包括第二鳍部区；
刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于第一鳍部区的顶部表面，多个第三鳍部区构成第三鳍部区组；
刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于第二鳍部区的顶部表面，多个第四鳍部区构成第四鳍部区组；
形成第一类型鳍侧墙和第二类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；
在第一区的第一类型鳍侧墙之间形成第一掺杂层，且第一掺杂层位于第三鳍部区组和第一区的第二类型鳍侧墙上，在形成第一掺杂层的同时，在第二区的第一类型鳍侧墙之间形成第二掺杂层，且第二掺杂层位于第四鳍部区组和第二区的第二类型鳍侧墙上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，第一类型鳍侧墙的顶部表面至第三鳍部区的顶部表面的距离为2纳米～30纳米；第一类型鳍侧墙的顶部表面至第四鳍部区的顶部表面的距离为2纳米～30纳米。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二类型鳍侧墙的顶部表面与第三鳍部区的顶部表面齐平，且所述第二类型鳍侧墙的顶部表面与第四鳍部区的顶部表面齐平；或者，所述第二类型鳍侧墙的顶部表面低于第三鳍部区的顶部表面，且所述第二类型鳍侧墙的顶部表面低于第四鳍部区的顶部表面。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在半导体衬底第一区和第二区上形成隔离结构，所述隔离结构覆盖第一鳍部区的部分侧壁和第二鳍部区的部分侧壁；形成第三鳍部区和第四鳍部区后，所述隔离结构覆盖第三鳍部区的部分侧壁和第四鳍部区的部分侧壁；所述第一类型鳍侧墙和第二类型鳍侧墙位于所述隔离结构表面上。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在第一区和第二区的隔离结构表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层；对侧墙材料层进行差异化工艺处理，形成所述第一类型鳍侧墙和第二类型鳍侧墙；在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的过程中进行所述差异化工艺处理。
6.根据权利要求5所述的半导体器件的形成方法，其特征在于，在刻蚀第一鳍部区之前，第一区的多个第一鳍部区构成第一鳍部区组，第一鳍部区组中在第一鳍部宽度方向上两侧边缘的第一鳍部区为第一边缘鳍部区，在刻蚀第二鳍部区之前，第二区的多个第二鳍部区构成第二鳍部区组，第二鳍部区组中在第二鳍部宽度方向上两侧边缘的第二鳍部区为第二边缘鳍部区；在第三鳍部区宽度方向上，第三鳍部区组中两侧边缘的第三鳍部区为第三边缘鳍部区，在第四鳍部区宽度方向上，第四鳍部区组中两侧边缘的第四鳍部区为第四边缘鳍部区，第三边缘鳍部区由刻蚀所述第一边缘鳍部区而形成，第四边缘鳍部区由刻蚀所述第二边缘鳍部区而形成。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第一鳍部的数量大于等于三个，所述第二鳍部的数量大于等于三个；沿第一鳍部宽度方向上位于第一边缘鳍部区之间的第一鳍部区为第一中间鳍部区，沿第二鳍部宽度方向上位于第二边缘鳍部区之间的第二鳍部区为第二中间鳍部区；沿第三鳍部区宽度方向上位于第三边缘鳍部区之间的第三鳍部区为第三中间鳍部区，沿第四鳍部区宽度方向上位于第四边缘鳍部区之间的第四鳍部区为第四中间鳍部区，所述第三中间鳍部区由刻蚀所述第一中间鳍部区而形成，所述第四中间鳍部区由刻蚀所述第二中间鳍部区而形成；所述第一类型鳍侧墙位于第三边缘鳍部区中背向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中背向第四中间鳍部区的侧壁表面，第一类型鳍侧墙的顶部表面高于第三边缘鳍部区的顶部表面且高于第四边缘鳍部区的顶部表面；所述第二类型鳍侧墙位于第三中间鳍部区的两侧侧壁和第四中间鳍部区的两侧侧壁，第二类型鳍侧墙还位于第三边缘鳍部区中朝向第三中间鳍部区的侧壁表面、以及第四边缘鳍部区中朝向第四中间鳍部区的侧壁表面。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：以第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；
所述差异化工艺处理的步骤包括：在以第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层为掩膜刻蚀所述侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层形成所述第二类型鳍侧墙；
所述半导体器件的形成方法还包括：形成第二类型鳍侧墙、第三中间鳍部区和第四中间鳍部区后，去除第一掩膜层；去除第一掩膜层后，在隔离结构、第三中间鳍部区、第四中间鳍部区以及第二类型鳍侧墙上形成第二掩膜层，且第二掩膜层暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤还包括：以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；
所述差异化工艺处理的步骤还包括：在以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层为掩膜刻蚀所述侧墙材料层，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层形成所述第一类型鳍侧墙；
所述半导体器件的形成方法还包括：形成所述第一类型鳍侧墙、第三边缘鳍部区和第四边缘鳍部区之后，且在形成第一掺杂层和第二掺杂层之前，去除第二掩膜层。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；
所述差异化工艺处理的步骤包括：以第一掩膜层为掩膜刻蚀侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层的顶部表面低于第二中间鳍部区的顶部表面；
所述半导体器件的形成方法还包括：以第一掩膜层为掩膜刻蚀侧墙材料层后，去除第一掩膜层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：去除第一掩膜层后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；
所述差异化工艺处理的步骤还包括：去除第一掩膜层后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层进行刻蚀，使侧墙材料层形成所述第一类型鳍侧墙和第二类型鳍侧墙。
10.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述差异化工艺处理的步骤包括：对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层进行离子注入；进行所述离子注入后，刻蚀侧墙材料层，刻蚀侧墙材料层的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，使侧墙材料层形成第一类型鳍侧墙和第二类型鳍侧墙；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：进行所述离子注入后，在刻蚀侧墙材料层的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区和第二鳍部区之前，形成横跨第一区的多个第一鳍部的第一栅极结构、以及横跨第二区的多个第二鳍部的第二栅极结构；第一鳍部区位于第一栅极结构的两侧，第二鳍部区位于第二栅极结构的两侧；形成第三鳍部区和第四鳍部区后，第三鳍部区位于第一栅极结构的两侧，第四鳍部区位于第二栅极结构的两侧。
12.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区；
位于半导体衬底第一区上的多个相邻的第一鳍部，各第一鳍部包括第三鳍部区，多个第三鳍部区构成第三鳍部区组；
位于半导体衬底第二区上的多个相邻的第二鳍部，各第二鳍部包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；
第一类型鳍侧墙，第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧侧壁、以及第四鳍部区组在第四鳍部区宽度方向上的两侧侧壁；
第二类型鳍侧墙，第二类型鳍侧墙位于在第三鳍部区宽度方向上相邻的第三鳍部区之间且位于第三鳍部区的侧壁，第二类型鳍侧墙还位于在第四鳍部区宽度方向上相邻的第四鳍部区之间且位于第四鳍部区的侧壁，第一类型鳍侧墙的顶部表面高于第二类型鳍侧墙的顶部表面、且高于第三鳍部区和第四鳍部区的顶部表面；
位于第一区的第一类型鳍侧墙之间的第一掺杂层，且第一掺杂层位于第三鳍部区组和第一区的第二类型鳍侧墙上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接；
位于第二区的第一类型鳍侧墙之间的第二掺杂层，且第二掺杂层位于第四鳍部区组和第二区的第二类型鳍侧墙上，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
13.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区，半导体衬底第一区上具有多个相邻的第一鳍部，半导体衬底第二区上具有多个相邻的第二鳍部，各第一鳍部包括第一鳍部区，各第二鳍部包括第二鳍部区；
在半导体衬底第一区和第二区上形成隔离结构，所述隔离结构覆盖第一鳍部区的部分侧壁和第二鳍部区的部分侧壁；
刻蚀第一鳍部区，使第一鳍部区形成第三鳍部区，第三鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第三鳍部区构成第三鳍部区组；
刻蚀第二鳍部区，使第二鳍部区形成第四鳍部区，第四鳍部区的顶部表面低于或齐平于隔离结构的顶部表面，多个第四鳍部区构成第四鳍部区组；
在部分隔离结构表面形成第一类型鳍侧墙，所述第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；
在第一区的第一类型鳍侧墙之间形成第一掺杂层，且第一掺杂层位于第三鳍部区组上，在形成第一掺杂层的同时，在第二区的第一类型鳍侧墙之间形成第二掺杂层，且第二掺杂层位于第四鳍部区组上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区和第二鳍部区之前，在所述第一区和第二区的隔离结构表面、第一鳍部区的侧壁表面和顶部表面、以及第二鳍部区的侧壁表面和顶部表面形成侧墙材料层；对所述侧墙材料层进行差异化工艺处理，形成所述第一类型鳍侧墙；在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的过程中进行所述差异化工艺处理。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，在刻蚀第一鳍部区之前，第一区的多个第一鳍部区构成第一鳍部区组，第一鳍部区组中在第一鳍部宽度方向上两侧边缘的第一鳍部区为第一边缘鳍部区，在刻蚀第二鳍部区之前，第二区的多个第二鳍部区构成第二鳍部区组，第二鳍部区组中在第二鳍部宽度方向上两侧边缘的第二鳍部区为第二边缘鳍部区；在第三鳍部区宽度方向上，第三鳍部区组中两侧边缘的第三鳍部区为第三边缘鳍部区，在第四鳍部区宽度方向上，第四鳍部区组中两侧边缘的第四鳍部区为第四边缘鳍部区，第三边缘鳍部区由刻蚀所述第一边缘鳍部区而形成，第四边缘鳍部区由刻蚀所述第二边缘鳍部区而形成。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述第一鳍部的数量大于等于三个，所述第二鳍部的数量大于等于三个；沿第一鳍部宽度方向上位于第一边缘鳍部区之间的第一鳍部区为第一中间鳍部区，沿第二鳍部宽度方向上位于第二边缘鳍部区之间的第二鳍部区为第二中间鳍部区；沿第三鳍部区宽度方向上位于第三边缘鳍部区之间的第三鳍部区为第三中间鳍部区，沿第四鳍部区宽度方向上位于第四边缘鳍部区之间的第四鳍部区为第四中间鳍部区，所述第三中间鳍部区由刻蚀所述第一中间鳍部区而形成，所述第四中间鳍部区由刻蚀所述第二中间鳍部区而形成；所述第一类型鳍侧墙位于第三边缘鳍部区背向第三中间鳍部区的一侧的隔离结构表面，第一类型鳍侧墙还位于第四边缘鳍部区背向第四中间鳍部区的一侧的隔离结构表面。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：以所述第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区，使第一中间鳍部区形成第三中间鳍部区，使第二中间鳍部区形成第四中间鳍部区；
所述差异化工艺处理的步骤包括：在以第一掩膜层为掩膜刻蚀第一中间鳍部区和第二中间鳍部区的过程中，以第一掩膜层为掩膜刻蚀所述侧墙材料层，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层；
所述半导体器件的形成方法还包括：形成第三中间鳍部区和第四中间鳍部区后，且去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层后，去除第一掩膜层；去除第一掩膜层后，在隔离结构、第三中间鳍部区和第四中间鳍部区上形成第二掩膜层，且第二掩膜层暴露出位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤还包括：以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区，使第一边缘鳍部区形成第三边缘鳍部区，使第二边缘鳍部区形成第四边缘鳍部区；
所述差异化工艺处理的步骤还包括：在以第二掩膜层为掩膜刻蚀第一边缘鳍部区和第二边缘鳍部区的过程中，以第二掩膜层为掩膜刻蚀所述侧墙材料层，使位于第一边缘鳍部区背向第三中间鳍部区的侧壁表面的侧墙材料层、以及位于第二边缘鳍部区背向第四中间鳍部区的侧壁表面的侧墙材料层形成所述第一类型鳍侧墙；
所述半导体器件的形成方法还包括：形成所述第一类型鳍侧墙、第三边缘鳍部区和第四边缘鳍部区之后，且在形成第一掺杂层和第二掺杂层之前，去除第二掩膜层。
18.根据权利要求16所述的半导体器件的形成方法，其特征在于，还包括：在刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组、以及进行所述差异化工艺处理之前，在所述隔离结构和侧墙材料层上形成第一掩膜层，第一掩膜层覆盖第一鳍部区组在第一鳍部宽度方向上的两侧侧壁的侧墙材料层、第一边缘鳍部区顶部表面的侧墙材料层、第二鳍部区组在第二鳍部宽度方向上的两侧侧壁的侧墙材料层、以及第二边缘鳍部区顶部表面的侧墙材料层，且第一掩膜层暴露出在第一鳍部宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部宽度方向上第二边缘鳍部区之间的侧墙材料层；
所述差异化工艺处理的步骤包括：以第一掩膜层为掩膜刻蚀侧墙材料层，使在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层的顶部表面低于第一中间鳍部区的顶部表面，且使在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层的顶部表面低于第二中间鳍部区的顶部表面；
所述半导体器件的形成方法还包括：以第一掩膜层为掩膜刻蚀侧墙材料层后，去除第一掩膜层；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：去除第一掩膜层后，对第一鳍部区和第二鳍部区进行刻蚀，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区；
所述差异化工艺处理的步骤还包括：去除第一掩膜层后，在对第一鳍部区和第二鳍部区进行刻蚀的过程中，对剩余的侧墙材料层进行刻蚀，去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层，且形成所述第一类型鳍侧墙。
19.根据权利要求16所述的半导体器件的形成方法，其特征在于，所述差异化工艺处理的步骤包括：对位于第一鳍部区组在第一鳍部区宽度方向上的两侧侧壁的侧墙材料层、以及位于第二鳍部区组在第二鳍部区宽度方向上的两侧侧壁的侧墙材料层进行离子注入；进行所述离子注入后，刻蚀侧墙材料层，刻蚀侧墙材料层的工艺对注入离子的区域的刻蚀速率小于对未注入离子的区域的刻蚀速率，以去除在第一鳍部区宽度方向上第一边缘鳍部区之间的侧墙材料层和在第二鳍部区宽度方向上第二边缘鳍部区之间的侧墙材料层，且形成所述第一类型鳍侧墙；
刻蚀第一鳍部区以形成第三鳍部区组、刻蚀第二鳍部区以形成第四鳍部区组的步骤包括：进行所述离子注入后，在刻蚀侧墙材料层的过程中，刻蚀第一鳍部区和第二鳍部区，使第一鳍部区形成第三鳍部区，使第二鳍部区形成第四鳍部区。
20.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区和与第一区相邻的第二区；
位于半导体衬底第一区上的多个相邻的第一鳍部，各第一鳍部包括第三鳍部区，多个第三鳍部区构成第三鳍部区组；
位于半导体衬底第二区上的多个相邻的第二鳍部，各第二鳍部包括第四鳍部区，多个第四鳍部区构成第四鳍部区组；
位于半导体衬底第一区和第二区上的隔离结构，所述隔离结构覆盖第三鳍部区的整个侧壁和第四鳍部区的整个侧壁；
位于部分隔离结构表面的第一类型鳍侧墙，所述第一类型鳍侧墙分别位于第三鳍部区组在第三鳍部区宽度方向上的两侧、以及第四鳍部区组在第四鳍部区宽度方向上的两侧；
位于第一区的第一类型鳍侧墙之间的第一掺杂层，且第一掺杂层位于第三鳍部区组上，第三鳍部区上的第一掺杂层在第三鳍部区宽度方向上相互连接；
位于第二区的第一类型鳍侧墙之间的第二掺杂层，且第二掺杂层位于第四鳍部区组上，第四鳍部区上的第二掺杂层在第四鳍部区宽度方向上相互连接。
CN201810661927.8A 2018-06-25 2018-06-25 半导体器件及其形成方法 Active CN110634951B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810661927.8A CN110634951B (zh) 2018-06-25 2018-06-25 半导体器件及其形成方法
US16/451,987 US10978349B2 (en) 2018-06-25 2019-06-25 Semiconductor device and fabrication method thereof
US17/200,989 US11545398B2 (en) 2018-06-25 2021-03-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810661927.8A CN110634951B (zh) 2018-06-25 2018-06-25 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110634951A CN110634951A (zh) 2019-12-31
CN110634951B true CN110634951B (zh) 2022-12-16

Family

ID=68967496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810661927.8A Active CN110634951B (zh) 2018-06-25 2018-06-25 半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US10978349B2 (zh)
CN (1) CN110634951B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043424B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increase the volume of epitaxy regions
US11302796B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming self-aligned source/drain metal contacts
US11664424B2 (en) * 2020-09-30 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Device with epitaxial source/drain region

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103292677A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 用于提取鳍片高度和叠加电容的方法及实施该方法的结构
US8796093B1 (en) * 2013-03-14 2014-08-05 International Business Machines Corporation Doping of FinFET structures
CN106684149A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US9659942B1 (en) * 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
CN106981516A (zh) * 2016-01-15 2017-07-25 台湾积体电路制造股份有限公司 半导体元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006805B2 (en) * 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
US9431540B2 (en) * 2014-05-28 2016-08-30 Stmicroelectronics, Inc. Method for making a semiconductor device with sidewall spacers for confining epitaxial growth
US10038094B2 (en) * 2016-05-31 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure and methods thereof
US9748245B1 (en) * 2016-09-23 2017-08-29 International Business Machines Corporation Multiple finFET formation with epitaxy separation
US9991165B1 (en) * 2016-11-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric source/drain epitaxy
US10163635B1 (en) * 2017-10-30 2018-12-25 Globalfoundries Inc. Asymmetric spacer for preventing epitaxial merge between adjacent devices of a semiconductor and related method
US10269932B1 (en) * 2018-01-18 2019-04-23 Globalfoundries Inc. Asymmetric formation of epi semiconductor material in source/drain regions of FinFET devices
KR102476142B1 (ko) * 2018-03-14 2022-12-09 삼성전자주식회사 반도체 장치
US10854615B2 (en) * 2018-03-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having non-merging epitaxially grown source/drains

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103292677A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 用于提取鳍片高度和叠加电容的方法及实施该方法的结构
US8796093B1 (en) * 2013-03-14 2014-08-05 International Business Machines Corporation Doping of FinFET structures
CN106684149A (zh) * 2015-11-06 2017-05-17 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US9659942B1 (en) * 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
CN106981516A (zh) * 2016-01-15 2017-07-25 台湾积体电路制造股份有限公司 半导体元件

Also Published As

Publication number Publication date
US11545398B2 (en) 2023-01-03
US10978349B2 (en) 2021-04-13
US20190393096A1 (en) 2019-12-26
CN110634951A (zh) 2019-12-31
US20210202322A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
US9508850B2 (en) Epitaxial block layer for a fin field effect transistor device
US7381618B2 (en) Gate etch process for a high-voltage FET
US20150255456A1 (en) Replacement fin insolation in a semiconductor device
US20150340491A1 (en) Spacer chamfering for a replacement metal gate device
US9466670B2 (en) Sandwich epi channel for device enhancement
JP4148717B2 (ja) 半導体素子の製造方法
US20060131648A1 (en) Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
US20190035633A1 (en) Sti inner spacer to mitigate sdb loading
JP2006261703A (ja) メサ分離ｓｏｉトランジスタおよびそれの製造方法
US9679962B2 (en) FinFET and method of manufacturing the same
US11545398B2 (en) Semiconductor device
CN112825327A (zh) 半导体结构及其形成方法
WO2015169052A1 (zh) 一种finfet制造方法
US11742414B2 (en) Semiconductor device with fins
CN108630542B (zh) 半导体结构及其形成方法
US20050048707A1 (en) Processing method for improving structure of a high voltage device
CN111613583A (zh) 半导体器件及其形成方法
TW202306162A (zh) 電晶體結構
CN107564817B (zh) 一种FinFET器件的制造方法
CN108155100B (zh) 半导体器件的形成方法
CN107293487B (zh) 鳍式场效应晶体管的形成方法
CN113851526B (zh) 一种双极结型晶体管及其制备方法
CN111508898A (zh) 半导体器件及其形成方法
US11742207B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant