DE102018127585A1 - Erhöhen des volumens von epitaxiebereichen - Google Patents
Erhöhen des volumens von epitaxiebereichen Download PDFInfo
- Publication number
- DE102018127585A1 DE102018127585A1 DE102018127585.4A DE102018127585A DE102018127585A1 DE 102018127585 A1 DE102018127585 A1 DE 102018127585A1 DE 102018127585 A DE102018127585 A DE 102018127585A DE 102018127585 A1 DE102018127585 A1 DE 102018127585A1
- Authority
- DE
- Germany
- Prior art keywords
- fin
- height
- spacer
- fins
- outer fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 99
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 125000006850 spacer group Chemical group 0.000 claims description 153
- 230000008569 process Effects 0.000 claims description 74
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 66
- 238000005530 etching Methods 0.000 description 47
- 239000007789 gas Substances 0.000 description 32
- 229920000642 polymer Polymers 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000012549 training Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 InAlAs Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- CHYRFIXHTWWYOX-UHFFFAOYSA-N [B].[Si].[Ge] Chemical compound [B].[Si].[Ge] CHYRFIXHTWWYOX-UHFFFAOYSA-N 0.000 description 1
- IHLNQRLYBMPPKZ-UHFFFAOYSA-N [P].[C].[Si] Chemical compound [P].[C].[Si] IHLNQRLYBMPPKZ-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Ein Verfahren umfasst das Ausbilden eines Gatestapels auf einer Mehrzahl von Halbleiterfinnen. Die Mehrzahl von Halbleiterfinnen umfasst eine Mehrzahl von inneren Finnen und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen. Epitaxiebereiche werden auf der Grundlage der Mehrzahl von Halbleiterfinnen gezüchtet und eine erste Höhe der Epitaxiebereiche, gemessen entlang einer äußeren Seitenwand der ersten äußeren Finne, ist kleiner als eine zweite Höhe der Epitaxiebereiche, gemessen entlang einer inneren Seitenwand der ersten äußeren Finne.
Description
- BEANSPRUCHUNG DER PRIORITÄT UND QUERVERWEISE
- Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US-Patentanmeldung: Anmeldung mit der Seriennummer 62/712 402, eingereicht am 31. Juli 2018, mit dem Titel „Increase the Volume of Epitaxy Regions“, wobei diese Anmeldung hiermit durch Bezugnahme aufgenommen ist.
- HINTERGRUND
- Technologische Fortschritte bei IC-Materialien und -Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als die vorherigen Generationen aufweist. Im Zuge der IC-Entwicklung hat sich die Funktionsdichte (z. B. die Anzahl der miteinander verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen erhöht, während sich die Geometriegrößen verringert haben. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt.
- Eine solche Verkleinerung hat auch die Komplexität der Verarbeitung und Fertigung von ICs erhöht und, damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen in der IC-Verarbeitung und -Fertigung erforderlich. Zum Beispiel wurden Fin-Feldeffekttransistoren (FinFETs) eingeführt, um planare Transistoren zu ersetzen. Die Strukturen von FinFETs und die Verfahren zur Herstellung der FinFETs werden entwickelt.
- FinFETs werden auf Grundlage von Halbleiterfinnen ausgebildet. Die Source- und Drain-Bereiche von FinFETs können durch Ätzen einiger Abschnitte von Halbleiterfinnen auf gegenüberliegenden Seiten von Gates und dann Züchten geeigneter Materialien in den Räumen ausgebildet werden, die von den geätzten Abschnitten der Halbleiterfinnen übrig bleiben.
- Figurenliste
- Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
- Die
1 bis3 ,4A ,4B-1 bis4B-5 ,5A ,5B ,6 bis9 und10A zeigen die Querschnittsansichten und Perspektivansichten von Zwischenstufen bei der Ausbildung eines Fin-Feldeffekttransistors (FinFET) gemäß einigen Ausführungsformen. -
10B zeigt eine Querschnittsansicht eines FinFET mit verschmolzenen Epitaxiebereichen gemäß einigen Ausführungsformen. -
11 zeigt die Querschnittsansicht eines FinFET mit nicht verschmolzenen Epitaxiebereichen gemäß einigen Ausführungsformen. -
12 zeigt die Querschnittsansicht eines FinFET mit nicht vertieften Finnen gemäß einigen Ausführungsformen. -
13 zeigt einen Prozessablauf zum Ausbilden von FinFETs gemäß einigen Ausführungsformen. - DETAILLIERTE BESCHREIBUNG
- Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Weiter können räumlich relative Begriffe, wie „darunter liegend“, „unten“, „darüber liegend“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder eines Merkmals mit anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Ausrichtung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
- Fin-Feldeffekttransistoren (FinFETs) und die Verfahren zum Ausbilden derselben sind gemäß einigen Ausführungsformen vorgesehen. Die Zwischenstufen zum Ausbilden der FinFETs sind gemäß einigen Ausführungsformen gezeigt. Es werden einige Varianten einiger Ausführungsformen beschrieben. In verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen. Gemäß einigen Ausführungsformen werden Finnenabstandshalter von FinFETs mit unterschiedlichen Höhen ausgebildet, wobei die Höhe der äußeren Finnenabstandshalter größer als die Höhe der inneren Finnenabstandshalter ist. Infolgedessen wird das Volumen der Epitaxiebereiche zwischen den Finnen erhöht und die von den Epitaxiebereichen ausgeübte Verspannung erhöht. Das Risiko von Brückenbildung (engl. „Bridging“) der Epitaxiebereiche benachbarter FinFETs wird ebenfalls verringert.
- Die
1 bis3 ,4A ,4B-1 bis4B-5 ,5A ,5B ,6 bis9 und10A zeigen die perspektivischen Ansichten und Querschnittsansichten von Zwischenstufen bei der Ausbildung eines FinFET gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die in den jeweiligen Figuren gezeigten Schritte spiegeln sich auch schematisch in dem in13 gezeigten Prozessablauf wider. -
1 zeigt eine Perspektivansicht einer Anfangsstruktur. Die Anfangsstruktur umfasst einen Wafer10 , der weiter ein Substrat20 umfasst. Das Substrat20 kann ein Halbleitersubstrat sein, das ein Siliziumsubstrat, ein Silizium-Germanium-Substrat oder ein Substrat sein kann, das aus anderen Halbleitermaterialien besteht. Das Substrat20 kann mit einer p-Verunreinigung oder einer n-Verunreinigung dotiert sein. Isolationsbereiche22 , wie etwa flache Grabenisolationsbereiche (STI-Bereiche), können so ausgebildet sein, dass sie sich von einer oberen Fläche des Substrats20 in das Substrat20 erstrecken. Die Abschnitte des Substrats20 zwischen benachbarten STI-Bereichen22 werden als Halbleiterstreifen24 bezeichnet. Die oberen Flächen der Halbleiterstreifen24 und die oberen Flächen der STI-Bereiche22 können gemäß einigen Ausführungsformen im Wesentlichen plan miteinander sein. - Die STI-Bereiche
22 können eine dielektrische Auskleidung (nicht gezeigt) umfassen, die aus Siliziumoxid, Siliziumnitrid oder dergleichen ausgebildet sein kann. Die dielektrische Auskleidung kann beispielsweise unter Verwendung von Atomlagenabscheidung (ALD), chemischer Gasphasenabscheidung mit hoher Dichte (HDPCVD) oder chemischer Gasphasenabscheidung (CVD) abgeschieden werden. Die STI-Bereiche22 können auch ein Dielektrikum (zum Beispiel Siliziumoxid) über der dielektrischen Auskleidung umfassen, wobei das Dielektrikum unter Verwendung von fließfähiger chemischer Gasphasenabscheidung (FCVD), Rotationsbeschichtung oder dergleichen ausgebildet werden kann. - Mit Bezug auf
2 werden die STI-Bereiche22 vertieft, so dass die oberen Abschnitte der Halbleiterstreifen24 höher als die oberen Flächen der STI-Bereiche22 vorstehen, um vorstehende Finnen24' auszubilden. Der entsprechende Prozess ist als Prozess202 in dem in13 gezeigten Prozessablauf gezeigt. Die Abschnitte der Halbleiterstreifen24 in den STI-Bereichen22 werden immer noch als Halbleiterstreifen bezeichnet. Das Ätzen kann unter Verwendung eines Trockenätzprozesses durchgeführt werden, wobei eine Mischung aus HF und NH3 als Ätzgase verwendet werden kann. Das Ätzen kann auch unter Verwendung einer Mischung aus NF3 und NH3 als den Ätzgasen durchgeführt werden. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann auch verwendet werden. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen der STI-Bereiche22 unter Verwendung eines Nassätzprozesses durchgeführt. Die Ätzchemikalie kann beispielsweise eine HF-Lösung umfassen. - Gemäß einigen Ausführungsformen können die Finnen zum Ausbilden der FinFETs durch ein beliebiges geeignetes Verfahren ausgebildet/strukturiert werden. Zum Beispiel können die Finnen unter Verwendung eines oder mehrerer Photolithographieprozesse, beispielsweise Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Photolithographie- und selbstjustierte Prozesse, so dass Strukturen erzeugt werden können, die beispielsweise Mittenabstände aufweisen, die kleiner als die sind, die sonst mit einem einzigen, direkten Photolithographieprozess erhalten werden können. Beispielsweise wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines Photolithographieprozesses strukturiert. Abstandshalter werden neben der strukturierten Opferschicht unter Verwendung eines selbstjustierten Prozesses ausgebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandshalter oder Dorne können dann verwendet werden, um die Finnen zu strukturieren.
- Bezugnehmend auf
3 werden Dummy-Gatestapel30 auf den oberen Flächen und den Seitenwänden der vorstehenden Finnen24' ausgebildet. Der entsprechende Prozess ist als Prozess204 in dem in13 gezeigten Prozessablauf gezeigt. Es versteht sich, dass obwohl zwei Dummy-Gatestapel30 der Klarheit halber gezeigt sind, ein, oder mehr als zwei Dummy-Gatestapel ausgebildet werden können, die parallel zueinander sind, wobei die Mehrzahl von Dummy-Gatestapeln dieselbe eine oder mehreren Halbleiterfinnen24' kreuzen. Die Dummy-Gatestapel30 können Dummy-Gatedielektrika32 und Dummy-Gateelektroden34 über den Dummy-Gatedielektrika32 umfassen. Die Dummy-Gateelektroden34 können beispielsweise unter Verwendung von amorphem Silizium oder Polysilizium ausgebildet werden und es können auch andere Materialien verwendet werden. Jeder der Dummy-Gatestapel30 kann auch eine Hartmaskenschicht36 (oder eine Mehrzahl davon) über der Dummy-Gateelektrode34 umfassen. Die Hartmaskenschicht36 kann aus Siliziumnitrid, Siliziumkarbonitrid oder dergleichen bestehen. Die Dummy-Gatestapel30 haben auch Längsrichtungen senkrecht zu den Längsrichtungen der vorstehenden Finnen24' . - Als nächstes werden Dichtungsabstandshalter
38A auf den Seitenwänden der Dummy-Gatestapel30 ausgebildet. Der entsprechende Prozess ist als Prozess206 in dem in13 gezeigten Prozessablauf gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Dichtungsabstandshalter38A aus einem Dielektrikum wie Siliziumoxid, Silizium-Kohlenstoffoxynitrid (SiCON), Siliziumnitrid oder dergleichen ausgebildet. Die Ausbildung der Dichtungsabstandshalter38A kann das Abscheiden einer konformen dielektrischen Schicht unter Verwendung eines konformen Abscheidungsverfahrens wie ALD, CVD oder dergleichen und dann das Durchführen eines anisotropen Ätzens zum Entfernen der Abschnitte auf der Oberseite und Seitenwänden der Finnen24' umfassen. - Nach der Ausbildung der Dichtungsabstandshalter
38A kann eine Implantation durchgeführt werden, um eine n-Verunreinigung oder eine p-Verunreinigung zu implantieren, um schwach dotierte Drain/Source-Bereiche (LDD-Bereiche)37 in den freiliegenden vorstehenden Finnen24' auszubilden. Wenn zum Beispiel der jeweilige auszubildende FinFET ein n-FinFET ist, kann eine n-Verunreinigung wie Phosphor, Arsen oder dergleichen implantiert werden. Wenn der jeweilige auszubildende FinFET ein p-FinFET ist, kann eine p-Verunreinigung wie Bor, Indium, Gallium oder dergleichen implantiert werden. In nachfolgenden Zeichnungen sind die LDD-Bereiche37 nicht gezeigt, obwohl sie noch existieren können. -
4A zeigt die Ausbildung von Gate-Abstandshaltern38B und Finnenabstandshaltern39 . Der entsprechende Prozess ist als Prozess208 in dem in13 gezeigten Prozessablauf gezeigt. Die Gate-Abstandshalter38B werden auf den Dichtungsabstandshaltern38A ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Gate-Abstandshalter38B mehrschichtige Gate-Abstandshalter und der Ausbildungsprozess kann das deckende Abscheiden einer ersten dielektrischen Schicht und einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht und dann das Durchführen anisotroper Ätzungen zum Entfernen der Abschnitte der ersten und der zweiten dielektrischen Schicht auf der Oberseite und Seitenwänden der Finnen24' umfassen. Die verbleibenden Abschnitte der dielektrischen Schichten sind die Gate-Abstandshalter38B . Die Dichtungsabstandshalter38A und die Gate-Abstandshalter38B werden nachstehend als Gate-Abstandshalter38 bezeichnet. -
4A zeigt auch die Finnenabstandshalter39 , die auf den Seitenwänden der vorstehenden Finnen24' ausgebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Finnenabstandshalter39 und die Gate-Abstandshalter38B gleichzeitig in gemeinsamen Ausbildungsprozessen ausgebildet. Beispielsweise können in dem Prozess zum Ausbilden der Gate-Abstandshalter38B die eine oder mehreren deckenden dielektrischen Deckschichten, die zum Ausbilden der Gate-Abstandshalter38B abgeschieden werden, beim Ätzen einige Abschnitte aufweisen, die auf den Seitenwänden der vorstehenden Finnen24' zurückbleiben, wodurch die Finnenabstandshalter39 ausgebildet sind. - Die
4B-1 bis4B -5 zeigen die Querschnittsansichten von Zwischenstufen bei der Ausbildung der Finnenabstandshalter39 gemäß einigen Ausführungsformen. Die Querschnittsansichten in den4B-1 bis4B -5 sind von der vertikalen Ebene erhalten, die die LinieA-A in4A umfasst. Die Gate-Abstandshalter38B werden gleichzeitig ausgebildet und sind nicht gezeigt, da die Gate-Abstandshalter38B in anderen Ebenen liegen, als in den4B-1 bis4B -5 gezeigt sind. Mit Bezug auf4B-1 wird eine Abstandshalterschicht140 ausgebildet, die als konforme Schicht ausgebildet sein kann. Die Abstandshalterschicht140 ist aus einem Dielektrikum wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid, Siliziumkarbonitrid, Siliziumoxykarbonitrid oder dergleichen ausgebildet. Die Abstandshalterschicht140 umfasst einige Abschnitte auf den oberen Flächen und den Seitenwänden der vorstehenden Finnen24' und umfasst auch einige Abschnitte auf den Dichtungsabstandshaltern38A und auf den oberen Flächen der Gatestapel30 . Die Abstandshalterschicht140 kann eine Dicke im Bereich zwischen etwa 2 nm und etwa 10 nm haben. Die vorstehenden Finnen24' sind, wie gezeigt, eng beieinander angeordnet, so dass sie eine Finnengruppe bilden. Die vorstehenden Finnen, die zum Ausbilden des gleichen FinFET verwendet werden, können sich in derselben Finnengruppe befinden, wobei die Finnengruppe von der Finnengruppe benachbarter FinFETs beabstandet ist. Der AbstandS1 zwischen den vorstehenden Finnen24' in der Finnengruppe ist kleiner als die AbständeS2 zwischen den unmittelbar benachbarten Finnengruppen (oder zwischen einer Finnengruppe und einer benachbarten, getrennten Finne). Beispielsweise kann das VerhältnisS2 /S1 größer als etwa 2,0 oder größer als etwa 5,0 sein. Die vorstehenden Finnen24' können einen einheitlichen MittenabstandP1 haben. In der gesamten Beschreibung werden die zwei äußersten Finnen24' in der Finnengruppe (als24'A bezeichnet) als äußere Finnen der Finnengruppe bezeichnet und die Finnen24'B zwischen den äußeren Finnen24'A werden als innere Finnen der Finnengruppe bezeichnet. - Dann wird ein anisotropes Ätzen durchgeführt, um die Abstandshalterschicht
140 zu ätzen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Ätzprozess so gesteuert, dass die Finnenabstandshalter39 (einschließlich39A und39B ) die in 4B-5 gezeigten Profile aufweisen. Die Finnenabstandshalter39A , die sich an den Außenseiten der Finnengruppe befinden, werden nachstehend als äußere Finnenabstandshalter (der Finnengruppe) bezeichnet, und die Abstandshalter39B , die sich innerhalb der Finnengruppe und zwischen den vorstehenden Finnen24' in der Finnengruppe befinden, werden nachstehend als innere Abstandshalter (der Finnengruppe) bezeichnet. Gemäß einigen Ausführungsformen weisen die äußeren Abstandshalter39A eine HöheH1 auf, die größer als die HöheH2 der inneren Abstandshalter39B ist. Die Höhendifferenz (H1 -H2 ) kann größer als etwa 10 nm sein und kann im Bereich zwischen etwa 30 nm und etwa 80 nm liegen. Die Höhendifferenz (H1 -H2 ) kann auch größer als etwa 2,5 Prozent der HöheH3 der vorstehenden Finnen24' sein. - Um eine gewünschte Höhendifferenz (
H1 -H2 ) zu erreichen, werden die Ätzprozessbedingungen gesteuert, wobei die Prozessbedingungen die Zusammensetzung der Ätzgase, die zum Ätzen verwendete Leistung und dergleichen umfassen. Als Ergebnis wird die Abstandshalterschicht140 (siehe4B-1 ) geätzt. Bezugnehmend auf4B-2 wird in dem Ätzprozess auch eine Schicht142 wie beispielsweise eine kohlenstoffhaltige Schicht ausgebildet. Die Schicht142 kann eine Polymerschicht sein und wird daher nachfolgend als Polymerschicht142 bezeichnet. Die Polymerschicht142 kann CxFy umfassen, wobei x und y ganze Zahlen sind. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung haben die äußeren Abschnitte des Polymers142 , die sich an den Außenseiten der Finnengruppe befinden, eine DickeT1 und die inneren Abschnitte des Polymers142 , die sich in der Finnengruppe befinden, haben eine DickeT2 , die kleiner als die DickeT1 ist. Das VerhältnisT1 /T2 kann größer als etwa 1,1 sein und kann im Bereich zwischen etwa 1,1 und etwa 5 liegen. Als Ergebnis ist die Ätzrate der äußeren Abschnitte aufgrund des Schutzes der Polymerschicht142 niedriger als die Ätzrate der inneren Abschnitte. - Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann das Ätzgas solche Elemente, die hauptsächlich zum Ätzen verwendet werden, und solche Elemente umfassen, die hauptsächlich zum Ausbilden eines Polymers verwendet werden. Gemäß einigen Ausführungsformen umfasst das Ätzgas CH3F, CH2F2, CHF3 oder Kombinationen davon. Das Fluor im Ätzgas dient zum Ätzen und der Kohlenstoff und das Fluor im Ätzgas dienen zum Ausbilden der Polymere. In der folgenden Beschreibung wird Kohlenstoff als das Polymerbildungsgas bezeichnet, obwohl Fluor auch teilweise als Polymerbildungsgas fungiert. Dementsprechend kann jedes von CF4, CH3F, CH2F2, CHF3 gemäß einigen Ausführungsformen sowohl als Ätzgas als auch Polymerbildungsgas wirken. Gemäß weiteren Ausführungsformen können das Ätzgas und das Polymerbildungsgas verschiedene Gase sein. Die relative Menge des Ätzgases (das zum Beispiel Fluor enthält) zu dem Polymerbildungsgas (das zum Beispiel Kohlenstoff enthält) beeinflusst das Ätzverhalten. Da zum Beispiel der Innenraum zwischen den vorstehenden Finnen
24' in der gleichen Finnengruppe kleiner ist als die Abstände zwischen Finnengruppen, gibt es (Finnenstruktur-) Iso-Bereiche (die Räume zwischen Finnengruppen) und dichte (Finnenstruktur-) Bereiche (die Räume zwischen den Finnen24' in derselben Finnengruppe). Während des Ätzens der Abstandshalterschicht140 neigt die Abstandshalterschicht140 dazu, in den Iso-Bereichen höhere Ätzraten als in den dichten Bereichen aufzuweisen, da das Ätzgas leichter in die Iso-Bereiche als in die dichten Bereiche eindringen kann. In ähnlicher Weise neigen Polymere dazu, in den Iso-Bereichen eine höhere Akkumulationsrate als in den dichten Bereichen aufzuweisen, da die Polymerbildungsgase leichter in die Iso-Bereiche als in die dichten Bereiche eindringen können. Das Polymer kann die Abstandshalterschicht140 vor dem Ätzen schützen und die Ätzrate der Abstandshalterschicht140 verringern. Dementsprechend wird das Verhältnis des Ätzgases zum Polymerbildungsgas (das Verhältnis F/C, wenn die zuvor genannten Gase verwendet werden) so eingestellt, dass mehr Polymer an den äußeren Abschnitten der Finnengruppe als an den inneren Abschnitten der Finnengruppe erzeugt wird, so dass die Ätzrate der äußeren Abschnitte der Abstandshalterschicht140 auf einen Wert verringert wird, der dazu führt, dass die HöheH1 (siehe4B-5 ) größer als die HöheH2 ist. - Zum Beispiel hat CH3F ein F/C-Verhältnis von 1, CH2F2 hat ein F/C-Verhältnis von 2 und CHF3 hat ein F/C-Verhältnis von 3. Dementsprechend kann CHF3 eine höhere Ätzrate und eine niedrigere Polymerakkumulationsrate als CH2F2 aufweisen und CH2F2 kann eine höhere Ätzrate und eine niedrigere Polymerakkumulationsrate als CH3F aufweisen. Das Mischen von CF4, CH3F, CH2F2 und CHF3 die Auswahl geeigneter Verhältnisse dieser Gase kann das F/C-Verhältnis weiter einstellen. In dem Ätzgas kann auch eine kleine Menge anderer Gase wie H2 und O2 hinzugefügt werden. Das H2 kann mit dem Fluor in den Ätzgasen reagieren, so dass die Menge an Fluor verringert wird, wodurch das F/C-Verhältnis verkleinert wird. Das O2 kann mit dem Kohlenstoff in den Ätzgasen reagieren, so dass die Menge an Kohlenstoff verringert wird, wodurch das F/C-Verhältnis erhöht wird. Es versteht sich, dass der Mechanismus und die Faktoren der Ätzung kompliziert sind und die tatsächliche Ätzrate und Polymerakkumulationsrate durch verschiedene Faktoren beeinflusst werden. Da Fluor beispielsweise auch als polymerbildendes Gas fungiert, bewirkt dies, dass die Zunahme von Fluor sowohl die Ätzrate als auch die Polymerbildungsrate beeinflusst. Dementsprechend muss das Erhöhen des F/C-Verhältnisses nicht immer dazu führen, dass das Dickenverhältnis
T1 /T2 (des Polymers142 ) erhöht wird. Experimente können durchgeführt werden, um die Prozessbedingungen fein abzustimmen, um wünschenswerte Ätzraten und Polymerakkumulationsraten in den Iso- und den dichten Bereichen zu erreichen und um ein gewünschtes DickenverhältnisT1 /T2 (siehe4B-2 ) zu erreichen. - Darüber hinaus werden zum Erhöhen des Dickenverhältnisses
T1 /T2 die Hauptleistung und die Vorspannungsleistung der Ätzkammer eingestellt, in der das Ätzen durchgeführt wird. Beispielsweise kann die Ätzkammer, in der der Wafer10 zum Ätzen der Abstandshalterschicht140 platziert ist, eine Haupt- (HF-) Leistung aufweisen, die durch eine Spule und eine Hauptstromquelle (nicht gezeigt) bereitgestellt werden kann. Die Hauptleistung dient dazu, aus dem Ätzgas Plasma zu erzeugen. Eine Vorspannungsquelle kann mit dem Spannfutter verbunden sein, auf dem der Wafer10 angeordnet ist, um eine Vorspannungsleistung bereitzustellen. Die Hauptstromquelle und die Vorspannungsquelle werden von einer Steuereinheit gesteuert. Wenn die Hauptstromversorgung eingeschaltet und die Vorspannungsversorgung ebenfalls eingeschaltet ist, wird die Abstandshalterschicht140 geätzt und es wird weniger der Polymerschicht142 (siehe4B-2 ) erzeugt. Wenn die Hauptstromversorgung eingeschaltet und die Vorspannungsversorgung ausgeschaltet ist, wird der Ätzeffekt erheblich verringert und kann im Wesentlichen eliminiert werden, während das Polymer142 erzeugt und akkumuliert wird. Die Vorspannungsleistung kann ein- und ausgeschaltet (gepulst) werden, um eine Mehrzahl von Zyklen zu erhalten, und der entsprechende Arbeitszyklus (das Verhältnis von Einschaltzeit/(Einschaltzeit + Ausschaltzeit)) kann eingestellt werden. Beispielsweise kann das Verringern des Arbeitszyklus dazu führen, dass das VerhältnisH1 /H2 (siehe4B-5 ) erhöht wird, und das Erhöhen des Arbeitszyklus kann dazu führen, dass das VerhältnisH1 /H2 verkleinert wird. Somit können durch Ein- und Ausschalten der Vorspannungsleistung und Einstellen des Arbeitszyklus die Ätzraten und Polymerakkumulationsraten gesteuert werden, um eine gewünschte Polymer-Dickendifferenz (T1 -T2 ) (siehe4B-2 ) zu erzielen, was den Ätzprozess so beeinflusst, dass sich eine gewünschte Höhendifferenz (H1 -H2 ) (siehe4B-5 ) ergibt. - Zusätzlich zum Pulsen der Vorspannung/Vorspannungsleistung kann die Hauptleistung zum Erzeugen des Plasmas auch gepulst (mit einer Mehrzahl von Zyklen ein- und ausgeschaltet) werden. Der kombinierte Effekt des Pulsens der Vorspannungsleistung und der Hauptleistung kann das Profil der resultierenden Finnenabstandshalter
39 weiter abstimmen. Die Arbeitszyklen der Hauptleistung und der Vorspannungsleistung können synchronisiert werden, was beinhaltet, dass die Hauptleistung und die Vorspannung gleichzeitig eingeschaltet und gleichzeitig ausgeschaltet werden oder dass die Hauptleistung eingeschaltet wird, wenn die Vorspannung ausgeschaltet wird, und umgekehrt. Alternativ können das Pulsen der Hauptleistung und das Pulsen der Vorspannungsleistung in einem nicht synchronisierten Modus angewendet werden. - Gemäß einigen Ausführungsformen können in dem Ätzprozess CF4, CH3F, CH2F2, CHF3, H2, CO, O2 und Kombinationen davon als Ätzgas verwendet werden und Ar und/oder He können ebenfalls zugegeben werden. Zum Beispiel kann ein Ätzgas CHF3 mit einer Flussrate im Bereich zwischen etwa 150 sccm und etwa 500 sccm und CH3F mit einer Flussrate im Bereich zwischen etwa 10 sccm und etwa 50 sccm umfassen. Der Kammerdruck kann im Bereich zwischen etwa 3 mTorr und etwa 900 mTorr liegen. O2 kann mit einer Flussrate im Bereich zwischen etwa 5 sccm und etwa 50 sccm zugegeben werden. Die Wafertemperatur kann im Bereich zwischen etwa -50 °C und etwa 200 °C liegen. Die Haupt- (HF-) Leistung kann im Bereich zwischen etwa 50 Watt und etwa 2.000 Watt liegen, entweder mit durchgängigem Plasma oder mit Plasmapulsen durch das Pulsen der Hauptleistung. Wenn das Pulsen vorgesehen ist, kann die Pulsfrequenz im Bereich zwischen etwa 0,01 KHz und etwa 10 KHz liegen. Der Arbeitszyklus der Hauptleistung kann im Bereich zwischen etwa 10 Prozent und etwa 90 Prozent liegen und kann im Bereich zwischen etwa 20 Prozent und etwa 60 Prozent liegen. Die Vorspannungsleistung kann im Bereich zwischen etwa 50 Watt und etwa 2.000 Watt liegen und kann durchgängig oder gepulst angelegt werden. Wenn das Pulsen vorgesehen ist, kann die Pulsfrequenz im Bereich zwischen etwa 0,01 KHz und etwa 10 KHz liegen. Der Arbeitszyklus der Vorspannungsleistung kann im Bereich zwischen etwa 10 Prozent und etwa 90 Prozent liegen und kann im Bereich zwischen etwa 20 Prozent und etwa 60 Prozent liegen.
- Wieder bezugnehmend auf
4B-2 kann es eine Mehrzahl von Arbeitszyklen für die Hauptleistung und für die Vorspannungsleistung geben, und daher kann es eine Mehrzahl von Zyklen zum Akkumulieren des Polymers, gefolgt von einem Ätzen der Abstandshalterschicht140 geben. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird, nachdem für einen bestimmten Zeitraum geätzt wurde, die akkumulierte Polymerschicht142 zum Beispiel unter Verwendung von O2-Gas entfernt. Die resultierende Struktur ist in4B-3 gezeigt, in der die oberen Abschnitte der Abstandshalterschicht140 bereits verdünnt sind. - Die mit Bezug auf die
4B-2 und4B-3 beschriebenen Prozesse können als Zyklen wiederholt werden, was von einem Zyklus bis etwa 100 Zyklen reichen kann. -
4B-4 zeigt die Akkumulation der Polymerschicht142 und das fortgesetzte Ätzen der Abstandshalterschicht140 . Als Ergebnis des Ätzens sind die Finnenabstandshalter39 ausgebildet, wie in4B-5 gezeigt. Die Perspektivansicht des entsprechenden Wafers10 ist auch in4A gezeigt, die auch die Gate-Abstandshalter38B zeigt. - Nachdem die Finnenabstandshalter
39 wie in den4A und4B -5 gezeigt ausgebildet sind, wird ein Ätzprozess (im Folgenden auch als Finnenvertiefungsprozess bezeichnet) durchgeführt, um die Abschnitte der vorstehenden Finnen24' zu vertiefen, die nicht durch die Dummy-Gatestapel30 und die Gate-Abstandshaltern38 bedeckt sind, was zu der in5A gezeigten Struktur führt. Der entsprechende Prozess ist als Prozess210 in dem in13 gezeigten Prozessablauf gezeigt. Das Vertiefen kann anisotrop sein und daher sind die Abschnitte der Finnen24' , die direkt unter den Dummy-Gatestapeln30 und den Gate-Abstandshaltern38 liegen, vor dem Ätzen geschützt. Die oberen Flächen24A der vertieften Halbleiterstreifen24 können gemäß einigen Ausführungsformen niedriger als die oberen Flächen22A der STI-Bereiche22 sein. Vertiefungen40 werden somit zwischen den STI-Bereichen22 ausgebildet. Die Vertiefungen40 befinden sich auch auf den gegenüberliegenden Seiten der Dummy-Gatestapel30 . Die unteren Flächen der Vertiefungen40 können höher als die unteren Flächen22B der STI-Bereiche22 und niedriger als die oberen Flächen22A der STI-Bereiche22 sein. Nach dem Ausbilden der Vertiefungen40 bleiben die Finnenabstandshalter39 übrig. - Gemäß einigen Ausführungsformen werden auf demselben Wafer und demselben Vorrichtung-Die wie dem in den
4A und4B-5 gezeigten Wafer/Die einige vorstehende Finnen24' nicht geätzt und Source/Drain-Bereiche werden auf Grundlage der nicht geätzten vorstehenden Finnen24' ausgebildet. Zum Beispiel zeigt12 die nicht geätzten Finnen24' und die entsprechenden Source/Drain-Bereiche. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Finnenvertiefung an den vorstehenden Finnen für p-FinFETs durchgeführt und an den vorstehenden Finnen für n-FinFETs wird keine Finnenvertiefung durchgeführt. - Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen durch einen Trockenätzschritt durchgeführt. Das Trockenätzen kann unter Verwendung von Prozessgasen wie C2F6, CF4, SO2, der Mischung von HBr, Cl2 und O2 oder der Mischung von HBr, Cl2, O2, und CF2, usw. durchgeführt werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen durch einen Nassätzschritt durchgeführt. Das Nassätzen kann unter Verwendung von KOH, Tetramethylammoniumhydroxid (TMAH), CH3COOH, NH4OH, H2O2, Isopropanol (IPA) oder der Lösung von HF, HNO3 und H2O durchgeführt werden.
-
5B zeigt eine Querschnittsansicht der in5A gezeigten Struktur, und die Querschnittsansicht wird von der vertikalen Ebene erhalten, die die Pfeile 5B-5B in5A enthält. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weisen, wie in5B gezeigt, die Vertiefungen40 im Wesentlichen vertikale Kanten auf, die im Wesentlichen mit den Innenkanten der Finnenabstandshalter39 bündig sind. -
6 zeigt die Epitaxieprozesse zum Ausbilden von Epitaxiebereichen42 . Der entsprechende Prozess ist als Prozess212 in dem in13 gezeigten Prozessablauf gezeigt. In der gesamten Beschreibung werden die Epitaxiebereiche42 auch als Source/Drain-Bereiche42 bezeichnet. Die vorstehenden Finnen24' , die unter dem Gatestapel30 liegen und daher nicht in der gezeigten Ebene liegen, sind mit gestrichelten Linien markiert. Die Ausbildungsverfahren für die Epitaxiebereiche42 können CVD, plasmaverstärkte chemische Gasphasenabscheidung (PECVD) oder dergleichen umfassen. Gemäß einigen Ausführungsformen umfassen die Epitaxiebereiche42 Silizium-Germanium, Silizium oder Silizium-Kohlenstoff. Abhängig davon, ob der resultierende FinFET ein p-FinFET oder ein n-FinFET ist, kann eine p- oder eine n-Verunreinigung in situ im Verlauf der Epitaxie dotiert werden. Wenn der resultierende FinFET beispielsweise ein p-FinFET ist, können Silizium-Germanium-Bor (SiGeB), GeB oder dergleichen gezüchtet werden und die Epitaxiebereiche42 sind vom p-Typ. Wenn dagegen der resultierende FinFET ein n-FinFET ist, können Silizium-Phosphor (SiP), Silizium-Kohlenstoff-Phosphor (SiCP) oder dergleichen gezüchtet werden und die Epitaxiebereiche42 sind vom n-Typ. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung sind die Epitaxiebereiche42 aus einem III-V-Verbindungshalbleiter wie GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon oder Mehrfachschichten davon ausgebildet. Nachdem die Epitaxiebereiche42 die Vertiefungen40 vollständig ausgefüllt haben, beginnen die Epitaxiebereiche42 sich horizontal auszudehnen und es können sich Facetten bilden. - Wenn die vorstehenden Finnen
24' nicht vertieft werden, bevor die Epitaxiebereiche42 ausgebildet werden, haben, da die äußeren Abstandshalter39A höher als die inneren Abstandshalter39B sind, die äußeren Seitenwandflächen der vorstehenden Finnen24' , die den Räumen zwischen den Gruppen zugewandt sind, kleinere Flächen und Höhen als die inneren Seitenwandflächen der vorstehenden Finnen24' , die den Räumen in den Gruppen zugewandt sind. Daher haben die Abschnitte der Epitaxiebereiche42 , die von den inneren Seitenwandflächen wachsen, eine größere HöheH5 als die HöheH4 der Abschnitte der Epitaxiebereiche42 , die von den äußeren Seitenwandflächen wachsen. Wenn die vorstehenden Finnen24' vertieft werden, treten ähnliche Ergebnisse auf. Die HöhenH4 undH5 sind die Höhen, die von den oberen Enden der jeweiligen Finnenabstandshalter39A und39B senkrecht zu den jeweiligen oberen Flächen der Epitaxiebereiche42 gemessen werden. Anders gesagt wird die HöheH4 von der äußeren Seitenwand der äußersten vorstehenden Finne24' senkrecht nach oben gemessen und die HöheH5 wird von der inneren Seitenwand der äußersten vorstehenden Finne24' senkrecht nach oben gemessen. Obwohl die vorstehenden Finnen24' möglicherweise nicht in der gezeigten Ebene liegen (es sei denn, die Ebene ist die äußere Seitenwand der Gate-Abstandshalter38B ), können die Positionen der vorstehenden Finnen24' bestimmt werden. Wenn zum Beispiel Bilder mit Transmissionselektronenmikroskopie (TEM) gemacht werden, um das Bild der in6 gezeigten Querschnittsansicht aufzunehmen, sind die Finnen24' in den TEM-Bildern sichtbar. - Gemäß einigen Ausführungsformen ist die Höhe
H5 größer als die HöheH4 . Die Höhendifferenz (H5 -H4 ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 10 nm liegen. Auch ist die DickeT4 der Abschnitte der Epitaxiebereiche42 , die aus den äußeren Seitenwandflächen der vorstehenden Finnen24' gewachsen sind, kleiner als die DickeT5 der Abschnitte der Epitaxiebereiche42 , die aus den inneren Seitenwandflächen der vorstehenden Finnen24' gewachsen sind. Die Dickendifferenz (T5 -T4 ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 10 nm liegen. Wenn die DickeT4 klein ist, wird die Wahrscheinlichkeit der Brückenbildung des Epitaxiebereichs42 zu dem Epitaxiebereich42 des nächstgelegenen benachbarten FinFET verringert. - Gemäß einigen Ausführungsformen ist die Ausbildung der Epitaxiebereiche
42 beendet, wenn die aus den verschiedenen Finnen24' gewachsenen Epitaxiebereiche42 voneinander beabstandet sind und nicht verschmolzene Source/Drain-Epitaxiebereiche42 in dem endgültigen FinFET bilden. Dementsprechend spiegeln die Epitaxiebereiche42 , wie in6 gezeigt, die Struktur in dem entsprechenden endgültigen FinFET wider. Gemäß alternativen Ausführungsformen werden die Epitaxiebereiche42 weiter gezüchtet, was zu der in7 gezeigten Struktur zu führt. Die entsprechende äußere Höhe und innere Höhe der Epitaxiebereiche42 werden alsH4' undH5' bezeichnet. Gemäß einigen Ausführungsformen ist die HöheH5' größer als die HöheH4' . Die Höhendifferenz (H5' -H4' ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 8 nm liegen. Luftspalte43 sind zwischen benachbarten Finnenabstandshaltern39 ausgebildet. -
8 zeigt eine Perspektivansicht der in7 gezeigten Struktur.9 zeigt eine Perspektivansicht der Struktur nach der Ausbildung einer Kontaktätzstoppschicht (CESL)46 und eines Zwischenschicht-Dielektrikums (ILD)48 . Der entsprechende Prozess ist als Prozess214 in dem in13 gezeigten Prozessablauf gezeigt. Die CESL46 kann aus Siliziumnitrid, Siliziumkarbonitrid oder dergleichen ausgebildet sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die CESL46 unter Verwendung eines konformen Abscheidungsverfahrens wie ALD oder CVD ausgebildet. Das ILD48 kann ein Dielektrikum umfassen, das beispielsweise unter Verwendung von fließfähiger chemischer Gasphasenabscheidung (FCVD), Rotationsbeschichtung, CVD oder eines anderen Abscheidungsverfahrens ausgebildet wird. Das ILD48 kann auch aus einem sauerstoffhaltigen Dielektrikum ausgebildet sein, das ein Material auf Siliziumoxidbasis wie Tetraethylorthosilikat-Oxid (TEOS-Oxid), ein PECVD-Oxid (SiO2), Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertes Phosphorsilikatglas (BPSG) oder dergleichen sein kann. Ein Planarisierungsprozess, wie beispielsweise ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die oberen Flächen des ILD48 und der Gate-Abstandshalter38 miteinander zu nivellieren. -
9 zeigt auch die Ausbildung von Ersatz-Gates50 . Der entsprechende Prozess ist als Prozess216 in dem in13 gezeigten Prozessablauf gezeigt. Der Ausbildungsprozess umfasst das Entfernen der verbleibenden Teile des Dummy-Gatestapels30 (siehe8 ), um Gräben auszubilden, und das Ausbilden von Ersatz-Gates50 in den resultierenden Gräben. Die Ersatz-Gates50 umfassen Gatedielektrika52 und Metallgateelektroden54 . Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst jedes der Gatedielektrika52 eine Grenzflächenschicht (IL, nicht getrennt gezeigt) als seinen unteren Teil. Die IL wird auf den freiliegenden Oberflächen der vorstehenden Finnen24' ausgebildet. Die IL kann eine Oxidschicht wie eine Siliziumoxidschicht umfassen, die durch thermische Oxidation der vorstehenden Finnen24' (in9 nicht gezeigt) einen chemischen Oxidationsprozess oder einen Abscheidungsprozess ausgebildet wird. Die Gatedielektrikumsschicht52 kann auch eine über der IL ausgebildete High-k-Dielektrikumsschicht (nicht getrennt gezeigt) umfassen. Die High-k-Dielektrikumsschicht kann ein High-K-Dielektrikum wie Hafniumoxid, Lanthanoxid, Aluminiumoxid, Zirkoniumoxid oder dergleichen umfassen. Die Dielektrizitätskonstante (k-Wert) des High-k-Dielektrikums ist höher als 3,9 und kann höher als etwa 7,0 sein. Die High-k-Dielektrikumsschicht liegt über der IL und kann diese berühren. Die High-k-Dielektrikumsschicht kann als konforme Schicht ausgebildet werden und sich auf den Seitenwänden der vorstehenden Finnen24' und den Seitenwänden der Gate-Abstandshalter38 erstrecken. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die High-k-Dielektrikumsschicht unter Verwendung von ALD oder CVD ausgebildet. - Die Gateelektrode
54 kann eine Diffusionssperrschicht und eine (oder mehrere) Austrittsarbeitsschichten über der Diffusionssperrschicht umfassen. Die Diffusionssperrschicht kann aus Titannitrid (TiN) bestehen, das mit Silizium dotiert sein kann (aber nicht muss). Die Austrittsarbeitsschicht bestimmt die Austrittsarbeit des Gates und umfasst mindestens eine Schicht oder eine Mehrzahl von Schichten aus unterschiedlichen Materialien. Das Material der Austrittsarbeitsschicht kann beispielsweise eine TaN-Schicht und eine Titan-Aluminiumschicht (TiAl-Schicht) über der TaN-Schicht umfassen. Nach dem Abscheiden der einen oder mehreren Austrittsarbeitsschichten wird eine weitere Sperrschicht ausgebildet, die eine weitere TiN-Schicht sein kann. Ein Füllmetall wie Wolfram oder Kobalt kann die verbleibenden Gräben füllen, die von den entfernten Dummy-Gates zurückgelassen sind. Ein Planarisierungsprozess kann dann ausgeführt werden, um überschüssige Teile der Diffusionssperrschicht, der Austrittsarbeitsschicht, des Füllmetalls usw. zu entfernen, um die Gateelektroden54 auszubilden. - Wie auch in
9 gezeigt, werden Hartmasken56 über den Gatestapeln50 und zwischen den Gate-Abstandshaltern38 ausgebildet. Die Hartmaske56 kann aus Siliziumnitrid, Siliziumkarbid, Siliziumkarbonitrid, Siliziumoxykarbonitrid oder dergleichen ausgebildet sein. Die Ausbildung der Hartmasken56 kann das Vertiefen der Ersatz-Gatestapel50 , das Füllen der resultierenden Vertiefungen mit einem Dielektrikum und das Durchführen eines Planarisierungsprozesses umfassen, um überschüssige Teile des Dielektrikums zu entfernen. - Bezugnehmend auf
10A werden einige Abschnitte des ILD48 und der CESL46 entfernt, um Kontaktöffnungen auszubilden (die von Kontaktsteckern60 besetzt werden), gefolgt von einem Silizidieren der freiliegenden Abschnitte der Source/Drain-Bereiche42 , um Source/Drain-Silizidbereiche58 auszubilden. Der entsprechende Prozess ist als Prozess218 in dem in13 gezeigten Prozessablauf gezeigt. Ein leitfähiges Material wie Wolfram wird in die Kontaktöffnungen gefüllt, um die Source/Drain-Kontaktstecker60 auszubilden. Der entsprechende Prozess ist als Prozess220 in dem in13 gezeigten Prozessablauf gezeigt. Damit sind der FinFET 62 und die zugehörigen Source/Drain-Kontaktstecker ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden, wie in10 gezeigt, Source/Drain-Bereiche42 , die auf Grundlage von unterschiedlichen Finnen ausgebildet sind, verschmolzen. Gemäß weiteren Ausführungsformen der vorliegenden Offenbarung bleiben die Source/Drain-Bereiche, die auf Grundlage von unterschiedlichen Finnen ausgebildet sind, voneinander getrennt. -
10B zeigt eine Querschnittsansicht der in10A gezeigten Struktur, wobei die in10B gezeigte Struktur von der vertikalen Ebene erhalten wird, die die Linie10B -10B in10A enthält. Die entsprechende äußere Höhe und innere Höhe der Epitaxiebereiche42 werden alsH4" undH5" bezeichnet. Gemäß einigen Ausführungsformen ist die HöheH5" größer als die HöheH4" . Die Höhendifferenz (H5" -H4" ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 8 nm liegen. -
11 zeigt eine Querschnittsansicht eines FinFET62' mit nicht verschmolzenen Epitaxiebereichen42 . Die entsprechende äußere Höhe und innere Höhe der Epitaxiebereiche42 werden alsH4'" bzw.H5'" bezeichnet. Gemäß einigen Ausführungsformen ist die HöheH5"' größer als die HöheH4'" . Die Höhendifferenz (H5"' -H4'" ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 10 nm liegen. Auch ist die DickeT4' der Abschnitte der Epitaxiebereiche42 , die von den äußeren Seitenwandflächen der vorstehenden Finnen24' gezüchtet sind, kleiner als die DickeT5' der Abschnitte der Epitaxiebereiche42 , die von den inneren Seitenwandflächen der vorstehenden Finnen24' gezüchtet sind. Die Dickendifferenz (T5' -T4' ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 10 nm liegen. Es versteht sich, dass der in den10A und10B gezeigte FinFET62 mit dem in11 gezeigten FinFET62' auf demselben Die und demselben Wafer koexistieren kann. -
12 zeigt den FinFET62" , bei dem die vorstehenden Finnen24' nicht geätzt werden und die Epitaxie (die Source/Drain-Bereiche)42' auf Grundlage der ungeätzten vorstehenden Finnen24' ausgebildet wird. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der FinFET62" ein n-FinFET und die entsprechenden Epitaxiebereiche42 sind vom n-Typ und können aus SiP, SiCP, Si oder dergleichen ausgebildet sein. Anstelle von im Wesentlichen geraden Facetten können die Epitaxiebereiche42' auch eine abgerundete äußere Oberfläche haben. Die entsprechende äußere Höhe (gemessen von einer oberen Fläche des äußeren Finnenabstandshalters39A) und innere Höhe (gemessen von einer oberen Fläche des inneren Finnenabstandshalters39B) der Epitaxiebereiche42' werden alsH6 bzw.H7 bezeichnet. Gemäß einigen Ausführungsformen ist die HöheH7 größer als die HöheH6 . Die Höhendifferenz (H7 -H6 ) kann größer als etwa 2 nm sein und kann im Bereich zwischen etwa 2 nm und etwa 10 nm liegen. - Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Eigenschaften. Durch Steuern des Ätzprozesses zum Ausbilden von Finnenabstandshaltern haben die Abschnitte innerhalb einer Gruppe von Epitaxiebereichen größere Höhen als die äußeren Abschnitte der Epitaxiebereiche. Dies führt zu einem erhöhten Volumen der Epitaxiebereiche und zu einer erhöhten Verspannung, die von den Epitaxiebereichen erzeugt wird. Auch die Wahrscheinlichkeit der Brückenbildung der Epitaxiebereiche wird verringert.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Ausbilden von Isolationsbereichen über einem Bulk-Halbleitersubstrat; Vertiefen der Isolationsbereiche, wobei obere Abschnitte von Halbleiterstreifen zwischen den Isolationsbereichen höher als die oberen Flächen der Isolationsbereiche vorstehen, so dass sie eine Finnengruppe bilden und die Finnengruppe eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen umfasst; und Ausbilden von Finnenabstandshaltern auf Seitenwänden der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne, wobei die Finnenabstandshalter einen äußeren Finnenabstandshalter auf einer äußeren Seitenwand der ersten äußeren Finne umfassen, wobei die äußere Seitenwand von der Finnengruppe abgewandt ist und der äußere Finnenabstandshalter eine erste Höhe hat; und einen inneren Finnenabstandshalter auf einer inneren Seitenwand der ersten äußeren Finne, wobei die innere Seitenwand der Mehrzahl von inneren Finnen zugewandt ist und der innere Finnenabstandshalter eine zweite Höhe hat, die kleiner als die erste Höhe ist. In einer Ausführungsform ist die erste Höhe um eine Höhendifferenz von mehr als etwa 2 nm größer als die zweite Höhe. In einer Ausführungsform werden der äußere Finnenabstandshalter und der innere Finnenabstandshalter in einem gemeinsamen Prozess ausgebildet. In einer Ausführungsform umfasst das Verfahren ferner das Ausbilden eines Gatestapels, wobei sich der Gatestapel auf Seitenwänden und einer oberen Fläche jeder der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne erstreckt. In einer Ausführungsform umfasst das Verfahren ferner das Ausbilden eines Gate-Abstandshalters auf Seitenwänden des Gatestapels, wobei der Gate-Abstandshalter und die Finnenabstandshalter in einem gemeinsamen Ausbildungsprozess ausgebildet werden. In einer Ausführungsform umfasst das Verfahren ferner das epitaktische Züchten von Epitaxiebereichen auf Grundlage der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne, wobei eine dritte Höhe der Epitaxiebereiche, gemessen direkt über dem äußeren Finnenabstandshalter, kleiner als eine vierte Höhe der Epitaxiebereiche ist, gemessen direkt über dem inneren Finnenabstandshalter. In einer Ausführungsform ist die vierte Höhe um eine Höhendifferenz von mehr als etwa 2 nm größer als die dritte Höhe. In einer Ausführungsform umfasst das epitaktische Züchten der Epitaxiebereiche das Pulsen einer Vorspannung mit einer Mehrzahl von Zyklen. In einer Ausführungsform hat das Pulsen einen Arbeitszyklus in einem Bereich zwischen etwa 10 Prozent und etwa 90 Prozent.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Ausbilden eines Gatestapels auf einer Mehrzahl von Halbleiterfinnen, wobei die Mehrzahl von Halbleiterfinnen umfassen: eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen; und epitaktisches Züchten von Epitaxiebereichen auf Grundlage der Mehrzahl von Halbleiterfinnen, wobei eine erste Höhe der Epitaxiebereiche, gemessen entlang einer äußeren Seitenwand der ersten äußeren Finne, kleiner als eine zweite Höhe der Epitaxiebereiche ist, gemessen entlang einer inneren Seitenwand des ersten äußeren Finne. In einer Ausführungsform ist eine Differenz zwischen der ersten Höhe und der zweiten Höhe größer als etwa 2 nm. In einer Ausführungsform sind die Epitaxiebereiche, die auf Grundlage der Mehrzahl von Halbleiterfinnen ausgebildet werden, verschmolzen. In einer Ausführungsform sind die Epitaxiebereiche, die auf Grundlage der Mehrzahl von Halbleiterfinnen ausgebildet werden, nicht verschmolzen. In einer Ausführungsform umfasst das Verfahren ferner das Ausbilden von Gate-Abstandshaltern auf Seitenwänden des Gatestapels; und in einem gleichen Prozess zum Ausbilden der Gate-Abstandhalter, Ausbilden von Finnenabstandshaltern auf Seitenwänden der Mehrzahl von Halbleiterfinnen, wobei die Finnenabstandshalter umfassen: einen ersten äußeren Finnenabstandshalter und einen zweiten äußeren Finnenabstandshalter, wobei der erste äußere Finnenabstandshalter und der zweite Abstandshalter eine dritte Höhe haben; und einen inneren Finnenabstandshalter zwischen dem ersten äußeren Finnenabstandshalter und dem zweiten äußeren Finnenabstandshalter, wobei der innere Finnenabstandshalter eine vierte Höhe hat, die kleiner als die dritte Höhe ist. In einer Ausführungsform ist eine Differenz zwischen der dritten Höhe und der vierten Höhe größer als etwa 2 nm.
- Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine Vorrichtung eine Mehrzahl von Halbleiterfinnen, wobei die Mehrzahl von Halbleiterfinnen umfassen: eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen; einen Gatestapel auf einer Seitenwand und oberen Flächen der Mehrzahl von Halbleiterfinnen; Finnenabstandshalter auf einer Seite des Gatestapels, wobei die Finnenabstandshalter umfassen: einen ersten äußeren Finnenabstandshalter und einen zweiten äußeren Finnenabstandshalter, wobei der erste äußere Finnenabstandshalter und der zweite äußere Finnenabstandshalter eine erste Höhe haben; und einen inneren Finnenabstandshalter zwischen dem ersten äußeren Finnenabstandshalter und dem zweiten äußeren Finnenabstandshalter, wobei der innere Finnenabstandshalter eine zweite Höhe hat, die kleiner als die erste Höhe ist; und Halbleiterbereiche, die sich in Räume zwischen jedem Paar der Finnenabstandshalter erstrecken. In einer Ausführungsform ist eine Differenz zwischen der ersten Höhe und der zweiten Höhe größer als etwa 2 nm. In einer Ausführungsform umfasst die Vorrichtung ferner einen Gate-Abstandshalter auf einer Seitenwand des Gatestapels, wobei die Finnenabstandshalter durchgängig mit dem Gate-Abstandshalter verbunden sind. In einer Ausführungsform ist eine erste Höhe der Halbleiterbereiche, gemessen direkt über dem ersten äußeren Finnenabstandshalter, kleiner als eine zweite Höhe der Halbleiterbereiche, gemessen direkt über dem inneren Finnenabstandshalter. In einer Ausführungsform sind die Halbleiterbereiche in einen durchgängigen Halbleiterbereich verschmolzen.
- Das Vorangehende beschreibt Elemente von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um weitere Verfahren und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Verfahren, umfassend: Ausbilden von Isolationsbereichen über einem Bulk-Halbleitersubstrat; Vertiefen der Isolationsbereiche, wobei obere Abschnitte von Halbleiterstreifen zwischen den Isolationsbereichen höher als obere Flächen der Isolationsbereiche vorstehen, um eine Finnengruppe auszubilden, und wobei die Finnengruppe umfasst: eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen; und Ausbilden von Finnenabstandshaltern auf Seitenwänden der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne, wobei die Finnenabstandshalter umfassen: einen äußeren Finnenabstandshalter auf einer äußeren Seitenwand der ersten äußeren Finne, wobei die äußere Seitenwand von der Finnengruppe abgewandt ist und der äußere Finnenabstandshalter eine erste Höhe hat; und einen inneren Finnenabstandshalter auf einer inneren Seitenwand der ersten äußeren Finne, wobei die innere Seitenwand der Mehrzahl von inneren Finnen zugewandt ist und der innere Finnenabstandshalter eine zweite Höhe hat, die kleiner als die erste Höhe ist.
- Verfahren nach
Anspruch 1 , wobei die erste Höhe um eine Höhendifferenz von mehr als etwa 2 nm größer als die zweite Höhe ist. - Verfahren nach
Anspruch 1 oder2 , wobei der äußere Finnenabstandshalter und der innere Finnenabstandshalter in einem gemeinsamen Prozess ausgebildet werden. - Verfahren nach einem der vorhergehenden Ansprüche, das ferner das Ausbilden eines Gatestapels umfasst, wobei sich der Gatestapel auf Seitenwänden und einer oberen Fläche jeder der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne erstreckt.
- Verfahren nach
Anspruch 4 , das ferner das Ausbilden eines Gate-Abstandshalters auf Seitenwänden des Gatestapels umfasst, wobei der Gate-Abstandshalter und die Finnenabstandshalter in einem gemeinsamen Ausbildungsprozess ausgebildet werden. - Verfahren nach einem der vorhergehenden Ansprüche, das ferner das epitaktische Züchten von Epitaxiebereichen auf Grundlage der Mehrzahl von inneren Finnen, der ersten äußeren Finne und der zweiten äußeren Finne umfasst, wobei eine dritte Höhe der Epitaxiebereiche, gemessen direkt über dem äußeren Finnenabstandshalter, kleiner als eine vierte Höhe der Epitaxiebereiche ist, gemessen direkt über dem inneren Finnenabstandshalter.
- Verfahren nach
Anspruch 6 , wobei die vierte Höhe um eine Höhendifferenz von mehr als etwa 2 nm größer als die dritte Höhe ist. - Verfahren nach
Anspruch 6 oder7 , wobei das epitaktische Züchten der Epitaxiebereiche das Pulsen einer Vorspannung mit einer Mehrzahl von Zyklen umfasst. - Verfahren nach
Anspruch 8 , wobei das Pulsen einen Arbeitszyklus in einem Bereich zwischen etwa 10 % und etwa 90 % aufweist. - Verfahren, umfassend: Ausbilden eines Gatestapels auf einer Mehrzahl von Halbleiterfinnen, wobei die Mehrzahl von Halbleiterfinnen umfassen: eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen; und epitaktisches Züchten von Epitaxiebereichen auf Grundlage der Mehrzahl von Halbleiterfinnen, wobei eine erste Höhe der Epitaxiebereiche, gemessen entlang einer äußeren Seitenwand der ersten äußeren Finne, kleiner als eine zweite Höhe der Epitaxiebereiche ist, gemessen entlang einer inneren Seitenwand des ersten äußeren Finne.
- Verfahren nach
Anspruch 10 , wobei eine Differenz zwischen der ersten Höhe und der zweiten Höhe größer als etwa 2 nm ist. - Verfahren nach
Anspruch 10 oder11 , wobei die Epitaxiebereiche, die auf Grundlage der Mehrzahl von Halbleiterfinnen ausgebildet werden, verschmolzen sind. - Verfahren nach
Anspruch 10 oder11 , wobei die Epitaxiebereiche, die auf Grundlage der Mehrzahl von Halbleiterfinnen ausgebildet werden, nicht verschmolzen sind. - Verfahren nach einem der
Ansprüche 10 bis13 , ferner umfassend: Ausbilden von Gate-Abstandshaltern auf Seitenwänden des Gatestapels; und in einem gleichen Prozess zum Ausbilden der Gate-Abstandshalter, Ausbilden von Finnenabstandshaltern auf Seitenwänden der Mehrzahl von Halbleiterfinnen, wobei die Finnenabstandshalter umfassen: einen ersten äußeren Finnenabstandshalter und einen zweiten äußeren Finnenabstandshalter, wobei der erste äußere Finnenabstandshalter und der zweite äußere Finnenabstandshalter eine dritte Höhe haben; und einen inneren Finnenabstandshalter zwischen dem ersten äußeren Finnenabstandshalter und dem zweiten äußeren Finnenabstandshalter, wobei der innere Finnenabstandshalter eine vierte Höhe hat, die kleiner als die dritte Höhe ist. - Verfahren nach
Anspruch 14 , wobei eine Differenz zwischen der dritten Höhe und der vierten Höhe größer als etwa 2 nm ist. - Vorrichtung, umfassend: eine Mehrzahl von Halbleiterfinnen, wobei die Mehrzahl von Halbleiterfinnen umfassen: eine Mehrzahl von inneren Finnen; und eine erste äußere Finne und eine zweite äußere Finne auf entgegengesetzten Seiten der Mehrzahl von inneren Finnen; einen Gatestapel auf einer Seitenwand und oberen Flächen der Mehrzahl von Halbleiterfinnen; Finnenabstandshalter auf einer Seite des Gatestapels, wobei die Finnenabstandshalter umfassen: einen ersten äußeren Finnenabstandshalter und einen zweiten äußeren Finnenabstandshalter, wobei der erste äußere Finnenabstandshalter und der zweite äußere Finnenabstandshalter eine erste Höhe haben; und einen inneren Finnenabstandshalter zwischen dem ersten äußeren Finnenabstandshalter und dem zweiten äußeren Finnenabstandshalter, wobei der innere Finnenabstandshalter eine zweite Höhe hat, die kleiner als die erste Höhe ist; und Halbleiterbereiche, die sich in Räume zwischen jedem Paar der Finnenabstandshalter erstrecken.
- Vorrichtung nach
Anspruch 16 , wobei eine Differenz zwischen der ersten Höhe und der zweiten Höhe größer als etwa 2 nm ist. - Vorrichtung nach
Anspruch 16 oder17 , die ferner einen Gate-Abstandshalter auf einer Seitenwand des Gatestapels umfasst, wobei die Finnenabstandshalter durchgängig mit dem Gate-Abstandshalter verbunden sind. - Vorrichtung nach einem der
Ansprüche 16 bis18 , wobei eine erste Höhe der Halbleiterbereiche, gemessen direkt über dem ersten äußeren Finnenabstandshalter, kleiner als eine zweite Höhe der Halbleiterbereiche ist, gemessen direkt über dem inneren Finnenabstandshalter. - Vorrichtung nach einem der
Ansprüche 16 bis19 , wobei die Halbleiterbereiche zu einem durchgängigen Halbleiterbereich verschmolzen sind.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862712402P | 2018-07-31 | 2018-07-31 | |
US62/712,402 | 2018-07-31 | ||
US16/177,889 | 2018-11-01 | ||
US16/177,889 US11043424B2 (en) | 2018-07-31 | 2018-11-01 | Increase the volume of epitaxy regions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102018127585A1 true DE102018127585A1 (de) | 2020-02-06 |
Family
ID=69168315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102018127585.4A Pending DE102018127585A1 (de) | 2018-07-31 | 2018-11-06 | Erhöhen des volumens von epitaxiebereichen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102018127585A1 (de) |
TW (1) | TWI742402B (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11888064B2 (en) | 2020-06-01 | 2024-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150349085A1 (en) * | 2014-05-28 | 2015-12-03 | Stmicroelectronics, Inc. | Method for making a semiconductor device with sidewall spacers for confining epitaxial growth |
US20160268171A1 (en) * | 2015-03-11 | 2016-09-15 | Globalfoundries Inc. | Cap layer for spacer-constrained epitaxially grown material on fins of a finfet device |
US20160315172A1 (en) * | 2015-04-24 | 2016-10-27 | GlobalFoundries, Inc. | Finfet devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same |
US20170069756A1 (en) * | 2015-09-04 | 2017-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor fin fet device with epitaxial source/drain |
US9935199B2 (en) * | 2016-01-15 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with source/drain structure |
US20180151439A1 (en) * | 2016-11-29 | 2018-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric Source/Drain Epitaxy |
US20180151683A1 (en) * | 2016-11-29 | 2018-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10910223B2 (en) * | 2016-07-29 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping through diffusion and epitaxy profile shaping |
-
2018
- 2018-11-06 DE DE102018127585.4A patent/DE102018127585A1/de active Pending
-
2019
- 2019-07-18 TW TW108125352A patent/TWI742402B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150349085A1 (en) * | 2014-05-28 | 2015-12-03 | Stmicroelectronics, Inc. | Method for making a semiconductor device with sidewall spacers for confining epitaxial growth |
US20160268171A1 (en) * | 2015-03-11 | 2016-09-15 | Globalfoundries Inc. | Cap layer for spacer-constrained epitaxially grown material on fins of a finfet device |
US20160315172A1 (en) * | 2015-04-24 | 2016-10-27 | GlobalFoundries, Inc. | Finfet devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same |
US20170069756A1 (en) * | 2015-09-04 | 2017-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor fin fet device with epitaxial source/drain |
US9935199B2 (en) * | 2016-01-15 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with source/drain structure |
US20180151439A1 (en) * | 2016-11-29 | 2018-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric Source/Drain Epitaxy |
US20180151683A1 (en) * | 2016-11-29 | 2018-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
TW202008434A (zh) | 2020-02-16 |
TWI742402B (zh) | 2021-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018115909B4 (de) | Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate | |
DE102014019257B4 (de) | Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren | |
DE102017124145B4 (de) | Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs | |
DE102017123950B4 (de) | Finfet-bauelement und verfahren zur herstellung desselben | |
DE102017111545A1 (de) | Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren | |
DE102018111381A1 (de) | Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen | |
DE102019116582A1 (de) | Herstellung einer aussparungsgate-struktur | |
DE102012105738A1 (de) | Halbleiterstruktur und Verfahren zu deren Herstellung | |
DE102017117949A1 (de) | Verringerung von rippenverlust beim ausbilden von finfets | |
DE102018124741A1 (de) | Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile | |
DE102020106231A1 (de) | Vorrichtung mit niedrigem leckstrom | |
DE102019116052A1 (de) | Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren | |
DE102018113168B4 (de) | Halbleitervorrichtung mit einer nicht konformen oxidauskleidung und herstellungsverfahren dafür | |
DE102020108047B4 (de) | Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben | |
DE102019215248A1 (de) | Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten | |
DE102019121750B4 (de) | Metallgatestrukturschneidverfahren und damit hergestellte halbleitervorrichtung | |
DE102014019190A1 (de) | Eingebetteter Source- oder Drain-Transistorbereich mit seitlich erweitertem Abschnitt | |
DE102019122443A1 (de) | Transistoren mit Halbleiter-Stapelschichten als Kanäle | |
DE102020112763B4 (de) | Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung | |
DE102020120658A1 (de) | Transistorgates und Verfahren zu deren Herstellung | |
DE102020115408A1 (de) | Halbleitervorrichtung und verfahren | |
DE102019119716A1 (de) | Hybrid-source-drain-regionen, die basierend auf derselben finne gebildet sind und verfahren zur bildung dieser | |
DE102018127585A1 (de) | Erhöhen des volumens von epitaxiebereichen | |
DE102021114139B4 (de) | Verfahren zum bilden von mehrschichtigen photoätzmasken mit organischen undanorganischen materialien | |
DE102022104650A1 (de) | Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |