DE102014019190A1 - Eingebetteter Source- oder Drain-Transistorbereich mit seitlich erweitertem Abschnitt - Google Patents

Eingebetteter Source- oder Drain-Transistorbereich mit seitlich erweitertem Abschnitt Download PDF

Info

Publication number
DE102014019190A1
DE102014019190A1 DE102014019190.7A DE102014019190A DE102014019190A1 DE 102014019190 A1 DE102014019190 A1 DE 102014019190A1 DE 102014019190 A DE102014019190 A DE 102014019190A DE 102014019190 A1 DE102014019190 A1 DE 102014019190A1
Authority
DE
Germany
Prior art keywords
body structure
gate
spacer
forming
pit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014019190.7A
Other languages
English (en)
Other versions
DE102014019190B4 (de
Inventor
c/o Taiwan Semiconductor Chang Che-Cheng
c/o Taiwan Semiconductor Chen Chang-Yin
c/o Taiwan Semiconductor Chang Yung Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019190A1 publication Critical patent/DE102014019190A1/de
Application granted granted Critical
Publication of DE102014019190B4 publication Critical patent/DE102014019190B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)

Abstract

In einigen Ausführungsformen ist in einem Verfahren eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, vorgesehen. Die Gate-Struktur umfasst eine Gate-Seitenwand, die die Körperstruktur überquert. Ein Abstandhalter ist über der Gate-Seitenwand ausgebildet. Eine erste Vertiefung ist in der Körperstruktur ausgebildet. Die erste Vertiefung ist neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend ausgebildet. Eine Vertiefungs-Erweiterung ist unter der ersten Vertiefung so ausgebildet, dass sie eine vertikale Tiefe der ersten Vertiefung erweitert. Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, wird so aufgewachsen, dass die erweiterte erste Vertiefung gefüllt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft im Allgemeinen einen eingebetteten Source- oder Drain-Bereich eines Transistors mit einem seitlich erweiterten Abschnitt.
  • HINTERGRUND
  • Feldeffekttransistoren (FETs), die mit mechanischer Spannung beaufschlagt werden, die auf Kanalbereiche aufgebracht wird, haben eine verbesserte Ansteuerstärke aufgrund von erhöhter Trägerbeweglichkeit in den Kanalbereichen. In einigen Ausgestaltungen haben bei einem FET Source- und Drain-Bereiche auf gegenüberliegenden Seiten eines Gates Spannungsbereiche (engl.: stresser region), die in einer Körperstruktur eingebettet sind. Gitter-Fehlanpassungen zwischen dem Material eines Kanalbereichs und dem Material der eingebetteten Spannungsbereiche führt zu mechanischer Spannung, die auf den Kanalbereich ausgeübt wird. Das Ausmaß der mechanischen Spannung hängt von der Nähe der eingebetteten Spannungsbereiche zu dem Kanalbereich ab und von den Volumen der eingebetteten Spannungsbereiche. Wenn jedoch Vertiefungen in dem Körper des FETs ausgebildet werden, in dem das Spannungsmaterial aufgewachsen werden soll, hängen die Profile der Vertiefungen von einem Ladungseffekt der benachbarten Geometrie ab, die sich von FET zu FET unterscheiden kann, was zu einer Uneinheitlichkeit der Bauteilleistungsfähigkeit führt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Details von einer oder mehreren Ausführungsformen der Offenbarung sind in den beigefügten Zeichnungen und in der Beschreibung unten angegeben. Andere Einrichtungen und Vorteile der Offenbarung werden aus der Beschreibung, den Zeichnungen und den Ansprüchen deutlich.
  • 1A ist eine schematische Perspektivansicht einer FinFET-Struktur, die Source- und Drain-Bereiche aufweist, die epitaktisch gewachsene Spannungsmaterialien enthalten, in Übereinstimmung mit einigen Ausführungsformen.
  • 1B und 1C sind schematische Schnittansichten entlang einer Linie A-A' bzw. einer Linie B-B' in 1A, in Übereinstimmung mit einigen Ausführungsformen.
  • 2 ist ein Flussdiagramm eines Verfahrens zum Ausbilden einer FET-Struktur, wobei Source- und Drain-Bereiche epitaktisch aufgewachsene Spannungsmaterialien umfassen, in Übereinstimmung mit einigen Ausführungsformen.
  • 3A ist eine schematische Perspektivansicht einer Halbleiterstruktur mit einer Gate-Opferstruktur, die beiderseits an eine Körperstruktur angrenzt, die als ein Grat implementiert ist, in Übereinstimmung mit einigen Ausführungsformen.
  • 3B und 3C sind schematische Schnittansichten entlang einer Linie C-C' und einer Linie D-D' in 3A in Übereinstimmung mit einigen Ausführungsformen.
  • 4 ist eine schematische Schnittansicht, die Abstandhalter zeigt, die über den Gate-Seitenwänden ausgebildet sind, in Übereinstimmung mit einigen Ausführungsformen.
  • 5 bis 8 ist schematische Schnittansichten, die das Ausbilden des Source- oder Drain-Bereichs und des geteilten Source- oder Drain-Bereichs zeigen, in Übereinstimmung mit einigen Ausführungsformen.
  • 9 bis 11 sind schematische Schnittansichten, die das Ersetzen von Gate-Opfermaterialien mit Gate-Materialien zeigt, in Übereinstimmung mit einigen Ausführungsformen.
  • 12 ist eine schematische Schnittansicht einer Halbleiterstruktur, die durch Vorgang 206 ausgebildet wird, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit anderen Ausführungsformen.
  • 13 ist eine schematische Schnittansicht einer Halbleiterstruktur während des Vorgangs 208, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit anderen Ausführungsformen.
  • 14 ist eine schematische Schnittansicht einer Halbleiterstruktur, die durch den Vorgang 208 ausgebildet wird, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit andern Ausführungsformen.
  • 15 ist eine schematische Schnittansicht einer MOSFET-Struktur, die Source- und Drain-Bereiche aufweist, die epitaktisch gewachsene Spannungsmaterialien enthalten, in Übereinstimmung mit einigen Ausführungsformen.
  • 16 bis 19 sind schematische Schnittansichten, die Halbleiterstrukturen nach jedem Vorgang eines Verfahrens zum Ausbilden der MOSFET-Struktur in 15 zeigen, in Übereinstimmung mit einigen Ausführungsformen.
  • Gleiche Bezugszeichen in den verschiedenen Zeichnungen bezeichnen gleiche Elemente.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen, oder Beispiele, die in den Zeichnungen gezeigt sind, sind unten unter Verwendung von spezifischer Sprache offenbart. Es versteht sich jedoch, dass dadurch keine Einschränkung des Schutzumfangs der Offenbarung vorgesehen ist. Alle Änderungen und Modifikationen in den beschriebenen Ausführungsformen und jede weitere Anwendung der Prinzipien, die in dieser Anmeldung beschrieben sind, werden erwogen, wie sie einem Fachmann in dem Gebiet, das die Offenbarung betrifft, normalerweise einfallen würden. Bezugszeichen können in den Ausführungsformen wiederholt werden, aber dies erfordert es nicht notwendigerweise, dass eine oder mehrere Einrichtungen einer Ausführungsform auf eine andere Ausführungsform anwendbar sind, selbst wenn sie das gleiche Bezugszeichen teilen. Es versteht sich, dass wenn eine Einrichtung „über” einer anderen Einrichtung oder einem Substrat „ausgebildet ist”, dazwischen liegende Einrichtungen vorhanden sein können. Des Weiteren werden die Begriffe „oberer” und „unterer” und Ähnliches so verwendet, um zu beschreiben, dass ein relativer Abstand einer Einrichtung mit Bezug auf eine Oberfläche eines Substrats, über dem die Einrichtung ausgebildet wird, größer oder kleiner ist, bzw. unter dem die Einrichtung ausgebildet wird, kleiner und größer ist, und sollen den Schutzumfang der Ausführungsformen nicht auf eine bestimmte Orientierung einschränken.
  • Einige Ausführungsformen weisen eine oder eine Kombination der folgenden Einrichtungen und/oder Vorteile auf. In einigen Ausführungsformen weist ein Source- oder Drain-Bereich mit Spannungsmaterial, um mechanische Spannung für einen Kanalbereich zu erzeugen, einen ersten Bereich und einen zweiten Bereich auf, die in einer Körperstruktur eingebettet sind. Der erste Bereich erstreckt sich seitlich unter einem Abstandhalter durch eine Gate-Struktur. Der zweite Bereich erweitert eine vertikale Tiefe des ersten Bereichs. In einigen Ausführungsformen wird eine Vertiefung, in der der erste Bereich ausgebildet wird, durch ein Verfahren erzeugt, das für Ladungseffekte weniger anfällig ist. Eine Vertiefungs-Erweiterung, in der der zweite Bereich ausgebildet wird, wird durch ein Verfahren erzeugt, das dafür optimierter ist, dass die vertikale Gesamttiefe für ein angestrebtes Volumen des Source- oder Drain-Bereichs erreicht wird. Somit wird die Nähe des Source- oder Drain-Bereichs zu dem Kanalbereich erhöht und ist stabiler. Des Weiteren kann das Verfahren zur Herstellung der angestrebten vertikalen Gesamttiefe getrennt von dem Verfahren zum Steuern der Nähe des Source- oder Drain-Bereichs zu dem Kanalbereich optimiert werden.
  • 1A ist eine schematische Perspektivansicht einer FinFET-Struktur 10, die Source- und Drain-Bereiche 142 und 144 aufweist, die epitaktisch gewachsene Spannungsmaterialien umfassen, in Übereinstimmung mit einigen Ausführungsformen. 1B und 1C sind schematische Schnittansichten entlang einer Linie A-A' bzw. einer Linie B-B' in 1A, in Übereinstimmung mit einigen Ausführungsformen. 1A zeigt relative Orientierungen des Substrats 112, einer Körperstruktur 122, einer Gate-Struktur 132 und der Source- und Drain-Bereiche 142 und 144 in der FinFET-Struktur 10. 1B zeigt den Querschnitt der Körperstruktur 122 entlang einer Breite Wg1 der Gate-Struktur 132. 1C zeigt einen Querschnitt der Source- und Drain-Bereiche 142 und 144 und der Körperstruktur 122 entlang einer Länge Lg1 der Gate-Struktur 132.
  • Mit Bezug auf 1A umfasst die FinFET-Struktur 10 ein Substrat 112, die Körperstruktur 122, dielektrische Isolierbereiche 114, die Gate-Struktur 132 mit Abstandhaltern 1344 und die Source- und Drain-Bereiche 142 und 144. In einigen Ausführungsformen ist das Substrat 112 ein Bulk-Halbleitersubstrat in einer kristallinen Struktur, etwa ein Bulk-Siliziumsubstrat. Das Substrat 112 weist eine obere Fläche 112A auf (auf der Ebene der oberen Fläche gekennzeichnet).
  • In einigen Ausführungsformen umfasst die Körperstruktur 122 eine Gratstruktur, die von der Oberfläche 112A des Substrats 112 hervorragt. Mit Bezug auf 1B weist in einigen Ausführungsformen der Querschnitt der Körperstruktur 122 entlang der Breite Wg1 der Gate-Struktur 132 ein vertikales Profil von der Oberfläche 112A zu der Oberseite der Körperstruktur 122 auf. Das vertikale Profil der Körperstruktur 122 ist beispielhaft. Der Querschnitt der Körperstruktur 122 entlang der Breite Wg1 der Gate-Struktur 132 kann beispielsweise ein geneigtes Profil von der Oberfläche 112A zu den oberen Flächen 114A der dielektrischen Isolierbereiche 114 aufweisen oder ein geneigtes Profil von der Oberfläche 112A zu der Oberseite der Körperstruktur 122. In einigen Ausführungsformen weist die Körperstruktur 122 das gleiche Material wie das Substrat 112 auf und weist beispielsweise die kristalline Struktur von Silizium auf.
  • Mit Bezug auf 1A werden in einigen Ausführungsformen dielektrische Isolierbereiche 114, etwa Grabenisolierungen (STIs) auf der Oberfläche 112A des Substrats 112 und die Körperstruktur 122 umgebend ausgebildet. Die dielektrischen Isolierbereiche 114 weisen obere Flächen 114A auf. Mit Bezug auf 1B erstreckt sich die Körperstruktur 122 über den oberen Flächen 114A der dielektrischen Isolierbereiche 114. In einigen Ausführungsformen umfassen die dielektrischen Isolierbereiche 114 Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Fluor-dotiertes Silikat (FSG) und/oder ein geeignetes Low-k-Dielektrikum.
  • Mit Bezug auf 1A wird in einigen Ausführungsformen die Gate-Struktur 132 auf den oberen Flächen 114A der dielektrischen Isolierbereiche 114 ausgebildet und überqueren einen Teil der Körperstruktur 122. Mit Bezug auf 1B überquert, entlang der Breite Wg1 der Gate-Struktur 132, die Gate-Struktur 32 die Körperstruktur 122 und umgibt die Körperstruktur 122. In einigen Ausführungsformen umfasst die Gate-Struktur 132 eine dielektrische Gateschicht 1322, die die Körperstruktur 122 gleichförmig umgibt, und eine Gate-Elektrode 1324, die die dielektrische Gateschicht 1322 überdeckt. In einigen Ausführungsformen umfasst die dielektrische Gateschicht 1322 ein High-k-Dielektrikum, etwa HfO2, HfErO, HfLaO, HfYO, HfGdO, HfAlO, HfZrO, HfTiO, HfTaO, ZrO2, Y2O3, La2O5, Gd2O5, TiO2, Ta2O5, SrTiO oder Kombinationen daraus. In einigen Ausführungsformen umfasst die Gate-Elektrode 1324 Austrittsarbeit-Metallschichten, die gleichförmig über der dielektrischen Gateschicht 1322 ausgebildet sind, um eine Austrittsarbeit der Gate-Elektrode 1324 anzupassen, und ein Füllmetall, das die Austrittsarbeit-Metallschichten überdeckt und als der leitende Hauptabschnitt der Gate-Elektrode 1324 dient. Beispiele von Austrittsarbeit-Metallschichten umfassen TaC, TaN, TiN, TaAlN, TaSiN und Kombinationen daraus. Beispiele von Füllmetallen umfassen W, Al, Cu und Kombinationen daraus. Die Schichten in der Gate-Struktur 132 sind beispielhaft. Die Gate-Struktur 132 beispielsweise mit anderen Schichten, anderer Überdeckung der Schichten, anderer Anzahl von Schichten liegen in dem erwogenen Schutzumfang der vorliegenden Offenbarung.
  • Mit Bezug auf 1A umfassen in einigen Ausführungsformen die Source- und Drain-Bereiche 142 und 144 auf gegenüberliegenden Seiten der Gate-Struktur 132 epitaktisch gewachsenes Spannungsmaterial. Mit Bezug auf 1C weist die Gate-Struktur 132 gegenüberliegende Seitenwände 132A und 132B über die Gate-Länge Lg1 der Gate-Struktur 132 auf. Die Abstandhalter 1344 sind auf den Seitenwänden 132A und 132B der Gate-Struktur 132 ausgebildet. Die Source- und Drain-Bereiche 142 und 144 sind neben den Abstandhaltern 1344 konfiguriert und weisen Bereiche auf, die in der Körperstruktur 122 eingebettet sind, etwa einen Bereich 1442 und einen Bereich 1444, und einen Bereich jenseits der Körperstruktur 122, etwa den Bereich 1446. In einigen Ausführungsformen erstreckt sich der Bereich 1444 seitlich unter dem Abstandhalter 1344 und der Bereich 1442 liegt unter dem Bereich 1444 und erstreckt sich entlang der vertikalen Tiefe des Bereichs 1444, so dass der Bereich 1442 und der Bereich 1444 eine vertikale Gesamttiefe Dv haben. In einigen Ausführungsformen ragt der Bereich 1444 seitlich aus dem Bereich 1442 hervor. In einigen Ausführungsformen weist der Bereich 1444 einen Wandabschnitt 1444A unter dem Abstandhalter 1344 auf. Der Wandabschnitt 1444A neigt sich zu einer Ebene in der Körperstruktur 122, die an der Gate-Seitenwand 132B von einer Unterseite des Wandabschnitts 1444A zu einer Oberseite des Wandabschnitts 1444A ausgerichtet ist. Die Unterseite des Wandabschnitts 1444A ist an einer Seitenwand 1344B des Abstandhalters 1344 ausgerichtet oder genauer ausgerichtet und die Oberseite des Wandabschnitts 1444A ist an einer Seitenwand 1344A des Abstandhalters 1344 ausgerichtet oder genauer ausgerichtet. In den Ausführungsformen, die in 1C gezeigt sind, stimmt die Seitenwand 1344A des Abstandhalters 1344 mit der Gate-Seitenwand 132B überein. In anderen Ausführungsformen, die mit Bezug auf 5 beschrieben werden, stimmt die Seitenwand 3344A des Abstandhalters 3344 nicht mit der Gate-Seitenwand 132B überein. Die Ebene in der Körperstruktur 122, die an der Gate-Seitenwand 132B ausgerichtet ist, wird als ein Ende eines Kanalbereichs 1222 unter der Gate-Struktur 132 angesehen. In einigen Ausführungsformen weist der Wandabschnitt 1444A ein rundes Profil auf. In einigen Ausführungsformen weist der Bereich 1442 ein Profil mit einer elliptischen Form auf. In einigen Ausführungsformen weist der Bereich 1446 jenseits der Körperstruktur 122 Seitenflächen 1446A auf (in 1A auch gekennzeichnet). Am Anfang des epitaktischen Wachstums der Source- und Drain-Bereiche 142 und 144 müssen die Seitenflächen nicht vollständig aufgebaut sein. Im Verlauf des epitaktischen Wachstums werden, aufgrund der unterschiedlichen epitaktischen Wachstumsraten auf unterschiedlichen Oberflächen-Ebenen, Seitenflächen allmählich ausgebildet.
  • In einigen Ausführungsformen weist das Spannungsmaterial, das in den Source- und Drain-Bereichen 142 und 144 aufgewachsen wird, eine Gitterkonstante auf, die sich von der der Körperstruktur 122 unterscheidet. In einigen Ausführungsformen ist die FinFET-Struktur 10 (in 1A gekennzeichnet) ein p-FET und das Spannungsmaterial, das in den Source- und Drain-Bereichen 142 und 144 aufgewachsen wird, weist eine Gitterkonstante auf, die größer als die der Körperstruktur 122 ist, um eine Druckspannung auf den Kanalbereich 1222 in der Körperstruktur 122 auszuüben. In einigen Ausführungsformen ist die Körperstruktur 122 aus Silizium (Si) hergestellt und das Spannungsmaterial besteht aus Silizium-Germanium (SiGe). In anderen Ausführungsformen ist die FinFET-Struktur 10 ein n-FET und das Spannungsmaterial, das in den Source- und Drain-Bereichen 142 und 144 aufgewachsen wird, weist eine Gitterkonstante auf, die kleiner ist als die der Körperstruktur 122, um eine Zugspannung auf den Kanalbereich 1222 in der Körperstruktur 122 auszuüben. In einigen Ausführungsformen ist die Körperstruktur 122 aus Si hergestellt und das Spannungsmaterial besteht aus Siliziumphosphid (Si:P) oder Siliziumkarbid (Si:C).
  • Ein Abstand zwischen beispielsweise dem Source- oder Drain-Bereich 144, der in der Körperstruktur 122 eingebettet ist, und der Gate-Seitenwand 132B ist als Nähe des Source- oder Drain-Bereichs 144 zu dem Kanalbereich 1222 unter der Gate-Struktur 132 definiert. Je näher der Abstand des Source- oder Drain-Bereichs 144 zu dem Kanalbereich 1222 ist, desto größer ist die mechanische Spannung auf den Kanalbereich 1222 und desto größer ist die Verbesserung der Trägerbeweglichkeit. Indem der Bereich 1444 so ausgebildet ist, dass er sich seitlich unter dem Abstandhalter 1344 erstreckt, wird die Nähe des Source- oder Drain-Bereichs 144 zu dem Kanalbereich 1222 unter der Gate-Struktur 132 verbessert. Des Weiteren hängt die mechanische Spannung, die auf den Kanalbereich 1222 angewendet wird, von dem Volumen des Source- oder Drain-Bereichs 144 ab, das von der vertikalen Gesamttiefe Dv des Bereichs 1442 und des Bereichs 1444 abhängt. Indem getrennte Bereiche 1444 und 1442 zur Verbesserung des Nähe-Effekts bzw. des Volumeneffekts ausgebildet werden, kann die Optimierung der Verfahren zum Ausbilden der Bereiche 1444 und 1442 getrennt werden.
  • 2 ist ein Flussdiagramm eines Verfahrens 200 zum Ausbilden einer FET-Struktur, wobei Source- und Drain-Bereiche epitaktisch gewachsene Spannungsmaterialien umfassen, in Übereinstimmung mit einigen Ausführungsformen. In Vorgang 202 wird eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, bereitgestellt. In Vorgang 204 wird ein Abstandhalter über einer Gate-Seitenwand der Gate-Struktur ausgebildet. In Vorgang 206 wird eine Vertiefung neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend in der Körperstruktur ausgebildet. In Vorgang 208 wird eine Vertiefungs-Erweiterung unter der Vertiefung ausgebildet, um eine vertikale Tiefe der Vertiefung zu erweitern. In Vorgang 210 wird ein Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, in der erweiterten Vertiefung aufgewachsen.
  • 3 bis 11 sind schematische Diagramme, die Halbleiterstrukturen nach jedem Vorgang eines Verfahrens zum Ausbilden der FinFET-Struktur 10 in 1A zeigen, in Übereinstimmung mit einigen Ausführungsformen. Das Verfahren, das in 3 bis 11 gezeigt ist, stellt weitere Details für das Verfahren bereit, das mit Bezug auf 2 beschrieben ist. In Vorgang 202 wird eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, bereitgestellt. 3A ist eine schematische Perspektivansicht einer Halbleiterstruktur 30 mit einer Gate-Opferstruktur 332, die auf beiden Seiten einer Körperstruktur 322 angeordnet ist, die als Grat implementiert ist, in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen wird die Körperstruktur 322, die von einer Oberfläche 112A eines Substrats 112 hervorragt, ausgebildet, indem Gräben in einem Bulk-Halbleitersubstrat geätzt werden. Die Oberfläche 112A liegt auf einer Ebene der unteren Flächen der Gräben. Zwischen den Gräben liegt die Körperstruktur 322, die sich von der Oberfläche 112A des Substrats 112 erstreckt. Weiter sind die Gräben mit einem Dielektrikum gefüllt, wie mit Bezug auf 1A und 1B beschrieben ist, um die dielektrischen Isolierbereiche 114 auszubilden. In einigen Ausführungsformen werden die dielektrischen Isolierbereiche 114 weiter geätzt, so dass die Körperstruktur 322 sich über die oberen Flächen 114A der dielektrischen Isolierbereiche 114 erstreckt. In anderen Ausführungsformen wird der Teil der Körperstruktur 122, der sich über die oberen Flächen 114A der dielektrischen Isolierbereiche 114 erstreckt, epitaktisch aufgewachsen.
  • 3B und 3C sind schematische Schnittansichten entlang einer Linie C-C' und einer Linie D-D' in 3A in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen wird, um die Gate-Opferstruktur 332 auszubilden, die auf beiden Seiten der Körperstruktur 322 in 3A angeordnet ist, eine Gate-Opferstruktur, die in eine Gate-Opferelektrode 3322 strukturiert werden soll, die in den 3B und 3C gezeigt ist, über der Oberfläche 114A (in 3B gezeigt) und einem Teil der freiliegenden Oberflächen der Körperstruktur 322 (sowohl in 3B als auch 3C gezeigt) gleichförmig abgeschieden. In anderen Ausführungsformen wird eine dielektrische Gate-Opferschicht (nicht gezeigt) zwischen der Gate-Opferschicht und der Körperstruktur 322 ausgebildet, um die Körperstruktur 322 zu schützen, wenn die Gate-Opferschicht strukturiert wird, um die Gate-Opferelektrode 3322 auszubilden. Weiter werden eine oder mehrere Hartmaskenschichten auf der Gate-Opferschicht ausgebildet und eine Fotoresistschicht wird auf der einen oder den mehreren Hartmaskenschichten ausgebildet. Die Schichten zum Ausbilden der Gate-Opferstruktur 332 können mittels aller Verfahren wie physikalischer Gasphasenabscheidung (PVD), chemischer Gasphasenabscheidung im Plasma (PECVD), chemischer Gasphasenabscheidung (CVD), Atomlagenabscheidung oder anderer Verfahren abgeschieden werden, die von einem Fachmann als geeignet betrachtet werden. Fotolithographietechniken werden verwendet, um die Fotoresistschicht in eine Fotoresistmaske zu strukturieren, die einen Bereich definiert, an der die Gate-Opferstruktur 332 (in 3A gekennzeichnet) erwünscht ist. Der Bereich der Gate-Opferstruktur 332 weist eine Gate-Breite Wg1 (in 3B gezeigt) und eine Gate-Länge Lg1 (in 3C gezeigt) auf. Die Struktur der Fotoresistmaske wird dann auf die eine oder mehreren Hartmaskenschichten übertragen, um die Hartmaske 3324 (sowohl in 3B als auch 3C gezeigt) auszubilden, die während des Strukturierens der Gate-Opferschicht nicht wesentlich geätzt oder abgebaut wird. Des Weiteren wird die Struktur der Hartmaske 3324 auf die Gate-Opferschicht übertragen, um eine Gate-Opferelektrode 3322 auszubilden. Das Übertragen der Struktur von der Fotoresistmaske zu den darunter liegenden Schichten wird durch anisotropes Ätzen mittels geeigneter Ätzgase ausgeführt. Mit Bezug auf 3C weist die Gate-Opferstruktur 332 vertikale Gate-Seitenwände 332A und 332B über die Gate-Länge Lg1 auf. In einigen Ausführungsformen wird die Gate-Opferelektrode 3322 aus Polysilizium ausgebildet und die Hartmaske 3324 umfasst SiO2, Si3N4 oder SiON. In anderen Ausführungsformen ist die Gate-Opferelektrode 3322 aus Si3N4 ausgebildet und die Hartmaske 3324 umfasst SiO2 oder SiON.
  • 4 bis 11 sind Schnittansichten entlang der Gate-Länge Lg1 (in 3C gekennzeichnet). In Vorgang 204 wird ein Abstandhalter über einer Gate-Seitenwand der Gate-Struktur ausgebildet. 4 zeigt Abstandhalter 3344, die über den Gate-Seitenwänden 332A und 332B ausgebildet sind, in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen wird eine Versiegelungsschicht 3342 auf Gate-Seitenwänden einschließlich der Gate-Seitenwände 332A und 332B ausgebildet, die die Gate-Opferstruktur 332 umgeben (in 3A gekennzeichnet). Die Versiegelungsschicht 3342 schützt die Gate-Opferstruktur 332 vor Schäden oder Verlusten während nachfolgender Verarbeitung. In einigen Ausführungsformen umfasst die Versiegelungsschicht Si3N4. Danach werden in einigen Ausführungsformen die Abstandhalter 3344 auf der Versiegelungsschicht 3342 ausgebildet. Die Abstandhalter 3344 werden verwendet, um die Verschiebungen der Source- und Drain-Bereiche 142 und 144 (in 1C gezeigt) gegenüber der Gate-Opferstruktur 332 zu steuern, um eine gute Vorrichtungsleistungsfähigkeit ohne Herstellungsprobleme zu erreichen. Jeder der Abstandhalter 3344 kann eine oder mehrere Schichten umfassen. In einigen Ausführungsformen umfassen die Abstandhalter 3344 Si3N4, SiON, SiOCN, SiCN oder SiO2. Die Versiegelungsschicht 3342 und die Abstandhalter 3344 können mittels aller Verfahren wie PVD, PECVD, CVD, ALD oder anderer Verfahren abgeschieden werden, die einem Fachmann geeignet erscheinen. In anderen Ausführungsformen wird, wie in 1 gezeigt ist, die Versiegelungsschicht 3342 nicht ausgebildet und die Abstandhalter 3344 dienen auch dazu, die Gate-Struktur 132 zu versiegeln.
  • In einigen Ausführungsformen weist die Gate-Opferstruktur 332 einen geteilten Source- oder Drain-Bereich 844 mit einer benachbarten Gate-Struktur 352 auf, wie in 8 gezeigt ist. 5 bis 8 zeigen das Ausbilden des Source- oder Drain-Bereichs 842 und des geteilten Source- oder Drain-Bereichs 844, in Übereinstimmung mit einigen Ausführungsformen. Da das Ausbilden des geteilten Source- oder Drain-Bereichs 844 von sowohl der Gate-Opferstruktur 332 als auch der benachbarten Gate-Struktur 352 abhängt, weist der geteilte Source- oder Drain-Bereich 844 ein symmetrisches Profil auf. Trotzdem sind die Vorgänge, die mit Bezug auf 5 bis 8 beschrieben sind, auch auf das Ausbilden der FinFET-Struktur 10 anwendbar, die in 1 gezeigt ist. Darüber hinaus liegt die Halbleiterstruktur mit Source- und Drain-Bereichen mit asymmetrischen Profilen, wie in 1 gezeigt ist, und mit dem Source- und/oder dem Drain-Bereich mit symmetrischen Profilen, wie in 8 gezeigt ist, in dem erwogenen Schutzumfang der vorliegenden Offenbarung.
  • In Vorgang 206 wird eine Vertiefung neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend in der Körperstruktur ausgebildet. Mit Bezug auf 5 werden in einigen Ausführungsformen Vertiefungen 542 und 544 in der Körperstruktur 322 neben den Abstandhaltern 3344 ausgebildet. Die Vertiefungen 542 und 544 erstrecken sich seitlich unter den Abstandhaltern 3344. In einigen Ausführungsformen wird die Vertiefung 544 zwischen der Gate-Opferstruktur 332 und der benachbarten Gate-Struktur 352 ausgebildet und erstreckt sich auch seitlich unter dem Abstandhalter 3544 der Gate-Struktur 352.
  • In einigen Ausführungsformen werden die Vertiefungen 542 und 544 durch isotropes Ätzen ausgebildet. In einigen Ausführungsformen wird Nassätzen verwendet, um das isotrope Ätzen auszuführen. Da Abschnitte der Vertiefungen 542 und 544, die sich seitlich unter den Abstandhaltern 3344 und 3544 erstrecken, ähnlich oder symmetrisch sind, wird der Abschnitt der Vertiefung 544, der sich seitlich unter dem Abstandhalter 3344 erstreckt, als Beispiel zum Charakterisieren der Profile der Vertiefungen 542 und 544 verwendet. Die Vertiefung 544 weist eine seitliche Tiefe DL1 unter dem Abstandhalter 3344 auf. In einigen Ausführungsformen liegt die seitliche Tiefe DL1 im Bereich eines ersten Abstands zwischen einer Seitenwand 3344A und einer Seitenwand 3344B des Abstandhalters 3344 auf einer Ebene einer oberen Fläche 322A der Körperstruktur 322 und eines zweiten Abstands zwischen der Seitenwand 3344A und der Gate-Seitenwand 332B auf der Ebene der oberen Fläche 322A. In einigen Ausführungsformen ist eine Oberfläche 3344C des Abstandhalters 3344 auf der Körperstruktur 322 freiliegend. In den Ausführungsformen, die in 5 gezeigt sind, erstreckt sich die seitliche Tiefe DL1 bis zu der Seitenwand 3344A des Abstandhalters 3344. In anderen Ausführungsformen, die mit Bezug auf 12 beschrieben werden, erstreckt sich die seitliche Tiefe Du weiter über die Seitenwand 3344A hinaus und bis zu der Gate-Seitenwand 332B. In den Ausführungsformen, die mit Bezug auf 1C beschrieben sind, erstreckt sich, da keine Versiegelungsschicht zwischen der Gate-Struktur 132 und dem Abstandhalter 1344 ausgebildet wird, die seitliche Tiefe bis zu der Seitenwand 1344A, die mit der Gate-Seitenwand 132B übereinstimmt.
  • In einigen Ausführungsformen weist die Vertiefung 544 einen Wandabschnitt 544A unter dem Abstandhalter 3344 auf. Der Wandabschnitt 544A neigt sich zu einer Ebene in der Körperstruktur 322, die an der Gate-Seitenwand 332B von einer Unterseite des Wandabschnitts 544A zu einer Oberseite des Wandabschnitts 544A ausgerichtet ist. Die Unterseite des Wandabschnitts 544A ist an der Seitenwand 3344B des Abstandhalters 3344 ausgerichtet oder genauer ausgerichtet und die Oberseite des Wandabschnitts 3344A ist an der Seitenwand 3344A des Abstandhalters 3344 ausgerichtet oder genauer ausgerichtet. In einigen Ausführungsformen neigt sich der Wandabschnitt 544A unter der Oberfläche 3344C, die durch die Vertiefung 544 freigelegt ist, zu einer Ebene in der Körperstruktur 322, die an der Gate-Seitenwand 332B entlang einer Freilegungs-Richtung der Oberfläche 3344C des Abstandhalters 3344 ausgerichtet ist. Die Freilegungs-Richtung der Oberfläche 3344C des Abstandhalters 3344 liegt entlang der Richtung des seitlichen Ätzens der Vertiefung 544. In einigen Ausführungsformen liegt, auf der Ebene der oberen Fläche 322A der Körperstruktur 322, der Wandabschnitt 544A in einem Bereich zwischen der Oberfläche 3344C des Abstandhalters 3344 und der Gate-Seitenwand 332B.
  • In Vorgang 208 wird eine Vertiefungs-Erweiterung unter der Vertiefung ausgebildet, um eine vertikale Tiefe der Vertiefung zu erweitern. Mit Bezug auf 6 werden in einigen Ausführungsformen, um eine vertikale Tiefe Dv1 der Vertiefungen 542 und 544 zu erweitern, Dotierungsbereiche zur Ätzratensteuerung 642 und 644 in der Körperstruktur 322 ausgebildet. Die Dotierungsbereiche 642 und 644 werden neben den Abstandhaltern 3344 und unter den Vertiefungen 542 bzw. 544 ausgebildet. Ein Dotierungsmittel, das zum Ausbilden der Dotierungsbereiche 642 und 644 verwendet wird, wird auf Grundlage seiner Fähigkeit gewählt, die Ätzrate der Körperstruktur 322 zu erhöhen. Das spezielle verwendete Dotierungsmittel hängt von dem Material der Körperstruktur 322 und einem Ätzmittel ab, das in einer nachfolgenden Ätzung verwendet wird, um die Vertiefungs-Erweiterung auszubilden. In einigen Ausführungsformen ist das Dotierungsmittel Arsen (As), Phosphor (P) oder ein anderes geeignetes Material. In einigen Ausführungsformen wird Ionen-Implantation verwendet, um das Dotieren auszuführen. In einigen Ausführungsformen wird As mit einer Dosierung verwendet, die zwischen 1 × 1014 und 5 × 1015 Atomen/cm3 liegt. In einigen Ausführungsformen wird As mit einer Dosierung von 3 × 1014 Atomen/cm3 verwendet. In einigen Ausführungsformen wird As bei einer Ionen-Energie von 2 bis 10 keV implantiert.
  • Mit Bezug auf 7 wird in einigen Ausführungsformen ein Ätzen der Körperstruktur 322 ausgeführt, um die Vertiefungs-Erweiterungen 742 und 744 mit einer vertikalen Tiefe Dv2 auszubilden, so dass eine erweiterte Vertiefung, die die Vertiefungen 542 und 544 und die Vertiefungs-Erweiterung 742 oder 744 umfasst, eine vertikale Gesamttiefe von Dv1 + Dv2 aufweist. In einigen Ausführungsformen verwendet das Ätzen der Körperstruktur 322, um die Vertiefungs-Erweiterungen 742 und 744 auszubilden, Ätzmittel, die das Dotierungsmittel ergänzen, das bei dem Dotierungsvorgang verwendet wird, um die Ätzrate der Dotierungsbereiche 642 und 644 zu erhöhen. Daher steuert die vertikale Tiefe der Dotierungsbereiche 642 und 644 die vertikale Tiefe Dv2 der Vertiefungs-Erweiterungen 742 und 744. In einigen Ausführungsformen wird das Ätzen der Körperstruktur 332, um die Vertiefungs-Erweiterungen 742 und 744 auszubilden, mittels chemischem Trockenätzen, etwa Plasmaätzen ausgeführt. In einigen Ausführungsformen weist die Vertiefungs-Erweiterung 744 ein symmetrisches und elliptisch geformtes Profil auf. Mit anderen Worten ist eine vertikale Ätzrate der Vertiefungs-Erweiterung 744 höher als eine seitliche Ätzrate der Vertiefungs-Erweiterung 744. Die Vertiefungs-Erweiterung 742 weist ein asymmetrisches und elliptisch geformtes Profil auf. In einigen Ausführungsformen ragt die Vertiefung 542 oder 544 seitlich von der Vertiefungs-Erweiterung 742 oder 744 hervor.
  • In Vorgang 210 wird Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, in den erweiterten Vertiefungen aufgewachsen. Die erweiterte Vertiefung umfasst die Vertiefung 542 oder 544 und die Vertiefungs-Erweiterung 742 oder 744, die in 7 gezeigt sind. Mit Bezug auf 8 wird in einigen Ausführungsformen Spannungsmaterial in der erweiterten Vertiefung und jenseits der erweiterten Vertiefung aufgewachsen, um die Source- und Drain-Bereiche 842 und 844 auszubilden. In einigen Ausführungsformen wird das Spannungsmaterial mittels eines selektiven epitaktischen Abscheidungsverfahrens aufgewachsen. In einigen Ausführungsformen weist der Source- oder Drain-Bereich 844 Bereiche 8442 und 8444 auf, die die erweiterte Vertiefung füllen, und einen Bereich 8446, der sich über die erweiterte Vertiefung hinaus erstreckt. In Übereinstimmung mit dem Profil der erweiterten Vertiefung erstreckt sich der Bereich 8444 seitlich unter dem Abstandhalter 3344 und der Bereich 8442 liegt unter dem Bereich 8444 und erstreckt sich entlang der vertikalen Tiefe des Bereichs 8444. Das Profil der erweiterten Vertiefung wurde mit Bezug auf 5 beschrieben. Das Profil des Bereichs 8446, das sich über die erweiterte Vertiefung hinaus erstreckt, ähnelt dem Bereich 1446, der mit Bezug auf 1C beschrieben wurde, außer der Symmetrie des Profils, das von dem benachbarten Gate 352 herrührt, das mit Bezug auf 5 beschrieben wurde. Das Spannungsmaterial wurde mit Bezug auf 1A beschrieben und wird hier ausgelassen.
  • Der Abstand des Source- oder Drain-Bereichs 844 (in 8 gezeigt) zu der Gate-Seitenwand 332B wird durch die seitliche Tiefe DL1 der Vertiefung 544 (in 5 gezeigt) gesteuert und ein Volumen des Source- oder Drain-Bereichs 844 wird durch die vertikale Tiefe Dv2 der Vertiefungs-Erweiterung 744 (in 7 gezeigt) gesteuert. Indem die Vorgänge zum Ausbilden der Vertiefung 542 oder 544 und der Vertiefungs-Erweiterung 742 oder 744 getrennt werden, haben die Ladungseffekte, die beispielsweise während des Trockenätzens der Körperstruktur 322 auftreten, um die Vertiefungs-Erweiterung 742 oder 744 auszubilden, keine Auswirkungen auf den Abstand des Source- oder Drain-Bereichs 842 oder 844, der beispielsweise während des Nassätzens der Körperstruktur 322 hergestellt wurde, um die Vertiefung 542 oder 544 auszubilden. Daher ist der Abstand des Source- oder Drain-Bereichs 842 oder 844 stabiler und weniger anfällig für Ladungseffekte. Weiter kann die Optimierung der Vorgänge zum Ausbilden der Vertiefung 542 oder 544 und der Vertiefungs-Erweiterung 742 oder 744 vereinfacht werden, da der Vorgang zum Ausbilden der Vertiefung 542 oder 544 mit Bezug auf eine seitliche Ätzrate optimiert werden kann und der Vorgang zum Ausbilden der Vertiefungs-Erweiterung 742 oder 744 mit einer vertikalen Ätzrate optimiert werden kann.
  • 9 bis 11 zeigen das Ersetzen von Gate-Opfermaterialien mit Gate-Materialien in Übereinstimmung mit einigen Ausführungsformen. Zur Vereinfachung ist das Ersetzen für die benachbarte Gate-Struktur 352 nicht gezeigt. Mit Bezug auf 9 wird in einigen Ausführungsformen eine Zwischendielektrikums-(ILD)-Schicht 952, die die Gate-Opferstruktur 332 umgibt und an die Abstandhalter 3344 angrenzt, ausgebildet. In einigen Ausführungsformen wird die ILD-Schicht 952 gleichförmig über der Oberfläche 112A des Substrats 112 (in 3A gekennzeichnet) abgeschieden und planarisiert, bis eine obere Fläche der ILD-Schicht 952 mit der Hartmaske 3324 planar ist. Die ILD-Schicht 952 wird aus einem Material ausgebildet, wobei die Gate-Opferstruktur 332 entfernt werden kann, ohne die Source- oder Drain-Bereiche 842 und 844 zu beeinflussen.
  • Mit Bezug auf 10 werden in einigen Ausführungsformen die Hartmaske 3324 und die Gate-Opferelektrode 3322, die in 9 gezeigt sind, nach einander entfernt. Dann wird die strukturierte dielektrische Gate-Opferschicht, wenn sie vorhanden ist, entfernt. Das Entfernen der Hartmaske 3324 und der Gate-Opferelektrode 3322 legt die darunter liegende Körperstruktur 322 frei und bildet eine Öffnung 10332 aus, in der die Gate-Struktur 132' ausgebildet wird.
  • Mit Bezug auf 11 wird in einigen Ausführungsformen die Gate-Struktur 132' in der Öffnung 10332 (in 10 gezeigt) ausgebildet. In einigen Ausführungsformen werden eine oder mehrere dielektrische Gateschichten, etwa eine dielektrische Gateschicht 1324' gleichförmig auf freiliegenden Oberflächen der Körperstruktur 332 und der Versiegelungsschicht 3342 abgeschieden. In anderen Ausführungsformen wird die dielektrische Gateschicht (nicht gezeigt) auf den freiliegenden Oberflächen der Körperstruktur 332 thermisch aufgewachsen. Wie mit Bezug auf 1B beschrieben wurde, umfasst die dielektrische Gateschicht 1324' ein High-k-Dielektrikum. Die dielektrische Gateschicht 1324' kann beispielsweise durch CVD oder ALD ausgebildet werden. Dann wird die Gate-Elektrode 1322', die den verbleibenden Teil der Öffnung 10322 füllt, ausgebildet. In einigen Ausführungsformen umfasst die Gate-Elektrode 1322' Austrittsarbeit-Metallschichten und Füllmetall. In einigen Ausführungsformen werden die Austrittsarbeit-Metallschichten gleichförmig über der dielektrischen Gateschicht 1324' beispielsweise mittels CVD oder ALD abgeschieden. Dann überdeckt das Füllmetall die Austrittsarbeit-Metallschichten beispielsweise mittels CVD, ALD oder Sputtern. Das Füllmetall wird weiter planarisiert, bis eine obere Fläche der Gate-Elektrode 1322' planar mit der ILD-Schicht 952 ist. Beispielhafte Materialien zum Ausbilden der Austrittsarbeit-Metallschichten und des Füllmetalls wurden mit Bezug auf 1B beschrieben und werden hier ausgelassen.
  • Die Ausführungsformen, die mit Bezug auf 1A bis 1C beschrieben wurden, und die Ausführungsformen, die mit Bezug auf 3A bis 11 beschrieben wurden nehmen auf die Gate-Strukturen 132 und 132' Bezug, die mit dem Ersatz-Gate-Verfahren ausgebildet werden. Die vorliegende Offenbarung ist jedoch nicht darauf beschränkt, dass die Gate-Strukturen 132 und 132' mittels des Ersatz-Gate-Verfahrens ausgebildet werden. In einigen Ausführungsformen wird eine Gate-Struktur, die das gleiche Profil aufweist wie die Gate-Struktur 132 oder 132', durch ein Nicht-Ersatz-Gate-Verfahren ausgebildet und wird vor dem Ausbilden der Vertiefungen 542 und 544 ausgebildet, die in 5 gezeigt sind. Einige Ausführungsformen für ein Nicht-Ersatz-Gate-Verfahren sind mit Bezug auf die 15 bis 19 beschrieben.
  • 12 ist eine schematische Schnittansicht einer Halbleiterstruktur, die durch den Vorgang 206 ausgebildet wird, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit anderen Ausführungsformen. Die Schnittansicht in 12 ist entlang der Gate-Länge Lg1 (in 3C gekennzeichnet) der Gate-Opferstruktur 332 genommen. Verglichen mit den Ausführungsformen, die mit Bezug auf 5 beschrieben sind, weist die Vertiefung 546 eine seitliche Tiefe DL2 auf, die sich bis zu der Gate-Seitenwand 332B erstreckt, anstatt der seitlichen Tiefe DL1, die sich bis zu der Seitenwand 3344A des Abstandhalters 3344 erstreckt. In einigen Ausführungsformen ist, zusätzlich zu der freiliegenden Oberfläche 3344C des Abstandhalters 3344 durch die Vertiefung 546, eine Oberfläche (nicht bezeichnet) der Versiegelungsschicht 3342 neben der Oberfläche 3344C des Abstandhalters 3344 auch freigelegt. Des Weiteren weist die Vertiefung 546 einen Wandabschnitt 546A auf, der sich zu einer Ebene in der Körperstruktur 322 neigt, die an der Gate-Seitenwand 332B von einem Teil des Wandabschnitts 546A, der zu der Seitenwand 3344B des Abstandhalters 3344 gehört, zu einem Teil des Wandabschnitts 546A neigt, der zu der Gate-Seitenwand 332B gehört. In einigen Ausführungsformen neigt sich der Wandabschnitt 546A unter der Oberfläche 3344C des Abstandhalters 3344 und der Oberfläche der Versiegelungsschicht 3342, die durch die Vertiefung 546 freigelegt ist, zu einer Ebene in der Körperstruktur 322, die an der Gate-Seitenwand 322B entlang einer Freilegungs-Richtung der Oberfläche 3344C des Abstandhalters 3344 und der Oberfläche der Versiegelungsschicht 3342 ausgerichtet ist.
  • 13 ist eine schematische Schnittansicht einer Halbleiterstruktur während des Vorgangs 208, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit anderen Ausführungsformen. Die Schnittansicht in 13 ist entlang der Gate-Länge Lg1 (in 3C gekennzeichnet) der Gate-Opferstruktur 332 genommen. Verglichen mit den Ausführungsformen, die mit Bezug auf 6 beschrieben sind, werden weiter Hilfs-Abstandhalter 3346 auf dem Abstandhalter 3344 ausgebildet, bevor die Dotierungsbereiche 646 und 648 ausgebildet werden. In einigen Ausführungsformen wird eine widerstandsfähige Metall-Silizidschicht über den Source- und Drain-Bereichen 842 und 844 (in 8 gezeigt) ausgebildet. Eine Halbleiterfilmschicht, etwa eine Siliziumfilmschicht, kann zwischen den Source- und Drain-Bereichen 842 und 844 und der Silizidschicht ausgebildet werden, um beispielsweise genug Siliziummaterial bereitzustellen, das während dem Ausbilden einer Silizidschicht verwendet oder verbraucht werden kann. Indem die Hilfs-Abstandhalter 3346 ausgebildet werden, wird die Gate-Struktur 132', die in 11 gezeigt ist, vor möglichem Silizid-Vordringen während des Ausbildens der Silizidschicht abgeschirmt, um die Möglichkeit zu minimieren, dass die Gate-Struktur 132' verkürzt wird. In einigen Ausführungsformen umfasst der Hilfs-Abstandhalter 3346 Si3N4, SiOCN, SiON, SiCN oder SiO2. In einigen Ausführungsformen wird der Hilfs-Abstandhalter 3346 durch alle Verfahren wie PVD, PECVD, CVD, ALD oder andere Verfahren ausgebildet, die einem Fachmann geeignet erscheinen. In den Ausführungsformen, die zur Erklärung in 13 gezeigt sind, gibt es die Dotierungsbereiche 646 und 648. Daher werden die Dotierungsbereiche 642 und 646 neben den Hilfs-Abstandhaltern 3346 ausgebildet.
  • 14 ist eine schematische Schnittansicht einer Halbleiterstruktur, die durch den Vorgang 208 ausgebildet wird, der mit Bezug auf 2 beschrieben ist, in Übereinstimmung mit anderen Ausführungsformen. Die Schnittansicht in 14 ist entlang der Gate-Länge Lg1 (in 3C gekennzeichnet) der Gate-Opferstruktur 332 genommen. Verglichen mit den Ausführungsformen, die mit Bezug auf die 6 und 7 beschrieben sind, die Dotierungsbereiche 642 und 644 ausbilden, um die Ätzrate beispielsweise einer chemischen Trockenätzung zu verbessern, um die Vertiefungs-Erweiterungen 742 und 744 auszubilden, werden die Vertiefungs-Erweiterungen 746 und 748 in 14 mittels reaktivem Ionen-Ätzen ausgebildet, das das Auslösen einer chemischen Reaktion auf einer Oberfläche, die geätzt werden soll, durch einfallende Ionen, Elektronen oder Photonen umfasst. Die Vertiefungs-Erweiterungen 746 und 748, die durch das reaktive Ionen-Ätzen ausgebildet werden, weisen ein Profil mit einer Rechteckform auf, was anisotroper ist als die Vertiefungs-Erweiterungen 742 und 744, die durch Dotieren und chemisches Trockenätzen ausgebildet werden.
  • 15 ist eine schematische Schnittansicht einer MOSFET-Struktur 20, die Source- und Drain-Bereiche 242 und 244 aufweist, die epitaktisch gewachsene Spannungsmaterialien umfassen, in Übereinstimmung mit einigen Ausführungsformen. Die MOSFET-Struktur 20 umfasst eine Körperstruktur 214, dielektrische Isolierbereiche 216, eine Gate-Struktur 222 mit Abstandhaltern 232 und Source- und Drain-Bereiche 242 und 244.
  • In einigen Ausführungsformen umfasst die MOSFET-Struktur 20 einen p-FET. Die Körperstruktur 214 ist ein n-Wannen-Bereich in einem p-Substrat 212. In einigen Ausführungsformen ist das Substrat 212 ein Bulk-Halbleitersubstrat in einer kristallinen Struktur, etwa ein Bulk-Siliziumsubstrat. Das Substrat 212 ist mit p-Dotierungsmitteln dotiert, um das p-Substrat auszubilden. Ein Bereich in dem Substrat 212 ist weiter mit n-Dotierungsmitteln dotiert, etwa Phosphor (P) und Arsen (As), um den n-Wannen-Bereich auszubilden. In anderen Ausführungsformen ist die Körperstruktur (nicht gezeigt) ein n-Substrat. In einigen Ausführungsformen umfasst die MOSFET-Struktur (nicht gezeigt) einen n-FET. Die Körperstruktur ist das p-Substrat 212.
  • In einigen Ausführungsformen wird die Gate-Struktur 222 auf der Körperstruktur 214 ausgebildet. Die Gate-Struktur 222 umfasst eine dielektrische Gateschicht 2222, die auf der Körperstruktur 214 ausgebildet ist, und eine Gate-Elektrode 2224, die auf der dielektrischen Gateschicht 2222 ausgebildet ist. In einigen Ausführungsformen umfasst die dielektrische Gateschicht 2222 ein High-k-Dielektrikum, wie es mit Bezug auf 1A beschrieben ist. In einigen Ausführungsformen umfasst die Gate-Elektrode 2224 eine oder mehrere Schichten, etwa Austrittsarbeit-Metallschichten und eine Metallschicht ähnlich den Austrittsarbeit-Metallschichten bzw. dem Füllmetall in der Gate-Elektrode 1324, die mit Bezug auf 1A beschrieben sind.
  • In einigen Ausführungsformen werden die dielektrischen Isolierbereiche 216 an zwei Enden eines Randes der Körperstruktur 214 ausgebildet, um die MOSFET-Struktur 20 zu isolieren. In einigen Ausführungsformen umfassen die dielektrischen Isolierbereiche 216 ähnliche Materialien wie die dielektrischen Isolierbereiche 114, die mit Bezug auf 1B beschrieben sind.
  • In einigen Ausführungsformen sind die Source- und Drain-Bereiche 242 und 244, die epitaktisch aufgewachsenes Spannungsmaterial enthalten, auf gegenüberliegenden Seiten der Gate-Struktur 222 und konfiguriert und grenzen an die dielektrischen Isolierbereiche 216 an. In einigen Ausführungsformen weist die Gate-Struktur 222 gegenüberliegende Seitenwände 222A und 222B über eine Gate-Länge Lg2 der Gate-Struktur 132 auf. Abstandhalter 232 werden auf den Seitenwänden 222A und 222B der Gate-Struktur 222 ausgebildet. Die Source- und Drain-Bereiche 242 und 244 sind neben den Abstandhaltern 232 konfiguriert und weisen Bereiche auf, die in der Körperstruktur 214 eingebettet sind, etwa einen Bereich 2442 und einen Bereich 2444, und einen Bereich jenseits der Körperstruktur 214, etwa einen Bereich 2446. Die Bereiche 2442, 2444 und 2446 in 15 ähneln den Bereichen 1442, 1444 und 1446, die mit Bezug auf 1C beschrieben sind. Einer der Unterschiede zwischen dem Bereich 1446 und dem Bereich 2446 liegt darin, dass der Bereich 1446 ein elliptisch geformtes Profil hat, während der Bereich 2446 ein rautenförmiges Profil hat. Ein Wandabschnitt des rautenförmigen Profils der mit einem Wandabschnitt 2442A des rautenförmigen Profils eine Ecke bildet, ist durch einen Wandabschnitt 2444A des Bereichs 2444 ersetzt. Der Wandabschnitt 2444A liegt unter dem Abstandhalter 232 und neigt sich zu einer Ebene in der Körperstruktur 214, die an der Gate-Seitenwand 222B von einer Unterseite des Wandabschnitts 2444A zu einer Oberseite des Wandabschnitts 2444A ausgerichtet ist. Die Unterseite des Wandabschnitts 2444A ist an einer Seitenwand 232B des Abstandhalters 232 ausgerichtet oder genauer ausgerichtet und die Oberseite des Wandabschnitts 2444A ist an einer Seitenwand 232A des Abstandhalters 232 ausgerichtet oder genauer ausgerichtet. Daher weist der Wandabschnitt 2444A eine größere Nähe zu dem Kanalbereich 2222 auf als der ersetzte Wandabschnitt, der die Ecke mit dem Wandabschnitt 2442A des rautenförmigen Profils bildet. Das Spannungsmaterial, das die Source- und Drain-Bereiche 242 und 244 bildet, ähnelt dem, das die Source- und Drain-Bereiche 142 und 144 bildet, die mit Bezug auf 1C beschrieben sind, und wird hier ausgelassen.
  • 16 bis 19 und 15 sind schematische Schnittansichten, die Halbleiterstrukturen nach jedem Vorgang eines Verfahrens zum Ausbilden der MOSFET-Struktur 20 in 15 zeigen, in Übereinstimmung mit einigen Ausführungsformen. Das Verfahren, das in den 16 bis 19 und 15 gezeigt ist, stellt weitere Details für das Verfahren bereit, das mit Bezug auf 2 beschrieben ist. In Vorgang 202 wird eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, bereitgestellt. Mit Bezug auf 16 ist in einigen Ausführungsformen die Körperstruktur 214 ein Wannenbereich in dem Substrat 212. Das Substrat 212 ist mit einem Leitfähigkeitstyp dotiert, etwa dem p-Typ, während die Körperstruktur 214 mit dem entgegengesetzten Leitfähigkeitstyp dotiert ist, etwa dem n-Typ. Gräben werden an zwei Enden eines Randes der Körperstruktur 214 ausgebildet und mit einem oder mehreren Dielektrika gefüllt, um die dielektrischen Isolierbereiche 216 auszubilden. Verglichen mit der Gate-Struktur 132' (in 11 gezeigt), die durch ein Ersatz-Gate-Verfahren ausgebildet wird, wird die Gate-Struktur 222 durch ein Nicht-Ersatz-Gate-Verfahren ausgebildet. Eine dielektrische Gateschicht wird gleichförmig auf dem Substrat 212 abgeschieden und eine oder mehrere Metallschichten werden auf der dielektrischen Gateschicht abgeschieden. In einigen Ausführungsformen werden die dielektrische Gateschicht und die eine oder mehreren Metallschichten mittels CVD, ALD oder anderen Abscheidungsverfahren abgeschieden, die einem Fachmann geeignet erscheinen. Die Materialien der dielektrischen Gateschicht und der einen oder mehreren Metallschichten ähneln denen, die mit Bezug auf 1B beschrieben sind, und werden hier ausgelassen. Um die dielektrische Gateschicht und die eine oder mehreren Metallschichten in die dielektrische Gateschicht 2222 und die Gate-Elektrode 2224 zu strukturieren, wird eine Fotoresistschicht über der einen oder den mehreren Metallschichten abgeschieden und in eine Fotoresistmaske strukturiert, die den angestrebten Bereich der Gate-Struktur 222 definiert. Die Struktur der Fotoresistmaske wird dann auf die darunter liegende eine oder mehreren Metallschichten und die dielektrische Gateschicht übertragen. In einigen Ausführungsformen wird eine Hartmaske auf der einen oder den mehreren Metallschichten ausgebildet, um das Übertragen der Struktur zu erleichtern, die durch die Fotoresistschicht definiert ist, und um die Gate-Elektrode 222 davor zu schützen, durch nachfolgende Verarbeitungsvorgänge beeinflusst zu werden. In einigen Ausführungsformen wird das Übertragen der Struktur von der Fotoresistmaske zu den darunter liegenden Schichten durch anisotropes Ätzen ausgeführt. Die ausgebildete Gate-Struktur 222 weist vertikale Gate-Seitenwände 222A und 222B über die Gate-Länge Lg2 auf.
  • In Vorgang 204 wird ein Abstandhalter über einer Gate-Seitenwand einer Gate-Struktur ausgebildet. Mit Bezug auf 17 wird in einigen Ausführungsformen der Abstandhalter 232 auf den Gate-Seitenwänden 222A und 222B der Gate-Struktur 222 ausgebildet. Jeder der Abstandhalter 232 kann eine oder mehrere Schichten umfassen. In einigen Ausführungsformen ähneln das Material und ein Verfahren zum Ausbilden der Abstandhalter 232 denen der Abstandhalter 3344, die mit Bezug auf 4 beschrieben sind.
  • In Vorgang 206 wird eine Vertiefung neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend in der Körperstruktur ausgebildet. Mit Bezug auf 18 werden in einigen Ausführungsformen Vertiefungen 2842 und 2844 in der Körperstruktur 214 zwischen den Abstandhaltern 232 und den dielektrischen Isolierbereichen 216 ausgebildet. Die Vertiefungen 2842 und 2844 erstrecken sich seitlich unter den Abstandhaltern 232. Die Vertiefungen 2842 und 2844 werden ähnlich wie die Vertiefungen 542 und 544 ausgebildet, die mit Bezug auf 5 beschrieben sind.
  • In Vorgang 208 wird eine Vertiefungs-Erweiterung unter der Vertiefung ausgebildet, um eine vertikale Tiefe der Vertiefung zu erweitern. Mit Bezug auf 19 wird in einigen Ausführungsformen eine vertikale Tiefe Dv3 der Vertiefung 2844 durch eine Vertiefungs-Erweiterung 2944 mit einer vertikalen Tiefe Dv4 erweitert, so dass eine erweiterte Vertiefung eine vertikale Gesamttiefe von Dv3 + Dv4 hat. In einigen Ausführungsformen wird die Vertiefungs-Erweiterung 2944 zuerst durch eine Trockenätzung, um die vertikale Tiefe Dv4 mit Bezug auf die Vertiefung 2844 zu erreichen, und dann durch eine anisotrope Nassätzung ausgebildet, um das rautenförmige Profil auszubilden. Anisotropes Nassätzen ist auch als orientierungsabhängiges Nassätzen bekannt, das eine unterschiedliche Ätzrate entlang unterschiedlicher Kristallrichtungen aufweist. In einigen Ausführungsformen werden die Vertiefungs-Erweiterungen 2942 und 2944 so ausgebildet, dass die Vertiefungen 2842 und 2844 seitlich von den Vertiefungs-Erweiterungen 2942 und 2944 hervorragen. Obwohl die Vertiefungs-Erweiterungen 744 und 748 für die FinFET-Struktur, die mit Bezug auf 7 und 14 beschrieben wurden, Profile mit elliptischer Form und das Profil in Rechteckform aufweisen und die Vertiefungs-Erweiterung 2944 für die MOSFET-Struktur, die mit Bezug auf 19 beschrieben ist, das rautenförmige Profil aufweist, sind die Profile mit elliptischer Form und Rechteckform auf die MOSFET-Struktur anwendbar und das rautenförmige Profil ist auf die FinFET-Struktur anwendbar.
  • In Vorgang 210 wird ein Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, in der erweiterten Vertiefung aufgewachsen. Die erweiterte Vertiefung umfasst die Vertiefung 2842 oder 2844 und die Vertiefungs-Erweiterung 2942 oder 2944, die in 19 gezeigt sind. Mit Bezug auf 15 wird in einigen Ausführungsformen das Spannungsmaterial in den erweiterten Vertiefungen und über die erweiterten Vertiefungen hinaus aufgewachsen, um die Source- und Drain-Bereiche 242 und 244 auszubilden. Das Verfahren zum Aufwachsen des Spannungsmaterials und das Spannungsmaterial ähneln denen, die mit Bezug auf 8 und 1C beschrieben sind, und werden hier ausgelassen.
  • Ähnlich zu dem Verfahren, das mit Bezug auf 3A bis 11 beschrieben ist, werden ein Abstand des Source- oder Drain-Bereichs 242 oder 244 (in 15 gezeigt) zu der Gate-Seitenwand 222A oder 222B und ein Volumen des Source- oder Drain-Bereichs 242 oder 244 getrennt durch den Vorgang zum Ausbilden der Vertiefung 2842 oder 2844 (in 18 gezeigt) und den Vorgang zum Ausbilden der Vertiefungs-Erweiterung 2942 oder 2944 (in 19 gezeigt) gesteuert. Daher ist der Abstand des Source- oder Drain-Bereichs 242 oder 244 zu dem Kanalbereich 2142 (in 15 gezeigt) stabil. Des Weiteren kann die Optimierung der Vorgänge zum Ausbilden der Vertiefung 2842 oder 2844 und der Vertiefungs-Erweiterung 2942 oder 2944 auf eine seitliche Ätzrate bzw. eine vertikale Ätzrate ausgerichtet werden.
  • In einigen Ausführungsformen ist in einem Verfahren eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, vorgesehen. Die Gate-Struktur umfasst eine Gate-Seitenwand, die die Körperstruktur überquert. Ein Abstandhalter wird über der Gate-Seitenwand ausgebildet. Eine erste Vertiefung wird in der Körperstruktur ausgebildet. Die erste Vertiefung wird neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend ausgebildet. Eine Vertiefungs-Erweiterung wird unter der ersten Vertiefung ausgebildet, um eine vertikale Tiefe der ersten Vertiefung zu erweitern. Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, wird aufgewachsen, so dass die erweiterte erste Vertiefung gefüllt wird.
  • In einigen Ausführungsformen ist in einem Verfahren eine Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, vorgesehen. Die Gate-Struktur umfasst eine Gate-Seitenwand, die die Körperstruktur überquert. Ein Abstandhalter wird über der Gate-Seitenwand ausgebildet. Eine erste Vertiefung wird in der Körperstruktur ausgebildet. Die erste Vertiefung wird neben dem Abstandhalter so ausgebildet, dass eine Oberfläche des Abstandhalters, die von der Körperstruktur bedeckt ist, freigelegt wird. Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, wird so aufgewachsen, dass die erweiterte erste Vertiefung gefüllt wird.
  • In einigen Ausführungsformen umfasst eine Halbleiterstruktur eine Körperstruktur, eine Gate-Struktur, einen Abstandhalter und einen Source- oder Drain-Bereich. Die Gate-Struktur ist auf der Körperstruktur konfiguriert. Die Gate-Struktur umfasst eine Gate-Seitenwand, die die Körperstruktur überquert. Der Source- oder Drain-Bereich ist in die Körperstruktur neben der Gate-Struktur eingebettet. Der Source- oder Drain-Bereich enthält Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet. Der Source- oder Drain-Bereich umfasst einen ersten Bereich und einen zweiten Bereich. Der erste Bereich erstreckt sich seitlich unter dem Abstandhalter. Der zweite Bereich ist unter dem ersten Bereich konfiguriert und erweitert eine vertikale Tiefe des ersten Bereichs.
  • Die obige Beschreibung umfasst beispielhafte Vorgänge, aber diese Vorgänge müssen nicht notwendigerweise in der gezeigten Reihenfolge ausgeführt werden. Vorgänge können hinzugefügt, ersetzt, in der Reihenfolge geändert und/oder weggelassen werden, wenn es angemessen ist, in Übereinstimmung mit dem Geist und Schutzumfang der Offenbarung. Somit soll der Schutzumfang der Offenbarung mit Bezug auf die folgenden Ansprüche ermittelt werden, zusammen mit dem vollen Bereich von Äquivalenten, auf die diese Ansprüche Anspruch haben.

Claims (20)

  1. Verfahren, das Folgendes umfasst: Bereitstellen einer Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist; wobei die Gate-Struktur eine Gate-Seitenwand umfasst, die die Körperstruktur überquert; Ausbilden eines Abstandhalters über der Gate-Seitenwand; Ausbilden einer ersten Vertiefung in der Körperstruktur, wobei die erste Vertiefung neben dem Abstandhalter und sich seitlich unter dem Abstandhalter erstreckend ausgebildet wird; Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern; und Aufwachsen von Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, so dass die erweiterte erste Vertiefung gefüllt wird.
  2. Verfahren nach Anspruch 1, wobei: das Bereitstellen einer Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, Folgendes umfasst: Bereitstellen der Körperstruktur, die eine Gratstruktur umfasst; und Ausbilden der Gate-Struktur, die einen Teil der Gratstruktur umgibt.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden der ersten Vertiefung in der Körperstruktur Folgendes umfasst: isotropes Ätzen der Körperstruktur, bis eine seitliche Tiefe im Bereich zwischen einem ersten Abstand zwischen einer ersten Seitenwand und einer zweiten Seitenwand des Abstandhalters auf einer Ebene einer oberen Fläche der Körperstruktur und einem zweiten Abstand zwischen der ersten Seitenwand des Abstandhalters und der Gate-Seitenwand auf der Ebene der oberen Fläche der Körperstruktur erreicht wird, wobei die erste Seitenwand des Abstandhalters näher an der Gate-Seitenwand liegt als die zweite Seitenwand des Abstandhalters.
  4. Verfahren nach Anspruch 3, wobei: das Ausbilden eines Abstandhalters über der Gate-Seitenwand Folgendes umfasst: Ausbilden einer Versiegelungsschicht auf der Gate-Seitenwand; und Ausbilden des Abstandhalters auf der Versiegelungsschicht.
  5. Verfahren nach Anspruch 3, wobei: das Ausbilden eines Abstandhalters über der Gate-Seitenwand Folgendes umfasst: Ausbilden des Abstandhalters auf der Gate-Seitenwand.
  6. Verfahren nach Anspruch 1, wobei: das Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern, Folgendes umfasst: Ausbilden eines Dotierungsbereichs zur Steuerung der Ätzrate in der Körperstruktur unter der ersten Vertiefung und neben dem mindestens einen Abstandhalter; und anisotropes Ätzen der Körperstruktur, um die Vertiefungs-Erweiterung auszubilden.
  7. Verfahren nach Anspruch 1, wobei: das Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern, Folgendes umfasst: anisotropes reaktives Ionen-Ätzen der Körperstruktur, um die Vertiefungs-Erweiterung auszubilden.
  8. Verfahren nach Anspruch 1, wobei: das Bereitstellen einer Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist, Folgendes umfasst: Bereitstellen eines Substrats, das die Körperstruktur umfasst; und Ausbilden der Gate-Struktur über der Körperstruktur.
  9. Verfahren nach Anspruch 8, wobei: das Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern, Folgendes umfasst: anisotropes Trockenätzen der Körperstruktur, um eine vertikale Tiefe der ersten Vertiefung zu erweitern; und anisotropes Nassätzen der Körperstruktur, um ein Profil der Vertiefungs-Erweiterung auszubilden.
  10. Verfahren, das Folgendes umfasst: Bereitstellen einer Körperstruktur mit einer Gate-Struktur, die darauf konfiguriert ist; wobei die Gate-Struktur eine Gate-Seitenwand umfasst, die die Körperstruktur überquert; Ausbilden eines Abstandhalters über der Gate-Seitenwand; Ausbilden einer ersten Vertiefung in der Körperstruktur, wobei die erste Vertiefung neben dem Abstandhalter so ausgebildet ist, dass eine Oberfläche des Abstandhalters, die durch die Körperstruktur bedeckt ist, freigelegt wird; Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern; und Aufwachsen von Spannungsmaterial mit einer Gitterkonstante, die sich von der der Körperstruktur unterscheidet, so dass die erweiterte erste Vertiefung gefüllt wird.
  11. Verfahren nach Anspruch 10, wobei: das Ausbilden einer ersten Vertiefung in der Körperstruktur neben der Gate-Struktur Folgendes umfasst: Ausbilden der ersten Vertiefung, die einen Wandabschnitt unter der Oberfläche aufweist, die durch die erste Vertiefung freigelegt wird, so dass der Wandabschnitt sich zu einer Ebene in der Körperstruktur neigt, die an der Gate-Seitenwand entlang einer Freilegungs-Richtung der Oberfläche des Abstandhalters ausgerichtet ist.
  12. Verfahren nach Anspruch 11, wobei: auf einer Ebene einer oberen Fläche der Körperstruktur der Wandabschnitt in einem Bereich zwischen der Oberfläche des Abstandhalters, die durch die erste Vertiefung freigelegt ist, und der Gate-Seitenwand liegt.
  13. Verfahren nach Anspruch 10, wobei: das Ausbilden eines Abstandhalters über der Gate-Seitenwand Folgendes umfasst: Ausbilden einer Versiegelungsschicht auf der Gate-Seitenwand; und Ausbilden des Abstandhalters auf der Versiegelungsschicht.
  14. Verfahren nach Anspruch 10, wobei: das Ausbilden eines Abstandhalters über der Gate-Seitenwand Folgendes umfasst: Ausbilden des Abstandhalters auf der Gate-Seitenwand.
  15. Verfahren nach Anspruch 10, wobei: das Ausbilden einer Vertiefungs-Erweiterung unter der ersten Vertiefung, um eine vertikale Tiefe der ersten Vertiefung zu erweitern, Folgendes umfasst: Ausbilden eines Dotierungsbereichs zur Steuerung der Ätzrate in der Körperstruktur unter der ersten Vertiefung und neben dem mindestens einen Abstandhalter; und anisotropes Ätzen der Körperstruktur, um die Vertiefungs-Erweiterung auszubilden.
  16. Halbleiterstruktur, die Folgendes umfasst: eine Körperstruktur; eine Gate-Struktur, die auf der Körperstruktur konfiguriert ist, wobei die Gate-Struktur eine Gate-Seitenwand umfasst, die die Körperstruktur überquert; einen Abstandhalter, der über der Gate-Seitenwand konfiguriert ist; und einen Source- oder Drain-Bereich, der in der Körperstruktur neben der Gate-Struktur eingebettet ist und ein Spannungsmaterial mit einer Gitterkonstante enthält, die sich von der der Körperstruktur unterscheidet, wobei der Source- oder Drain-Bereich Folgendes umfasst: einen ersten Bereich, der sich seitlich unter dem Abstandhalter erstreckt, und eine zweiten Bereich, der unter dem ersten Bereich konfiguriert ist und eine vertikale Tiefe des ersten Bereichs erweitert.
  17. Halbleiterstruktur nach Anspruch 16, wobei: der erste Bereich seitlich von dem zweiten Bereich zu einer Ebene in der Körperstruktur hervorragt, die an der Gate-Seitenwand ausgerichtet ist.
  18. Halbleiterstruktur nach Anspruch 16, wobei: die Körperstruktur eine Gratstruktur umfasst; und die Gate-Struktur die Gratstruktur umgibt.
  19. Halbleiterstruktur nach Anspruch 16, wobei: der erste Bereich einen Wandabschnitt unter dem Abstandhalter aufweist; und der Wandabschnitt sich zu einer Ebene der Körperstruktur neigt, die an der Gate-Seitenwand von einer Unterseite des Wandabschnitts zu einer Oberseite des Wandabschnitts ausgerichtet ist.
  20. Halbleiterstruktur nach Anspruch 19, wobei: auf einer Ebene einer oberen Fläche der Körperstruktur der Wandabschnitt der ersten Vertiefung einen Abstand von der Gate-Seitenwand aufweist, der kleiner oder im Wesentlichen gleich einem Abstand der zweiten Seitenwand des Abstandhalters von der Gate-Seitenwand ist.
DE102014019190.7A 2014-01-24 2014-12-19 Verfahren zum bereitstellen einer körperstruktur mit einer gate-struktur Active DE102014019190B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/163,391 US10164107B2 (en) 2014-01-24 2014-01-24 Embedded source or drain region of transistor with laterally extended portion
US14/163,391 2014-01-24

Publications (2)

Publication Number Publication Date
DE102014019190A1 true DE102014019190A1 (de) 2015-07-30
DE102014019190B4 DE102014019190B4 (de) 2024-03-14

Family

ID=53522755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019190.7A Active DE102014019190B4 (de) 2014-01-24 2014-12-19 Verfahren zum bereitstellen einer körperstruktur mit einer gate-struktur

Country Status (5)

Country Link
US (2) US10164107B2 (de)
KR (1) KR101662400B1 (de)
CN (2) CN111244183A (de)
DE (1) DE102014019190B4 (de)
TW (1) TWI567989B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164107B2 (en) * 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel
US10096712B2 (en) 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
US11075268B2 (en) 2019-08-15 2021-07-27 Globalfoundries U.S. Inc. Transistors with separately-formed source and drain

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7335959B2 (en) 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US8207523B2 (en) 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US20080237634A1 (en) 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
US7736957B2 (en) * 2007-05-31 2010-06-15 Freescale Semiconductor, Inc. Method of making a semiconductor device with embedded stressor
US7939889B2 (en) 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
US7994010B2 (en) * 2007-12-27 2011-08-09 Chartered Semiconductor Manufacturing Ltd. Process for fabricating a semiconductor device having embedded epitaxial regions
JP2009200225A (ja) 2008-02-21 2009-09-03 Panasonic Corp 半導体装置及びその製造方法
US7632727B2 (en) * 2008-05-12 2009-12-15 Globalfoundries Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8373238B2 (en) 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8765556B2 (en) * 2009-12-23 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating strained structure in semiconductor device
US8313999B2 (en) 2009-12-23 2012-11-20 Intel Corporation Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN102918650B (zh) 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
US8299535B2 (en) * 2010-06-25 2012-10-30 International Business Machines Corporation Delta monolayer dopants epitaxy for embedded source/drain silicide
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8501570B2 (en) * 2010-10-20 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing source/drain structures
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8835266B2 (en) 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8659089B2 (en) * 2011-10-06 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen passivation of source and drain recesses
US8541286B2 (en) 2012-02-17 2013-09-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
KR101908451B1 (ko) 2012-06-04 2018-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9029912B2 (en) * 2013-01-11 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substructure having elevated strain material-sidewall interface and method of making the same
US9214395B2 (en) 2013-03-13 2015-12-15 United Microelectronics Corp. Method of manufacturing semiconductor devices
CN103165435A (zh) 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺
US10164107B2 (en) * 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion

Also Published As

Publication number Publication date
TWI567989B (zh) 2017-01-21
US20190123203A1 (en) 2019-04-25
CN111244183A (zh) 2020-06-05
DE102014019190B4 (de) 2024-03-14
US10164107B2 (en) 2018-12-25
US20150214368A1 (en) 2015-07-30
CN104810292A (zh) 2015-07-29
KR101662400B1 (ko) 2016-10-04
US10868187B2 (en) 2020-12-15
KR20150088708A (ko) 2015-08-03
TW201530771A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
DE102014019601A1 (de) Eingebetteter Source- oder Drain-Bereich eines Transistors mit seitlich verlängertem Teil
DE102014112283B4 (de) Herstellverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung als integrierter Transistor
DE102014118863B4 (de) Halbleitervorrichtung und Verfahren zum Ausbilden von FinFETs mit unterschiedlichen Grathöhen
DE102015112259B4 (de) Metall-Gate mit Seitenwandabstandhaltern aus Silizium und Verfahren zu dessen Herstellung
DE102015108690B4 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE112012003231B4 (de) Halbleiterstruktur und verfahren zu deren herstellung
DE102014119221B4 (de) FinFET-Vorrichtung und Verfahren zu ihrer Herstellung
DE102013106621B3 (de) Finnenform für Feldeffekttransistoren und Verfahren zu deren Bildung
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102012105738B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102012214077B4 (de) Verfahren zum Bilden einer integrierten Schaltung
DE102008064959B3 (de) Halbleitervorrichtungen
DE102008030864B4 (de) Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE102014019190B4 (de) Verfahren zum bereitstellen einer körperstruktur mit einer gate-struktur
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102012101875A1 (de) Vorrichtung mit hoher Gatedichte und Verfahren zu deren Herstellung
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102019114240A1 (de) Durch schmelzglühen erzeugte source- und drain-bereiche
DE102016204596B4 (de) Verfahren zur Herstellung von FinFETs mit variabler Finnenhöhe
DE102013100904B4 (de) Gestreckte Struktur einer Halbleitervorrichtung und Verfahren zur Herstellung der gestreckten Struktur
DE102017126225A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und eine halbleitervorrichtung
DE102021110710A1 (de) Nanoschicht-feldeffekttransistorvorrichtung und herstellungsverfahren
DE102021109107A1 (de) Gatestrukturen und verfahren zu deren ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division