TW201530771A - 具有包含橫向延伸部分之嵌入式源極或汲極區域之電晶體及其製造方法 - Google Patents
具有包含橫向延伸部分之嵌入式源極或汲極區域之電晶體及其製造方法 Download PDFInfo
- Publication number
- TW201530771A TW201530771A TW103116787A TW103116787A TW201530771A TW 201530771 A TW201530771 A TW 201530771A TW 103116787 A TW103116787 A TW 103116787A TW 103116787 A TW103116787 A TW 103116787A TW 201530771 A TW201530771 A TW 201530771A
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- body structure
- spacer
- region
- sidewall
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title description 3
- 125000006850 spacer group Chemical group 0.000 claims abstract description 106
- 239000000463 material Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000007789 sealing Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 89
- 239000000758 substrate Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 238000002955 isolation Methods 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 Ta 2 O 5 Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- DWDQAMUKGDBIGM-UHFFFAOYSA-N phosphanylidyneyttrium Chemical compound [Y]#P DWDQAMUKGDBIGM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- SITVSCPRJNYAGV-UHFFFAOYSA-L tellurite Chemical compound [O-][Te]([O-])=O SITVSCPRJNYAGV-UHFFFAOYSA-L 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
Abstract
於一些實施例中，於一方法中，提供一具有一閘極結構配置其上之本體結構。該閘極結構包含一橫跨該本體結構之閘極側壁。一間隔件形成於該閘極側壁之上。一第一凹槽形成於該本體結構中。該第一凹槽形成於該間隔件旁且在該間隔件下橫向地延伸。一凹槽延伸形成於該第一凹槽下以延伸該第一凹槽之一垂直深度。生長具有一與該本體結構之晶格常數不同晶格常數之應力源材料使延伸的第一凹槽被填充。
Description
本揭露大體上關於一具有包含橫向延伸部分之嵌入式源極或汲極區域之電晶體及其製造方法。
場效電晶體(FET)可透過施加至通道區域之機械應力增加在通道區的載子移動率而具有增強的驅動強度。在一些方法中，在一FET中，在一閘極兩側上之源極與汲極包括嵌入於一主體結構之應力源區域。一通道區域之材料與該嵌入應力源區域之材料之間的晶格不匹配導致施加至該通道區域之機械應力。該機械應力之大小取決於該嵌入應力源區域至該通道區域之接近性(proximity)、及該嵌入應力源區域之體積。然而，當在該FET的該本體中形成凹槽以供該應力源材料將要生長在其中時，該凹槽之外型取決於相鄰幾何形狀之一負載效應，其可於不同FET中不同，因此造成這些裝置性能缺乏一致性。
本揭露之一實施例提供一種方法，其包含：提供具有一閘極結構配置其上之一本體結構；該閘極結構包含橫跨該本體結構之一閘極側壁；在該閘極側壁之上形成一間隔件；在該本體結構中形成
一第一凹槽；該第一凹槽係形成於該間隔件旁且在該間隔件下橫向地延伸；在該第一凹槽下形成一凹槽延伸以延伸該第一凹槽之一垂直深度；及生長具有與該本體結構之晶格常數不同之一晶格常數之應力源材料致使經延伸的第一凹槽被填充。
本揭露之又一實施例提供一種半導體結構，其包含：一本體結構；一配置於該本體結構上之一閘極結構，該閘極結構包含橫跨該本體結構之一閘極側壁；一配置於該閘極側壁之上之一間隔件；及在該閘極結構旁嵌入於該本體結構中之一源極或汲極區域，該源極或汲極區域含有與該本體結構之晶格常數不同之一晶格常數之應力源材料，該源極或汲極區域包含：在該間隔件下橫向地延伸之一第一區域，及配置於該第一區域下且延伸該第一區域之一垂直深度之一第二區域。
10‧‧‧FinFET結構
20‧‧‧MOSFET結構
30‧‧‧半導體結構
112‧‧‧基板
112A‧‧‧表面
114‧‧‧介電隔離區域
114A‧‧‧頂部表面
122‧‧‧本體結構
132‧‧‧閘極結構
132'‧‧‧閘極結構
132A‧‧‧側壁
132B‧‧‧側壁
142‧‧‧源極/汲極區域
144‧‧‧源極/汲極區域
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
208‧‧‧操作
210‧‧‧操作
212‧‧‧基板
214‧‧‧本體結構
216‧‧‧介電隔離區域
222‧‧‧閘極結構
222A‧‧‧側壁
222B‧‧‧側壁
232‧‧‧間隔件
232A‧‧‧側壁
232B‧‧‧側壁
242‧‧‧源極/汲極區域
244‧‧‧源極/汲極區域
322‧‧‧本體結構
332‧‧‧犧牲閘極結構
332A‧‧‧閘極側壁
332B‧‧‧閘極側壁
352‧‧‧閘極結構
542‧‧‧凹槽
544‧‧‧凹槽
544A‧‧‧壁部分
546‧‧‧凹槽
546A‧‧‧壁部分
642‧‧‧摻雜區域
644‧‧‧摻雜區域
646‧‧‧摻雜區域
648‧‧‧摻雜區域
742‧‧‧凹槽延伸
744‧‧‧凹槽延伸
746‧‧‧凹槽延伸
748‧‧‧凹槽延伸
842‧‧‧源極或汲極區域
844‧‧‧共用源極或汲極區域
952‧‧‧層間介電(ILD)層
1222‧‧‧通道區域
1322‧‧‧閘極介電層
1322'‧‧‧閘極電極
1324‧‧‧閘極電極
1324'‧‧‧閘極介電層
1344‧‧‧間隔件
1344A‧‧‧側壁
1344B‧‧‧側壁
1442‧‧‧區域
1444‧‧‧區域
1444A‧‧‧壁區段
1446‧‧‧區域
1446A‧‧‧面
2142‧‧‧通道區域
2222‧‧‧閘極介電層
2224‧‧‧閘極電極
2442‧‧‧區域
2442A‧‧‧壁部分
2444‧‧‧區域
2444A‧‧‧壁部分
2446‧‧‧區域
2842‧‧‧凹槽
2844‧‧‧凹槽
2942‧‧‧凹槽延伸
2944‧‧‧凹槽延伸
3322‧‧‧犧牲閘極電極
3324‧‧‧硬遮罩
3342‧‧‧密封層
3344‧‧‧間隔件
3344A‧‧‧側壁
3344B‧‧‧側壁
3344C‧‧‧表面
3346‧‧‧虛設間隔件
3544‧‧‧間隔件
8442‧‧‧區域
8444‧‧‧區域
8446‧‧‧區域
10332‧‧‧開口
A-A'‧‧‧線
B-B'‧‧‧線
C-C'‧‧‧線
D-D'‧‧‧線
Lg1‧‧‧長度
Lg2‧‧‧長度
Dv‧‧‧總垂直深度
DL1‧‧‧橫向深度
DL2‧‧‧橫向深度
Dv1‧‧‧垂直深度
Dv2‧‧‧垂直深度
Dv3‧‧‧垂直深度
Dv4‧‧‧垂直深度
本揭露之一或多個實施例之細節記載於附圖和下面的描述中。本揭露之其他特徵及優點將從說明書，圖式和申請專利範圍而明顯。
圖1A係根據一些實施例之一具有含有磊晶生長應力源材料之源極及汲極區域的鰭式場效電晶體(FinFET)結構之一示意立體圖。
圖1B及1C分別係根據一些實施例之沿著圖1A中一線A-A'及一線B-B'之示意橫截面圖。
圖2係根據一些實施例之一用於形成一具有含有磊晶生長應力源材料之源極及汲極區域的FET結構之一方法之一流程圖。
圖3A係根據一些實施例之具有一跨過一以一鰭實施之本體結構之犧牲閘極結構之一半導體結構之一示意立體圖。
圖3B及3C係根據一些實施例之沿著圖3A中一線C-C'及一
線D-D'之示意橫截面圖。
圖4係圖解說明根據一些實施例之形成於閘極側壁上之間隔件之一示意橫截面圖。
圖5至圖8係圖解說明根據一些實施例之源極或汲極區域及共用源極或汲極區域之形成之示意橫截面圖。
圖9至11係圖解說明根據一些實施例之以閘極材料更換犧牲閘極材料之示意橫截面圖。
圖12係根據其他實施例之由參照圖2描述之操作206形成之一半導體結構之一示意橫截面圖。
圖13係根據其他實施例之於參照圖2描述之操作208期間之一半導體結構之一示意橫截面圖。
圖14係根據其他實施例之由參照圖2描述之操作208形成之一半導體結構之一示意橫截面圖。
圖15係根據一些實施例之一具有含有磊晶生長應力源材料之源極及汲極區域之金氧半場效電晶體(MOSFET)結構之一示意橫截面圖。
圖16至19係圖解說明根據一些實施例之一用於形成圖15中該MOSFET結構之方法之每一操作之後之半導體結構之示意橫截面圖。
於不同圖式中相同的參考符號指示相同元件。
本揭露於圖式中圖解說明之實施例或範例現使用特定語言描述。然而此並不意味著本揭露之範圍因此而受到限制。該揭露所屬領域中具有通常知識者常規可發生任何對所描述實施例之改造或修改，及將於本文件中描述之原則的任何進一步應用已納入考慮。參考編號在實施例間可能會重複，但即使這些實施例共用相同的參考編
號，並非必須要求一實施例中該(等)特徵適用於另一實施例。可瞭解的是，當一特徵係「形成」於另一特徵或一基板「之上」時，可能存在介於中間的特徵。此外，「頂部」及「底部」或類似用詞用於描述一位於基板上或基板下之特徵對於基板之一表面之一相對距離為較大及較小，或者為較小及較大，並非意圖將該等實施例之範圍限制於任何特定方向。
一些實施例具有以下特徵及/或優點之一或一組合。於一些實施例中，具有應力源材料之一源極或汲極區域包含嵌入於一本體結構中之一第一區域及一第二區域，以對一通道區域產生機械應力。該第一區域在一閘極結構旁之一間隔件下橫向地延伸。該第二區域延伸該第一區域之一垂直深度。於一些實施例中，用於設置該第一區域之一凹槽經由一較不易受負載效應影響之程序創造。用於設置該第二區域之一凹槽延伸經由一針對總垂直深度較優化之程序以達到該源極或汲極區域一所需體積。因此，得以使該源極或汲極區域至該通道區域之一接近性提高且較為穩定。此外，得以分開優化用於產生該所需總垂直深度之程序與用於控制該源極或汲極區域至該通道區域之該接近性之程序。
圖1A係根據一些實施例之一具有含有磊晶生長應力源材料之源極及汲極區域142及144的FinFET結構10之一示意性立體圖。圖1B及1C分別係根據一些實施例之沿著圖1A中一線A-A'及一線B-B'之示意性橫截面圖。圖1A圖解說明一基板112、一本體結構122、一閘極結構132及該源極及汲極區域142及144於該FinFET結構10中之相對定位。圖1B圖解說明該本體結構122沿著該閘極結構132之一寬度Wg1之橫截面。圖1C圖解說明該源極及汲極區域142及144及該本體結構122沿著該閘極結構132之一長度Lg1之橫截面。
參照圖1A，FinFET結構10包括一基板112、本體結構122、
介電隔離區域114、具有間隔件1344之閘極結構132、及源極及汲極區域142及144。在一些實施例中，基板112係一呈晶體結構之整體半導體基板，例如一整體矽基板。基板112具有一頂部表面112A(標記於該頂部表面之水平面)。
在一些實施例中，本體結構122包括一從基板112之表面112A突起之鰭結構。參照圖1B，在一些實施例中，本體結構122沿著閘極結構132之寬度Wg1之橫截面具有一從表面112A至本體結構122之頂部的垂直外型。本體結構122之該垂直外型係例示性的。舉例而言，本體結構122沿著閘極結構132之寬度Wg1之橫截面可具有一從表面112A至介電隔離區域114之頂部表面114A之錐形外型，或一從表面112A至本體結構122之頂部之錐形外型。在一些實施例中，本體結構122與基板112具有相同材料，且舉例而言，具有矽晶體結構。
參照圖1A，在一些實施例中，介電隔離區域114形成於基板112之表面112A上且包圍本體結構122，介電隔離區域114之舉例如淺溝槽隔離(STI)。介電隔離區域114具有頂部表面114A。參照圖1B，本體結構122在介電隔離區域114之頂部表面114A上方延伸。在一些實施例中，介電隔離區域114包括氧化矽、氮化矽、氮氧化矽、氟摻雜的矽酸鹽(FSG)、及/或一合適的低介電常數材料。
參照圖1A，在一些實施例中，閘極結構132形成在介電隔離區域114之頂部表面114A且橫跨本體結構122之一部份。參照圖1B，沿著閘極結構132之寬度Wg1，閘極結構132橫跨本體結構122且環繞本體結構122。在一些實施例中，閘極結構132包括一保形地環繞本體結構122之閘極介電層1322，及一蓋在閘極介電層1322上之閘極電極1324。在一些實施例中，閘極介電層1322包括一高介電常數材料，例如HfO2、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO、ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、SrTiO，或其組合。在
一些實施例中，閘極電極1324包括保形地形成在閘極介電層1322上之功函數金屬層，以調整閘極電極1324之一功函數，及一蓋在功函數金屬層上之填充金屬，以作為閘極電極1324之主要導電部分。功函數金屬層的例子包括TaC、TaN、TiN、TaAlN、TaSiN，或其組合。填充金屬的例子包括W、Al、Cu，或其組合。於閘極結構132中的層係例示性的。例如，閘極結構132具有其他層、其他層覆蓋範圍、不同層數目皆在本揭露的設想範圍內。
參照圖1A，在一些實施例中，在閘極結構132兩側之源極及汲極142及144包括磊晶生長之應力源材料。參照圖1C，閘極結構132具有橫過閘極結構132之閘極長度Lg1之相對的側壁132A及132B。間隔件1344係形成於閘極結構132之側壁132A及132B上。源極及汲極區域142及144配置於間隔件1344旁且具有嵌入於本體結構122中之區域(例如一區域1442及一區域1444)，及一在本體結構122之外之區域(例如區域1446)。在一些實施例中，區域1444在間隔件1344下橫向地延伸，且區域1442位於區域1444下且延伸區域1444之垂直深度致使區域1442及區域1444具有一總垂直深度Dv。在一些實施例中，區域1444從區域1442橫向地突起。在一些實施例中，區域1444在間隔件1344下具有一壁區段1444A。該壁區段1444A從壁區段1444A之一底部至壁區段1444A之一頂部朝向本體結構122中與閘極側壁132B對齊之一平面靠近(參見附件1第3欄highlight處的用法)。壁區段1444A之底部係與間隔件1344之一側壁1344B對齊或接近對齊，且壁區段1444A之頂部係與間隔件1344之一側壁1344A對齊或接近對齊。在圖1C圖解說明之實施例中，間隔件1344之側壁1344A與閘極側壁132B重合。在其他參照圖5所描述之實施例中，間隔件3344之側壁3344A不與閘極側壁332B重合。在一些實施例中，將在本體結構122中一與閘極側壁132B對齊之平面視為是閘極結構132下一通道區域1222之一末端。在
一些實施例中，壁區段1444A具有一圓形外型。在一些實施例中，區域1442具有一橢圓形外型。在一些實施例中，在本體結構122之外之區域1446具有刻面1446A(亦標示於圖1A)。在源極及汲極區域142及144的磊晶生長的開端，刻面可能並未完全建立。然而，隨著磊晶生長的進行，由於在不同表面平面上不同的磊晶生長速率，刻面逐漸形成。
在一些實施例中，生長在源極及汲極區域142及144中之應力源材料具有與本體結構122之晶格常數不同之一晶格常數。在一些實施例中，FinFET結構10(標示於圖1A)係一P型FET，且生長在源極及汲極區域142及144中之應力源材料具有比本體結構122之晶格常數大之一晶格常數以在本體結構122中之通道區域1222上施加一壓縮應力。在一些實施例中，本體結構122係由矽(Si)製成，且該應力源材料係矽鍺(SiGe)。在其他實施例中，FinFET結構10係一N型FET，且生長在源極及汲極區域142及144中之應力源材料具有比本體結構122之晶格常數小之一晶格常數以在本體結構122中之通道區域1222上施加一拉伸應力。在一些實施例中，本體結構122係由Si製成，且應力源材料係磷化矽(Si：P)或碳化矽(Si：C)。
舉例而言，嵌入於本體結構122中之源極或汲極區域144與閘極側壁132B之間的一距離被界定為源極或汲極區域144至在閘極結構132下通道區域1222之一接近性。源極或汲極區域144至通道區域1222之接近性越高，施加至通道區域1222之機械應力越大，且載子移動率提高較多。藉由在間隔件1344下橫向地延伸形成區域1444，源極或汲極區域144至在閘極結構132下通道區域1222之接近性被改善。此外，施加至通道區域1222之機械應力取決於源極或汲極區域144之體積，此體積取決於區域1442及區域1444之總垂直深度Dv。藉由分別形成用於提高接近性效果及體積效果之不同區域1444及1442，得以分開
優化形成區域1444及1442之程序。
圖2係根據一些實施例之一用於形成一具有含有磊晶生長應力源材料之源極及汲極區域的FET結構之一方法200之一流程圖。於操作202，提供一具有一閘極結構配置其上之本體結構。於操作204，形成一間隔件於閘極結構之一閘極側壁之上。於操作206，形成凹槽於本體結構中，凹槽在一在間隔件旁且在間隔件下橫向地延伸之。於操作208，形成一凹槽延伸於凹槽下以延伸凹槽之一垂直深度。於操作210，生長具有一與本體結構之晶格常數不同晶格常數之應力源材料於經延伸的凹槽中。
圖3至11係圖解說明根據一些實施例之在形成圖1A中FinFET結構10的一方法之每一操作後的半導體結構之示意圖。圖3至11所圖解說明之方法提供了參照圖2描述之方法之進一步細節。於操作202，提供一具有一閘極結構配置其上之本體結構。圖3A係根據一些實施例之具有一跨過一本體結構322之犧牲閘極結構332之一半導體結構30之一示意立體圖，本體結構322係以一鰭實施。在一些實施例中，從一基板112之一表面112A突起之本體結構322係藉由於一整體半導體基板中蝕刻溝槽而形成。表面112A係位於該等溝槽之底部表面之一水平面。從基板112之表面112A延伸之本體結構322係位於該等溝槽之間。此外，該等溝槽如參照圖1A及1B所描述以介電材料填充以形成介電隔離區域114。在一些實施例中，介電隔離區域114進一步被蝕刻致使本體結構322延伸出介電隔離區域114之頂部表面114A。在其他實施例中，本體結構122延伸出介電隔離區域114之頂部表面114A之部分係經磊晶地生長。
圖3B及3C係根據一些實施例之沿著圖3A中一線C-C'及一線D-D'之示意橫截面圖。在一些實施例中，為了形成圖3A中跨過本體結構322之犧牲閘極結構332，一犧牲閘極層被覆蓋沈積於表面
114A(圖3B所示)及本體結構322之暴露表面之一部分(圖3B及3C所示)上，該犧牲閘極層將被圖案化成於圖3B及3C圖解說明之一犧牲閘極3322。在其他實施例中，一犧牲閘極介電層(未顯示)係形成於犧牲閘極層及本體結構322之間以當犧牲閘極層正被圖案化以形成犧牲閘極電極3322時保護本體結構322。此外，一或多個硬遮罩層係形成於犧牲閘極層上，且一光阻層係形成於該一或多個硬遮罩層上。用於形成犧牲閘極結構332之該等層可用任何方法沈積，例如物理氣相沈積(PVD)、電漿增強化學氣相沉積(PECVD)、化學氣相沉積(CVD)、原子層沈積(ALD)或其他熟習該項技藝者認為合適之其他方法。光阻層以光刻技術圖案化成一光阻遮罩，其界定犧牲閘極結構332(標示於圖3A)所需要之一區域。犧牲閘極結構332之區域具有一閘極寬度Wg1(如圖3B所示)及一閘極長度Lg1(如圖3C所示)。光阻遮罩之圖案隨後被轉移至一或多個硬遮罩層以形成硬遮罩3324(如圖3B及3C所示)，其在圖案化犧牲閘極層期間將不會被顯著蝕刻或侵蝕。此外，硬遮罩3324之圖案被轉移至犧牲閘極層以形成一犧牲閘極電極3322。將圖案從光阻遮罩轉移至下方的層係藉由使用合適的蝕刻氣體的非等向性蝕刻來執行。參照圖3C，犧牲閘極結構332具有橫跨閘極長度Lg1之垂直閘極側壁332A及332B。在一些實施例中，犧牲閘極電極3322係由多晶矽形成，且硬遮罩3324包括SiO2、Si3N4、或SiON。在其他實施例中，犧牲閘極電極3322係由Si3N4形成且硬遮罩3324包括SiO2或SiON。
圖4至圖11係沿著閘極長度Lg1(標示於圖3C)之橫截面圖。於操作204，一間隔件形成於閘極結構之一閘極側壁之上。圖4圖解說明根據一些實施例之間隔件3344形成於閘極側壁332A及332B之上。在一些實施例中，一密封層3342形成於閘極側壁上，閘極側壁包括閘極側壁332A及332B，密封層3342包圍犧牲閘極結構332(標示於
圖3A)。密封層3342防止犧牲閘極結構332在後續處理中受到損壞或損失。在一些實施例中，密封層包括Si3N4。隨後，在一些實施例中，間隔件3344形成於密封層3342上。間隔件3344係用於控制源極及汲極區域142及144(標示於圖1C)至犧牲閘極結構332之偏移以獲得裝置性能且無生產上的問題。每一間格件3344可包括一或多層。在一些實施例中，間格件3344包括Si3N4、SiON、SiOCN、SiCN或SiO2。密封層3342及間隔件3344可用任何方法沈積，例如PVD、PECVD、CVD、ALD或其他熟習該項技藝者認為合適之其他方法。在其他如圖1所圖解說明之實施例中，密封層3342並未形成，且間隔件1344亦用於密封閘極結構132。
如圖8所圖解說明，在一些實施例中，犧牲閘極結構332與一相鄰閘極結構352具有一共用源極或汲極區域844。圖5至圖8圖解說明根據一些實施例之源極或汲極區域842及共用源極或汲極區域844之形成。因為共用源極或汲極區域844之形成取決於犧牲閘極結構332及相鄰閘極結構352兩者，故共用源極或汲極區域844具有一對稱的外型。儘管如此，參照圖5至圖8描述之操作也適用於圖1中所圖解說明之FinFET結構10的形成。此外，如圖1所圖解說明之各自具有非對稱外型的源極及汲極區域之半導體結構，及如圖8所圖解說明之其中之一或兩者均具有對稱外型的源極及汲極區域之半導體結構皆在本揭露的設想範圍內。
於操作206，在間隔件旁且在間隔件下橫向地延伸之一凹槽形成於本體結構中。參照圖5，在一些實施例中，凹槽542及544在本體結構322中形成於間隔件3344旁。凹槽542及544在間隔件3344下橫向地延伸。在一些實施例中，凹槽544係形成於犧牲閘極結構332及相鄰閘極結構352之間，且也在閘極結構352之間隔件3544下橫向地延伸。
在一些實施例中，凹槽542及544係經由等向性蝕刻形成。在一些實施例中，濕蝕刻被用於執行等向性蝕刻。因為凹槽542及544在間隔件3344及3544下橫向延伸的部分是相似或對稱的，凹槽544在間隔件3344下橫向延伸的部分作為一例子以表徵凹槽542及544之外型。凹槽544在間隔件3344下具有一橫向深度DL1。在一些實施例中，橫向深度DL1係在一第一距離及一第二距離的範圍內。在本體結構322之頂部表面322A之一水平面上，該第一距離介於間隔件3344的一側壁3344A及一側壁3344B之間，該第二距離介於側壁3344A及閘極側壁332B之間。在一些實施例中，本體結構322上間隔件3344之一表面3344C被曝露。在一些如圖5所示之實施例中，橫向深度DL1延伸至間隔件3344之側壁3344A。在其他參照圖12描述之實施例中，橫向深度DL1進一步延伸超過側壁3344A且達到閘極側壁332B。在參照圖1C描述之實施例中，因為一密封層並未形成於閘極結構132及間隔件1344之間，該橫向深度延伸達到與閘極側壁132B重合之側壁1344A。
在一些實施例中，凹槽544具有在間隔件3344下之一壁部分544A。壁部分544A從壁部分544A之一底部至壁部分544A之一頂部朝向本體結構322中與閘極側壁332B對齊之一平面靠近。壁部分544A之底部與間隔件3344之側壁3344B係對齊或接近對齊，且壁部分544A之頂部與間隔件3344之側壁3344A係對齊或接近對齊。在一些實施例中，在由凹槽544曝露之表面3344C下，壁部分544A沿著間隔件3344之表面3344C曝露之一方向朝向本體結構322中與閘極側壁332B對齊之一平面靠近。間隔件3344之表面3344C曝露之方向係沿著凹槽544橫向蝕刻之方向。在一些實施例中，在本體結構322之頂部表面322A之水平面上，壁部分544A位於介於間隔件3344之表面3344C及閘極側壁332B之間之一區域。
於操作208，一凹槽延伸形成於凹槽下以延伸該凹槽之一
垂直深度。參照圖6，在一些實施例中，為了延伸凹槽542及544之一垂直深度Dv1，速率控制摻雜區域642及644形成於本體結構322中。摻雜區域642及644形成於間隔件3344旁且分別在凹槽542及544之下。使用於形成摻雜區域642及644之一摻雜物係基於其增加本體結構322之蝕刻速率之能力而選擇。特定摻雜物之使用取決於本體結構322之材料及於一隨後蝕刻以產生凹槽延伸時使用之一蝕刻劑。在一些實施例中，該摻雜物係砷(As)、磷(P)或其他適合材料。在一些實施例中使用離子植入執行摻雜。在一些實施例中，砷之使用劑量在從1×1014到5×1015atoms/cm3之範圍。在一些實施例中，砷之使用劑量為3×1014atoms/cm3。在一些實施例中，砷以一2至10keV之離子能植入。
參照圖7，在一些實施例中，執行本體結構322之蝕刻以形成具有一垂直深度Dv2之凹槽延伸742及744致使包括凹槽542或544及凹槽延伸742或744之一經延伸的凹槽具有一總垂直深度Dv1+Dv2。在一些實施例中，在本體結構322形成凹槽延伸742及744之蝕刻係使用與用於摻雜操作之摻雜劑互配之蝕刻劑以增加摻雜區域642及644之蝕刻速率。因此，摻雜區域642及644之垂直深度控制凹槽延伸742及744之垂直深度Dv2。在一些實施例中，蝕刻本體結構33以形成凹槽延伸742及744係使用例如電漿蝕刻之乾式化學蝕刻執行。在一些實施例中，凹槽延伸744具有一對稱及橢圓形之外型。換言之，凹槽延伸744之一垂直蝕刻速率係高於凹槽延伸744之一橫向蝕刻速率。凹槽延伸742具有一非對稱及橢圓形之外型。在一些實施例中，凹槽542或544橫向地從凹槽延伸742或744突起。
於操作210，具有一與本體結構之晶格常數不同之晶格常數之應力源材料生長於經延伸的凹槽中。該經延伸的凹槽包括凹槽542或544及圖7所示之凹槽延伸742或744。參照圖8，在一些實施例中，應力源材料係生長於經延伸的凹槽中且超過該經延伸的凹槽以形
成源極及汲極區域842及844。在一些實施例中，應力源材料使用一選擇性磊晶沈積程序生長。在一些實施例中，源極或汲極區域844具有填充該經延伸的凹槽之區域8442及8444、及一延伸超過該經延伸的凹槽之區域8446。根據該經延伸的凹槽之外型，區域8444在間隔件3344之下橫向地延伸，且區域8442位於區域8444之下以延伸區域8444之垂直深度。該經延伸的凹槽之外型已經參照圖5描述。延伸超過該經延伸的凹槽之區域8446之外型，除了如參照圖5所描述之源自鄰近閘極352之對稱外型之外，其餘類似於參照圖1C描述之區域1446。應力源材料已經參照圖1A描述故在此省略。
源極或汲極區域844(如圖8所示)至閘極側壁332B之一接近性係由凹槽544(如圖5所示)之橫向深度DL1控制，且源極或汲極區域844之一體積係由凹槽延伸744(如圖7所示)之垂直深度Dv2所控制。藉由分開用於形成凹槽542或544及凹槽延伸742或744之操作，發生於本體結構322形成凹槽延伸742或744之乾蝕刻期間(舉例而言)之負載效應不會影響本體結構322形成凹槽542或544之濕蝕刻期間(舉例而言)源極或汲極區域842或844已經建立之接近性。因此，源極或汲極區域842或844之接近性較為穩定且較不易受負載效應影響。此外，因為用於形成凹槽542或544之操作可以關於一橫向蝕刻速率被優化，且用於形成凹槽延伸742或744之操作可以關於一垂直蝕刻速率被優化，故用於形成凹槽542或544及凹槽延伸742或744之操作之優化可以被簡化。
圖9至11圖解說明根據一些實施例之犧牲閘極材料以閘極材料之更換。為簡單起見，相鄰閘極結構352之更換並未被圖解說明。參照圖9，在一些實施例中，形成一包圍犧牲閘極結構332且抵靠間隔件3344之層間介電(ILD)層952。在一些實施例中，ILD層952係覆蓋沈積於基板112(標示於圖3A)之表面112A上，且被平坦化直
到ILD層952之一頂部表面與硬遮罩3324同平面。形成ILD層952的材料使犧牲閘極結構332可被移除而不影響源極或汲極區域842及844。
參照圖10，在一些實施例中，圖9所示之硬遮罩3324及犧牲閘極電極3322依序被移除。接著，若圖案化犧牲閘極介電層存在，也被移除。硬遮罩3324及犧牲閘極電極3322之移除曝露了下方的本體結構322且形成一開口10332，以供閘極結構132'形成於其中。
參照圖11，在一些實施例中，閘極結構132'係形成於開口10332中(如圖10所示)。在一些實施例中，一或多個閘極介電層，例如一閘極介電層1324'係保形地沈積於本體結構332曝露之表面上、及密封層3342上。在其他實施例中，閘極介電層(未顯示)係熱生長於本體結構332之曝露之表面上。參照圖1B所描述，閘極介電層1324'包括一高介電常數材料。閘極介電層1324'可藉由，舉例而言，CVD或ALD而形成。接著形成填充開口10322之剩餘部分之閘極電極1322'。在一些實施例中，閘極電極1322'包括功函數金屬層及填充金屬。在一些實施例中，功函數金屬層係使用，舉例而言，CVD或ALD保形地沈積於閘極介電層1324'上。接著，填充金屬使用，舉例而言，CVD、ALD或噴濺蓋在功函數金屬層上。填充金屬被進一步平坦化直到閘極電極1322'之一頂部表面與ILD層952同平面。用於形成功函數金屬層及填充金屬之範例材料已經參照圖1B描述故在此省略。
參照圖1A至1C描述之實施例及參照圖3A至11描述之實施例係關於以更換閘極程序形成之閘極結構132及132'。然而，本揭露並不受限於使用更換閘極程序形成之閘極結構132及132'。在一些實施例中，與閘極結構132或132'具有相同外型之一閘極結構係藉由一非更換閘極程序形成且係在如圖5所示之凹槽542及544形成之前形成。一非更換閘極程序之一些實施例參照圖15至19描述。
圖12係根據其他實施例之由參照圖2描述之操作206形成之
一半導體結構之一示意橫截面圖。圖12中之橫截面圖係沿著犧牲閘極結構332之閘極長度Lg1(標示於圖3C)。與參照圖5描述之實施例比較，凹槽546具有一延伸達到閘極側壁332B之橫向深度DL2而非延伸達到間隔件3344之側壁3344A之橫向深度DL1。在一些實施例中，除了凹槽546旁之間隔件3344之曝露表面3344C，在間隔件3344之表面3344C旁之密封層3342之一表面(未標示)亦被曝露。此外，凹槽546具有一壁部分546A，其從對應於間隔件3344之側壁3344B之壁部分546A之一部份至對應於閘極側壁332B之壁部分546A之一部份，朝向本體結構322中與閘極側壁332B對齊之一平面靠近。在一些實施例中，在間隔件3344之表面3344C之下之壁部分546A及經由凹槽546曝露之密封層3342之表面沿著間隔件3344之表面3344C及密封層3342之表面曝露之一方向，朝向本體結構322中與閘極側壁332B對齊之一平面靠近。
圖13係根據其他實施例之於參照圖2描述之操作208期間一半導體結構之一示意橫截面圖。圖13中之橫截面圖係沿著犧牲閘極結構332之閘極長度Lg1(標示於圖3C)。與參照圖6描述之實施例比較，虛設間隔件3346在形成摻雜區域646及648之前係進一步形成於間隔件3344上。在一些實施例中，一耐火金屬矽化物層係形成於源極及汲極區域842及844(如圖8所示)上。一半導體薄膜層，例如一矽薄膜層可形成於源極及汲極區域842及844及矽化物層之間以(舉例而言)提供在一矽化層形成期間足夠使用或消耗的矽材料。藉由形成虛設間隔件3346，圖11所示之閘極結構132'可在形成矽化物層期間，屏蔽於可能的矽化物侵入，以最小化縮短閘極結構132'之可能性。在一些實施例中，虛設間隔件3346包括Si3N4、SiOCN、SiON、SiCN或SiO2。在一些實施例中，虛設間隔件3346可藉由任何例如PVD、PECVD、CVD、ALD方法或其他熟習該項技藝者認為合適之方法形成。在如圖13所圖示說明之實施例中，摻雜區域646及648形成於虛設間隔件3346
旁。
圖14係根據其他實施例之由參照圖2描述之操作208形成之一半導體結構之一示意橫截面圖。圖14中之橫截面圖係沿著犧牲閘極結構332之閘極長度Lg1(標示於圖3C)。比較參照圖6及7描述之實施例及圖14之實施例，圖6及7描述之實施例形成摻雜區域642及644以提高例如形成凹槽延伸742及744之乾式化學蝕刻之蝕刻速率，而圖14之凹槽延伸746及748係使用反應性離子蝕刻形成。反應性離子蝕刻涉及在一將被蝕刻之表面上藉由入射離子、電子或光子來誘導化學反應。藉由反應性離子蝕刻形成之凹槽延伸746及748具有一矩形外型，其與藉由摻雜及乾式化學蝕刻形成之凹槽延伸742及744相比具有較高之非等向性。
圖15係根據一些實施例之一具有含有磊晶生長應力源材料之源極及汲極區域242及244之MOSFET結構20之一示意橫截面圖。MOSFET結構20包括一本體結構214、介電隔離區域216、具有間隔件232之一閘極結構222、及源極及汲極區域242及244。
在一些實施例中，MOSFET結構20包括一P型FET。本體結構214係在一P型基板212中之一N井區域。在一些實施例中，基板212係一呈晶體結構之整體半導體基板，例如一整體矽基板。基板212以P型摻雜物摻雜以形成P型基板。基板212中一區域進一步以N型摻雜物(例如磷及砷)摻雜以形成N井區域。在其他實施例中，本體結構(未顯示)係一N型基板。在一些實施例中，MOSFET結構(未顯示)包括一N型FET，而本體結構係P型基板212。
在一些實施例中，閘極結構222形成於本體結構214上。閘極結構222包括一形成於本體結構214上之閘極介電層2222及一形成於閘極介電層2222上之閘極電極2224。在一些實施例中，閘極介電層2222包括一參照圖1A描述之高K介電材料。在一些實施例中，閘極電
極2224包括一或多層參照圖1A描述之功函數金屬層，及閘極電極1324中之填充金屬。
在一些實施例中，介電隔離區域216係形成於本體結構214之一邊界的兩端以隔離MOSFET結構20。在一些實施例中，介電隔離區域216包括與參照圖1B描述之介電隔離區域114類似之材料。
在一些實施例中，含有磊晶生長應力源材料之源極及汲極區域242及244係配置於閘極結構222之兩側且抵靠介電隔離區域216。在一些實施例中，閘極結構222具有橫過閘極結構132之一閘極長度Lg2之相對側壁222A及222B。間隔件232係形成於閘極結構222之側壁222A及222B上。源極及汲極區域242及244配置於間隔件232旁且具有嵌入於本體結構214之區域，例如一區域2442及一區域2444，及超過本體結構214之一區域，例如一區域2446。圖15中區域2442、2444及2446類似於參照圖1C描述之區域1442、1444及1446。區域1446及區域2446之間的一個差別在於區域1446具有一橢圓形外型而區域2446具有一鑽石形外型。鑽石形外型之一壁部分被區域2444之一壁部分2444A替換，鑽石形外型之該壁部分與鑽石形外型之一壁部分2442A形成一頂點。壁部分2444A在間隔件232之下且從壁部分2444A之一底部至壁部分2444A之一頂部朝向本體結構214中與閘極側壁222B對齊之一平面靠近。壁部分2444A之底部係與間隔件232之一側壁232B對齊或接近對齊，且壁部分2444A之頂部係與間隔件232之一側壁232A對齊或接近對齊。因此，壁部分2444A至通道區域2142比與鑽石形外型之壁部分2442A形成頂點之替換壁部分具有一較高的接近性。形成源極及汲極區域242及244之應力源材料與參照圖1C描述之形成源極及汲極區域142及144之應力源材料類似，故在此省略。
圖16至19及圖15係圖解說明根據一些實施例之一用於形成圖15中該MOSFET結構20之方法之每一操作之後之半導體結構之示意
橫截面圖。圖16至19及圖15所圖解說明之方法提供了參照圖2描述之方法之進一步細節。於操作202，提供具有一閘極結構配置其上之一本體結構。參照圖16，在一些實施例中，本體結構214係基板212中之一井區域。基板212以一例如P型之導電類型摻雜，而本體結構214以一例如N型之相反導電類型摻雜。溝槽形成於本體結構214之一邊界的兩端，且以一或多種介電材料填充以形成介電隔離區域216。與藉由一替換閘極程序形成之閘極結構132'(如圖11所示)比較，閘極結構222係藉由一非替換閘極程序形成。一閘極介電層係覆蓋沈積於基板212上且一或多個金屬層係沈積於閘極介電層上。在一些實施例中，閘極介電層及一或多個金屬層係使用CVD、ALD或熟習該項技藝者認為合適之其他沈積方法沈積。閘極介電層及一或多個金屬層之材料與參照圖1B描述之材料類似，故在此省略。為了使閘極介電層及一或多個金屬層圖案化成閘極介電層2222及閘極電極2224，一光阻層沈積於一或多個金屬層上且圖案化成一光阻遮罩以界定閘極結構222所需區域。光阻遮罩之圖案化隨後轉移至下方的一或多個金屬層及閘極介電層。在一些實施例中，一硬遮罩係形成於一或多個金屬層上以促進由光阻層界定之圖案的轉移且保護閘極電極222不受隨後的處理操作影響。在一些實施例中，圖案從光阻遮罩至下方層之轉移係藉由非等向性蝕刻執行。形成之閘極結構222具有橫過閘極長度Lg2之垂直閘極側壁222A及222B。
於操作204，一間隔件係形成於一閘極結構之一閘極側壁之上。參照圖17，在一些實施例中，間隔件232係形成於閘極結構222之閘極側壁222A及222B上。每一間隔件232可包括一或多層。在一些實施例中，用於形成間隔件232之材料及方法與參照圖4描述之形成間隔件3344之材料及方法類似。
於操作206，在間隔件旁且在間隔件下橫向地延伸之一凹
槽形成於本體結構中。參照圖18，在一些實施例中，凹槽2842及2844係形成於本體結構214中介於間隔件232及介電隔離區域216之間。凹槽2842及2844在間隔件232下橫向地延伸。凹槽2842及2844係類似於參照圖5描述之凹槽542及544形成。
於操作208，一凹槽延伸係形成於凹槽下以延伸凹槽之一垂直深度。參照圖19，在一些實施例中，凹槽2844之一垂直深度Dv3藉由具有一垂直深度Dv4之凹槽延伸2944延伸，因此一經延伸凹槽具有一總垂直深度Dv3+Dv4。在一些實施例中，凹槽延伸2944係藉由一乾蝕刻首先達到凹槽2844下之垂直深度Dv4，且隨後藉由一非等向性濕蝕刻形成鑽石形外型。非等向性濕蝕刻也被稱為方向依賴濕蝕刻，其沿著不同晶體方向具有不同蝕刻速率。在一些實施例中，形成凹槽延伸2942及2944致使凹槽2842及2844從凹槽延伸2942及2944橫向地突起。雖然參照圖7及14描述之FinFET結構之凹槽延伸744及748具有橢圓形外型及矩形外型，且參照圖19描述之MOSFET結構之凹槽延伸2944具有鑽石形外型，橢圓形外型及矩形外型也適用於MOSFET結構，且鑽石形外型也適用於FinFET結構。
於操作210，具有一與本體結構之晶格常數不同晶格常數之應力源材料生長於經延伸的凹槽中。經延伸的凹槽包括如圖19所示之凹槽2842或2844及凹槽延伸2942或2944。參照圖15，在一些實施例中，應力源材料生長於經延伸凹槽中且超過經延伸的凹槽以形成源極及汲極區域242及244。用於生長應力源材料之方法及應力源材料類似於參照圖8及圖1C描述之方法及材料，故在此省略。
類似於參照圖3A至11描述之方法，源極或汲極區域242或244(如圖15所示)至閘極側壁222A或222B之一接近性及源極或汲極區域242或244之一體積係分開由用於形成凹槽2842或2844(如圖18所示)之操作及用於形成凹槽延伸2942或2944(如圖19所示)之操作所
控制。因此，源極或汲極區域242或244至通道區域2142(如圖15所示)之接近性係穩定的。此外，用於形成凹槽2842或2844及凹槽延伸2942或2944之操作的優化可以分別針對一橫向蝕刻速率及一垂直蝕刻速率。
在一些實施例中，在一方法中，提供一具有一閘極結構配置其上之本體結構。閘極結構包含一橫跨本體結構之閘極側壁。一間隔件形成於閘極側壁之上。一第一凹槽形成於本體結構中。第一凹槽形成於間隔件旁且在間隔件下橫向地延伸。一凹槽延伸形成於第一凹槽下以延伸第一凹槽之一垂直深度。具有一與本體結構之晶格常數不同晶格常數之應力源材料生長致使經延伸第一凹槽被填充。
在一些實施例中，在一方法中，提供一具有一閘極結構配置其上之本體結構。閘極結構包含一橫跨本體結構之閘極側壁。一間隔件形成於閘極側壁之上。一第一凹槽形成於本體結構中。第一凹槽係形成於間隔件旁致使間隔件被本體結構覆蓋之一表面曝露。具有一與本體結構之晶格常數不同晶格常數之應力源材料生長致使經延伸第一凹槽被填充。
在一些實施例中，一半導體結構包括一本體結構、一閘極結構、一間隔件及一源極或汲極區域。閘極結構配置於本體結構上。閘極結構包含一橫跨本體結構之閘極側壁。間隔件配置於該閘極側壁之上。源極及汲極區域在閘極結構旁嵌入於本體結構中。源極或汲極區域含有與本體結構之晶格常數一不同晶格常數之應力源材料。源極或汲極區域包含一第一區域及一第二區域。第一區域在間隔件下橫向地延伸。第二區域配置於第二區域下且延伸第一區域之一垂直深度。
以上描述包括例示性操作，但該等操作並非必須要求以所示順序執行。如適用時，操作可以根據本揭露之精神及範圍被加入、被替換、被改變順序、及/或刪除。因此，本揭露之範圍應參照以下
申請專利範圍及該等申請專利範圍應得之所有等效範圍來決定。
122‧‧‧本體結構
132‧‧‧閘極結構
132A‧‧‧側壁
132B‧‧‧側壁
142‧‧‧源極/汲極區域
144‧‧‧源極/汲極區域
1222‧‧‧通道區域
1344‧‧‧間隔件
1344A‧‧‧側壁
1344B‧‧‧側壁
1442‧‧‧區域
1444‧‧‧區域
1444A‧‧‧壁區段
1446‧‧‧區域
1446A‧‧‧面
Lg1‧‧‧長度
Dv‧‧‧總垂直深度
Claims (10)
- 一種方法，其包含：提供具有一閘極結構配置其上之一本體結構；該閘極結構包含橫跨該本體結構之一閘極側壁；在該閘極側壁之上形成一間隔件；在該本體結構中形成一第一凹槽；該第一凹槽係形成於該間隔件旁且在該間隔件下橫向地延伸；在該第一凹槽下形成一凹槽延伸以延伸該第一凹槽之一垂直深度；及生長具有與該本體結構之晶格常數不同之一晶格常數之應力源材料致使經延伸的第一凹槽被填充。
- 如請求項1之方法，其中：提供具有一閘極結構配置其上之一本體結構包含：提供該本體結構包含一鰭結構；及形成該閘極結構環繞該鰭結構之一部份。
- 如請求項1之方法，其中：在該本體結構中形成一第一凹槽包含：等向性蝕刻該本體結構直到到達在一第一距離及一第二距離範圍內之一橫向深度，在該本體結構之一頂部表面之一水平面上，該第一距離介於該間隔件之一第一側壁及一第二側壁之間，該第二距離介於該間隔件之該第一側壁及該閘極側壁之間，該間隔件之該第一側壁比該間隔件之該第二側壁較靠近該閘極側壁。
- 如請求項3之方法，其中：在該閘極側壁之上形成一間隔件包含：在該閘極側壁上形成一密封層；及在該密封層上形成該間隔件。
- 如請求項1之方法，其中：在該第一凹槽下形成一凹槽延伸以延伸該第一凹槽之一垂直深度包含：於該本體結構中在該第一凹槽下且在至少一間隔件旁形成一蝕刻速率控制摻雜區域；及非等向性蝕刻該本體結構以形成該凹槽延伸。
- 一種半導體結構，其包含：一本體結構；一配置於該本體結構上之一閘極結構，該閘極結構包含橫跨該本體結構之一閘極側壁；一配置於該閘極側壁之上之一間隔件；及在該閘極結構旁嵌入於該本體結構中之一源極或汲極區域，該源極或汲極區域含有與該本體結構之晶格常數不同之一晶格常數之應力源材料，該源極或汲極區域包含：在該間隔件下橫向地延伸之一第一區域，及配置於該第一區域下且延伸該第一區域之一垂直深度之一第二區域。
- 如請求項6之半導體結構，其中：該第一區域從該第二區域朝向該本體結構中與該閘極側壁對齊之一平面橫向地突起。
- 如請求項6之半導體結構，其中： 該本體結構包含一鰭結構；且該閘極結構環繞該鰭結構。
- 如請求項6之半導體結構，其中：該第一區域具有在該間隔件下之一壁部分；且該壁部分從該壁部分之一底部至該壁部分之一頂部朝向該本體結構中與該閘極側壁對齊之一平面靠近。
- 如請求項9之半導體結構，其中：在該本體結構之一頂部表面之一水平面，該第一凹槽之該壁部分與該閘極側壁具有一距離，該距離小於或實質上等於該間隔件之該第二側壁至該閘極側壁之一距離。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/163,391 US10164107B2 (en) | 2014-01-24 | 2014-01-24 | Embedded source or drain region of transistor with laterally extended portion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201530771A true TW201530771A (zh) | 2015-08-01 |
| TWI567989B TWI567989B (zh) | 2017-01-21 |
Family
ID=53522755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103116787A TWI567989B (zh) | 2014-01-24 | 2014-05-13 | 具有包含橫向延伸部分之嵌入式源極或汲極區域之電晶體及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US10164107B2 (zh) |
| KR (1) | KR101662400B1 (zh) |
| CN (2) | CN104810292A (zh) |
| DE (1) | DE102014019190B4 (zh) |
| TW (1) | TWI567989B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10164107B2 (en) * | 2014-01-24 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with laterally extended portion |
| US9653461B2 (en) * | 2014-03-28 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with low source/drain contact resistance |
| US9627512B2 (en) * | 2014-08-13 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Field effect transistor with non-doped channel |
| US10096712B2 (en) | 2015-10-20 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of forming and monitoring quality of the same |
| KR102552949B1 (ko) * | 2016-09-02 | 2023-07-06 | 삼성전자주식회사 | 반도체 장치 |
| US11075268B2 (en) | 2019-08-15 | 2021-07-27 | Globalfoundries U.S. Inc. | Transistors with separately-formed source and drain |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4369359B2 (ja) | 2004-12-28 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US7335959B2 (en) | 2005-01-06 | 2008-02-26 | Intel Corporation | Device with stepped source/drain region profile |
| US7525160B2 (en) * | 2005-12-27 | 2009-04-28 | Intel Corporation | Multigate device with recessed strain regions |
| US8207523B2 (en) | 2006-04-26 | 2012-06-26 | United Microelectronics Corp. | Metal oxide semiconductor field effect transistor with strained source/drain extension layer |
| US20080237634A1 (en) | 2007-03-30 | 2008-10-02 | International Business Machines Corporation | Crystallographic recess etch for embedded semiconductor region |
| US7736957B2 (en) * | 2007-05-31 | 2010-06-15 | Freescale Semiconductor, Inc. | Method of making a semiconductor device with embedded stressor |
| US7939889B2 (en) | 2007-10-16 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing resistance in source and drain regions of FinFETs |
| US7994010B2 (en) * | 2007-12-27 | 2011-08-09 | Chartered Semiconductor Manufacturing Ltd. | Process for fabricating a semiconductor device having embedded epitaxial regions |
| JP2009200225A (ja) | 2008-02-21 | 2009-09-03 | Panasonic Corp | 半導体装置及びその製造方法 |
| US7632727B2 (en) * | 2008-05-12 | 2009-12-15 | Globalfoundries Inc. | Method of forming stepped recesses for embedded strain elements in a semiconductor device |
| US8264021B2 (en) | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8362575B2 (en) | 2009-09-29 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the shape of source/drain regions in FinFETs |
| US8373238B2 (en) | 2009-12-03 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with multiple Fin heights |
| US8598003B2 (en) | 2009-12-21 | 2013-12-03 | Intel Corporation | Semiconductor device having doped epitaxial region and its methods of fabrication |
| US8313999B2 (en) | 2009-12-23 | 2012-11-20 | Intel Corporation | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
| US8765556B2 (en) * | 2009-12-23 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating strained structure in semiconductor device |
| WO2011125453A1 (en) | 2010-04-07 | 2011-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
| US8299535B2 (en) * | 2010-06-25 | 2012-10-30 | International Business Machines Corporation | Delta monolayer dopants epitaxy for embedded source/drain silicide |
| US8796759B2 (en) | 2010-07-15 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like field effect transistor (FinFET) device and method of manufacturing same |
| US8501570B2 (en) * | 2010-10-20 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing source/drain structures |
| US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
| US8835266B2 (en) | 2011-04-13 | 2014-09-16 | International Business Machines Corporation | Method and structure for compound semiconductor contact |
| US8841701B2 (en) | 2011-08-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device having a channel defined in a diamond-like shape semiconductor structure |
| US8659089B2 (en) * | 2011-10-06 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitrogen passivation of source and drain recesses |
| US8541286B2 (en) | 2012-02-17 | 2013-09-24 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits |
| US8674447B2 (en) | 2012-04-27 | 2014-03-18 | International Business Machines Corporation | Transistor with improved sigma-shaped embedded stressor and method of formation |
| KR101908451B1 (ko) | 2012-06-04 | 2018-10-16 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9029912B2 (en) * | 2013-01-11 | 2015-05-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor substructure having elevated strain material-sidewall interface and method of making the same |
| US9214395B2 (en) | 2013-03-13 | 2015-12-15 | United Microelectronics Corp. | Method of manufacturing semiconductor devices |
| CN103165435A (zh) | 2013-03-14 | 2013-06-19 | 上海华力微电子有限公司 | 一种硅刻蚀工艺 |
| US10164107B2 (en) * | 2014-01-24 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Embedded source or drain region of transistor with laterally extended portion |
-
2014
- 2014-01-24 US US14/163,391 patent/US10164107B2/en active Active
- 2014-05-13 TW TW103116787A patent/TWI567989B/zh active
- 2014-07-23 CN CN201410352654.0A patent/CN104810292A/zh active Pending
- 2014-07-23 CN CN202010073844.4A patent/CN111244183A/zh active Pending
- 2014-11-18 KR KR1020140161081A patent/KR101662400B1/ko active IP Right Grant
- 2014-12-19 DE DE102014019190.7A patent/DE102014019190B4/de active Active
-
2018
- 2018-12-20 US US16/228,618 patent/US10868187B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI567989B (zh) | 2017-01-21 |
| KR20150088708A (ko) | 2015-08-03 |
| CN111244183A (zh) | 2020-06-05 |
| KR101662400B1 (ko) | 2016-10-04 |
| CN104810292A (zh) | 2015-07-29 |
| US10868187B2 (en) | 2020-12-15 |
| US20150214368A1 (en) | 2015-07-30 |
| DE102014019190A1 (de) | 2015-07-30 |
| US10164107B2 (en) | 2018-12-25 |
| US20190123203A1 (en) | 2019-04-25 |
| DE102014019190B4 (de) | 2024-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11594635B2 (en) | Embedded source or drain region of transistor with downward tapered region under facet region | |
| US10665723B2 (en) | Semiconductor device having channel regions | |
| US9460968B2 (en) | Fin shape for fin field-effect transistors and method of forming | |
| US10868187B2 (en) | Method of forming embedded source or drain region of transistor with laterally extended portion | |
| US10629679B2 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
| TW201729417A (zh) | 半導體結構 | |
| TW201543674A (zh) | 場效電晶體之具有基腳之閘極結構 | |
| TW201543575A (zh) | 具內縮閘極端面凹切口的非平面電晶體及其製造方法 | |
| TWI637518B (zh) | 半導體裝置及其製造方法 | |
| US20160087062A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| KR20190064389A (ko) | 인접한 finfet 디바이스에 대해 상이한 거리를 갖는 격리 구조 | |
| CN110277447B (zh) | 用于半导体器件的具有期望轮廓的栅极结构 | |
| TWI746165B (zh) | 半導體裝置的形成方法 | |
| US11575004B2 (en) | Semiconductor structure and formation method thereof | |
| TWI779103B (zh) | 半導體結構及其製造方法 | |
| TW202416391A (zh) | 半導體裝置及其製造方法 |