CN111244183A - 具有横向延伸部分的晶体管的嵌入式源极或漏极区 - Google Patents

具有横向延伸部分的晶体管的嵌入式源极或漏极区 Download PDF

Info

Publication number
CN111244183A
CN111244183A CN202010073844.4A CN202010073844A CN111244183A CN 111244183 A CN111244183 A CN 111244183A CN 202010073844 A CN202010073844 A CN 202010073844A CN 111244183 A CN111244183 A CN 111244183A
Authority
CN
China
Prior art keywords
body structure
gate
recess
spacer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010073844.4A
Other languages
English (en)
Inventor
张哲诚
陈建颖
张永融
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111244183A publication Critical patent/CN111244183A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)

Abstract

在一些实施例中，在一种方法中，提供其上配置有栅极结构的体结构。栅极结构包括横穿体结构的栅极侧壁。在栅极侧壁上方形成间隔件。在体结构中形成第一凹槽。第一凹槽形成在间隔件旁边并且在间隔件下面横向延伸。在第一凹槽下面形成凹槽延伸部，以延伸第一凹槽的垂直深度。生长晶格常数不同于体结构的应力源材料，使得延伸的第一凹槽被填充。本发明还提供了具有横向延伸部分的晶体管的嵌入式源极或漏极区。

Description

具有横向延伸部分的晶体管的嵌入式源极或漏极区
本申请是于2014年07月23日提交的申请号为201410352654.0的名称为“具有横向延伸部分的晶体管的嵌入式源极或漏极区”的发明专利申请的分案申请。
技术领域
本发明一般地涉及具有横向延伸部分的晶体管的嵌入式源极或漏极区。
背景技术
由于沟道区中的增加的载流子迁移率，导致引入有施加至沟道区的机械应力的场效应晶体管(FET)具有增强的驱动强度。在一些方法中，在FET中，栅极的相对侧部的源极和漏极区包括嵌入体结构中的应力源区。沟道区的材料和嵌入的应力源区的材料之间的晶格失配会导致施加至沟道区的机械应力。机械应力的幅度取决于嵌入的应力源区到沟道区的距离、以及嵌入的应力源区的体积。然而，当在要生长应力源材料的FET的主体中形成凹槽时，凹槽的轮廓取决于相邻几何形状(FET与FET会不同)的负载效应，由此导致器件性能的不均匀性。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：提供其上配置有栅极结构的体结构；所述栅极结构包括横穿所述体结构的栅极侧壁；在所述栅极侧壁上方形成间隔件；在所述体结构中形成第一凹槽，所述第一凹槽形成在所述间隔件旁边并且在所述间隔件下面横向延伸；在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度；以及生长晶格常数不同于所述体结构的应力源材料，使得延伸的第一凹槽被填充。
在该方法中，提供其上配置有栅极结构的体结构包括：提供包括鳍结构的所述体结构；以及形成环绕所述鳍结构的一部分的所述栅极结构。
在该方法中，在所述体结构中形成第一凹槽包括：各向同性蚀刻所述体结构，直到达到第一距离和第二距离的范围内的横向深度，所述第一距离为所述体结构的顶面的水平面处的所述间隔件的第一侧壁和第二侧壁之间的距离以及所述第二距离为所述体结构的所述顶面的水平面处的所述间隔件的所述第一侧壁和所述栅极侧壁之间的距离，所述间隔件的所述第一侧壁比所述间隔件的所述第二侧壁更接近所述栅极侧壁。
在该方法中，在所述栅极侧壁上方形成间隔件包括：在所述栅极侧壁上形成密封层；以及在所述密封层上形成所述间隔件。
在该方法中，在所述栅极侧壁上方形成间隔件包括：在所述栅极侧壁上形成所述间隔件。
在该方法中，在所述第一凹槽下面形成凹槽延伸部，以延伸所述第一凹槽的垂直深度，包括：在所述体结构中蚀刻速率控制掺杂区形成在所述第一凹槽下面并且位于所述至少一个间隔件旁边；以及各向异性蚀刻所述体结构，以形成所述凹槽延伸部。
在该方法中，在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度包括：各向异性反应离子蚀刻所述体结构，以形成所述凹槽延伸部。
在该方法中，提供其上配置有栅极结构的体结构包括：提供包括所述体结构的衬底；以及在所述体结构之上形成所述栅极结构。
在该方法中，在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度包括：各向异性干蚀刻所述体结构，以延伸所述第一凹槽的垂直深度；以及各向异性湿蚀刻所述体结构，以形成所述凹槽延伸部的轮廓。
根据本发明的另一方面，提供了一种方法，包括：提供其上配置有栅极结构的体结构；所述栅极结构包括横穿所述体结构的栅极侧壁；在所述栅极侧壁上方形成间隔件；在所述体结构中形成第一凹槽，所述第一凹槽形成在所述间隔件旁边，使得暴露由所述体结构覆盖的所述间隔件的表面；在所述第一凹槽下面形成凹槽延伸部，以延伸所述第一凹槽的垂直深度；以及生长晶格常数不同于所述体结构的应力源材料，使得延伸的所述第一凹槽被填充。
在该方法中，在所述体结构中第一凹槽形成在所述栅极结构旁边包括：在由所述第一凹槽暴露的表面下面，形成具有壁部分的所述第一凹槽，使得所述壁部分沿着所述间隔件的所述表面的暴露的方向朝向所述体结构中的与所述栅极侧壁对准的平面逐渐变细。
在该方法中，在所述体结构的顶面的水平面处，所述壁部分位于由所述第一凹槽暴露的所述间隔件的所述表面和所述栅极侧壁之间的区域内。
在该方法中，在所述栅极侧壁上方形成间隔件包括：在所述栅极侧壁上形成密封层；以及在所述密封层上形成所述间隔件。
在该方法中，在所述栅极侧壁上方形成间隔件包括：在所述栅极侧壁上形成所述间隔件。
在该方法中，在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度包括：在所述体结构中蚀刻速率控制掺杂区形成在所述第一凹槽下面并且位于所述至少一个间隔件旁边；以及各向异性蚀刻所述体结构，以形成所述凹槽延伸部。
根据本发明的又一方面，提供了一种半导体结构，包括：体结构；栅极结构，配置在所述体结构上，所述栅极结构包括横穿所述体结构的栅极侧壁；间隔件，配置在所述栅极侧壁上方；以及源极或漏极区，嵌入所述栅极结构旁边的所述体结构中，并且包含晶格常数不同于所述体结构的应力源材料，所述源极或漏极区域包括：第一区域，在所述间隔件下面横向延伸，以及第二区域，被配置在所述第一区域下面并且延伸所述第一区域的垂直深度。
在该半导体结构中，所述第一区域朝向所述体结构中的与所述栅极侧壁对准的平面从所述第二区域横向凸起。
在该半导体结构中，所述体结构包括鳍结构；以及所述栅极结构环绕所述鳍结构。
在该半导体结构中，所述第一区域在所述间隔件下面具有壁部分；以及所述壁部分从所述壁部分的底部到所述壁部分的顶部，朝向所述体结构的与所述栅极侧壁对准的平面逐渐变细。
在该半导体结构中，在所述体结构的顶面的水平面处，所述第一凹槽的所述壁部分与所述栅极侧壁的距离小于或基本等于所述间隔件的所述第二侧壁与所述栅极侧壁的距离。
附图说明
本发明的一个或多个实施例的细节在以下附图和说明书中进行阐述。通过说明书、附图和权利要求容易理解本发明的其他特征和优点。
图1A是根据一些实施例具有包含外延生长的应力源材料的源极和漏极区的FinFET结构的示意性立体图。
图1B和图1C是根据一些实施例分别沿着图1A中的线A-A’和线B-B’的示意性截面图。
图2是根据一些实施例用于形成具有包含外延生长的应力源材料的源极和漏极区的FET结构的方法的流程图。
图3A是根据一些实施例牺牲栅极结构横穿被实现为鳍的体结构的半导体结构的示意性立体图。
图3B和图3C是根据一些实施例沿着图3A中的线C-C’和线D-D’的示意性截面图。
图4是示出根据一些实施例形成在栅极侧壁上方的间隔件的示意性截面图。
图5至图8是示出根据一些实施例形成源极或漏极区以及共享源极或漏极区的示意性截面图。
图9至图11是示出根据一些实施例用栅极材料代替牺牲栅极材料的示意性截面图。
图12是根据其他实施例通过参考图2所描述的操作206形成的半导体结构的示意性截面图。
图13是根据其他实施例在参考图2所描述的操作208期间的半导体结构的示意性截面图。
图14是根据其他实施例通过参考图2所描述的操作208形成的半导体结构的示意性截面图。
图15是根据一些实施例具有包含外延生长的应力源材料的源极和漏极区的MOSFET结构的示意性截面图。
图16至图19是示出根据一些实施例在用于形成图15中的MOSFET结构的方法的每个操作之后的半导体结构的示意性截面图。
多个附图中的相同参考符号指示相同元件。
具体实施方式
现在，使用特定语言描述附图中所示的本发明的实施例或实例。然而，应理解，目的不在于限制本发明的范围。所描述的实施例中的任何更改和修改、以及在本文档中描述的原理的任何进一步应用被认为是本发明所涉及的领域中的普通技术人员可以想到的。贯穿多个实施例，可以重复参考标号，但是即使共享相同参考标号，也不必须要求一个实施例的特征应用至另一个实施例。应理解，当一个部件形成在另一个部件或衬底“上方”时，可以存在中间部件。而且，术语“顶部”和“底部”等被用于描述一个部件相对于衬底的表面的相对距离，其中，分别在衬底上方形成更大或更小的该部件，或者在衬底下面形成更大或更小的该部件，并且不旨在将实施例的范围限于任何特定定向。
一些实施例具有以下特征和/或优点中的一个或结合。在一些实施例中，具有应力源材料以对沟道区产生机械应力的源极或漏极区具有嵌入体结构中的第一区域和第二区域。第一区域通过栅极结构在间隔件下面横向延伸。第二区域延伸第一区域的垂直深度。在一些实施例中，形成有第一区域的凹槽通过不太易受负载效应影响的工艺创建。形成有第二区域的凹槽延伸部通过关于达到用于源极或漏极区的期望体积的总垂直深度被更优化的工艺创建。因此，源极或漏极区到沟道区的距离被增强并且更稳定。而且，可以独立于用于控制源极或漏极区到沟道区的距离的工艺来优化用于产生期望总垂直深度的工艺。
图1A是根据一些实施例具有包含外延生长的应力源材料的源极和漏极区142和144的FinFET结构10的示意性立体图。图1B和图1C是根据一些实施例的分别沿着图1A中的线A-A’和线B-B’的示意性截面图。图1A示出FinFET结构10中的衬底112、体结构122、栅极结构132以及源极和漏极区142和144的相对定向。图1B示出沿着栅极结构132的宽度Wg1的体结构122的截面图。图1C示出沿着栅极结构132的长度Lg1的源极和漏极区142和144以及体结构122的截面图。
参考图1A，FinFET结构10包括衬底112、体结构122、介电隔离区114、具有间隔件1344的栅极结构132、以及源极和漏极区142和144。在一些实施例中，衬底112是晶体结构的块状半导体衬底，诸如，块状硅衬底。衬底112具有顶面112A(标记在顶面的水平面处)。
在一些实施例中，体结构122包括从衬底112的表面112A凸起的鳍结构。参考图1B，在一些实施例中，沿着栅极结构132的宽度Wg1的体结构122的横截面具有从表面112A到体结构122的顶部的垂直轮廓。体结构122的垂直轮廓是示例性的。例如，沿着栅极结构132的宽度Wg1的体结构122的横截面可以具有从表面112A到介电隔离区114的顶面114A的锥形轮廓(tapered profile，又称为逐渐变细的轮廓)或者从表面112A到体结构122的顶部的锥形轮廓。在一些实施例中，体结构122具有与衬底112相同的材料，并且具有例如硅的晶体结构。
参考图1A，在一些实施例中，在衬底112的表面112A上并且围绕体结构122形成诸如浅沟槽隔离件(STI)的介电隔离区114。介电隔离区114具有顶面114A。参考图1B，体结构122延伸到介电隔离区114的顶面114A之上。在一些实施例中，介电隔离区114包括氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、和/或合适的低k介电材料。
参考图1A，在一些实施例中，栅极结构132形成在介电隔离区114的顶面114A上，并且横穿体结构122的一部分。参考图1B，沿着栅极结构132的宽度Wg1，栅极结构132横穿体结构122，并且环绕体结构122。在一些实施例中，栅极结构132包括共形地环绕体结构122的栅极介电层1322、以及覆盖在栅极介电层1322上方的栅电极1324。在一些实施例中，栅极介电层1322包括高k介电材料，诸如，HfO2、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO、ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、SrTiO、或它们的组合。在一些实施例中，栅电极1324包括共形地形成在栅极介电层1322上方的用于调节栅电极1324的功函的功函金属层、以及覆盖在功函金属层上方的用作栅电极1324的主要导电部分的填充金属。功函金属层的实例包括TaC、TaN、TiN、TaAlN、TaSiN、以及它们的组合。填充金属的实例包括W、Al、Cu、及它们的组合。栅极结构132中的层是示例性的。具有例如其他层、层的其他覆盖率、不同数量的层的栅极结构132在本发明的预期范围内。
参考图1A，在一些实施例中，栅极结构132的相对侧部的源极和漏极区142及144包括外延生长的应力源材料。参考图1C，栅极结构132穿过栅极结构132的栅极长度Lg1具有相对侧壁132A和132B。间隔件1344形成在栅极结构132的侧壁132A和132B上。源极和漏极区142和144被配置在间隔件1344旁边，并且具有嵌入体结构122中的诸如区域1442和1444的区域和超出体结构122的诸如区域1446的区域。在一些实施例中，区域1444在间隔件1344下面横向延伸，并且区域1442位于区域1444下面并且延伸区域1444的垂直深度，使得区域1442和1444具有总垂直深度Dv。在一些实施例中，区域1444从区域1442横向凸起。在一些实施例中，区域1444具有在间隔件1344下面的壁部分1444A。壁部分1444A从壁部分1444A的底部到壁部分1444A的顶部朝向体结构122中与栅极侧壁132B对准的平面逐渐变细。壁部分1444A的底部与间隔件1344的侧壁1344B对准或更紧密地对准，并且壁部分1444A的顶部与间隔件1344的侧壁1344A对准或更紧密地对准。在图1C所示的实施例中，间隔件1344的侧壁1344A紧接栅极侧壁132B。在参考图5描述的其他实施例中，间隔件3344的侧壁3344A没有紧接栅极侧壁332B。体结构122中的与栅极侧壁132B对准的平面被认为是栅极结构132下面的沟道区1222的一端。在一些实施例中，壁部分1444A具有圆角轮廓。在一些实施例中，区域1442具有椭圆形轮廓。在一些实施例中，超出体结构122的区域1446具有小平面(facet，又称刻面)1446A(还在图1A中被标记)。在开始外延生长源极和漏极区142和144时，可能不完全建立小平面。然而，随着外延生长的继续，由于不同表面上的不同外延生长速率，逐渐形成小平面。
在一些实施例中，在源极和漏极区142和144中生长的应力源材料具有不同于体结构122的晶格常数。在一些实施例中，FinFET结构10(在图1A中被标记)是p型FET，并且在源极和漏极区142和144中生长的应力源材料具有大于体结构122的晶格常数，以对体结构122中的沟道区1222施加压应力。在一些实施例中，体结构122由硅(Si)制成，并且应力源材料是硅锗(SiGe)。在其他实施例中，FinFET结构10是n型FET，并且在源极和漏极区142和144中生长的应力源材料具有小于体结构122的晶格常数，以对体结构122中的沟道区1222施加拉应力。在一些实施例中，体结构122由Si制成，并且应力源材料是磷化硅(Si:P)或者碳化硅(Si:C)。
例如嵌入体结构122中的源极或漏极区144与栅极侧壁132B之间的距离被定义为源极或漏极区144与栅极结构132下面的沟道区1222的距离。源极或漏极区144与沟道区1222的距离越紧密，对沟道区1222的机械应力就越大，并且载流子迁移率增强就越高。通过形成在间隔件1344下面横向延伸的区域1444，改进了源极或漏极区144与栅极结构132下面的沟道区1222的距离。而且，施加至沟道区1222的机械应力取决于源极或漏极区144的体积，而该体积取决于区域1442和区域1444的总垂直深度Dv。通过分别形成不同区域1444和1442用于增强邻近效应和体积效应，对用于形成区域1444和1442的工艺进行优化被分开。
图2是根据一些实施例用于形成具有包含外延生长的应力源材料的源极和漏极区的FET结构的方法200的流程图。在操作202中，提供在其上配置有栅极结构的体结构。在操作204中，在栅极结构的栅极侧壁上方形成间隔件。在操作206中，在体结构中形成位于间隔件旁边并且在间隔件下面横向延伸的凹槽。在操作208中，在凹槽下面形成凹槽延伸部，以延伸凹槽的垂直深度。在操作210中，在延伸的凹槽中生长具有不同于体结构的晶格常数的应力源材料。
图3至图11是示出根据一些实施例在用于形成图1A中的FinFET结构10的方法的每个操作之后的半导体结构的示意图。图3至图11中所示的方法提供参考图2所描述的方法的具体细节。在操作202中，提供在其上配置有栅极结构的体结构。图3A是根据一些实施例的半导体结构30的示意性立体图，其中，半导体结构30的牺牲栅极结构332横穿被实现为鳍的体结构322。在一些实施例中，通过在块状半导体衬底中蚀刻沟槽来形成从衬底112的表面112A凸起的体结构322。表面112A位于沟槽的底面的水平面处。位于沟槽之间体结构322从衬底112的表面112A延伸出。而且，如参考图1A和图1B所描述的，沟槽填充有介电材料，以形成介电隔离区114。在一些实施例中，介电隔离区114被进一步蚀刻，使得体结构322延伸超出介电隔离区114的顶面114A。在其他实施例中，外延生长体结构122的部分，以延伸超出介电隔离区114的顶面114A。
图3B和图3C是根据一些实施例沿着图3A中的线C-C’和线D-D’的示意性截面图。在一些实施例中，为了形成横穿图3A中的体结构322的牺牲栅极结构332，在图3B和图3C中示出的要被图案化为牺牲栅电极3322的牺牲栅极层被覆盖沉积在表面114A(在图3B中示出)和体结构322的暴露表面的一部分(在图3B和图3C中示出)上方。在其他实施例中，在牺牲栅极层和体结构322之间形成牺牲栅极介电层(未示出)，以在牺牲栅极层被图案化为形成牺牲栅电极3322时，保护体结构322。而且，在牺牲栅极层上形成一个或多个硬掩模层，并且在该一个或多个硬掩模层上形成光刻胶层。可以使用诸如物理汽相沉积(PVD)、等离子体增强化学汽相沉积(PECVD)、化学汽相沉积(CVD)、原子层沉积(ALD)或本领域技术人员认为合适的其他方法的任何方法，沉积用于形成牺牲栅极结构332的多层。使用光刻技术将光刻胶层图案化为光刻胶掩模，光刻胶掩模限定期望牺牲栅极结构332(在图3A中标记出)的区域。牺牲栅极结构332的区域具有栅极宽度Wg1(在图3B中示出)和栅极长度Lg1(在图3C中示出)。然后，光刻掩模的图案被转印到一个或多个硬掩模层，以形成硬掩模3324(在图3B和图3C中示出)，其在图案化牺牲栅极层期间没有被大幅度蚀刻或侵蚀。而且，硬掩模3324的图案被转印到牺牲栅极层，以形成牺牲栅电极3322。由使用合适蚀刻气体的各向异性蚀刻来执行从光刻胶掩模到在下层的图案转印。参考图3C，穿过栅极长度Lg1的牺牲栅极结构332具有垂直栅极侧壁332A和332B。在一些实施例中，牺牲栅电极3322由多晶硅形成，并且硬掩模3324包括SiO2、Si3N4、或SiON。在其他实施例中，牺牲栅电极3322由Si3N4形成，并且硬掩模3324包括SiO2或SiON。
图4至图11是沿着栅极长度Lg1(在图3C中标记出)的截面图。在操作204中，在栅极结构的栅极侧壁上方形成间隔件。图4示出根据一些实施例形成在栅极侧壁332A和332B上方的间隔件3344。在一些实施例中，在栅极侧壁(包括栅极侧壁332A和332B)上形成密封层3342，围绕牺牲栅极结构332(在图3A中标记出)。密封层3342在随后处理期间保护牺牲栅极结构332不被损害或损失。在一些实施例中，密封层包括Si3N4。随后，在一些实施例中，在密封层3342上形成间隔件3344。间隔件3344用于控制源极和漏极区142和144(在图1C中示出)到牺牲栅极结构332的偏移量，以在没有生产问题的情况下，获得器件性能。每个间隔件3344都可以包括一个或多个层。在一些实施例中，间隔件3344包括Si3N4、SiON、SiOCN、SiCN或SiO2。可以使用诸如PVD、PECVD、CVD、ALD或本领域技术人员认为合适的其他方法的任何方法来沉积密封层3342和间隔件3344。在如图1中所示的其他实施例中，不形成密封层3342，并且间隔件1344还用于密封栅极结构132。
在一些实施例中，如图8所示，牺牲栅极结构332与邻近的栅极结构352具有的共享源极或漏极区844。图5至图8示出根据一些实施例的源极或漏极区842和共享源极或漏极区844的形成。因为共享源极或漏极区844的形成取决于牺牲栅极结构332和邻近的栅极结构352，所以共享源极或漏极区844具有对称轮廓。然而，参考图5至图8所描述的操作也适用于图1所示的FinFET结构10的形成。而且，包括具有图1中所示的不对称轮廓的源极和漏极区以及具有图8中所示的对称轮廓的源极和漏极区中的一个或两者的半导体结构在本发明的预期范围内。
在操作206中，在体结构中形成位于间隔件旁边并且在间隔件下面横向延伸的凹槽。参考图5，在一些实施例中，在间隔件3344旁边的体结构322中形成凹槽542和544。凹槽542和544在间隔件3344下面横向延伸。在一些实施例中，凹槽544形成在牺牲栅极结构332和邻近的栅极结构352之间，并且还在栅极结构352的间隔件3544下面横向延伸。
在一些实施例中，通过各向同性蚀刻形成凹槽542和544。在一些实施例中，使用湿蚀刻执行各向同性蚀刻。因为凹槽542、544在间隔件3344和3544下面横向延伸的部分类似或对称，所以凹槽544在间隔件3344下面横向延伸的部分被用作表征凹槽542和544的轮廓的实例。凹槽544在间隔件3344下面具有横向深度DL1。在一些实施例中，横向深度DL1在体结构322的顶面322A的水平面处的间隔件3344的侧壁3344A和侧壁3344B之间的第一距离以及在顶面322A的水平面处的侧壁3344A和栅极侧壁332B之间的第二距离的范围内。在一些实施例中，体结构322上的间隔件3344的表面3344C被暴露。在图5中所示的实施例中，横向深度DL1延伸达到间隔件3344的侧壁3344A。在将参考图12描述的其他实施例中，横向深度DL2进一步延伸超出侧壁3344A并且达到栅极侧壁332B。在参考图1C描述的实施例中，因为在栅极结构132和间隔件1344之间不形成密封层，所以横向深度延伸达到紧接栅极侧壁132B的侧壁1344A。
在一些实施例中，凹槽544具有在间隔件3344下面的壁部分544A。壁部分544A从壁部分544A的底部到壁部分544A的顶部，朝向与栅极侧壁332B对准的体结构322中的平面逐渐变细。壁部分544A的底部与间隔件3344的侧壁3344B对准或更紧密地对准，并且壁部分3344A的顶部与间隔件3344的侧壁3344A对准或更紧密地对准。在一些实施例中，由凹槽544暴露的表面3344C下面的壁部分544A沿着间隔件3344的表面3344C的暴露的方向，朝向与栅极侧壁332B对准的体结构中的平面逐渐变细。间隔件3344的表面3344C的暴露的方向沿着横向蚀刻凹槽544的方向。在一些实施例中，在体结构322的顶面322A的水平面处，壁部分544A位于间隔件3344的表面3344C和栅极侧壁332B之间的区域内。
在操作208中，在凹槽下面形成凹槽延伸部，以延伸凹槽的垂直深度。参考图6，在一些实施例中，为了延伸凹槽542和544的垂直深度Dv1，在体结构322中形成蚀刻速率控制掺杂区642和644。掺杂区642和644形成在间隔件3344旁边并且分别位于凹槽542和544下面。基于掺杂剂增加体结构322的蚀刻速率的能力来选择用于形成掺杂区642和644的掺杂剂。所使用的特定掺杂剂取决于体结构322的材料和在随后蚀刻中用于形成凹槽延伸部的蚀刻剂。在一些实施例中，掺杂剂是砷(As)、磷(P)、或其他合适材料。在一些实施例中，离子注入被用于执行掺杂。在一些实施例中，所使用的As的剂量在从1×1014至5×1015atoms/cm3(原子/立方厘米)的范围内。在一些实施例中，所使用的As的剂量为3×1014atoms/cm3。在一些实施例中，以2至10eV的离子能量注入As。
参考图7，在一些实施例中，执行体结构322的蚀刻，以形成具有垂直深度Dv2的凹槽延伸部742和744，使得包括凹槽542或544和凹槽延伸部742或744的延伸凹槽具有总垂直深度Dv1+Dv2。在一些实施例中，蚀刻体结构322形成凹槽延伸部742和744使用与在掺杂操作中使用的掺杂剂互补的蚀刻剂，以增加掺杂区域642和644的蚀刻速率。因此，掺杂区642和644的垂直深度控制凹槽延伸部742和744的垂直深度Dv2。在一些实施例中，使用诸如等离子体蚀刻的干化学蚀刻来执行体结构33的蚀刻以形成凹槽延伸部742和744。在一些实施例中，凹槽延伸部744具有对称和椭圆形轮廓。换句话说，凹槽延伸部744的垂直蚀刻速率高于凹槽延伸部744的横向蚀刻速率。凹槽延伸部742具有不对称和椭圆形轮廓。在一些实施例中，凹槽542或544从凹槽延伸部742或744横向凸起。
在操作210中，在延伸凹槽中生长晶格常数不同于体结构的应力源材料。延伸凹槽包括图7中所示的凹槽542或544和凹槽延伸部742或744。参考图8，在一些实施例中，在延伸凹槽中并且超出延伸凹槽生长应力源材料，以形成源极和漏极区842和844。在一些实施例中，使用选择性外延沉积工艺生长应力源材料。在一些实施例中，源极或漏极区844具有填充延伸凹槽的区域8442和8444、以及延伸超出延伸凹槽的区域8446。根据延伸凹槽的轮廓，区域8444在间隔件3344下面横向延伸，并且区域8442位于区域8444下面，并且延伸区域8444的垂直深度。已经参考图5描述了延伸凹槽的轮廓。除了由参考图5描述的邻近的栅极352产生的轮廓的对称性之外，延伸超出延伸凹槽的区域8446的轮廓类似于参考图1C描述的区域1446。已经参考图1A描述了应力源材料，并且这里省略其描述。
源极或漏极区844(在图8中示出)与栅极侧壁332B的距离由凹槽544(在图5中示出)的横向深度DL1控制，并且源极或漏极区844的体积由凹槽延伸部744(在图7中示出)的垂直深度Dv2控制。通过分离用于形成凹槽542或544和凹槽延伸部742或744的操作，在例如干蚀刻体结构322以形成凹槽延伸部742或744期间发生的负载效应不会影响在例如湿蚀刻体结构322以形成凹槽542或544期间建立的源极或漏极区842或844的距离。因此，源极或漏极区842或844的距离更稳定并且不太易受负载效应影响。而且，用于形成凹槽542或544和凹槽延伸部742或744的操作的优化可以被简化，这是因为可以关于横向蚀刻速率优化用于形成凹槽542或544的操作，并且可以关于垂直蚀刻速率优化用于形成凹槽延伸部742或744的操作。
图9至图11示出根据一些实施例的用栅极材料替换牺牲栅极材料。为了简单起见，没有示出用于邻近的栅极结构352的替换。参考图9，在一些实施例中，形成围绕牺牲栅极结构332并且邻接间隔件3344的层间介电(ILD)层952。在一些实施例中，ILD层952被覆盖沉积在衬底112(在图3A中标记)的表面112A上，并且被平坦化，直到ILD层952的顶面与硬掩模3324平齐。ILD层952由去除牺牲栅极结构332而不会影响源极或漏极区842和844的材料形成。
参考图10，在一些实施例中，顺序地去除图9所示的硬掩模3324和牺牲栅电极3322。然后，去除图案化后的牺牲栅极介电层(如果存在)。硬掩模3324和牺牲栅电极3322的去除暴露了下面的体结构322，并且形成开口10332，在该开口中要形成栅极结构132’。
参考图11，在一些实施例中，在开口10332(在图10示出)中形成栅极结构132’。在一些实施例中，诸如栅极介电层1324’的一个或多个栅极介电层共形地沉积在体结构332的暴露表面和密封层3342上。在其他实施例中，在体结构332的暴露表面上热生长栅极介电层(未示出)。如参考图1B所描述的，栅极介电层1324’包括高k介电材料。可以通过例如CVD或ALD形成栅极介电层1324’。然后，形成填充开口10332的剩余部分的栅电极1322’。在一些实施例中，栅电极1322’包括功函金属层和填充金属。在一些实施例中，功函金属层使用例如CVD或ALD共形地沉积在栅极介电层1324’上方。然后，使用例如CVD、ALD或溅射，填充金属覆盖在功函金属层上方。进一步平坦化填充金属，直到栅电极1322’的顶面与ILD层952平齐。已经参考图1B描述用于形成功函金属层和填充金属的示例性材料并且这里省略其描述。
参考图1A至图1C描述的实施例和参考图3A至图11描述的实施例关于通过替换栅极工艺所形成的栅极结构132和132’。然而，本发明不限于使用替换栅极工艺所形成的栅极结构132和132’。在一些实施例中，通过非替换栅极工艺形成具有与栅极结构132或132’相同轮廓的栅极结构，并且在形成图5中所示的凹槽542和544之前形成该栅极结构。参考图15至图19描述用于非替换栅极工艺的一些实施例。
图12是根据其他实施例通过关于图2所描述的操作206形成的半导体结构的示意性截面图。图12中的截面图沿着牺牲栅极结构332的栅极长度Lg1(在图3C中标记出)。与参考图5描述的实施例相比，凹槽546具有延伸达到栅极侧壁332B的横向深度DL2而不是延伸达到间隔件3344的侧壁3344A的横向深度DL1。在一些实施例中，除了通过凹槽546暴露的间隔件3344的表面3344C之外，除间隔件3344的表面3344C之外，还暴露密封层3342的表面(未标记出)。而且，凹槽546具有的壁部分546A从壁部分546A对应于间隔件3344的侧壁3344B的一部分到壁部分546A对应于栅极侧壁332B的一部分，朝向体结构322中的与栅极侧壁332B对准的平面逐渐变细。在一些实施例中，在间隔件3344的表面3344C和通过凹槽546暴露的密封层3342的表面下面的壁部分546A沿着间隔件3344的表面3344C和密封层3342的表面的暴露的方向，朝向体结构322中的与栅极侧壁332B对准的平面逐渐变细。
图13是根据其他实施例的在参考图2所描述的操作208期间的半导体结构的示意性截面图。图13中的截面图沿着牺牲栅极结构332的栅极长度Lg1(在图3C中标记出)。与参考图6所描述的实施例相比，在形成掺杂区646和648之前，伪间隔件3346进一步形成在间隔件3344上。在一些实施例中，难熔金属硅化物层形成在源极和漏极区842和844上方(在图8中示出)。例如，可以在源极和漏极区842和844和硅化物层之间形成诸如硅薄膜层的半导体薄膜层，以提供在形成硅化物层期间使用或消耗的足够硅材料。通过形成伪间隔件3346，在形成硅化物层期间保护图11中所示的栅极结构132’防止可能硅化物侵蚀，以最小化栅极结构132’的缩短的可能性。在一些实施例中，伪间隔件3346包括Si3N4、SiOCN、SiON、SiCN、或SiO2。在一些实施例中，通过诸如PVD、PECVD、CVD、ALD或本领域技术人员认为合适的其他方法的任何方法来形成伪间隔件3346。在实施例中，在图13中示意性地示出掺杂区646和648。从而，在伪间隔件3346旁边形成掺杂区642和646。
图14是根据其他实施例的通过参考图2描述的操作208形成的半导体结构的示意性截面图。图14中的截面图沿着牺牲栅极结构332的栅极长度Lg1(在图3C中标记出)。与参考图6和图7描述的实施例相比，其中，形成掺杂区642和644以增强例如干化学蚀刻的蚀刻速率以形成凹槽延伸部742和744，使用反应离子蚀刻形成图14中的凹槽延伸部746和748，反应离子蚀刻涉及通过注入离子、电子或光子在要被蚀刻的表面处产生化学反应。通过反应离子蚀刻所形成的凹槽延伸部746和748具有矩形轮廓，其比通过掺杂和干化学蚀刻所形成的凹槽延伸部742和744具有更多的各向异性。
图15是根据一些实施例的具有包含外延生长的应力源材料的源极和漏极区242和244的MOSFET结构20的示意性截面图。MOSFET结构20包括体结构214、介电隔离区216、具有间隔件232的栅极结构222、以及源极和漏极区242和244。
在一些实施例中，MOSFET结构20包括p型FET。体结构214是p型衬底212中的N阱区。在一些实施例中，衬底212是晶体结构的块状半导体衬底，诸如，块状硅衬底。衬底212掺杂有p型掺杂剂，以形成p型衬底。衬底212中的区域进一步掺杂有诸如磷(P)和砷(As)的n型掺杂剂，以形成N阱区。在其他实施例中，体结构(未示出)是n型衬底。在一些实施例中，MOSFET结构(未示出)包括n型FET。体结构是p型衬底212。
在一些实施例中，栅极结构222形成在体结构214上。栅极结构222包括在体结构214上形成的栅极介电层2222和在栅极介电层2222上形成的栅电极2224。在一些实施例中，栅极介电层2222包括参考图1A所描述的高k介电材料。在一些实施例中，栅电极2224分别包括一个或多个层，诸如功函金属层和类似于功函金属层的金属层、以及参考图1A描述的栅电极1324中的填充金属。
在一些实施例中，在体结构214的边界的两端处形成介电隔离区216，以隔离MOSFET结构20。在一些实施例中，介电隔离区216包括与参考图1B描述的介电隔离区114类似的材料。
在一些实施例中，包含外延生长的应力源材料的源极和漏极区242和244被配置在栅极结构222的相对侧部并且邻接介电隔离区216。在一些实施例中，栅极结构222穿过栅极结构222的栅极长度Lg2具有相对侧壁222A和222B。间隔件232形成在栅极结构222的侧壁222A和222B上。源极和漏极区242和244被配置在间隔件232旁边并且具有嵌入体结构214中的区域(诸如，区域2442和区域2444)、以及超出体结构214的区域(诸如，区域2446)。图15中的区域2442、2444和2446类似于参考图1C描述的区域1442、1444和1446。区域1446和区域2446之间的差异之一在于，区域1446具有椭圆形轮廓，而区域2446具有钻石形轮廓。通过钻石形轮廓的壁部分2442A形成顶点的钻石形轮廓的壁部分由区域2444的壁部分2444A代替。壁部分2444A位于间隔件232下面，并且从壁部分2444A的底部到壁部分2444A的顶部，朝向与体结构中的栅极侧壁222B对准的平面逐渐变细。壁部分2444A的底部与间隔件232的侧壁232B对准或更紧密地对准，并且壁部分2444A的顶部与间隔件232的侧壁232A对准或更紧密地对准。因此，壁部分2444A具有比通过钻石形轮廓的壁部分2442A形成顶点的被替换壁部分具有更接近沟道区2222的距离。形成源极和漏极区242和244的应力源材料类似于形成参考图1C描述的源极和漏极区142和144的应力源材料，并且这里省略其描述。
图16至图19和图15是示出根据一些实施例在用于形成图15中的MOSFET结构20的方法的每个操作之后的半导体结构的示意性截面图。图16至图19和图15中所示的方法进一步提供参考图2描述的方法的具体细节。在操作202中，提供在其上配置有栅极结构的体结构。参考图16，在一些实施例中，体结构214是衬底212中的阱区。衬底212通过诸如p型的一种导电类型进行掺杂，而体结构214通过诸如n型的相反导电类型进行掺杂。沟槽形成在体结构214的边界的两端处，并且填充有一种或多种介电材料，以形成介电隔离区216。与通过替换栅极工艺形成的栅极结构132’(在图11中示出)相比，通过非替换栅极工艺形成栅极结构222。栅极介电层覆盖沉积在衬底212上，并且一个或多个金属层被沉积在栅极介电层上。在一些实施例中，使用CVD、ALD、或本领域技术人员认为合适的其他沉积方法沉积栅极介电层和一个或多个金属层。栅极介电层和一个或多个金属层的材料类似于参考图1B描述的那些，并且这里省略其描述。为了将栅极介电层和一个或多个金属层图案化到栅极介电层2222和栅电极2224，光刻胶层沉积在一个或多个金属层上方，并且图案化为限定栅极结构222的期望区域的光刻胶掩模。然后，光刻胶掩模的图案被转印到下面的一个或多个金属层和栅极介电层。在一些实施例中，在一个或多个金属层上形成硬掩模，以便于转印由光刻胶层限定的图案，并且防止随后处理操作影响栅电极222。在一些实施例中，通过各向异性蚀刻执行从光刻胶掩模到下面的层的图案转印。所形成的栅极结构222穿过栅极长度Lg2具有垂直栅极侧壁222A和222B。
在操作204中，在栅极结构的栅极侧壁上方形成间隔件。参考图17，在一些实施例中，在栅极结构222的栅极侧壁222A和222B上形成间隔件232。每个间隔件232都可以包括一个或多个层。在一些实施例中，用于形成间隔件232的材料和方法类似于参考图4描述的间隔件3344的材料和方法。
在操作206中，在体结构中形成在间隔件旁边并且在间隔件下面横向延伸的凹槽。参考图18，在一些实施例中，凹槽2842和2844在体结构214中形成在间隔件232和介电隔离区216之间。凹槽2842和2844在间隔件232下面横向延伸。凹槽2842和2844形成为类似于关于图5描述的凹槽542和544。
在操作208中，在凹槽下面形成凹槽延伸部，以延伸凹槽的垂直深度。参考图19，在一些实施例中，凹槽2844的垂直深度Dv3通过具有垂直深度Dv4的凹槽延伸部2944进行延伸，使得延伸凹槽具有总垂直深度Dv3+Dv4。在一些实施例中，凹槽延伸部2944通过以下步骤形成：首先通过干蚀刻以达到关于凹槽2844的垂直深度Dv4，然后通过各向异性湿蚀刻以形成钻石形轮廓。此外，已知各向异性湿蚀刻为定向依赖性湿蚀刻，其沿着不同晶向具有不同蚀刻速率。在一些实施例中，形成凹槽延伸部2942和2944，使得凹槽2842和2844从凹槽延伸部2942和2944横向凸起。虽然用于参考图7和图14描述的FinFET结构的凹槽延伸部744和748具有椭圆形轮廓和矩形轮廓，并且用于参考图19描述的MOSFET结构的凹槽延伸部2944具有钻石形轮廓，但是椭圆形和矩形轮廓可应用至MOSFET结构，并且钻石形轮廓可应用至FinFET结构。
在操作210中，在延伸凹槽中生长晶格常数不同于体结构的应力源材料。延伸凹槽包括凹槽2842或2844和图19中所示的凹槽延伸部2942或2944。参考图15，在一些实施例中，在延伸凹槽中生长应力源材料并且超出延伸凹槽，以形成源极和漏极区242和244。用于生长应力源材料的方法和应力源材料类似于关于图8和图1C描述的那些，这里省略其描述。
类似于参考图3A至图11描述的方法，源极或漏极区242或244(在图15中示出)与栅极侧壁222A或222B的距离和源极或漏极区242或244的体积分别由用于形成凹槽2842或2844(在图18中示出)的操作和用于形成凹槽延伸部2942或2944(在图19中示出)的操作控制。因此，源极或漏极区242或244与沟道区2142(在图15中示出)的距离稳定。而且，用于形成凹槽2842或2844和凹槽延伸部2942或2944的操作的优化可以分别涉及横向蚀刻速率和垂直蚀刻速率。
在一些实施例中，在一种方法中，提供一种在其上配置有栅极结构的体结构。栅极结构包括横穿体结构的栅极侧壁。在栅极侧壁上方形成间隔件。在体结构中形成第一凹槽。第一凹槽形成在间隔件旁边并且在间隔件下面横向延伸。在第一凹槽下面形成凹槽延伸部，以延伸第一凹槽的垂直深度。生长晶格常数不同于体结构的应力源材料，使得延伸的第一凹槽被填充。
在一些实施例中，在一种方法中，提供一种在其上配置有栅极结构的体结构。栅极结构包括横穿体结构的栅极侧壁。在栅极侧壁上方形成间隔件。在体结构中形成第一凹槽。在间隔件旁边形成第一凹槽，使得暴露由体结构覆盖的间隔件的表面。生长晶格常数不同于体结构的的应力源材料，使得延伸的第一凹槽被填充。
在一些实施例中，半导体结构包括体结构、栅极结构、间隔件和源极或漏极区。栅极结构被配置在体结构上。栅极结构包括横穿体结构的栅极侧壁。源极或漏极区被嵌入栅极结构旁边的体结构中。源极或漏极区包含晶格常数不同于体结构的应力源材料。源极或漏极区包括第一区域和第二区域。第一区域在间隔件下面横向延伸。第二区域被配置在第一区域下面，并且延伸第一区域的垂直深度。
以上说明包括示例性操作，但是不必须要求按照所示顺序执行这些操作。根据本发明的精神和范围，操作可以适当地被添加、替换、更改顺序、和/或删除。因此，参考以下权利要求、以及这样的权利要求被授予的等同物的整个范围来确定本发明的范围。

Claims (10)

1.一种形成半导体结构的方法，包括：
提供其上配置有栅极结构的体结构；
所述栅极结构包括横穿所述体结构的栅极侧壁；
在所述栅极侧壁上方形成间隔件；
通过蚀刻体结构的部分在所述体结构中形成第一凹槽，
所述第一凹槽形成在所述间隔件旁边并且在所述间隔件下面横向延伸，并且所述体结构的蚀刻部分与围绕所述体结构的蚀刻部分的相邻体结构具有相同的掺杂浓度；
在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度；以及
生长晶格常数不同于所述体结构的应力源材料，使得延伸的第一凹槽被填充，其中，所述应力源材料包括超出所述体结构的具有小平面的区域，其中，在所述应力源材料填充前后，所述延伸的第一凹槽的深度以及所述应力源材料的应力保持不变；
其中，在所述第一凹槽下面形成凹槽延伸部，以延伸所述第一凹槽的垂直深度，包括：在所述体结构中蚀刻速率控制掺杂区形成在所述第一凹槽下面并且位于至少一个间隔件旁边；以及各向异性蚀刻所述体结构，以形成所述凹槽延伸部，
其中，所述第一凹槽具有连续的非阶梯轮廓并且限定了所述应力源材料的最接近所述栅极侧壁的外轮廓，并且使得所述蚀刻速率控制掺杂区与所述间隔件的底部间隔开，并且其中，所述蚀刻速率控制掺杂区的形状与所述凹槽延伸部的形状不同。
2.根据权利要求1所述的方法，其中：
提供其上配置有栅极结构的体结构包括：
提供包括鳍结构的所述体结构；以及
形成环绕所述鳍结构的一部分的所述栅极结构。
3.根据权利要求1所述的方法，其中：
在所述体结构中形成第一凹槽包括：
各向同性蚀刻所述体结构，直到达到第一距离和第二距离的范围内的横向深度，所述第一距离为所述体结构的顶面的水平面处的所述间隔件的第一侧壁和第二侧壁之间的距离以及所述第二距离为所述体结构的所述顶面的水平面处的所述间隔件的所述第一侧壁和所述栅极侧壁之间的距离，
所述间隔件的所述第一侧壁比所述间隔件的所述第二侧壁更接近所述栅极侧壁。
4.根据权利要求3所述的方法，其中：
在所述栅极侧壁上方形成间隔件包括：
在所述栅极侧壁上形成密封层；以及
在所述密封层上形成所述间隔件。
5.根据权利要求3所述的方法，其中：
在所述栅极侧壁上方形成间隔件包括：
在所述栅极侧壁上形成所述间隔件。
6.根据权利要求1所述的方法，其中：
提供其上配置有栅极结构的体结构包括：
提供包括所述体结构的衬底；以及
在所述体结构之上形成所述栅极结构。
7.一种形成半导体结构的方法，包括：
提供其上配置有栅极结构的体结构；
所述栅极结构包括横穿所述体结构的栅极侧壁；
在所述栅极侧壁上方形成间隔件；
通过蚀刻体结构的部分在所述体结构中形成第一凹槽，
所述第一凹槽形成在所述间隔件旁边，从而暴露由所述体结构覆盖的所述间隔件的表面，并且所述体结构的蚀刻部分与围绕所述体结构的蚀刻部分的相邻体结构具有相同的掺杂浓度；
在所述第一凹槽下面形成凹槽延伸部，以延伸所述第一凹槽的垂直深度；以及
生长晶格常数不同于所述体结构的应力源材料，使得延伸的第一凹槽被填充，其中，所述应力源材料包括超出所述体结构的具有小平面的区域，其中，在所述应力源材料填充前后，所述延伸的第一凹槽的深度以及所述应力源材料的应力保持不变；
其中，在所述第一凹槽下面形成凹槽延伸部以延伸所述第一凹槽的垂直深度包括：在所述体结构中蚀刻速率控制掺杂区形成在所述第一凹槽下面并且位于至少一个间隔件旁边；以及各向异性蚀刻所述体结构，以形成所述凹槽延伸部，
其中，所述第一凹槽具有连续的非阶梯轮廓并且限定了所述应力源材料的最接近所述栅极侧壁的外轮廓，并且使得所述蚀刻速率控制掺杂区与所述间隔件的底部间隔开，并且其中，所述蚀刻速率控制掺杂区的形状与所述凹槽延伸部的形状不同。
8.一种形成半导体结构的方法，包括：
提供其上配置有栅极结构的体结构；
所述栅极结构包括栅极侧壁；
在所述栅极侧壁上方形成间隔件；
通过蚀刻体结构的部分在所述体结构中形成第一凹槽，
所述第一凹槽形成在所述间隔件旁边并且在所述间隔件下面横向延伸，并且所述体结构的蚀刻部分与围绕所述体结构的蚀刻部分的相邻体结构具有相同的掺杂浓度；
在所述第一凹槽下面形成凹槽延伸部，包括：
在所述第一凹槽下面和所述间隔件旁边的所述体结构中形成蚀刻速率控制掺杂区，以增加所述蚀刻速率控制掺杂区的蚀刻速率；以及
各向异性蚀刻所述体结构以形成凹槽延伸部；以及
生长晶格常数不同于所述体结构的应力源材料，使得延伸的第一凹槽被填充，其中，在所述应力源材料填充前后，所述延伸的第一凹槽的深度以及所述应力源材料的应力保持不变；
其中，所述第一凹槽从体结构的顶面至所述第一凹槽的底部逐渐变细，并且从顶视图看，所述蚀刻速率控制掺杂区与所述间隔件不重叠，
其中，所述第一凹槽具有连续的非阶梯轮廓并且限定了所述应力源材料的最接近所述栅极侧壁的外轮廓，并且使得所述蚀刻速率控制掺杂区与所述间隔件的底部间隔开，并且其中，所述蚀刻速率控制掺杂区的形状与所述凹槽延伸部的形状不同。
9.一种形成半导体结构的方法，包括：
提供其上配置有栅极结构的体结构，所述体结构具有第一掺杂浓度；
所述栅极结构包括栅极侧壁；
在所述栅极侧壁上方形成间隔件；
通过蚀刻体结构的部分在所述体结构中形成第一凹槽，
所述第一凹槽形成在所述间隔件旁边，从而暴露由所述体结构覆盖的所述间隔件的表面，并且所述体结构的蚀刻部分具有所述第一掺杂浓度；
在所述第一凹槽下面形成凹槽延伸部，包括：
在所述第一凹槽下面和所述间隔件旁边的所述体结构中形成蚀刻速率控制掺杂区；以及
各向异性蚀刻所述体结构以形成凹槽延伸部；以及
生长晶格常数不同于所述体结构的应力源材料，使得延伸的第一凹槽被填充，其中，在所述应力源材料填充前后，所述延伸的第一凹槽的深度以及所述应力源材料的应力保持不变；
其中，所述第一凹槽从体结构的顶面至所述第一凹槽的底部逐渐变细，并且所述蚀刻速率控制掺杂区从所述第一凹槽的底部延伸至所述第一凹槽下面的所述体结构，并且从顶视图看，所述蚀刻速率控制掺杂区与所述间隔件不重叠，
其中，所述第一凹槽具有连续的非阶梯轮廓并且限定了所述应力源材料的最接近所述栅极侧壁的外轮廓，并且使得所述蚀刻速率控制掺杂区与所述间隔件的底部间隔开，并且其中，所述蚀刻速率控制掺杂区的形状与所述凹槽延伸部的形状不同。
10.一种半导体结构，包括：
体结构；
介电结构，具有第一对向下倾斜的侧壁；
栅极结构，配置在所述体结构上，
所述栅极结构包括横穿所述体结构的栅极侧壁；
间隔件，配置在所述栅极侧壁上方；以及
源极或漏极区，嵌入所述栅极结构旁边的所述体结构中、邻接并且延伸超出所述介电结构，并且所述源极或漏极区包含晶格常数不同于所述体结构的应力源材料，
所述源极或漏极区域包括：
第一区域，形成在所述介电结构的顶部处的第一层级之上；
第二区域，在所述间隔件下面横向延伸并且形成在所述第一层级下面，以及
第三区域，被配置在所述第一区域下面并且延伸所述第一区域的垂直深度，所述第三区域包括第二对向下倾斜的侧壁，该第二对向下倾斜的侧壁沿着所述体结构的宽度形成在所述体结构的相对侧上并且邻接所述介电结构的第一对向下倾斜的侧壁。
CN202010073844.4A 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区 Pending CN111244183A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/163,391 2014-01-24
US14/163,391 US10164107B2 (en) 2014-01-24 2014-01-24 Embedded source or drain region of transistor with laterally extended portion
CN201410352654.0A CN104810292A (zh) 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410352654.0A Division CN104810292A (zh) 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区

Publications (1)

Publication Number Publication Date
CN111244183A true CN111244183A (zh) 2020-06-05

Family

ID=53522755

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010073844.4A Pending CN111244183A (zh) 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区
CN201410352654.0A Pending CN104810292A (zh) 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410352654.0A Pending CN104810292A (zh) 2014-01-24 2014-07-23 具有横向延伸部分的晶体管的嵌入式源极或漏极区

Country Status (5)

Country Link
US (2) US10164107B2 (zh)
KR (1) KR101662400B1 (zh)
CN (2) CN111244183A (zh)
DE (1) DE102014019190B4 (zh)
TW (1) TWI567989B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164107B2 (en) * 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion
US9653461B2 (en) * 2014-03-28 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with low source/drain contact resistance
US9627512B2 (en) * 2014-08-13 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with non-doped channel
US10096712B2 (en) 2015-10-20 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming and monitoring quality of the same
KR102552949B1 (ko) * 2016-09-02 2023-07-06 삼성전자주식회사 반도체 장치
US11075268B2 (en) 2019-08-15 2021-07-27 Globalfoundries U.S. Inc. Transistors with separately-formed source and drain

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299724A1 (en) * 2007-05-31 2008-12-04 Grudowski Paul A Method of making a semiconductor device with embedded stressor
US20090170268A1 (en) * 2007-12-27 2009-07-02 Lee Wee Teo Process for fabricating a semiconductor device having embedded epitaxial regions
US20090280627A1 (en) * 2008-05-12 2009-11-12 Advanced Micro Devices, Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
US20110147842A1 (en) * 2009-12-23 2011-06-23 Annalisa Cappellani Multi-gate semiconductor device with self-aligned epitaxial source and drain
US20120100681A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing source/drain structures
CN102906880A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 用于嵌入的源极/漏极硅化物的δ单层掺杂剂外延
CN103035527A (zh) * 2011-10-06 2013-04-10 台湾积体电路制造股份有限公司 源极和漏极凹槽的氮钝化
CN103165435A (zh) * 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7335959B2 (en) 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7525160B2 (en) * 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US8207523B2 (en) 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US20080237634A1 (en) 2007-03-30 2008-10-02 International Business Machines Corporation Crystallographic recess etch for embedded semiconductor region
US7939889B2 (en) 2007-10-16 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistance in source and drain regions of FinFETs
JP2009200225A (ja) 2008-02-21 2009-09-03 Panasonic Corp 半導体装置及びその製造方法
US8264021B2 (en) 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8373238B2 (en) 2009-12-03 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with multiple Fin heights
US8598003B2 (en) 2009-12-21 2013-12-03 Intel Corporation Semiconductor device having doped epitaxial region and its methods of fabrication
US8765556B2 (en) * 2009-12-23 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating strained structure in semiconductor device
WO2011125453A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Transistor
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8835266B2 (en) 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8541286B2 (en) 2012-02-17 2013-09-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
KR101908451B1 (ko) 2012-06-04 2018-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9029912B2 (en) * 2013-01-11 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substructure having elevated strain material-sidewall interface and method of making the same
US9214395B2 (en) 2013-03-13 2015-12-15 United Microelectronics Corp. Method of manufacturing semiconductor devices
US10164107B2 (en) * 2014-01-24 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with laterally extended portion

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080299724A1 (en) * 2007-05-31 2008-12-04 Grudowski Paul A Method of making a semiconductor device with embedded stressor
US20090170268A1 (en) * 2007-12-27 2009-07-02 Lee Wee Teo Process for fabricating a semiconductor device having embedded epitaxial regions
US20090280627A1 (en) * 2008-05-12 2009-11-12 Advanced Micro Devices, Inc. Method of forming stepped recesses for embedded strain elements in a semiconductor device
US20110147842A1 (en) * 2009-12-23 2011-06-23 Annalisa Cappellani Multi-gate semiconductor device with self-aligned epitaxial source and drain
CN102906880A (zh) * 2010-06-25 2013-01-30 国际商业机器公司 用于嵌入的源极/漏极硅化物的δ单层掺杂剂外延
US20120100681A1 (en) * 2010-10-20 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing source/drain structures
CN103035527A (zh) * 2011-10-06 2013-04-10 台湾积体电路制造股份有限公司 源极和漏极凹槽的氮钝化
CN103165435A (zh) * 2013-03-14 2013-06-19 上海华力微电子有限公司 一种硅刻蚀工艺

Also Published As

Publication number Publication date
DE102014019190A1 (de) 2015-07-30
TW201530771A (zh) 2015-08-01
KR101662400B1 (ko) 2016-10-04
KR20150088708A (ko) 2015-08-03
US10868187B2 (en) 2020-12-15
DE102014019190B4 (de) 2024-03-14
CN104810292A (zh) 2015-07-29
US10164107B2 (en) 2018-12-25
TWI567989B (zh) 2017-01-21
US20150214368A1 (en) 2015-07-30
US20190123203A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
US10804396B2 (en) Embedded source or drain region of transistor with downward tapered region under facet region
KR102399747B1 (ko) 나노 시트 전계 효과 트랜지스터 디바이스 및 형성 방법
US11145759B2 (en) Silicon germanium p-channel finFET stressor structure and method of making same
US9431504B2 (en) Semiconductor device and method for manufacturing the same
US9577067B2 (en) Metal gate and manufuacturing process thereof
KR101695509B1 (ko) 핀 전계 효과 트랜지스터에 대한 핀 형상 및 이의 형성 방법
US10868187B2 (en) Method of forming embedded source or drain region of transistor with laterally extended portion
TW201917780A (zh) 半導體裝置的製造方法
US20160087062A1 (en) Semiconductor devices and methods for manufacturing the same
CN110299358B (zh) 包括鳍型场效应晶体管的半导体器件及其制造方法
US10872805B2 (en) Semiconductor device and manufacturing method thereof
TW201543575A (zh) 具內縮閘極端面凹切口的非平面電晶體及其製造方法
US11682591B2 (en) Method for forming transistor structures
US11532750B2 (en) Semiconductor device and method of manufacture
TWI779103B (zh) 半導體結構及其製造方法
TW202416391A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination