DE102020121514A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102020121514A1
DE102020121514A1 DE102020121514.2A DE102020121514A DE102020121514A1 DE 102020121514 A1 DE102020121514 A1 DE 102020121514A1 DE 102020121514 A DE102020121514 A DE 102020121514A DE 102020121514 A1 DE102020121514 A1 DE 102020121514A1
Authority
DE
Germany
Prior art keywords
fin
source
epitaxial
height
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020121514.2A
Other languages
English (en)
Inventor
Wei-Min Liu
Li-Li Su
Yee-Chia Yeo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/991,149 external-priority patent/US11527650B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020121514A1 publication Critical patent/DE102020121514A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Vorrichtung weist auf: eine erste Finne und eine zweite Finne, die sich von einem Substrat erstrecken, wobei die erste Finne eine erste Aussparung aufweist und die zweite Finne eine zweite Aussparung aufweist, ein Isolationsgebiet, das die erste Finne umgibt und die zweite Finne umgibt, einen Gatestapel über der ersten Finne und der zweiten Finne, und ein Source-/Draingebiet in der ersten Aussparung und der zweiten Aussparung, wobei sich das Source-/Draingebiet benachbart zum Gatestapel befindet, wobei das Source-/Draingebiet eine untere Fläche aufweist, die sich von der ersten Finne zur zweiten Finne erstreckt, wobei ein erster Abschnitt der unteren Fläche, der sich unterhalb einer ersten Höhe über dem Isolationsgebiet befindet, eine erste Neigung aufweist, und wobei ein zweiter Abschnitt der unteren Fläche, der sich über der ersten Höhe befindet, eine zweite Neigung aufweist, die größer ist als die erste Neigung.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/928,197 , die am 30. Oktober 2019 eingereicht wurde und die durch Rückbezug in ihrer Gänze hierin aufgenommen ist.
  • STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielfalt von elektronischen Anwendungen, wie zum Beispiel Personal Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten, verwendet. Halbleitervorrichtungen werden in der Regel hergestellt, indem sequenziell isolierende oder dielektrische Schichten, leitfähige Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat abgeschieden werden, und die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um Schaltungskomponenten und - elemente darauf auszubilden.
  • Die Halbleiterindustrie verbessert beständig die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.), indem die minimale Merkmalgröße fortlaufend reduziert wird, was ermöglicht, dass mehr Komponenten in eine bestimmte Fläche integriert werden. Mit der Reduzierung der kleinsten Merkmalgrößen treten jedoch zusätzliche Probleme zutage, die angegangen werden müssen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein
    • 1 zeigt ein Beispiel einer FinFET-Vorrichtung in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen.
    • 2, 3, 4, 5, 6, 7, 8A, 8B, 9A, 9B, 10A, 10B und 10C sind Querschnittsansichten von Zwischenstufen beim Herstellen einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 11, 12, 13A und 13B sind Querschnittsansichten von Zwischenstufen beim Herstellen eines epitaktischen Source-/Draingebiets einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 14A und 14B zeigen ein Diagramm von Neigungswinkel gegen Seitenwandposition für ein epitaktisches Source-/Draingebiet einer FinFET-Vorrichtung und ein Diagramm von Profilen eines epitaktischen Source-/Draingebiets einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 15 zeigt ein Diagramm von Vereinigungshöhen gegen den Finnen-Pitch für ein epitaktisches Source-/Draingebiet einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 16 ist eine Querschnittsansicht einer Zwischenstufe beim Herstellen eines epitaktischen Source-/Draingebiets einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 17A, 17B, 18A, 18B, 19A, 19B, 20A, 20B, 20C, 21A, 21B, 22A und 22B sind Querschnittsansichten von Zwischenstufen beim Herstellen einer FinFET-Vorrichtung gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese stellen selbstverständlich lediglich Beispiele dar und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Verschiedene Ausführungsformen stellen Prozesse zum Ausbilden von Source-/Draingebieten bereit, die ein reduziertes Volumen und eine reduzierte Querschnittsfläche aufweisen. Die Source-/Draingebiete können durch epitaktisches Aufwachsen einer ersten epitaktischen Schicht in einer Aussparung, die in einer Halbleiterfinne ausgebildet ist, Durchführen eines Rückätzprozesses, und anschließendes epitaktisches Aufwachsen einer zweiten epitaktischen Schicht über der ersten epitaktischen Schicht ausgebildet werden. Unter Verwendung der hier beschriebenen Techniken, können benachbarte Source-/Draingebiete ausgebildet werden, die sich bei einer höheren Distanz über dem Substrat vereinigen, was die Querschnittsfläche des vereinigten Source-/Draingebiets reduziert. Halbleitervorrichtungen, die gemäß Ausführungsformen der vorliegenden Anmeldung hergestellt werden und die Source-/Draingebiete aufwiesen, können eine reduzierte Gate-Drain-Kapazität (Cgd), eine reduzierte RC-Verzögerung, ein schnelleres Ein-/Ausschalten und eine verbesserte Vorrichtungsgeschwindigkeit aufweisen.
  • 1 zeigt ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen. Der FinFET weist eine Finne 52 auf einem Substrat 50 (z.B. einem Halbleitersubstrat) auf. Isolationsgebiete 56 werden im Substrat 50 angeordnet, und die Finne 52 steht über benachbarten Isolationsgebieten 56 und aus dem Raum zwischen ihnen hervor. Obwohl die Isolationsgebiete 56 derart beschrieben/dargestellt sind, dass sie vom Substrat 50 separat sind, kann, wie hier verwendet, der Begriff „Substrat“ verwendet werden, um ausschließlich auf das Halbleitersubstrat oder ein Halbleitersubstrat samt Isolationsgebieten zu verweisen. Obwohl die Finne 52 als ein einzelnes durchgehendes Material wie das Substrat 50 dargestellt ist, können außerdem die Finne 52 und/oder das Substrat 50 ein einzelnes Material oder mehrere Materialien aufweisen. In diesem Kontext bezieht sich die Finne 52 auf den Abschnitt, der sich zwischen den benachbarten Isolationsgebieten 56 erstreckt.
  • Eine Gatedielektrikumsschicht 92 befindet sich entlang von Seitenwänden und über einer oberen Fläche der Finne 52, und eine Gateelektrode 94 befindet sich über der Gatedielektrikumsschicht 92. Source-/Draingebiete 82 sind auf gegenüberliegenden Seiten der Finne 52 in Bezug auf die Gatedielektrikumsschicht 92 und die Gateelektrode 94 angeordnet. 1 zeigt ferner Referenzquerschnitte, die in späteren Figuren verwendet werden. Der Querschnitt A-A verläuft entlang einer Längsachse der Gateelektrode 94 und zum Beispiel in einer Richtung senkrecht zur Richtung eines Stromflusses zwischen den Source-/Draingebieten 82 des FinFET. Der Querschnitt B-B ist senkrecht zum Querschnitt A-A und verläuft entlang einer Längsachse der Finne 52 und zum Beispiel in einer Richtung eines Stromflusses zwischen den Source-/Draingebieten 82 des FinFET. Der Querschnitt C-C ist zum Querschnitt A-A parallel und erstreckt sich durch ein Source-/Draingebiet des FinFET. Nachfolgende Figuren beziehen sich zur Klarheit auf diese Referenzquerschnitte.
  • Einige hier besprochene Ausführungsformen werden im Kontext von FinFETs diskutiert, die unter Verwendung eines Gate-Zuletzt-Prozesses ausgebildet werden. In anderen Ausführungsformen kann ein Gate-Zuerst-Prozess verwendet werden. Außerdem ziehen einige Ausführungsformen Aspekte in Betracht, die in planaren Vorrichtungen, wie z.B. planaren FETs, verwendet werden.
  • 2 bis 13B und 16 bis 22B sind Querschnittsansichten von Zwischenstufen beim Herstellen von FinFETs gemäß einigen Ausführungsformen. 2, 3, 4, 5, 6, 7, 8A, 9A, 10A, 17A, 18A, 19A, 20A, 21A und 22A sind entlang des in 1 dargestellten Referenzquerschnitts A-A gezeigt, und 8B, 9B, 10B, 17B, 18B, 19B, 20B, 20C, 21B und 22B sind entlang des in 1 dargestellten ähnlichen Querschnitts B-B dargestellt. 10C, 11, 12, 13A, 13B und 16 sind entlang des in 1 dargestellten Referenzquerschnitts C-C dargestellt.
  • In 2 wird ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat, wie z.B. ein Bulk-Halbleiter, ein SOI-Substrat (Halbleiter auf einem Isolator) oder dergleichen sein, das dotiert (z.B. mit einem p- oder einem n-Dotierstoff) oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie z.B. ein Silizium-Wafer, sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolationsschicht ausgebildet wird. Die Isolationsschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolationsschicht wird auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, bereitgestellt. Andere Substrate, wie z.B. ein mehrschichtiges oder ein Gradientensubstrat, können ebenfalls verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Substrats 50 aufweisen: Silizium; Germanium; einen Verbindungshalbleiter, der Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einen Legierungshalbleiter, der Siliziumgermanium, Gallium-Arsenidphosphid, Aluminium-Indium-Arsenid, Aluminium-Gallium-Arsenid, Gallium-Indium-Arsenid, Gallium-Indium-Phosphid, und/oder Gallium-Indium-Arsenid-Phosphid aufweist, oder Kombinationen davon.
  • Das Substrat 50 weist ein Gebiet 50N und ein Gebiet 50P auf. Das Gebiet 50N kann zum Ausbilden von n-Vorrichtungen, wie z.B. NMOS-Transistoren, z.B. n-FinFETs, vorgesehen sein. Das Gebiet 50P kann zum Ausbilden von p-Vorrichtungen, wie z.B. von PMOS-Transistoren, z.B. p-FinFETs, vorgesehen sein. Das Gebiet 50N kann vom Gebiet 50P physisch getrennt sein (wie durch eine Trennung 51 dargestellt), und eine beliebige Anzahl von Vorrichtungsmerkmalen (z.B. andere aktive Vorrichtungen, dotierte Gebiete, Isolationsstrukturen usw.) kann zwischen dem Gebiet 50N und dem Gebiet 50P angeordnet werden.
  • In 3 werden Finnen 52 im Substrat 50 ausgebildet. Die Finnen 52 sind Halbleiterstege. In einigen Ausführungsformen können die Finnen 52 im Substrat 50 durch Ätzen von Gräben im Substrat 50 ausgebildet werden. Das Ätzen kann ein beliebiger geeigneter Ätzprozess sein, wie z.B. ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (Neutral Beam Etch, NBE), dergleichen oder eine Kombination davon. Das Ätzen kann anisotrop sein. In einigen Ausführungsformen können die Finnen 52 derart ausgebildet werden, dass sie eine Breite WF aufweisen, die zwischen ungefähr 5 nm und ungefähr 30 nm beträgt. In einigen Ausführungsformen können die Finnen 52 derart ausgebildet werden, dass sie einen Pitch PF aufweisen, der zwischen ungefähr 10 nm und ungefähr 40 nm beträgt.
  • Die Finnen 52 können mithilfe eines beliebigen geeigneten Verfahrens strukturiert werden. Zum Beispiel können die Finnen 52 unter Verwendung eines oder mehrerer fotolithografischer Prozesse, die Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse umfassen, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierende Prozesse, wodurch ermöglicht wird, dass Strukturen erzeugt werden, die zum Beispiel kleinere Pitches aufweisen als dies ansonsten unter Verwendung eines einzelnen direkten fotolithografischen Prozesses erzielbar ist. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines fotolithografischen Prozesses strukturiert. Spacer werden entlang der strukturierten Opferschicht unter Verwendung eines Selbstjustierungsprozesses ausgebildet. Die Opferschicht wird dann entfernt und die verbleibenden Spacer können dann zum Strukturieren der Finnen verwendet werden. In einigen Ausführungsformen kann die Maske (oder eine andere Schicht) auf den Finnen 52 verbleiben.
  • In 4 wird ein Isolationsmaterial 54 über dem Substrat 50 und zwischen benachbarten Finnen 52 ausgebildet. Das Isolationsmaterial 54 kann ein Oxid, wie z.B. Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein, und kann mithilfe einer chemischen Gasphasenabscheidung unter Verwendung von hochdichtem Plasma (HDP-CVD), einer fließfähigen CVD (Flowable CVD, FCVD) (z.B. einer CVD-basierten Materialabscheidung in einem Fernplasmasystem und einem anschließenden Härten, um es in ein anderes Material, wie z.B. ein Oxid, umzuwandeln), dergleichen oder einer Kombination davon ausgebildet werden. Andere Isolationsmaterialien, die mithilfe eines beliebigen geeigneten Prozesses ausgebildet werden, können verwendet werden. In der dargestellten Ausführungsform ist das Isolationsmaterial 54 Siliziumoxid, das mithilfe eines FCVD-Prozesses ausgebildet wird. Ein Temperprozess kann durchgeführt werden, nachdem das Isolationsmaterial ausgebildet wurde. In einer Ausführungsform wird das Isolationsmaterial 54 derart ausgebildet, dass überschüssiges Isolationsmaterial 54 die Finnen 52 abdeckt. Obwohl das Isolationsmaterial 54 als eine Einzelschicht dargestellt ist, können einige Ausführungsformen mehrere Schichten verwenden. Zum Beispiel kann in einigen Ausführungsformen ein Liner (nicht dargestellt) zuerst entlang einer Fläche des Substrats 50 und der Finnen 52 ausgebildet werden. Danach kann ein Füllmaterial, wie z.B. jene, die vorstehend besprochen wurden, über dem Liner ausgebildet werden.
  • In 5 wird ein Entfernungsprozess auf das Isolationsmaterial 54 angewendet, um überschüssiges Isolationsmaterial 54 über den Finnen 52 zu entfernen. In einigen Ausführungsformen kann ein Planarisierungsprozess, wie z.B. ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen, verwendet werden. Der Planarisierungsprozess legt die Finnen 52 frei, so dass sich obere Flächen der Finnen 52 und das Isolationsmaterial 54 auf gleicher Höhe befinden, nachdem der Planarisierungsprozess abgeschlossen wurde. In Ausführungsformen, in denen eine Maske auf den Finnen 52 verbleibt, kann der Planarisierungsprozess die Maske freilegen oder die Maske entfernen, so dass sich jeweils obere Flächen der Maske bzw. der Finnen 52 und des Isolationsmaterials 54 auf gleicher Höhe befinden, nachdem der Planarisierungsprozess abgeschlossen wurde.
  • In 6 wird das Isolationsmaterial 54 ausgespart, um STI-Gebiete (Shallow Trench Isolation, flache Grabenisolation) 56 auszubilden. Das Isolationsmaterial 54 wird derart ausgespart, dass obere Abschnitte der Finnen 52 im Gebiet 50N und im Gebiet 50P aus dem Raum zwischen benachbarten STI-Gebieten 56 hervorstehen. Außerdem können die oberen Flächen der STI-Gebiete 56 eine flache Fläche, wie dargestellt, eine konvexe Fläche, eine konkave Fläche (wie z.B. eine Wölbung) oder eine Kombination davon aufweisen. Die oberen Flächen der STI-Gebiete 56 können flach, konvex und/oder konkav mithilfe eines geeigneten Ätzens ausgebildet werden. Die STI-Gebiete 56 können unter Verwendung eines geeigneten Ätzprozesses, wie z.B. eines, der gegenüber dem Material des Isolationsmaterials 54 selektiv ist (der z.B. das Material des Isolationsmaterials 54 mit einer schnelleren Rate ätzt als das Material der Finnen 52), ausgespart werden. Zum Beispiel kann ein Oxidentfernen, das zum Beispiel verdünnte Flusssäure (dHF) benutzt, verwendet werden.
  • Der in Bezug auf 2 bis 6 beschriebene Prozess ist lediglich ein Beispiel dessen, wie die Finnen 52 ausgebildet werden können. In einigen Ausführungsformen können die Finnen mithilfe eines epitaktischen Aufwachsprozesses ausgebildet werden. Zum Beispiel kann eine dielektrische Schicht über einer oberen Fläche des Substrats 50 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden, um das darunterliegende Substrat 50 freizulegen. Homoepitaktische Strukturen können in den Gräben epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart ausgespart werden, dass die homoepitaktischen Strukturen von der dielektrischen Schicht hervorstehen, um Finnen auszubilden. Außerdem können in einigen Ausführungsformen Heteroepitaxiestrukturen für die Finnen 52 verwendet werden. Zum Beispiel können die Finnen 52 in 5 ausgespart werden, und ein von den Finnen 52 verschiedenes Material kann epitaktisch über den ausgesparten Finnen 52 aufgewachsen werden. In solchen Ausführungsformen weisen die Finnen 52 das ausgesparte Material sowie das epitaktisch aufgewachsene Material, das über dem ausgesparten Material angeordnet ist, auf. In einer noch weiteren Ausführungsform kann eine dielektrische Schicht über einer oberen Fläche des Substrats 50 ausgebildet werden, und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann in den Gräben unter Verwendung eines vom Substrat 50 verschiedenen Materials epitaktisch aufgewachsen werden, und die dielektrische Schicht kann derart ausgespart werden, dass die heteroepitaktischen Strukturen von der dielektrischen Schicht hervorstehen, um die Finnen 52 auszubilden. In einigen Ausführungsformen, in denen Homoepitaxie- oder Heteroepitaxiestrukturen epitaktisch aufgewachsen werden, können die epitaktisch aufgewachsenen Materialien während des Aufwachsens in-situ dotiert werden, was vorherige und anschließende Implantationen vermeiden kann, obwohl eine In-situ- und Implantationsdotierung zusammen verwendet werden können.
  • Noch weiter kann es vorteilhaft sein, ein Material im Gebiet 50N (z.B. einem NMOS-Gebiet) epitaktisch aufzuwachsen, das vom Material im Gebiet 50P (z.B. einem PMOS-Gebiet) verschieden ist. In verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Siliziumgermanium (SixGe1-x, wobei x im Bereich von 0 bis 1 liegen kann), Siliziumkarbid, reinem oder im Wesentlichen reinem Germanium, einem III-V-Verbindungshalbleiter, einem II-VI Verbindungshalbleiter oder dergleichen ausgebildet werden. Zum Beispiel weisen die verfügbaren Materialien zum Ausbilden eines III-V-Verbindungshalbleiters auf: Indiumarsenid, Aluminiumarsenid, Galliumarsenid, Indiumphosphid, Galliumnitrid, Indium-Galliumarsenid, Indium-Aluminiumarsenid, Galliumantimonid, Aluminiumantimonid, Aluminiumphosphid, Galliumphosphid und dergleichen, sind aber nicht darauf beschränkt.
  • Außerdem können in 6 geeignete Wannen (nicht dargestellt) in den Finnen 52 und/oder dem Substrat 50 ausgebildet werden. In einigen Ausführungsformen kann eine P-Wanne im Gebiet 50N ausgebildet werden, und eine N-Wanne kann im Gebiet 50P ausgebildet werden. In einigen Ausführungsformen wird eine P-Wanne oder eine N-Wanne sowohl im Gebiet 50N als auch im Gebiet 50P ausgebildet.
  • In den Ausführungsformen mit verschiedenen Wannentypen, können die verschiedenen Implantationsschritte für das Gebiet 50N und das Gebiet 50P unter Verwendung eines Fotolacks oder anderer Masken (nicht dargestellt) erzielt werden. Zum Beispiel kann ein Fotolack über den Finnen 52 und den STI-Gebieten 56 im Gebiet 50N ausgebildet werden. Der Fotolack wird strukturiert, um das Gebiet 50P des Substrats 50, wie z.B. ein PMOS-Gebiet, freizulegen. Der Fotolack kann durch Verwenden einer Rotationsbeschichtungstechnik ausgebildet werden und kann unter Verwendung geeigneter fotolithografischer Techniken strukturiert werden. Nachdem der Fotolack strukturiert wurde, wird eine n-Verunreinigungsimplantation im Gebiet 50P durchgeführt, und der Fotolack kann als eine Maske wirken, um im Wesentlichen zu verhindern, dass n-Verunreinigungen in das Gebiet 50N, wie z.B. ein NMOS-Gebiet, implantiert werden. Die n-Verunreinigungen können Phosphor, Arsen, Antimon oder dergleichen sein, die in das Gebiet bis zu einer Konzentration, die kleiner gleich 1018 cm-3 ist, wie z.B. zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3, implantiert werden. Nach der Implantation wird der Fotolack, z.B. mithilfe eines geeigneten Veraschungsprozesses, entfernt.
  • Nach der Implantation im Gebiet 50P wird ein Fotolack über den Finnen 52 und den STI-Gebieten 56 im Gebiet 50P ausgebildet. Der Fotolack wird strukturiert, um das Gebiet 50N des Substrats 50, wie z.B. das NMOS-Gebiet, freizulegen. Der Fotolack kann durch Verwenden einer Rotationsbeschichtungstechnik ausgebildet werden und kann unter Verwendung geeigneter fotolithografischer Techniken strukturiert werden. Nachdem der Fotolack strukturiert wurde, kann eine p-Verunreinigungsimplantation im Gebiet 50N durchgeführt werden, und der Fotolack kann als eine Maske wirken, um im Wesentlichen zu verhindern, dass p-Verunreinigungen in das Gebiet 50P, wie z.B. das PMOS-Gebiet, implantiert werden. Die p-Verunreinigungen können Bor, Borfluorid, Indium oder dergleichen sein, die in das Gebiet bis zu einer Konzentration, die kleiner gleich 1018 cm-3 ist, wie z.B. zwischen ungefähr 1016 cm-3 und ungefähr 1018 cm-3, implantiert werden. Nach der Implantation kann der Fotolack, z.B. mithilfe eines geeigneten Veraschungsprozesses, entfernt werden.
  • Nach den Implantationen des Gebiets 50N und des Gebiets 50P kann ein Tempern durchgeführt werden, um Implantationsschäden zu beheben und die p- und/oder n-Verunreinigungen, die implantiert wurden, zu aktivieren. In einigen Ausführungsformen können die aufgewachsenen Materialien von epitaktischen Finnen während des Aufwachsens in-situ dotiert werden, was die Implantationen vermeiden kann, obwohl eine In-situ- und Implantationsdotierung zusammen verwendet werden können.
  • In 7 wird eine dielektrische Dummy-Schicht 60 auf den Finnen 52 ausgebildet. Die Dummy-Dielektrikumsschicht 60 kann zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann gemäß geeigneten Techniken abgeschieden oder thermisch aufgewachsen werden. Eine Dummy-Gateschicht 62 wird über der Dummy-Dielektrikumsschicht 60 ausgebildet und eine Maskenschicht 64 wird über der Dummy-Gateschicht 62 ausgebildet. Die Dummy-Gateschicht 62 kann über der Dummy-Dielektrikumsschicht 60 abgeschieden und dann z.B. mithilfe eines CMP, planarisiert werden. Die Maskenschicht 64 kann über der Dummy-Gateschicht 62 abgeschieden werden. Die Dummy-Gateschicht 62 kann ein leitfähiges oder nicht leitfähiges Material sein und kann aus einer Gruppe ausgewählt werden, die amorphes Silizium, polykristallines Silizium (Polysilizium), polykristallines Siliziumgermanium (Poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle aufweist. Die Dummy-Gateschicht 62 kann mithilfe einer physikalischen Gasphasenabscheidung (PVD), einer CVD, einer Sputter-Abscheidung oder anderer im Stand der Technik bekannter und zum Abscheiden des ausgewählten Materials verwendeter Techniken abgeschieden werden. Die Dummy-Gateschicht 62 kann aus anderen Materialien hergestellt werden, die eine hohe Ätzselektivität vom Ätzen von Isolationsgebieten aufweisen. Die Maskenschicht 64 kann zum Beispiel Siliziumnitrid, Siliziumoxinitrid oder dergleichen aufweisen. In diesem Beispiel werden eine einzelne Dummy-Gateschicht 62 und eine einzelne Maskenschicht 64 über dem Gebiet 50N und dem Gebiet 50P ausgebildet. Es ist zu beachten, dass die Dummy-Dielektrikumsschicht 60 nur zu Veranschaulichungszwecken derart gezeigt ist, dass sie lediglich die Finnen 52 abdeckt. In einigen Ausführungsformen kann die Dummy-Dielektrikumsschicht 60 derart abgeschieden werden, dass die Dummy-Dielektrikumsschicht 60 die STI-Gebiete 56 abdeckt, indem sie sich zwischen der Dummy-Gateschicht 62 und den STI-Gebieten 56 erstreckt.
  • 8A bis 13B und 16 bis 22B zeigen verschiedene zusätzliche Schritte beim Herstellen von Vorrichtungen der Ausführungsformen. Diese Figuren zeigen Merkmale entweder im Gebiet 50N oder dem Gebiet 50P. Zum Beispiel können die in diesen Figuren dargestellten Strukturen sowohl auf das Gebiet 50N als auch das Gebiet 50P anwendbar sein. Unterschiede (falls vorhanden) in den Strukturen des Gebiets 50N und des Gebiets 50P werden im Text beschrieben, der jede Figur begleitet.
  • In 8A und 8B kann die Maskenschicht 64 (siehe 7) unter Verwendung geeigneter fotolithografischer und Ätztechniken strukturiert werden, um Masken 74 auszubilden. Die Struktur der Masken 74 kann dann auf die Dummy-Gateschicht 62 übertragen werden. In einigen Ausführungsformen (nicht dargestellt) kann die Struktur der Masken 74 auch auf die Dummy-Dielektrikumsschicht 60 mithilfe einer geeigneten Ätztechnik übertragen werden, um Dummy-Gates 72 auszubilden. Die Dummy-Gates 72 decken jeweilige Kanalgebiete 58 der Finnen 52 ab. Die Struktur der Masken 74 kann verwendet werden, um jedes der Dummy-Gates 72 von benachbarten Dummy-Gates physisch zu trennen. Die Dummy-Gates 72 können auch eine Längsrichtung aufweisen, die zur Längsrichtung jeweiliger epitaktischen Finnen 52 im Wesentlichen senkrecht ist.
  • Ferner können in 8A und 8B Gateversiegelungsspacer 80 auf freigelegten Flächen der Dummy-Gates 72, der Masken 74 und/oder der Finnen 52 ausgebildet werden. Eine thermische Oxidation oder eine Abscheidung, auf die ein anisotropes Ätzen folgt, kann die Gateversiegelungsspacer 80 ausbilden. Die Gateversiegelungsspacer 80 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder dergleichen ausgebildet werden.
  • Nach dem Ausbilden der Gateversiegelungsspacer 80 können Implantationen für schwach dotierte Source-/Draingebiete (LDD) (nicht explizite dargestellt) durchgeführt werden. In den Ausführungsformen mit verschiedenen Vorrichtungstypen kann ähnlich den vorstehend in 6 besprochenen Implantationen eine Maske, wie z.B. ein Fotolack, über dem Gebiet 50N ausgebildet werden, während das Gebiet 50P freigelegt ist, und Verunreinigungen geeigneten Typs (z.B. p-Typs) können in die freigelegten Finnen 52 im Gebiet 50P implantiert werden. Die Maske kann dann entfernt werden. Anschließend kann eine Maske, wie z.B. ein Fotolack, über dem Gebiet 50P ausgebildet werden, während das Gebiet 50N freigelegt wird, und Verunreinigungen geeigneten Typs (z.B. n-Typs) können in die freigelegten Finnen 52 im Gebiet 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Verunreinigungen können beliebige von den vorstehend besprochenen n-Verunreinigungen sein, und die p-Verunreinigungen können beliebige von den vorstehend besprochenen p-Verunreinigungen sein. Die schwach dotierten Source-/Draingebiete können eine Konzentration von Verunreinigungen von ungefähr 1015 cm-3 bis ungefähr 1019 cm-3 aufweisen. Ein Tempern kann verwendet werden, um Implantationsschäden zu reparieren, und um die implantierten Verunreinigungen zu aktivieren.
  • In 9A und 9B werden Gatespacer 86 auf den Gateversiegelungsspacern 80 entlang von Seitenwänden der Dummy-Gates 72 und der Masken 74 ausgebildet. Die Gatespacer 86 können durch konformes Abscheiden eines Isolationsmaterials und anschließendes anisotropes Ätzen des Isolationsmaterials ausgebildet werden. Das Isolationsmaterial der Gatespacer 86 kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkohlenstoffnitrid, eine Kombination davon oder dergleichen sein. Die Gatespacer 86, die Gateversiegelungsspacer 80, die Dummy-Gates 72 und die Masken 74 können hier gemeinsam als „Dummy-Gatestrukturen“ bezeichnet werden.
  • Es ist zu beachten, dass die vorstehende Offenbarung im Allgemeinen einen Prozess zum Ausbilden von Spacern und LDD-Gebieten beschreibt. Andere Prozesse und Sequenzen können verwendet werden. Zum Beispiel können weniger oder zusätzliche Spacer verwendet werden, andere Sequenzen von Schritten können verwendet werden (z.B. werden die Gateversiegelungsspacer 80 möglicherweise vor dem Ausbilden der Gatespacer 86 nicht geätzt, wodurch „L-förmige“ Gateversiegelungsspacer entstehen), Spacer können ausgebildet und entfernt werden, und/oder dergleichen. Außerdem können n- und p-Vorrichtungen unter Verwendung verschiedener Strukturen und Schritte ausgebildet werden. Zum Beispiel können LDD-Gebiete für n-Vorrichtungen vor dem Ausbilden der Gateversiegelungsspacer 80 ausgebildet werden, während die LDD-Gebiete für p-Vorrichtungen nach dem Ausbilden der Gateversiegelungsspacer 80 ausgebildet werden können.
  • 10A bis 13B zeigen verschiedene Schritte beim Ausbilden der epitaktischen Source-/Draingebiete 82 in den Finnen 52 gemäß einigen Ausführungsformen. 10C, 11, 12 und 13A-B sind entlang des in 1 dargestellten Referenzquerschnitts C-C dargestellt. Zur Klarheit können einige Abmessungen oder Proportionen der Merkmale, die in 10C bis 13B gezeigt sind, von dem, was in anderen Figuren dargestellt ist, verschieden sein. Die epitaktischen Source-/Draingebiete 82 im Gebiet 50N, z.B. dem NMOS-Gebiet, können durch Maskieren des Gebiets 50P, z.B. des PMOS-Gebiets, und Ätzen im Gebiet 50N, um Aussparungen 77 in den Finnen 52 auszubilden, ausgebildet werden. Dann werden die epitaktischen Source-/Draingebiete 82 im Gebiet 50N in den Aussparungen 77 epitaktisch aufgewachsen. Die epitaktischen Source-/Draingebiete 82 im Gebiet 50P, z.B. dem PMOS-Gebiet, können durch Maskieren des Gebiets 50N, z.B. des NMOS-Gebiets, und Ätzen im Gebiet 50P, um Aussparungen 77 in den Finnen 52 auszubilden, ausgebildet werden. Dann werden die epitaktischen Source-/Draingebiete 82 im Gebiet 50P in den Aussparungen 77 epitaktisch aufgewachsen. Die epitaktischen Source-/Draingebiete 82 können unter Verwendung von mehrfachen Abscheidungs- und Ätzprozessen ausgebildet werden, die nachstehend ausführlicher beschrieben werden.
  • 10A, 10B und 10C zeigen das Ätzen der Source-/Draingebiete der Finnen 52, um die Aussparungen 77 auszubilden. Die Aussparungen 77 können durch Ätzen unter Verwendung beliebiger geeigneter Ätzprozesse, wie z.B. eines Trockenätzprozesses (z.B. RIE, NBE oder dergleichen) oder eines Nassätzprozesses (z.B. Tetramethylammoniumhydroxid (TMAH), Ammoniakwasser (NH4OH), oder dergleichen) oder einer Kombination davon ausgebildet werden. Die Ätzprozesse können anisotrop sein. In einigen Ausführungsformen verbleibt das Material der Gatespacer 86 und/oder der Gateversiegelungsspacer 80 auf den STI-Gebieten 56 zwischen den benachbarten Finnen 52 (in den Figuren nicht dargestellt). In einigen Ausführungsformen erstrecken sich die Aussparungen 77 in die Finnen 52 unterhalb einer oberen Fläche der STI-Gebiete 56. In anderen Ausführungsformen steht ein Abschnitt der Finnen 52 von den STI-Gebieten 56 nach dem Ausbilden der Aussparungen 77 hervor. Die STI-Gebiete 56 zwischen benachbarten Finnen 52 können eben sein, wie dargestellt, oder sie können eine konvexe oder eine konkave Fläche aufweisen. In 10C bis 13B ist die Position der Kanalgebiete 58 der Finnen 52 unter der Dummy-Gatestruktur (z.B. der Kanalgebiete 58, die nicht geätzt werden, um die Aussparungen 77 auszubilden) zur Referenz gezeigt.
  • Unter Bezugnahme von 11 wird ein erster Abscheidungsprozess durchgeführt, um ein epitaktisches Gebiet 81 in den Aussparungen 77 gemäß einigen Ausführungsformen auszubilden. Das epitaktische Gebiet 81 kann unter Verwendung eines geeigneten Prozesses, wie z.B. einer CVD, einer metallorganischen CVD (MOCVD), einer Molekularstrahlepitaxie (MBE), einer Flüssigphasenepitaxie (LPE), einer Gasphasenepitaxie (VPE), eines selektiven epitaktischen Wachstums (SEG), dergleichen oder einer Kombination davon, epitaktisch aufgewachsen werden. Zum Beispiel kann der erste Abscheidungsprozess einen Prozess umfassen, der bei einem Druck zwischen ungefähr 5 Torr und ungefähr 300 Torr, oder bei einer Temperatur zwischen ungefähr 500 °C und ungefähr 800 °C durchgeführt wird. In einigen Ausführungsformen kann der erste Abscheidungsprozess Gase und/oder Vorstufen umfassen, wie z.B. SiH4, DCS, Si2H6, GeH4, PH3, AsH3, B2H6, HCl, dergleichen oder Kombinationen davon. Die Gase und/oder Vorstufen können in eine Prozesskammer mit einer Rate wischen ungefähr 10 sccm und ungefähr 2000 sccm geflossen werden. Der erste Abscheidungsprozess kann für eine Zeitdauer zwischen ungefähr 50 Sekunden und ungefähr 3000 Sekunden durchgeführt werden. Andere Abscheidungsprozesse oder Prozessparameter können verwendet werden.
  • Das epitaktische Gebiet 81 kann ein beliebiges geeignetes Material, das z.B. für n-FinFETs oder p-FinFETs geeignet ist, aufweisen. Wenn zum Beispiel die Finne 52 Silizium ist, kann das epitaktische Gebiet 81 im Gebiet 50N Materialien aufweisen, die eine Zugspannung im Kanalgebiet 58 ausüben, wie z.B. Silizium, Siliziumkarbid, mit Phosphor dotiertes Siliziumkarbid, Siliziumphosphid oder dergleichen. Wenn die Finne 52 Silizium ist, kann das epitaktische Gebiet 81 im Gebiet 50P Materialien aufweisen, die eine Druckspannung im Kanalgebiet 58 ausüben, wie z.B. Siliziumgermanium, mit Bor dotiertes Siliziumgermanium, Germanium, Germanium-Zinn oder dergleichen. Das epitaktische Gebiet 81 kann Flächen aufweisen, die von jeweiligen Flächen der Finnen 52 angehoben sind, und kann Facetten aufweisen.
  • Wie in 11 dargestellt, kann sich das in den benachbarten Finnen 52 ausgebildete epitaktische Material vereinigen, um ein durchgehendes epitaktisches Gebiet 81 zu bilden. Luftspalte 79 können zwischen dem auf benachbarten Finnen ausgebildeten Material und unter ihm ausgebildet werden. In einigen Ausführungsformen, in denen das epitaktische Gebiet 81 vereinigt wird, können die Luftspalte 79 eine „Vereinigungshöhe“ HM1 über den STI-Gebieten 56 aufweisen, die zwischen ungefähr 5 nm und ungefähr 50 nm beträgt. Während des ersten Abscheidungsprozesses können Flächen des epitaktischen Materials Facetten verschiedener Kristallorientierungen aufweisen. Zum Beispiel können Flächen in der Nähe der Oberseite der Kanalgebiete 58 und Flächen in der Nähe der unteren Seite des Kanalgebiets 58 {111}-Facetten aufweisen. Andere Flächen können andere Facetten, wie z.B. {110}-Facetten, aufweisen oder sie können eine Kombination von Facetten, wie z.B. eine Kombination von {111}-Facetten und {110}-Facetten oder andere Facetten aufweisen. In einigen Ausführungsformen kann eine größere Durchflussrate von HCl während des Abscheidungsprozesses verursachen, dass Flächen mit {100}-Facetten, Flächen mit {100}-Facetten und/oder Flächen mit {111}-Facetten ähnlichere Wachstumsraten aufweisen. Daher kann ein Erhöhen der Durchflussrate von HCl während des Abscheidungsprozesses das Wachstum von Flächen fördern, die eine Kombination von {100}-Facetten, {110}-Facetten und/oder {111}-Facetten aufweisen.
  • In manchen Fällen wächst während des ersten Abscheidungsprozesses das epitaktische Gebiet 81 seitlich von jeder Finne 52, wobei die Grenzen des Wachstums im Wesentlichen durch das Ausbilden der {111}-Facetten bestimmt werden. Mit anderen Worten wird die Form des epitaktischen Gebiets 81 im Wesentlichen durch die {111}-Facetten bestimmt, und die maximale Größe (z.B. Volumen oder Querschnittsfläche) des epitaktischen Gebiets 81 wird im Wesentlichen durch die {111}-Facetten bestimmt. Als ein veranschaulichendes Beispiel sind die {111}-Facetten, die die Wachstumsgrenzen des epitaktischen Gebiets 81 im Wesentlichen bestimmen, in 11 durch die mit „{111}“ gekennzeichnete gestrichelte Umrisslinie angezeigt. Aufgrund des Wachstums von Facetten wird die Form und Größe des epitaktischen Gebiets 81 im Wesentlichen innerhalb dieser gestrichelten Umrisslinie beschränkt. Daher kann das Wachstum des epitaktischen Gebiets 81 „facettenlimitiert“ sein.
  • Während des ersten Abscheidungsprozesses kann das epitaktische Material anfänglich untere {111}-Facetten in der Nähe der unteren Seite der Kanalgebiete 58 und obere {111}-Facetten in der Nähe der Oberseite der Kanalgebiete 58 bilden. Mit dem Fortschreiten des ersten Abscheidungsprozesses wächst das epitaktische Material entlang dieser oberen und unteren {111}-Facetten, wobei die seitliche Wachstumsrate außerhalb des Schnittpunkts der oberen und unteren {111}-Facetten stark begrenzt ist. Auf diese Weise kann das maximale seitliche Wachstum des epitaktischen Materials durch die oberen und unteren {111}-Facetten ungefähr definiert werden. In 11 ist ein Punkt, an dem die {111}-Facetten die Grenze des seitlichen Wachstums des epitaktischen Gebiets 81 ungefähr definieren, als Punkt „LP“ angezeigt. Der LP-Punkt kann eine Höhe HL über den STI-Gebieten 56 zwischen ungefähr 20 nm und ungefähr 50 nm aufweisen, die von der Tiefe der Aussparungen 77 oder der Höhe der freigelegten Abschnitte der Finnen 52 abhängen kann. In manchen Fällen kann die Wachstumsrate des epitaktischen Gebiets 81 stark reduziert werden, nachdem das Wachstum des epitaktischen Gebiets 81 den durch die {111}-Facetten definierten LP-Punkt erreicht hat. In manchen Fällen kann die Höhe HL ungefähr die Hälfte der Höhe der Aussparungen 77 betragen oder sie kann ungefähr die Hälfte der Höhe HF des epitaktischen Gebiets 82 betragen (siehe 13B). Die maximale seitliche Breite des epitaktischen Materials kann ungefähr durch den Abstand zwischen gegenüberliegenden LP-Punkten bestimmt werden, der in einigen Ausführungsformen zwischen ungefähr 40 nm und ungefähr 100 nm betragen kann. In Fällen, in denen die benachbarten Finnen 52 hinreichend nah sind (z.B. einen hinreichend kleinen Pitch PF aufweisen), so dass das auf den benachbarten Finnen 51 aufgewachsene epitaktische Material {111}-Facetten aufweist, die überlappen, kann sich das epitaktische Material miteinander zu einem durchgehenden epitaktischen Gebiet 81 vereinigen. Unterseiten des epitaktischen Materials, die {111}-Facetten sind, vereinigen sich bei einer Höhe HMo über den STI-Gebieten, die durch den Schnittpunkt der {111}-Facetten ungefähr definiert ist und von dem Pitch PF abhängen kann. In einigen Ausführungsformen kann die Höhe HMo zwischen ungefähr 10 nm und ungefähr 60 nm betragen.
  • In einigen Ausführungsformen wird der erste Abscheidungsprozess angehalten, bevor das seitliche Wachstum des epitaktischen Gebiets 81 den Punkt LP erreicht. Auf diese Weise kann das epitaktische Gebiet 81 mit Gebieten ausgebildet werden, die Flächen mit verschiedenen Kristallorientierungen aufweisen. Zum Beispiel können, wie in 11 dargestellt, untere Gebiete 83A in der Nähe der Unterseite der Kanalgebiete 58 und obere Gebiete 83B in der Nähe der Oberseite der Kanalgebiete 58 Flächen aufweisen, die {111}-Facetten aufweisen. Dies ist auch in 11 gezeigt, indem die unteren Gebiete 83A und die oberen Gebiete 83B Flächen entlang der gestrichelten Umrisslinie „{111}“ aufweisen, die die wachstumsbeschränkenden {111}-Facetten anzeigt. Flächen zwischen den unteren Gebieten 83A und den oberen Gebieten 83B, wie z.B. die Flächen von mittleren Gebieten 83C, die in 11 gezeigt sind, können andere Facetten, wie z.B. {110}-Facetten, aufweisen oder können eine Kombination von Facetten, wie z.B. eine Kombination von {111}-Facetten und {110}-Facetten, oder andere Facetten aufweisen. Das epitaktische Material auf jeder Finne 52 kann separat sein oder kann zu einem durchgehenden epitaktischen Gebiet 81 vereinigt sein, wie in 11 dargestellt. Außerdem kann durch derartiges Anhalten des ersten Abscheidungsprozess das epitaktische Gebiet 81 derart ausgebildet werden, dass es eine kleinere Querschnittsfläche aufweist, was eine parasitäre Kapazität (z.B. Cgd) der FinFET-Vorrichtung reduzieren kann, nachstehend ausführlicher beschrieben. In einigen Ausführungsformen wird der erste Abscheidungsprozess angehalten, bevor sich Facetten, die entlang von Unterseiten des epitaktischen Materials wachsen, vereinigen (z.B. bei der Höhe HMo). In diesen Ausführungsformen kann sich das epitaktische Material bei einer Höhe HM1 vereinigen, die größer ist als die Höhe HMo.
  • In 12 wird gemäß einigen Ausführungsformen ein Rückätzprozess am epitaktischen Gebiet 81 durchgeführt. Der Rückätzprozess kann zum Beispiel einen anisotropen Trockenätzprozess umfassen. Der Rückätzprozess kann mehrere Gase und/oder Vorstufen aufweisen, wie z.B. HCl, GeH4, SiH4, dergleichen oder Kombinationen davon. Die Prozessgase können in eine Prozesskammer mit einer Rate wischen ungefähr 20 sccm und ungefähr 3000 sccm geflossen werden. Der Rückätzprozess kann eine Prozesstemperatur in einem Bereich von ungefähr 600 °C bis ungefähr 800 °C aufweisen, und kann einen Prozessdruck in einem Bereich von ungefähr 3 Torr bis ungefähr 300 Torr aufweisen. Der Rückätzprozess kann für eine Zeitdauer zwischen ungefähr 1 Sekunde und ungefähr 300 Sekunden, wie z.B. ungefähr 50 Sekunden, durchgeführt werden.
  • In einigen Ausführungsformen werden die Charakteristiken des Rückätzprozesses derart gesteuert, dass Flächen, die {110}-Facetten aufweisen, mit einer größeren Rate geätzt werden als Flächen, die {111}-Facetten aufweisen. Der Rückätzprozess kann zum Beispiel Gase und/oder Vorstufen umfassen, wie z.B. HCl, Cl2, H2, N2, dergleichen oder Kombinationen davon. Der Rückätzprozess kann einen Prozessdruck zwischen 5 Torr und ungefähr 300 Torr oder eine Prozesstemperatur zwischen ungefähr 600 °C und ungefähr 800 °C aufweisen. In einigen Ausführungsformen kann das Verhältnis der Ätzrate von {111}-Facetten und der Ätzrate von {110}-Facetten durch Steuern der Prozesstemperatur des Rückätzprozesses gesteuert werden. In manchen Fällen können {111}-Facetten und {110}-Facetten verschiedene Aktivierungsenergien für die Ätzreaktionen des Rückätzprozesses aufweisen, und ein Steuern der Prozesstemperatur kann das Ätzratenverhältnis aufgrund der Unterschiede der Aktivierungsenergien erhöhen oder verringern. In einigen Ausführungsformen ätzt der Rückätzprozess {110}-Facetten mit einer Rate, die mindestens ungefähr 4mal größer ist als {111}-Facetten. Von daher kann der Rückätzprozess die mittleren Gebiete 83C stärker ätzen als der Rückätzprozesses die unteren Gebiete 83A oder die oberen Gebiete 83B ätzt, und daher kann er größtenteils in seitlichen Richtungen ätzen. Auf diese Weise können die mittleren Gebiete 83C ein flacheres Profil (z.B. weniger gerundetes oder vertikaleres Profil) nach dem Rückätzprozess aufweisen. In manchen Fällen weisen die unteren Gebiete 83A und die oberen Gebiete 83B im Wesentlichen {111}facettierte Flächen auf und die mittleren Gebiete 83C weisen Flächen auf, die {111}- und {110}-Facetten nach dem Rückätzprozess aufweisen. In manchen Fällen werden die unteren Gebiete 83A weniger geätzt als die oberen Gebiete 83B, wie in 12 dargestellt.
  • In einigen Ausführungsformen wird das epitaktische Material auf den Finnen 52 durch den Rückätzprozess wieder getrennt. In anderen Ausführungsformen verbleibt das epitaktische Material nach dem Rückätzprozess als ein epitaktisches Gebiet 81 vereinigt, wie in 12 dargestellt. In einigen Ausführungsformen kann aufgrund des Rückätzprozesses die Vereinigungshöhe HM1 der Luftspalte 79 steigen. Zum Beispiel können nach dem Rückätzprozess die Luftspalte 79 eine Vereinigungshöhe HM2 über den STI-Gebieten 56 aufweisen, die zwischen ungefähr 10 nm und ungefähr 60 nm liegt, was höher sein kann als die Höhe HM1 der Luftspalte 79 vor dem Rückätzprozess. Auf diese Weise kann der Rückätzprozess die gesamte Querschnittsfläche des epitaktischen Gebiets 81 verringern, was ein Erhöhen der Vereinigungshöhe des vereinigten epitaktischen Materials des epitaktischen Gebiets 81 umfassen kann. In manchen Fällen kann das Vorhandensein des epitaktischen Materials mit einem kleinen oder nicht vollständig vereinigten Gebiet es ermöglichen, dass gasförmige Ätzmittel leichter an die Unterseite (z.B. benachbart zu den Luftspalten 79) des epitaktischen Gebiets 81 gelangen, und ein erhöhtes Ätzen der Unterseite des epitaktischen Gebiets 81 ermöglichen. Außerdem kann das Verwenden eines anisotropen Rückätzprozesses, wie vorstehend beschrieben, ein erhöhtes Ätzen der Unterseite des epitaktischen Gebiets 81 ermöglichen, weil die nicht vorgespannten gasförmigen Ätzmittel in der Lage sind, leichter an die Unterseite des epitaktischen Gebiets 81 zu gelangen.
  • In 13A und 13B wird gemäß einigen Ausführungsformen ein zweiter Abscheidungsprozess durchgeführt, um epitaktisches Material auf dem epitaktischen Gebiet 81 abzuscheiden, um ein epitaktisches Gebiet 82 auszubilden. 13A und 13B zeigen die gleiche Querschnittsansicht mit Merkmalen, die auf jeder Figur zur Klarheit separat gekennzeichnet sind. Das epitaktische Material des epitaktischen Gebiets 82 kann unter Verwendung eines geeigneten Prozesses wie z.B. einer CVD, einer MOCVD, einer MBE, einer LPE, einer VPE, eines SEG, dergleichen oder einer Kombination davon, epitaktisch aufgewachsen werden. Das auf dem epitaktischen Gebiet 81 abgeschiedene epitaktische Material kann Materialien aufweisen, die jenen ähnlich sind, die während des ersten Abscheidungsprozesses abgeschieden wurden, wie vorstehend beschrieben. Zum Beispiel kann der zweite Abscheidungsprozess einen Prozess umfassen, der bei einem Druck zwischen ungefähr 5 Torr und ungefähr 300 Torr, oder bei einer Prozesstemperatur zwischen ungefähr 500 °C und ungefähr 800 °C durchgeführt wird. In einigen Ausführungsformen kann der zweite Abscheidungsprozess Gase und/oder Vorstufen umfassen, wie z.B. SiH4, DCS, Si2H6, GeH4, PH3, AsH3, B2H6, HCl, dergleichen oder Kombinationen davon. Die Gase und/oder Vorstufen können in eine Prozesskammer mit einer Rate zwischen ungefähr 10 sccm und ungefähr 2000 sccm geflossen werden. Der zweite Abscheidungsprozess kann für eine Zeitdauer zwischen ungefähr 50 Sekunden und ungefähr 3000 Sekunden durchgeführt werden. Andere Abscheidungsprozesse oder Prozessparameter können verwendet werden. Das mithilfe des zweiten Abscheidungsprozesses abgeschiedene epitaktische Material kann jenem ähnlich sein, das mithilfe des ersten Abscheidungsprozesses abgeschieden wurde, oder es kann verschieden sein, wie z.B. eine andere Halbleiterzusammensetzung aufweisen oder eine andere Dotierung aufweisen. Die epitaktischen Gebiete 82 können Flächen aufweisen, die von jeweiligen Flächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • Wie in 13A-B dargestellt, wird das epitaktische Material über dem epitaktischen Gebiet 81 und zwischen den Finnen 52 abgeschieden, so dass das epitaktische Gebiet 82 ein durchgehendes Gebiet ist. In manchen Fällen kann die Wachstumsrate des epitaktischen Materials zwischen den Finnen 52 größer sein als die Wachstumsrate des epitaktischen Materials auf anderen Flächen, insbesondere wenn das epitaktische Material vereinigt ist. Das epitaktische Gebiet 82 kann eine im Wesentlichen flache obere Fläche aufweisen, oder die obere Fläche kann konkav, konvex oder „wellig“ sein. In einigen Ausführungsformen kann das durch den zweiten Abscheidungsprozess abgeschieden epitaktische Material Facetten verschiedener Kristallorientierungen aufweisen. Zum Beispiel können untere Gebiete 85A des epitaktischen Gebiets 82 Flächen aufweisen, die im Wesentlichen {111}-Facetten aufweisen. In einigen Ausführungsformen können sich die unteren Gebiete 85A auf einer Höhe HSA erstrecken, die zwischen ungefähr 5 nm und ungefähr 60 nm beträgt. In einigen Ausführungsformen können die oberen Gebiete 85B des epitaktischen Gebiets 82 Flächen aufweisen, die im Wesentlichen {111}-Facetten aufweisen. In einigen Ausführungsformen können sich die oberen Gebiete 85 auf einer Höhe HSB erstrecken, die zwischen ungefähr 0 nm und ungefähr 30 nm beträgt. In manchen Fällen kann ein Vorhandensein eines epitaktischen Gebiets 81 mit einem kleinen oder nicht vollständig vereinigten Gebiet es ermöglichen, dass Vorstufen leichter an die Unterseite (z.B. benachbart zu den Luftspalten 79) des epitaktischen Gebiets 81 gelangen, und kann daher ermöglichen, dass epitaktisches Material auf der Unterseite des epitaktischen Gebiets 81 abgeschieden wird. In manchen Fällen kann epitaktisches Material in der Nähe der unteren Seite der unteren Gebiete 85A abgeschieden werden.
  • In einigen Ausführungsformen weisen die mittleren Gebiete 85C des epitaktischen Gebiets 82, die sich zwischen den unteren Gebieten 85A und den oberen Gebieten 85B befinden, Flächen auf, die {110}-Facetten aufweisen. Die mittleren Gebiete 85C können außerdem eine Kombination von {110}-Facetten und {111}-Facetten, oder andere Facetten aufweisen. Die Flächen der unteren Gebiete 85A weichen von {111}-Facetten an der Grenze zwischen den unteren Gebieten 85A und den mittleren Gebieten 85C ab, die sich zum Beispiel auf oder in der Nähe der Höhe HSA befinden können. Ein Beispiel für einen Grenzpunkt zwischen den unteren Gebieten 85A und den mittleren Gebieten 85C ist in 13A als der „Neigungswendepunkt“ STP gezeigt. In einigen Ausführungsformen können die mittleren Gebiete 85C eine Seitenwandneigung aufweisen, die größer ist als die Seitenwandneigung der unteren Gebiete 85A und/oder die Seitenwandneigung der oberen Gebiete 85B. Die Position von STP (z.B. die Höhe HSA) auf dem epitaktischen Gebiet 82 kann durch Steuern der Parameter des ersten Abscheidungsprozesses, des Rückätzprozesses und/oder des zweiten Abscheidungsprozesses gesteuert werden. In einigen Ausführungsformen kann die Länge der {111}-Facetten in unteren Gebieten 85A von der Menge eines {111}-facettierten Materials, das durch den ersten Abscheidungsprozess abgeschieden wird, und/oder die Menge eines {111}-facettierten Materials, das durch den zweiten Abscheidungsprozess abgeschieden wird, abhängen. Zum Beispiel kann ein Durchführen des ersten Abscheidungsprozesses und/oder des zweiten Abscheidungsprozesses für längere Zeitdauern mehr {111}-facettiertes Material in den unteren Gebieten 85A aufwachsen und daher die Höhe HSA von STP erhöhen. Als ein anderes Beispiel kann ein Durchführen des Rückätzprozesses für eine längere Zeitdauer mehr von dem Material der unteren Gebiete 83A (siehe 12) ätzen, und daher kann die Höhe HSA von STP verringern.
  • In manchen Fällen kann, nachdem sich das epitaktische Gebiet 82 im Wesentlichen vereinigt hat, die Wachstumsrate des epitaktischen Materials auf der Unterseite des epitaktischen Gebiets 82 stark reduziert werden. Auf diese Weise kann die Position von STP durch das Vereinigen des epitaktischen Gebiets 82 ungefähr bestimmt werden. In manchen Fällen wird, wenn die Wachstumsrate von {111}-Facetten langsamer ist als die Wachstumsrate von {110}-Facetten, die Grenze des epitaktischen Materials 81 beim Wachsen größtenteils durch Flächen mit {111}-Facetten bestimmt. In dieser Situation kann eine verhältnismäßig langsamere Wachstumsrate von {111}-Facetten dazu führen, dass sich die Position von STP näher dem Vereinigungspunkt MP (der nachstehend ausführlicher beschrieben wird) befindet, und daher die HSA verhältnismäßig hoch ist. In manchen Fällen kann ein Vorliegen einer Wachstumsrate von {111}-Facetten, die näher an einer Wachstumsrate von {110}-Facetten liegt, dazu führen, dass sich die Position von STP weiter entfernt vom Vereinigungspunkt MP befindet, und HSA daher verhältnismäßig niedrig ist. Auf diese Weise können die Position von STP und die Höhe von HSA durch Steuern der relativen Wachstumsraten (z.B. des Verhältnisses der Wachstumsraten) von {111}-Facetten und {110}-Facetten gesteuert werden. Diese sind Beispiele und die Position von STP oder die Höhe HSA kann durch Steuern anderer Parameter oder anderer Kombinationen von Parametern gesteuert werden.
  • Die hier beschriebenen Techniken können die gesamte Querschnittsfläche des epitaktischen Gebiets 82 reduzieren. Durch Reduzieren der Gesamtquerschnittsfläche der epitaktischen Gebiete 82 kann die Gate-Drain-Kapazität (Cdg) einer FinFET-Vorrichtung reduziert werden, was eine Leistungsfähigkeit der FinFET-Vorrichtung verbessern kann. Zum Beispiel kann die RC-Verzögerung der FinFET-Vorrichtung reduziert werden und die Antwortgeschwindigkeit der FinFET-Vorrichtung kann verbessert werden. In einigen Ausführungsformen kann die Querschnittsfläche des epitaktischen Gebiets 82 auf zwischen ungefähr 5 % und ungefähr 60 % der maximalen facettenlimitierten Querschnittsfläche reduziert werden, die durch die mit „{111}“ gekennzeichnete gestrichelte Umrisslinie gezeigt ist. In einigen Ausführungsformen kann die maximale facettenlimitierte Querschnittsfläche zwischen ungefähr 1000 nm2 und ungefähr 6000 nm2 betragen, und die Querschnittsfläche des epitaktischen Gebiets 82 kann zwischen ungefähr 500 nm2 und ungefähr 5000 nm2 betragen. Andere Querschnittsflächen des epitaktischen Gebiets 82 sind möglich.
  • In einigen Ausführungsformen kann durch Steuern des ersten Abscheidungsprozesses, des Rückätzprozesses und des zweiten Abscheidungsprozesses die Querschnittsfläche der epitaktischen Gebiete 82 reduziert werden, indem die seitliche Breite des epitaktischen Gebiets 82 reduziert wird. Zum Beispiel kann die seitliche Breite des epitaktischen Gebiets 82 auf zwischen ungefähr 5 % und ungefähr 70 % der maximalen facettenlimitierten seitlichen Breite (z.B. zwischen gegenüberliegenden LP-Punkten) reduziert werden. In einigen Ausführungsformen kann die seitliche Breite des epitaktischen Gebiets 82 zwischen ungefähr 40 nm und ungefähr 80 betragen, obwohl andere seitliche Breiten erzielt werden können. Außerdem kann die Querschnittsfläche der epitaktischen Gebiete 82 reduziert werden, indem die Höhe der Luftspalte 79 erhöht wird. Zum Beispiel können nach dem zweiten Abscheidungsprozess die Luftspalte 79 eine Vereinigungshöhe HMP über den STI-Gebieten 56 aufweisen, die zwischen ungefähr 15 nm und ungefähr 60 nm beträgt. Durch Erhöhen der Höhe HMP wird die Querschnittsfläche des epitaktischen Gebiets 82 reduziert, und die Kapazität Cdg kann entsprechend reduziert werden. In manchen Fällen kann sich die Höhe der Luftspalte 79 vertikal näher einer oberen Fläche der epitaktischen Gebiete 82 befinden als der STI-Gebiete 56. In einigen Ausführungsformen scheidet der zweite Abscheidungsprozess epitaktisches Material auf Abschnitten der Unterseite des epitaktischen Gebiets 81 ab, so dass die Höhe HMP kleiner ist als die Höhe HM2 (siehe 12). In anderen Ausführungsformen scheidet der zweite Abscheidungsprozess kein epitaktisches Material auf Abschnitten der Unterseite des epitaktischen Gebiets 81 ab, so dass die Höhe HMP ungefähr gleich ist wie die Höhe HM2 (siehe 12). In einigen Ausführungsformen kann die Höhe HMP größer sein als die Höhe HM1 (siehe 11). In einigen Ausführungsformen kann die Vereinigungshöhe HMP größer sein als die facettenlimitierte Vereinigungshöhe HMo. Zum Beispiel kann die Höhe HMP um zwischen ungefähr 3 nm und ungefähr 15 nm größer sein als die Höhe HMo. In einigen Ausführungsformen kann die Höhe HMP größer sein als die Höhe HL, obwohl in anderen Ausführungsformen die Höhe HMP ungefähr gleich oder kleiner sein kann als die Höhe HL. Andere Abmessungen, Höhen oder relative Höhen sind möglich.
  • Unter Bezugnahme auf 13B sind zur Referenz Punkte auf der Seitenwand des Luftspalts 79 gekennzeichnet. Punkt Po zeigt einen unteren Punkt des epitaktischen Gebiets 82 an, Punkt STP zeigt den „Neigungswendepunkt“ an, wie vorstehend beschrieben, und Punkt MP zeigt den „Vereinigungspunkt“ auf der Oberseite des Luftspalts 79 an. Außerdem zeigt Punkt Mo den „Vereinigungspunkt“ der facettenlimitierten Querschnittsfläche an (durch die mit „{111}“ gekennzeichnete gestrichelte Umrisslinie gezeigt). Wie in 13B dargestellt, sind Mo und MP seitlich ungefähr in der Mitte zwischen den benachbarten Finnen 52 angeordnet. In einigen Ausführungsformen ist eine erste vertikale Distanz von einer oberen Fläche der epitaktischen Gebiete 82 zu MP kleiner als die Hälfte einer zweiten vertikalen Distanz von der oberen Fläche der epitaktischen Gebiete 82 zu den STI-Gebieten 56.
  • Aufgrund der unterschiedlichen Facettenbildung zwischen den unteren Gebieten 85A und den mittleren Gebieten 85C ändert sich die Seitenwandneigung des epitaktischen Gebiets 82 am oder in der Nähe des „Neigungswendepunkts“ STP. Als ein veranschaulichendes Beispiel zeigt 14A ein Diagramm von Neigungswinkel vs. Seitenwandabschnitt für die Punkte Po, STP, MP und Mo, die in 13B gezeigt sind. Die Seitenwand des epitaktischen Gebiets 82 von Po bis STP in einem unteren Gebiet 85A weist einen Neigungswinkel Ao von ungefähr 54,7° auf, der der Kristallebene einer {111}-Facette entspricht. Von STP bis MP in einem mittleren Gebiet 85C weist die Seitenwand einen Neigungswinkel A1 auf, der ein Winkel zwischen ungefähr 54,7° und ungefähr 90°, wie z.B. ungefähr 78°, sein kann. Die Seitenwand von STP bis MP kann mehr als einen Neigungswinkel aufweisen oder kann einen variierenden Neigungswinkel aufweisen, und der Übergang zwischen Neigungswinkeln in der Nähe von STP kann abrupt oder allmählich sein. 14B zeigt ein Diagramm von Profilen von epitaktischen Gebieten 82, die einem Abschnitt der Querschnittsansicht von Po zur Vereinigung bei ½PF entspricht, wie in 13 dargestellt. Das Profil des epitaktischen Gebiets 82 von Po bis STP entspricht der Kristallebene einer {111}-Facette. Wenn das Profil zwischen Po und ½PF auch entlang der {111}-Ebene vorhanden wäre, würde das Profil der Linie von STP bis Mo folgen und einen entsprechenden Neigungswinkel von ungefähr 54,7° aufweisen. Aufgrund der Änderung der Neigung in der Nähe von STP weist das Profil jedoch eine größere Neigung zwischen STP und dem Vereinigungspunkt MP auf. 14B zeigt eine abrupte Profilneigungsänderung bei STP, aber die Profiländerung kann allmählich oder gekrümmt sein. Als veranschaulichende Beispiele sind vier mögliche Vereinigungspunkte MP1, MP2, MP3 und MP4 in 14B dargestellt, von denen jeder eine zunehmend größere Profilneigung von STP aufweist. Die hier beschriebenen Techniken ermöglichen es, dass die Profilneigung zwischen STP und dem Vereinigungspunkt (z.B. MP1, MP2, MP3 oder MP4) größer ist als eine Neigung, die einer {111}-Facette entspricht, und können daher einen höheren Vereinigungspunkt ausbilden. Zum Beispiel ist die Profilneigung von STP bis MP3 größer als die Profilneigung von STP bis MP1, und daher ist der Vereinigungspunkt MP3 höher als der Vereinigungspunkt MP1, und beide sind höher als der Vereinigungspunkt Mo. Auf diese Weise können die Form und die Neigungen eines epitaktischen Gebiets gesteuert werden, um die Vereinigungshöhe jenes epitaktischen Gebiets zu erhöhen. Wie in 13B und 14A-B dargestellt, weisen die mittleren Gebiete 85C einen größeren Neigungswinkel auf als die unteren Gebiete 85A, und daher ist MP höher als Mo.
  • Durch Steuern der Parameter des ersten Abscheidungsprozesses, des zweiten Abscheidungsprozesses und des Rückätzprozesses, um den Neigungswinkel A1 und die Seitenwandposition des Neigungswendepunkts STP zu steuern, kann die Höhe HMP des Vereinigungspunkts MP gesteuert werden. Zum Beispiel können, wie vorstehend beschrieben, der erste Abscheidungsprozess und/oder der zweite Abscheidungsprozess gesteuert werden, um ein Ausbilden von Facetten in oberen und unteren Gebieten zu reduzieren, und der Rückätzprozess kann gesteuert werden, um den Neigungswinkel A1 zu erhöhen, indem {110}-Facetten mit einer größeren Rate geätzt werden als {111}-Facetten. Andere Beispiele sind möglich. Außerdem kann, wie vorstehend beschrieben, ein Steuern der Temperatur während des Abscheidens des epitaktischen Materials die relativen Wachstumsraten von {111}-Facetten und {110}-Facetten steuern, was die Position von STP, die Position von MP oder das Verhältnis von Facetten, die den Neigungswinkel A1 bestimmen, steuern kann. Die Position von MP kann außerdem durch Steuern der Position von STP, Steuern des Neigungswinkels A1 oder Wählen eines bestimmten Finnen-Pitches PE bestimmt werden. Als ein veranschaulichendes Beispiel zeigt 15 den Bereich von möglichen Vereinigungshöhen HMP eines epitaktischen Gebiets 82 für einen gegebenen Finnen-Pitch PE. Für ein facettenlimitiertes Wachstum wird die Vereinigungshöhe HMP auf die Höhen innerhalb Zone 151 beschränkt, in der die Vereinigungshöhe HMP der Höhe HMo gleicht und die maximale Vereinigungshöhe HMP die Höhe HL ist. Unter Verwendung der hier beschriebenen Techniken, kann das Ausbilden des epitaktischen Gebiets 82 derart gesteuert werden, dass es eine beliebige Vereinigungshöhe HMP innerhalb der Zone 153 aufweist, die die Höhen innerhalb der Zone 151 umfasst. Wie dargestellt, ermöglichen die hier beschriebenen Techniken eine größere Flexibilität des Designs für die epitaktischen Gebiete 82, einschließlich einer Reduzierung der Querschnittsfläche.
  • In einigen Ausführungsformen kann ein epitaktisches Gebiet 82 aus einem vereinigten epitaktischen Material ausgebildet werden, das in mehr als zwei Finnen 52 aufgewachsen wird. Ein Beispiel für eine Ausführungsform mit mehreren Finnen ist in 16 dargestellt, obwohl ein epitaktisches Gebiet 82 über mehr oder weniger Finnen 62 ausgebildet werden kann als gezeigt. Die hier beschriebenen Techniken können verwendet werden, um die Querschnittsfläche des epitaktischen Gebiets 82 in dieser und anderen Ausführungsformen mit mehreren Finnen zu reduzieren. Es ist zu beachten, dass andere Techniken zum Steuern eines Neigungswendepunkts STP und/oder Erhöhen der Vereinigungshöhe HMP, um die Querschnittsfläche eines epitaktischen Gebiets 82 zu reduzieren, verwendet werden können, die ein Durchführen zusätzlicher Abscheidungsprozesse oder Rückätzprozesse umfassen, jedoch nicht darauf beschränkt sind.
  • In einigen Ausführungsformen kann das Spacerätzen, das zum Ausbilden der Gatespacer 86 verwendet wird, angepasst werden, um das Spacermaterial zu entfernen, um zu ermöglichen, dass sich das epitaktisch aufgewachsene Material zur Fläche des STI-Gebiets 56 erstreckt, wie in 13A-B dargestellt. In anderen Ausführungsformen werden die Gatespacer 86 derart ausgebildet, dass sie einen Abschnitt der Seitenwände der Finnen 52 abdecken, der sich über den STI-Gebieten 56 erstreckt, wodurch das epitaktische Wachstum auf jenen Abschnitten blockiert wird. In die epitaktischen Source-/Draingebiete 82 und/oder die Finnen 52 können Dotierstoffe implantiert werden, um Source-/Draingebiete zu bilden, ähnlich dem vorstehend besprochenen Prozess zum Ausbilden von schwach dotierten Source-/Draingebieten, auf den ein Tempern folgt. Die Source-/Draingebiete können eine Konzentration von Verunreinigungen zwischen ungefähr 1019 cm-3 und ungefähr 1021 cm-3 aufweisen. Die n- und die p-Verunreinigungen für Source-/Draingebiete können beliebige von den vorstehend besprochenen Verunreinigungen sein. In einigen Ausführungsformen können die epitaktischen Source-/Draingebiete 82 während des Aufwachsens in-situ dotiert werden.
  • In 17A und 17B wird eine erste dielektrische Zwischenschicht (ILD) 88 über der Struktur abgeschieden. Die erste ILD 88 kann aus einem dielektrischen Material ausgebildet werden, und kann mithilfe eines beliebigen geeigneten Verfahrens, wie z.B. einer CVD, einer plasmaunterstützten CVD (PECVD), oder einer FCVD, abgeschieden werden. Dielektrische Materialien können Phosphorsilikatglas (PSG), Borosilikatglas (BSG), mit Bor dotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen aufweisen. Andere Isolationsmaterialien, die mithilfe eines beliebigen geeigneten Prozesses ausgebildet werden, können verwendet werden. In einigen Ausführungsformen wird eine Kontaktätzstoppschicht (CESL) 87 zwischen der ersten ILD 8 und den epitaktischen Source-/Draingebieten 82, den Masken 74 und den Gatespacern 86 angeordnet. Die CESL 87 kann ein dielektrisches Material, wie z.B. Siliziumnitrid, Siliziumoxid, Siliziumoxinitrid, oder dergleichen, aufweisen, das eine andere Ätzrate aufweist als das Material der darüberliegenden ersten ILD 88. In einigen Ausführungsformen verbleibt der Luftspalt 79 leer (z.B. frei von der ersten ILD 88 oder der CESL 87). In anderen Ausführungsformen kann die erste ILD 88 oder die CESL 87 innerhalb des Luftspalts 79 abgeschieden werden.
  • In 18A und 18B kann ein Planarisierungsprozess, wie z.B. ein CMP, durchgeführt werden, um die obere Fläche der ersten ILD 88 mit den oberen Flächen der Dummy-Gates 72 oder der Masken 74 zu ebnen. Der Planarisierungsprozess kann auch die Masken 74 auf den Dummy-Gates 72 und Abschnitte der Gateversiegelungsspacer 80 und der Gatespacer 86 entlang von Seitenwänden der Masken 74 entfernen. Nach dem Planarisierungsprozess befinden sich obere Flächen der Dummy-Gates 72, der Gateversiegelungsspacer 80, der Gatespacer 86 und der ersten ILD 88 auf gleicher Ebene. Dementsprechend werden die oberen Flächen der Dummy-Gates 72 durch die erste ILD 88 freigelegt. In einigen Ausführungsformen können die Masken 74 verbleiben, wobei in diesem Fall der Planarisierungsprozess die obere Fläche der ersten ILD 88 mit den oberen Flächen der oberen Fläche der Masken 74 ebnet.
  • In 19A und 19B werden die Dummy-Gates 72 und die Masken 74, falls vorhanden, in einem Ätzschritt(en) entfernt, so dass Aussparungen 90 ausgebildet werden. Abschnitte der Dummy-Dielektrikumsschicht 60 in den Aussparungen 90 können ebenfalls entfernt werden. In einigen Ausführungsformen werden lediglich die Dummy-Gates 72 entfernt und die Dummy-Dielektrikumsschicht 60 verbleibt und wird durch die Aussparungen 90 freigelegt. In einigen Ausführungsformen wird die Dummy-Dielektrikumsschicht 60 von den Aussparungen 90 in einem ersten Gebiet eines Die (z.B. einem Kernlogikgebiet) entfernt, und verbleibt in den Aussparungen 90 in einem zweiten Gebiet des Die (z.B. einem Eingabe-/Ausgabegebiet). In einigen Ausführungsformen werden die Dummy-Gates 72 durch einen anisotropen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess umfassen, der ein Reaktionsgas(e) verwendet, das (die) die Dummy-Gates 72 selektiv ätzt (ätzen), ohne die ILD 88 oder die Gatespacer 86 zu ätzen. Jede Aussparung 90 legt ein Kanalgebiet einer jeweiligen Finne 52 frei und/oder liegt über diesem. Jedes Kanalgebiet 58 ist zwischen benachbarten Paaren der epitaktischen Source-/Draingebiete 82 angeordnet. Während des Entfernens kann die Dummy-Dielektrikumsschicht 60 als eine Ätzstoppschicht verwendet werden, wenn die Dummy-Gates 72 geätzt werden. Die Dummy-Dielektrikumsschicht 60 kann dann fakultativ nach dem Entfernen der Dummy-Gates 72 entfernt werden.
  • In 20A und 20B werden Gatedielektrikumsschichten 92 und Gateelektroden 94 für Ersatzgates ausgebildet. 20C zeigt eine detaillierte Ansicht des Gebiets 89 von 20B. Die Gatedielektrikumsschichten 92 werden konform in den Aussparungen 90, wie z.B. auf den oberen Flächen und den Seitenwänden der Finnen 52 und auf Seitenwänden der Gateversiegelungsspacer 80/Gatespacer 86, abgeschieden. Die Gatedielektrikumsschichten 92 können auch auf der oberen Fläche der ersten ILD 88 ausgebildet werden. Gemäß einigen Ausführungsformen weisen die Gatedielektrikumsschichten 92 Siliziumoxid, Siliziumnitrid oder Mehrfachschichten davon auf. In einigen Ausführungsformen weisen die Gatedielektrikumsschichten 92 ein High-k-Dielektrikumsmaterial auf und in diesen Ausführungsformen können die Gatedielektrikumsschichten 92 einen k-Wert aufweisen, der größer als ungefähr 7,0 ist, und können ein Metalloxid oder ein Silikat von Hafnium, Aluminium, Zirkonium, Lanthan, Mangan, Barium, Titan, Blei und Kombinationen davon aufweisen. Die Verfahren zum Ausbilden der Gatedielektrikumsschichten 92 können eine Molekularstrahlabscheidung (MBD), eine ALD, eine PECVD und dergleichen umfassen. In Ausführungsformen, in denen Abschnitte der Dummy-Dielektrikumsschicht 60 in den Aussparungen 90 verbleiben, weisen die Gatedielektrikumsschichten 92 ein Material der Dummy-Dielektrikumsschicht 60 (z.B. SiO2) auf.
  • Die Gateelektroden 94 werden jeweils über den Gatedielektrikumsschichten 92 abgeschieden und sie füllen die verbleibenden Abschnitte der Aussparungen 90. Die Gateelektroden 94 können ein metallhaltiges Material, wie z.B. Titannitrid, Titanoxid, Tantalnitrid, Tantalkarbid, Kobalt, Ruthenium, Aluminium, Wolfram, Kombinationen davon oder Mehrfachschichten davon aufweisen. Obwohl eine Einfachschicht-Gateelektrode 94 in 20B dargestellt ist, kann die Gateelektrode 94 zum Beispiel eine beliebige Anzahl von Liner-Schichten 94A, eine beliebige Anzahl von Austrittsarbeits-Einstellschichten 94B und ein Füllmaterial 94C aufweisen, wie durch 20C dargestellt. Nach dem Füllen der Aussparungen 90 kann ein Planarisierungsprozess, wie z.B. ein CMP, durchgeführt werden, um die überschüssigen Abschnitte der Gatedielektrikumsschichten 92 und das Material der Gateelektroden 94 zu entfernen, wobei sich die überschüssigen Abschnitte über der oberen Fläche der ILD 88 befinden. Die verbleibenden Abschnitte von Material der Gateelektroden 94 und der Gatedielektrikumsschichten 92 bilden daher Ersatzgates der resultierenden FinFETs. Die Gateelektroden 94 und die Gatedielektrikumsschichten 92 können gemeinsam als ein „Gatestapel“ bezeichnet werden. Das Gate und die Gatestapel können sich entlang von Seitenwänden eines Kanalgebiets 58 der Finnen 52 erstrecken.
  • Das Ausbilden der Gatedielektrikumsschichten 92 im Gebiet 50N und dem Gebiet 50P kann gleichzeitig stattfinden, so dass die Gatedielektrikumsschichten 92 in jedem Gebiet aus denselben Materialien ausgebildet werden, und das Ausbilden der Gateelektroden 94 kann gleichzeitig stattfinden, so dass die Gateelektroden 94 in jedem Gebiet aus denselben Materialien ausgebildet werden. In einigen Ausführungsformen können die Gatedielektrikumsschichten 92 in jedem Gebiet mithilfe verschiedener Prozesse ausgebildet werden, so dass die Gatedielektrikumsschichten 92 verschiedene Materialien sein können, und/oder die Gateelektroden 94 in jedem Gebiet können mithilfe unterschiedlicher Prozesse ausgebildet werden, so dass die Gateelektroden 94 verschiedene Materialien sein können. Verschiedene Maskierungsschritte können verwendet werden, um geeignete Gebiete zu maskieren und freizulegen, wenn verschiedene Prozesse verwendet werden.
  • In 21A und 21B wird eine zweite ILD 108 über der ersten ILD 88 abgeschieden. In einigen Ausführungsformen ist die zweite ILD 108 ein fließfähiger Film, der mithilfe eines fließfähigen CVD-Verfahrens ausgebildet wird. In einigen Ausführungsformen wird die zweite ILD 108 wird aus einem dielektrischen Material, wie z.B. PSG, BSG, BPSG, USG oder dergleichen ausgebildet, und kann mithilfe eines beliebigen geeigneten Verfahrens, wie z.B. einer CVD und einer PECVD, abgeschieden werden. Gemäß einigen Ausführungsformen wird vor dem Ausbilden der zweiten ILD 108 der Gatestapel (der eine Gatedielektrikumsschicht 92 und eine entsprechende darüberliegende Gateelektrode 94 aufweist) ausgespart, so dass eine Aussparung direkt über dem Gatestapel und zwischen gegenüberliegenden Abschnitten der Gatespacer 86 ausgebildet wird, wie in 21A und 21B dargestellt. Eine Gatemaske 96, die eine oder mehrere Schichten eines dielektrischen Materials, wie z.B. Siliziumnitrid, Siliziumoxinitrid oder dergleichen, aufweist, wird in die Aussparung eingefüllt, worauf ein Planarisierungsprozess folgt, um überschüssige Abschnitte des dielektrischen Materials zu entfernen, die sich über die erste ILD 88 erstrecken. Die anschließend ausgebildeten Gatekontakte 110 (siehe 22A-B) dringen durch die Gatemaske 96, um die obere Fläche der ausgesparten Gateelektrode 94 zu kontaktieren.
  • In 22A und 22B werden gemäß einigen Ausführungsformen Gatekontakte 110 und Source-/Drainkontakte 112 durch die zweite ILD 108 und die erste ILD 88 ausgebildet. Öffnungen für die Source-/Drainkontakte 112 werden durch die erste und die zweite ILD 88 und 108 ausgebildet, und Öffnungen für die Gatekontakte 110 werden durch die zweite ILD 108 und die Gatemaske 96 ausgebildet. Die Öffnungen können unter Verwendung geeigneter fotolithografischer und Ätztechniken ausgebildet werden. Ein Liner, wie z.B. eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material werden in den Öffnungen ausgebildet. Der Liner kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen aufweisen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, wie z.B. ein CMP, kann durchgeführt werden, um ein überschüssiges Material von einer Fläche der ersten ILD 108 zu entfernen. Der verbleibende Liner und das leitfähige Material bilden die Source-/Drainkontakte 112 und die Gatekontakte 110 in den Öffnungen. Ein Temperprozess kann durchgeführt werden, um ein Silizid an der Grenzfläche zwischen den epitaktischen Source-/Draingebieten 82 und den Source-/Drainkontakten 108 auszubilden. Die Source-/Drainkontakte 112 werden mit den epitaktischen Source-/Draingebieten 82 physisch und elektrisch gekoppelt, und die Gatekontakte 110 werden mit den Gateelektroden 106 physisch und elektrisch gekoppelt. Die Source-/Drainkontakte 112 und die Gatekontakte 110 können in verschiedenen Prozessen ausgebildet werden oder sie können im gleichen Prozess ausgebildet werden. Obwohl derart dargestellt, dass sie in denselben Querschnitten ausgebildet werden, versteht es sich, dass jeder der Source-/Drainkontakte 112 und der Gatekontakte 110 in verschiedenen Querschnitten ausgebildet werden kann, was ein Kurzschließen der Kontakte vermeiden kann.
  • Beschriebene Ausführungsformen können Vorteile bereitstellen. Zum Beispiel können die hier beschriebenen Techniken es ermöglichen, dass sich benachbarte epitaktische Source-/Draingebiete einer FinFET-Vorrichtung weiter vom Substrat entfernt vereinigen, was die Gesamtquerschnittsfläche des vereinigten epitaktischen Source-/Draingebiets reduzieren kann. Außerdem kann ein vereinigtes epitaktisches Source-/Draingebiet ausgebildet werden, das weniger Facettenflächen aufweist, was die Querschnittsfläche in Bezug auf ein vereinigtes Source-/Draingebiet mit größeren Facetten, oder welches facettenlimitiert ist, reduziert. Ein derartiges Reduzieren der Fläche des vereinigten epitaktischen Source-/Draingebiets kann die parasitäre Kapazität zwischen dem Gatestapel und dem epitaktischen Source-/Draingebiet (z.B. Cgd) reduzieren, was eine verbesserte Vorrichtungsgeschwindigkeit (z.B. schnellere Ein-/Ausschaltgeschwindigkeit in einer Ringoszillatorvorrichtung oder dergleichen), reduzierte RC-Verzögerungseffekte oder eine Reduzierung anderer, aufgrund von parasitären Kapazitäten auftretender Leistungsfähigkeitsprobleme ermöglicht. In einigen Ausführungsformen werden die epitaktischen Source-/Draingebiete ausgebildet, indem zuerst eine erste epitaktische Schicht aufgewachsen wird, dann ein Rückätzprozess durchgeführt wird, um die Vereinigungshöhe zu erhöhen, und dann eine zweite epitaktische Schicht aufgewachsen wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist eine Vorrichtung auf: eine erste Finne und eine zweite Finne, die sich von einem Substrat erstrecken, wobei die erste Finne eine erste Aussparung aufweist und die zweite Finne eine zweite Aussparung aufweist, ein Isolationsgebiet, das die erste Finne umgibt und die zweite Finne umgibt, einen Gatestapel über der ersten Finne und der zweiten Finne, und ein Source-/Draingebiet in der ersten Aussparung und der zweiten Aussparung, wobei sich das Source-/Draingebiet benachbart zum Gatestapel befindet, wobei das Source-/Draingebiet eine untere Fläche aufweist, die sich von der ersten Finne zur zweiten Finne erstreckt, wobei ein erster Abschnitt der unteren Fläche, der sich unterhalb einer ersten Höhe über dem Isolationsgebiet befindet, eine erste Neigung aufweist, und wobei ein zweiter Abschnitt der unteren Fläche, der sich über der ersten Höhe befindet, eine zweite Neigung aufweist, die größer ist als die erste Neigung. In einer Ausführungsform weist der erste Abschnitt der unteren Fläche eine {111}-Kristallebene auf. In einer Ausführungsform beträgt die zweite Neigung zwischen 54,7° und 90°. In einer Ausführungsform ist eine erste vertikale Distanz von einer oberen Fläche des Source-/Draingebiets zur unteren Fläche kleiner als die Hälfte einer zweiten vertikalen Distanz von der oberen Fläche des Source-/Draingebiets zur unteren Seite der ersten Aussparung. In einer Ausführungsform erstreckt sich eine obere Fläche des Source-/Draingebiets über der ersten Finne und die zweite Finne ist flach. In einer Ausführungsform weist der zweite Abschnitt der unteren Fläche Facetten von mindestens zwei verschiedenen Kristallebenen auf. In einer Ausführungsform weist das Source-/Draingebiet ferner gegenüberliegende Seitenwände auf, wobei unterhalb der ersten Höhe die Seitenwände Facetten einer {111}-Kristallebene sind. In einer Ausführungsform sind obere Seitenwände des Source-/Draingebiets, die sich von einer zweiten Höhe über dem Isolationsgebiet zu einer oberen Fläche des Source-/Draingebiets erstrecken, Facetten einer {111}-Kristallebene, wobei sich die zweite Höhe über der ersten Höhe befindet. In einer Ausführungsform weisen, zwischen der ersten Höhe und der zweiten Höhe, die Seitenwände Flächen auf, die eine dritte Neigung aufweisen, die größer ist als die erste Neigung.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung weist eine Struktur auf: eine erste Finne über einem Halbleitersubstrat, eine zweite Finne über dem Halbleitersubstrat, wobei die zweite Finne benachbart zur ersten Finne ist, ein Isolationsgebiet, das die erste Finne und die zweite Finne umgibt, eine Gatestruktur entlang von Seitenwänden und über oberen Flächen der ersten Finne und der zweiten Finne, und ein Source-/Draingebiet auf der ersten Finne und der zweiten Finne benachbart zur Gatestruktur, wobei das Source-/Draingebiet eine Unterseite zwischen der ersten Finne und der zweiten Finne aufweist, wobei die Unterseite eine untere Fläche und eine obere Fläche aufweist, wobei die untere Fläche eine Facette einer ersten Kristallebene ist, die sich von der unteren Seite der Unterseite zu einer Facette einer zweiten Kristallebene erstreckt, die sich eine erste Höhe über dem Isolationsgebiet befindet, wobei sich die obere Fläche von der ersten Höhe zum obersten Abschnitt der Unterseite erstreckt, wobei die obere Fläche Facetten der ersten Kristallebene und der zweiten Kristallebene aufweist. In einer Ausführungsform weist die Struktur einen Luftspalt zwischen der ersten Finne und der zweiten Finne, der durch die Unterseite begrenzt ist. In einer Ausführungsform befindet sich der oberste Abschnitt der Unterseite vertikal näher einer oberen Fläche des Source-/Draingebiets als dem Isolationsgebiet. In einer Ausführungsform weist die obere Fläche eine größere Seitenwandneigung auf als die untere Fläche. In einer Ausführungsform weist das Source-/Draingebiet eine Seitenwandfläche gegenüber der ersten Finne von der zweiten Finne auf, wobei ein erster Abschnitt der Seitenwandfläche, der sich von einer unteren Fläche des Source-/Draingebiets erstreckt, eine Facette der ersten Kristallebene ist. In einer Ausführungsform ist ein zweiter Abschnitt der Seitenwandfläche, der sich von einer oberen Fläche des Source-/Draingebiets erstreckt, eine Facette der ersten Kristallebene. In einer Ausführungsform weist ein dritter Abschnitt der Seitenwandfläche zwischen dem ersten Abschnitt und dem zweiten Abschnitt Facetten der ersten Kristallebene und Facetten der zweiten Kristallebene auf.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Ausbilden von Finnen, die von einem Halbleitersubstrat hervorstehen, Ausbilden eines Isolationsgebiets, das die Finnen umgibt, Ausbilden einer Gatestruktur über den Finnen, und Ausbilden eines epitaktischen Source-/Draingebiets benachbart zur Gatestruktur, das sich über den Finnen erstreckt, umfassend: Durchführen eines ersten Abscheidungsprozesses, um ein erstes epitaktisches Material auf den Finnen abzuscheiden, wobei sich untere Flächen des ersten epitaktischen Materials auf benachbarten Finnen bei einer ersten Höhe über dem Isolationsgebiet vereinigen, Durchführen eines Ätzprozesses an dem ersten epitaktischen Material, wobei der Ätzprozess untere Flächen des ersten eitaktischen Materials ätzt, und nach dem Durchführen des Ätzprozesses, Durchführen eines zweiten Abscheidungsprozesses, um ein zweites epitaktisches Material auf dem ersten epitaktischen Material abzuscheiden, wobei das epitaktische Source-/Draingebiet das erste epitaktische Material und das zweite epitaktische Material aufweist, wobei sich nach dem Durchführen des zweiten Abscheidungsprozesses untere Flächen des epitaktischen Source-/Draingebiets zwischen benachbarten Finnen eine zweite Höhe über dem Isolationsgebiet erstrecken, die größer ist als die erste Höhe. In einer Ausführungsform ätzt der Ätzprozess {110}-Flächen mit einer größeren Rate als {111}-Flächen. In einer Ausführungsform sind nach dem Durchführen des zweiten Abscheidungsprozesses Flächen des epitaktischen Source-/Draingebiets, die sich vom Isolationsgebiet zu einer dritten Höhe erstrecken, {111}-Facetten, wobei die dritte Höhe keiner ist als die erste Höhe. In einer Ausführungsform reduziert der Ätzprozess eine seitliche Breite des ersten epitaktischen Materials.
  • Das Vorstehende skizziert Merkmale mehrerer Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/928197 [0001]

Claims (20)

  1. Vorrichtung, aufweisend: eine erste Finne und eine zweite Finne, die sich von einem Substrat erstrecken, wobei die erste Finne eine erste Aussparung aufweist und die zweite Finne eine zweite Aussparung aufweist, ein Isolationsgebiet, das die erste Finne umgibt und die zweite Finne umgibt, einen Gatestapel über der ersten Finne und der zweiten Finne, und ein Source-/Draingebiet in der ersten Aussparung und der zweiten Aussparung, wobei sich das Source-/Draingebiet benachbart zum Gatestapel befindet, wobei das Source-/Draingebiet eine untere Fläche aufweist, die sich von der ersten Finne zur zweiten Finne erstreckt, wobei ein erster Abschnitt der unteren Fläche, der sich unterhalb einer ersten Höhe über dem Isolationsgebiet befindet, eine erste Neigung aufweist, und wobei ein zweiter Abschnitt der unteren Fläche, der sich oberhalb der ersten Höhe befindet, eine zweite Neigung aufweist, die größer ist als die erste Neigung.
  2. Vorrichtung nach Anspruch 1, wobei der erste Abschnitt der unteren Fläche eine {111}-Kristallebene aufweist.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Neigung zwischen 54,7° und 90° beträgt.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei eine erste vertikale Distanz von einer oberen Fläche des Source-/Draingebiets zur unteren Fläche kleiner ist als die Hälfte einer zweiten vertikalen Distanz von der oberen Fläche des Source-/Draingebiets zur unteren Seite der ersten Aussparung.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei sich eine obere Fläche des Source-/Draingebiets über der ersten Finne erstreckt und die zweite Finne flach ist.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der zweite Abschnitt der unteren Fläche mehrere Facetten von mindestens zwei verschiedenen Kristallebenen aufweist.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Source-/Draingebiet ferner gegenüberliegende Seitenwände aufweist, wobei unterhalb der ersten Höhe die Seitenwände Facetten einer {111}-Kristallebene sind.
  8. Vorrichtung nach Anspruch 7, wobei obere Seitenwände des Source-/Draingebiets, die sich von einer zweiten Höhe über dem Isolationsgebiet zu einer oberen Fläche des Source-/Draingebiets erstrecken, Facetten einer {111}-Kristallebene sind, wobei sich die zweite Höhe über der ersten Höhe befindet.
  9. Vorrichtung nach Anspruch 8, wobei, zwischen der ersten Höhe und der zweiten Höhe, die Seitenwände Flächen aufweisen, die eine dritte Neigung aufweisen, die größer ist als die erste Neigung.
  10. Struktur, aufweisend: eine erste Finne über einem Halbleitersubstrat, eine zweite Finne über dem Halbleitersubstrat, wobei die zweite Finne benachbart zur ersten Finne ist, ein Isolationsgebiet, das die erste Finne und die zweite Finne umgibt, eine Gatestruktur entlang von Seitenwänden und über oberen Flächen der ersten Finne und der zweiten Finne, und ein Source-/Draingebiet auf der ersten Finne und der zweiten Finne benachbart zur Gatestruktur, wobei das Source-/Draingebiet eine Unterseite zwischen der ersten Finne und der zweiten Finne aufweist, wobei die Unterseite eine untere Fläche und eine obere Fläche aufweist, wobei die untere Fläche eine Facette einer ersten Kristallebene ist, die sich von der unteren Seite der Unterseite zu einer Facette einer zweiten Kristallebene erstreckt, die sich eine erste Höhe über dem Isolationsgebiet befindet, wobei sich die obere Fläche von der ersten Höhe zum obersten Abschnitt der Unterseite erstreckt, wobei die obere Fläche Facetten der ersten Kristallebene und der zweiten Kristallebene aufweist.
  11. Struktur nach Anspruch 10, die einen Luftspalt zwischen der ersten Finne und der zweiten Finne aufweist, der durch die Unterseite begrenzt ist.
  12. Struktur nach Anspruch 10 oder 11, wobei sich der oberste Abschnitt der Unterseite vertikal näher einer oberen Fläche des Source-/Draingebiets als dem Isolationsgebiet befindet.
  13. Struktur nach einem der vorhergehenden Ansprüche 10 bis 12, wobei die obere Fläche eine größere Seitenwandneigung aufweist als die untere Fläche.
  14. Struktur nach einem der vorhergehenden Ansprüche 10 bis 13, wobei das Source-/Draingebiet eine Seitenwandfläche gegenüber der ersten Finne von der zweiten Finne aufweist, wobei ein erster Abschnitt der Seitenwandfläche, der sich von einer unteren Fläche des Source-/Draingebiets erstreckt, eine Facette der ersten Kristallebene ist.
  15. Struktur nach Anspruch 14, wobei ein zweiter Abschnitt der Seitenwandfläche, der sich von einer oberen Fläche des Source-/Draingebiets erstreckt, eine Facette der ersten Kristallebene ist.
  16. Struktur nach Anspruch 15, wobei ein dritter Abschnitt der Seitenwandfläche zwischen dem ersten Abschnitt und dem zweiten Abschnitt Facetten der ersten Kristallebene und Facetten der zweiten Kristallebene aufweist.
  17. Verfahren, umfassend: Ausbilden mehrerer Finnen, die von einem Halbleitersubstrat hervorstehen, Ausbilden eines Isolationsgebiets, das die mehreren Finnen umgibt, Ausbilden einer Gatestruktur über den mehreren Finnen, und Ausbilden eines epitaktischen Source-/Draingebiets benachbart zur Gatestruktur, das sich über den mehreren Finnen erstreckt, umfassend: Durchführen eines ersten Abscheidungsprozesses, um ein erstes epitaktisches Material auf den mehreren Finnen abzuscheiden, wobei sich untere Flächen des ersten epitaktischen Materials auf benachbarten Finnen bei einer ersten Höhe über dem Isolationsgebiet vereinigen, Durchführen eines Ätzprozesses an dem ersten epitaktischen Material, wobei der Ätzprozess untere Flächen des ersten eitaktischen Materials ätzt, und nach dem Durchführen des Ätzprozesses, Durchführen eines zweiten Abscheidungsprozesses, um ein zweites epitaktisches Material auf dem ersten epitaktischen Material abzuscheiden, wobei das epitaktische Source-/Draingebiet das erste epitaktische Material und das zweite epitaktische Material aufweist, wobei sich nach dem Durchführen des zweiten Abscheidungsprozesses untere Flächen des epitaktischen Source-/Draingebiets zwischen benachbarten Finnen eine zweite Höhe über dem Isolationsgebiet erstrecken, die größer ist als die erste Höhe.
  18. Verfahren nach Anspruch 17, wobei der Ätzprozess {110}-Flächen mit einer größeren Rate ätzt als {111}-Flächen.
  19. Verfahren nach Anspruch 17 oder 18, wobei nach dem Durchführen des zweiten Abscheidungsprozesses Flächen des epitaktischen Source-/Draingebiets, die sich vom Isolationsgebiet zu einer dritten Höhe erstrecken, {111}-Facetten sind, w6obei die dritte Höhe keiner ist als die erste Höhe.
  20. Verfahren nach einem der vorhergehenden Ansprüche 17 bis 19, wobei der Ätzprozess eine seitliche Breite des ersten epitaktischen Materials reduziert.
DE102020121514.2A 2019-10-30 2020-08-17 Halbleitervorrichtung und verfahren Pending DE102020121514A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962928197P 2019-10-30 2019-10-30
US62/928,197 2019-10-30
US16/991,149 US11527650B2 (en) 2019-10-30 2020-08-12 FinFET device having a source/drain region with a multi-sloped undersurface
US16/991,149 2020-08-12

Publications (1)

Publication Number Publication Date
DE102020121514A1 true DE102020121514A1 (de) 2021-05-06

Family

ID=75485829

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020121514.2A Pending DE102020121514A1 (de) 2019-10-30 2020-08-17 Halbleitervorrichtung und verfahren

Country Status (4)

Country Link
US (1) US20220359742A1 (de)
CN (1) CN112750826A (de)
DE (1) DE102020121514A1 (de)
TW (1) TWI751763B (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453943B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
US9991165B1 (en) * 2016-11-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric source/drain epitaxy

Also Published As

Publication number Publication date
US20220359742A1 (en) 2022-11-10
CN112750826A (zh) 2021-05-04
TW202117862A (zh) 2021-05-01
TWI751763B (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
US11171209B2 (en) Semiconductor device and method of manufacture
DE102020115611A1 (de) Halbleitervorrichtung und verfahren
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE102020119320A1 (de) Halbleitervorrichtung und verfahren
DE102019116036A1 (de) Halbleitervorrichtung und verfahren
DE102018113168B4 (de) Halbleitervorrichtung mit einer nicht konformen oxidauskleidung und herstellungsverfahren dafür
DE102020110754A1 (de) Halbleitervorrichtung und verfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020115554A1 (de) Doppeldotiermittel-source/drain-regionen und deren herstellungsverfahren
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102023101119A1 (de) Transistor-source/drain-bereiche und verfahren zu deren erzeugung
DE102022100442A1 (de) Transistor-source-/drain-bereiche und verfahren zu deren herstellung
DE102017127658A1 (de) Halbleitervorrichtung und verfahren
DE102020132620A1 (de) Halbleitervorrichtung und Verfahren
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020121514A1 (de) Halbleitervorrichtung und verfahren
DE102019128469A1 (de) Finnenfeldeffekttransistorbauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed