JP2007059496A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007059496A JP2007059496A JP2005240576A JP2005240576A JP2007059496A JP 2007059496 A JP2007059496 A JP 2007059496A JP 2005240576 A JP2005240576 A JP 2005240576A JP 2005240576 A JP2005240576 A JP 2005240576A JP 2007059496 A JP2007059496 A JP 2007059496A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- amorphous carbon
- carbon layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】 アモルファスカーボン層をハードマスクとして、下地層をパターニングする。ウエハ縁部からパーティクルが発生することを抑制できる半導体装置の製造方法を提供する。
【解決手段】 ウエハ11上に、下地層12、アモルファスカーボン層13a、及び、中間マスク層14aを順次に形成する工程と、中間マスク層14a上にフォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、中間マスク層14aをパターニングして、中間マスクに形成する工程と、中間マスクをマスクとして、アモルファスカーボン層13aをパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層12をパターニングする工程とを有する。中間マスク層14aを形成する工程では、アモルファスカーボン層13aの縁部よりも中間マスク層14aの縁部が突出するように堆積する。
【選択図】 図3
【解決手段】 ウエハ11上に、下地層12、アモルファスカーボン層13a、及び、中間マスク層14aを順次に形成する工程と、中間マスク層14a上にフォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、中間マスク層14aをパターニングして、中間マスクに形成する工程と、中間マスクをマスクとして、アモルファスカーボン層13aをパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層12をパターニングする工程とを有する。中間マスク層14aを形成する工程では、アモルファスカーボン層13aの縁部よりも中間マスク層14aの縁部が突出するように堆積する。
【選択図】 図3
Description
本発明は、半導体装置の製造方法に関し、更に詳細には、アモルファスカーボン層をハードマスクとして、下地層をパターニングする半導体装置の製造工程に関する。
下地層をパターニングする半導体製造の製造方法において、フォトレジストマスクのパターンを、下地層とのエッチ選択性の高い他の膜に転写してハードマスクとし、このハードマスクを用いて下地層をパターニングする手法が知られている。ハードマスクとして、従来、窒化シリコン膜やポリシリコン膜等が用いられていたが、近年では、下地層に対してより高い選択比が得られ、且つ、アッシングにより容易に除去できるアモルファスカーボン層が注目されている。アモルファスカーボン層をハードマスクとして、下地層のパターニングを行う半導体装置の製造方法については、例えば特許文献1に記載されている。
特開2005−45053号公報(図4〜6)
ところで、アモルファスカーボン層をハードマスクとして、下地層のパターニングを行うと、ウエハ縁部からパーティクルが発生することによって、半導体装置製造の歩留りが低下することが判明した。これまで、ウエハ縁部の状況には、特に注意が払われてはいなかった。
図9〜12は、アモルファスカーボン層をハードマスクとして、下地層をパターニングする際に生じた、ウエハ縁部及びその近傍の観察結果を示している。先ず、ウエハ11上に、下地層12、アモルファスカーボン層13a、及び、中間マスク層14aを順次に成膜する。アモルファスカーボン層13a、及び、中間マスク層14aの成膜に際しては一般に、平行平板型のプラズマ化学気相堆積(PE−CVD:Plasma Enhanced Chemical Vapor Deposition)装置を用いる。次いで、図9に示すように、中間マスク層14a上に、所定のパターンを有するフォトレジストマスク15を形成する。これらの膜13a,14a,15は、ウエハ上部とその縁部に堆積する。
フォトレジストマスク15を用いて中間マスク層14aをパターニングして、中間マスク14に形成した後、図10に示すように、中間マスク14を用いてアモルファスカーボン層13aをパターニングして、ハードマスク13に形成する。更に、ハードマスク13を用いて下地層12をパターニングし(図11)、アッシングによって、ウエハ11上に残存するハードマスク13を除去する(図12)ことによって、一連の工程を終了する。
本発明者らは、上記製造工程の途中において、ウエハ縁部からパーティクルが発生する原因を究明した。その結果、ウエハ縁部からパーティクルが発生する主な原因として、下記に説明する第1〜第4の原因があることを見出した。
第1の原因は、平行平板型のPE−CVD装置を用いてウエハ縁部に形成されたアモルファスカーボン層13aは、ウエハ中央部に形成された膜とは異なり、ポーラスの状態で形成されるためである。このウエハ縁部にポーラスの状態で形成されたアモルファスカーボン層13aは、下地膜との密着性が低いため、その後の工程中でパーティクルとして発生し易い。
第2の原因は以下の通りである。図9に示したフォトレジストマスク15の形成に際して、寸法や形成位置が設計値から外れた場合には、アッシングや酸剥離によってフォトレジストマスク15を除去し、再度、フォトレジストマスク15を形成し直す。これら一連の工程を再工事と呼んでいる。従来の製造工程では、平行平板型のPE−CVD装置を用いて形成されたアモルファスカーボン層13aは、ウエハ縁部の裏面に回り込んで形成されるのに対して、平行平板型のPE−CVD装置を用いて形成された中間マスク層14aは、ウエハ縁部の裏面には充分に形成されない。これによって、アモルファスカーボン層13aが中間マスク層14aから露出する。
ここで、中間マスク層14aは再工事のアッシングや酸剥離によってはエッチングされ難いのに対して、アモルファスカーボン層はエッチングされ易い。従って、再工事のアッシングや酸剥離の際に、露出したアモルファスカーボン層13aがエッチングされることによって、中間マスク層14aがリフトオフした状態となり、リフトオフした中間マスク層14aがパーティクルとなる。この第2の原因に起因するパーティクルは、特に半導体製造の歩留りを大きく低下させる。
第3の原因は、図11に示したように、下地層12のパターニングに際して、パターン形成を意図していないウエハ縁部の表面に下地層12が残留し、残留した下地層12が後の工程で剥がれてパーティクルになるためである。つまり、図9に符号16で示したように、平行平板型のPE−CVD装置を用いて形成されたアモルファスカーボン層13aは、電界が集中するウエハ縁部の表面でウエハ中央部よりも厚く形成される。従って、図10に示したように、アモルファスカーボン層13aのパターニングの際に、ウエハ縁部の表面に沿ってリング状にアモルファスカーボン層13aが残留する。このリング状に残留したアモルファスカーボン層13aが、下地層12のパターニングの際に、マスクとして作用し、フォトレジストマスク15のパターンが形成されていないウエハ縁部の表面に下地層12が残留するものである。
第4の原因は、図12に示したように、アッシングによるハードマスク13の除去に際して、ウエハ縁部の裏面では、残留した中間マスク14によってハードマスク13の一部が被覆されているためである。この中間マスク14がマスクとして作用し、ハードマスク13の全てを除去できないため、その後に行われる高温処理工程、例えばLP−CVD炉を用いる工程で、ウエハ縁部の裏面に残留したアモルファスカーボン層に起因するパーティクルが発生する。
本発明は、上記に鑑み、アモルファスカーボン層をハードマスクとして、下地層をパターニングする半導体装置の製造方法であって、ウエハ縁部からパーティクルが発生することを抑制できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、ウエハ上に、下地層、アモルファスカーボン層、及び、中間マスク層を順次に形成する工程と、
前記中間マスク層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間マスク層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有し、
前記中間マスク層を形成する工程では、前記アモルファスカーボン層の縁部よりも前記中間マスク層の縁部が突出するように堆積することを特徴とする。
前記中間マスク層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間マスク層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有し、
前記中間マスク層を形成する工程では、前記アモルファスカーボン層の縁部よりも前記中間マスク層の縁部が突出するように堆積することを特徴とする。
本発明によれば、中間マスク層を形成した際に、アモルファスカーボン層は、中間マスク層によって完全に被覆され、表面に露出しない。従って、この状態で、フォトレジストマスクを除去するアッシングや酸剥離等の処理を行っても、アモルファスカーボン層がエッチングされないため、中間マスク層のリフトオフに起因するパーティクルの発生を防止できる。これによって、アモルファスカーボン層をハードマスクとして、下地層をパターニングする半導体装置の製造工程において、ウエハ縁部からパーティクルが発生することを抑制し、半導体装置製造の歩留りが低下することを抑制できる。
本発明の好適な実施態様では、前記中間マスク層の堆積に先立って、前記ウエハの縁部上に堆積された前記アモルファスカーボン層の縁部近傍の部分を除去する工程を有する。これによって、ポーラス状態のアモルファスカーボン層、ウエハ縁部に残留する下地層、及び、ウエハ裏面に残留するアモルファスカーボン層に起因するパーティクルの発生をそれぞれ防止し、第1〜第4の原因の全てを除去できる。従って、ウエハ縁部からパーティクルが発生することを更に効果的に抑制できる。
上記実施態様では、好ましくは、前記縁部近傍の部分を除去した後の前記アモルファスカーボン層の縁部が、前記ウエハの縁部の最も外側の部分から0.5mm以上で5mm以下離れた位置にある。0.5mm以上とすることによって、アモルファスカーボン層が中間マスク層で被覆され易くし、5mm以下とすることによって、ウエハ中央部に形成されたトランジスタ等の構造への影響を抑制できる。
本発明の好適な実施態様では、前記アモルファスカーボン層を形成する工程では、前記ウエハの縁部をマスクで被覆してアモルファスカーボン層を堆積する。この実施態様では、好ましくは、前記マスクで被覆する領域の内側縁部は、前記ウエハの縁部の最も外側の部分から0.5mm以上で5mm以下離れた位置にある。
本発明の好適な実施態様では、前記中間マスク層を形成する工程では、前記中間マスク層が前記ウエハの裏面に回り込んで堆積する成膜条件を用いて、前記中間マスク層を堆積する。アモルファスカーボン層が中間マスク層で被覆され易くすることができる。
本発明の好適な実施態様では、前記フォトレジストマスクを形成する工程に後続して、該フォトレジストマスクを除去し、別のフォトレジストマスクを形成した後に、該別のフォトレジストマスクをマスクとして、前記中間マスク層をパターニングして、中間マスクに形成する。フォトレジストマスクを除去する際に、アモルファスカーボン層が露出しないので、アッシングや酸剥離等の処理を行っても、アモルファスカーボン層がエッチングされない。従って、中間マスク層のリフトオフに起因するパーティクルの発生を防止できる。
本発明の好適な実施態様では、前記アモルファスカーボン層の縁部の表面が、前記ウエハの表面となす角度が、45°未満である。45°未満とすることにより、アモルファスカーボン層の縁部で中間マスク層がサイドウォール状に残ることを防止できるので、サイドウォール状に残った中間マスク層がパーティクルになることを抑制できる。なお、30°未満とすることにより、より効果的に抑制できる。
本発明者らは、アモルファスカーボン層をハードマスクとして、下地層をパターニングする半導体装置の製造方法において、ウエハ縁部からパーティクルが発生する上記第1〜第4の原因について、その対策を検討した。検討の結果、中間マスク層の形成に際して、アモルファスカーボン層を中間マスク層で完全に被覆することによって、再工事のアッシングや酸剥離に際して、アモルファスカーボン層のエッチングを抑制できるものと考えた。これによって、特に第2の原因である、リフトオフした中間マスク層に起因するパーティクルの発生を防止し、製造工程中におけるパーティクルの発生を抑制できる。
更に、中間マスク層を成膜する工程に先立って、ウエハ縁部の表面及び裏面に形成されたアモルファスカーボン層を完全に除去し、又は、ウエハ縁部の表面及び裏面にアモルファスカーボン層を形成しないことによって、ポーラス状態のアモルファスカーボン層、ウエハ縁部に残留する下地層、及び、ウエハ裏面に残留するアモルファスカーボン層に起因するパーティクルの発生をそれぞれ防止し、第1〜第4の原因の全てを除去できると考えた。また、種々の実験を通して、これらの検討の有効性を確認し、本発明を完成するに至った。
以下に、図面を参照し、本発明の実施形態に基づいて本発明を更に詳細に説明する。図1〜8は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。これらの図は、何れもウエハ縁部及びその近傍を示している。半導体基板(ウエハ)11上にトランジスタなどの構造(図示せず)を形成した後、これらの構造を覆ってウエハ11上に下地層12を形成する。下地層12は例えば酸化シリコン膜であり、PE−CVD法などの公知の方法を用いて形成する。
次に、平行平板型のPE−CVD装置を用いて、下地層12上にアモルファスカーボン層13aを800nmの膜厚で成膜する(図1)。平行平板型のPE−CVD装置を用いて形成されたアモルファスカーボン層13aは、ウエハ縁部の裏面に回り込んで形成される。また、電界の集中するウエハ縁部の表面で、ウエハ中央部よりも厚く形成される。
引き続き、図2に示すように、ウエハ縁部の表面及び裏面に形成されたアモルファスカーボン層13aを除去する。ウエハ縁部の表面及び裏面に形成されたアモルファスカーボン層13aの除去には、例えばベベルエッチャを用いることができる。べべルエッチャは、ウエハ縁部に対する選択的なドライエッチングを行う装置である。エッチングガスには酸素プラズマを用いることが出来る。本実施形態では、図2に示すように、ウエハ縁部の最も外側の部分からL=2mmの範囲のアモルファスカーボン層13aを除去する。
なお、ウエハ縁部の表面及び裏面に形成されたアモルファスカーボン層13aの除去に際して、ベベルエッチャに代えて、ウエハ縁部を露出するフォトレジストマスクを用いたパターニングを行うことも考えられる。しかし、アモルファスカーボン層13aの膜質によっては、酸剥離によってフォトレジストマスクを除去する際に、ウエハ中央部のアモルファスカーボン層13aも除去される場合がある。従って、ベベルエッチャを用いることが好ましく、これによって、ウエハ中央部のアモルファスカーボン層13aの除去を防止することが出来る。
ウエハ縁部の表面及び裏面のアモルファスカーボン層13aの除去に代えて、ウエハの面と垂直方向に見てウエハ縁部と重なるリング状部材等を用い、ウエハ縁部を機械的にマスクすることによって、アモルファスカーボン層13aの成膜時にウエハ縁部の表面及び裏面に形成されないようにしてもよい。
アモルファスカーボン層13aの縁部の表面とウエハ11の表面とがなす角度は、25°程度に設定する。本発明者らの研究によれば、アモルファスカーボン層13aの縁部が下地層12の表面に対して急峻であると、アモルファスカーボン層13aの縁部の面に、後述する中間マスクがサイドウォール状に残ることが判った。サイドウォール状に残った中間マスクは、アモルファスカーボン層13aの除去後に剥がれ、パーティクルの原因になる。また、アモルファスカーボン層13aの縁部の表面とウエハ11の表面とがなす角度を45°未満に設定することによって、中間マスクがサイドウォール状に残ることを抑制し、パーティクルの発生を抑制できることが判った。なお、30°未満に設定することによって、パーティクルの発生をより効果的に抑制できる。
引き続き、公知の平行平板型のPE−CVD装置を用い、図3に示すように、膜厚が15nmの酸化窒化シリコン膜、及び、膜厚が75nmの酸化シリコン膜を順次に成膜し、これら酸化窒化シリコン膜及び酸化シリコン膜から成る中間マスク層14aを形成する。中間マスク層14aは、成膜条件を調節することによって、ウエハ縁部の裏面に回り込むように形成する。PE−CVD装置の成膜条件として、PE−CVD装置の反応室内に配設された平行平板電極の間隔や、成膜時の圧力を調節することによって、中間マスク層14aがウエハ11の裏面に回りこむ距離を調節できる。
本実施形態では、酸化窒化シリコン膜の成膜条件として、電極の間隔を520mil、圧力を5.5Torr、温度を400℃とし、酸化シリコン膜の成膜条件として、電極の間隔を420mil、圧力を5.5Torr、温度を400℃とする。中間マスク層14aの形成に際して、ウエハ縁部の表面及び裏面にはアモルファスカーボン層13aが形成されていない。従って、アモルファスカーボン層13aは、中間マスク層14aによって完全に被覆される。
次に、公知の方法を用いてフォトレジスト膜を塗布した後、塗布されたフォトレジスト膜に対してパターン露光及び現像を行い、所定のパターンを有するフォトレジストマスク15を形成する(図4)。フォトレジストマスク膜のパターン露光に際して、中間マスク層14aは、反射防止膜(ARL)として機能する。フォトレジストマスク15の形成に際して、寸法や形成位置が設計値から外れた場合には、フォトレジストマスク15を除去した後に、再度、フォトレジストマスク15を形成する再工事を行う。フォトレジストマスク15の除去には、アッシングや酸剥離、又は、これらの組合せを用いることが出来る。
フォトレジストマスク15の形成で問題がなければ、図5に示すように、フォトレジストマスク15をマスクとする異方性ドライエッチングにより中間マスク層14aをパターニングし、中間マスク14を形成する。引き続き、図6に示すように、中間マスク14をマスクとする異方性ドライエッチングにより、アモルファスカーボン層13aをパターニングし、ハードマスク13を形成する。更に、図7に示すように、ハードマスク13をマスクとするエッチングを行い、下地層12をパターニングする。引き続き、図8に示すように、酸素プラズマを用いたアッシングによりハードマスク13を除去し、次の工程に進む。
本実施形態の製造方法によれば、第1の原因に対して、図2に示した工程で、ウエハ縁部に形成されたアモルファスカーボン層13aを除去するので、ポーラス状態のアモルファスカーボン層13aが形成されることを防止し、ポーラス状態のアモルファスカーボン層13aに起因するパーティクルの発生を抑制できる。
第2の原因に対して、図2に示した工程で、ウエハ縁部に形成されたアモルファスカーボン層13aを除去し、且つ、図3に示した工程で、中間マスク層14aをウエハ縁部の裏面に回りこむように形成するので、アモルファスカーボン層13aを中間マスク層14aによって完全に被覆できる。従って、再工事のアッシングや酸剥離の際に、アモルファスカーボン層13aが露出しないので、アモルファスカーボン層13aのエッチングを抑制し、中間マスク層14aのリフトオフに起因するパーティクルの発生を抑制できる。
第3の原因に対して、図2に示した工程で、ウエハ縁部に形成されたアモルファスカーボン層13aを完全に除去するので、ウエハ縁部の表面にリング状のアモルファスカーボン層13aが残留することを防止し、ウエハ縁部に残留した下地層12に起因するパーティクルの発生を抑制できる。
第4の原因に対して、図2に示した工程で、ウエハ縁部に形成されたアモルファスカーボン層13aを除去するので、図8に示したアッシング後に、ウエハ縁部の裏面にアモルファスカーボン層13aは存在しない。従って、その後に行われる高温処理工程、例えばLP−CVD炉を用いる工程で、ウエハ縁部の裏面に残留したアモルファスカーボン層13aに起因するパーティクルの発生を防止できる。
上記のように、本実施形態によれば、ウエハ縁部からのパーティクル発生の主な原因である第1〜第4の原因を除去できる。従って、アモルファスカーボン層をハードマスクとして、下地層をパターニングする製造工程において、ウエハ縁部からのパーティクル発生を効果的に抑制でき、半導体装置製造の歩留り低下を抑制できる。
なお、上記実施形態では、ウエハ縁部に形成されたアモルファスカーボン層13aの除去を、中間マスク層14aの形成に先立って行ったが、中間マスク層14aを形成した後に行うことも考えられる。この場合、ウエハ縁部の中間マスク層14aをウエットエッチングによって除去し、この中間マスク層14aを用いたエッチングを行うことによって、ウエハ縁部のアモルファスカーボン層13aを除去する。
しかし、中間マスク層14aのウエットエッチングに際して、例えば裏面スピンエッチング装置を用いると、ウエハ中央部の中間マスク層14aにピンホールが発生する恐れがあることが判った。また、フォトレジストマスクを用いると、ピンホールの発生は防止できるものの、アモルファスカーボン層13aのパターニングに際して、エッチングが等方的に進行する。これによって、中間マスク層14aの縁部が庇状に形成され、庇状に形成された中間マスク層14aがパーティクルになる恐れがあることが判った。後者の場合、更に、中間マスク層14aを一旦除去して、別の中間マスク層14aを形成することも考えられるが、工程数が増加するため、好ましくないと結論した。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
11:半導体基板(ウエハ)
12:下地層
13:ハードマスク
13a:アモルファスカーボン層
14:中間マスク
14a:中間マスク層
15:フォトレジストマスク
12:下地層
13:ハードマスク
13a:アモルファスカーボン層
14:中間マスク
14a:中間マスク層
15:フォトレジストマスク
Claims (8)
- ウエハ上に、下地層、アモルファスカーボン層、及び、中間マスク層を順次に形成する工程と、
前記中間マスク層上にフォトレジストマスクを形成する工程と、
前記フォトレジストマスクをマスクとして、前記中間マスク層をパターニングして、中間マスクに形成する工程と、
前記中間マスクをマスクとして、前記アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、
前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有し、
前記中間マスク層を形成する工程では、前記アモルファスカーボン層の縁部よりも前記中間マスク層の縁部が突出するように堆積することを特徴とする半導体装置の製造方法。 - 前記中間マスク層の堆積に先立って、前記ウエハの縁部上に堆積された前記アモルファスカーボン層の縁部近傍の部分を除去する工程を有する、請求項1に記載の半導体装置の製造方法。
- 前記縁部近傍の部分を除去した後の前記アモルファスカーボン層の縁部が、前記ウエハの縁部の最も外側の部分から0.5mm以上で5mm以下離れた位置にある、請求項2に記載の半導体装置の製造方法。
- 前記アモルファスカーボン層を形成する工程では、前記ウエハの縁部をマスクで被覆してアモルファスカーボン層を堆積する、請求項1に記載の半導体装置の製造方法。
- 前記マスクで被覆する領域の内側縁部は、前記ウエハの縁部の最も外側の部分から0.5mm以上で5mm以下離れた位置にある、請求項4に記載の半導体装置の製造方法。
- 前記中間マスク層を形成する工程では、前記中間マスク層が前記ウエハの裏面に回り込んで堆積する成膜条件を用いて、前記中間マスク層を堆積する、請求項1〜5の何れか一に記載の半導体装置の製造方法。
- 前記フォトレジストマスクを形成する工程に後続して、該フォトレジストマスクを除去し、別のフォトレジストマスクを形成した後に、該別のフォトレジストマスクをマスクとして、前記中間マスク層をパターニングして、中間マスクに形成する、請求項1〜6の何れか一に記載の半導体装置の製造方法。
- 前記アモルファスカーボン層の縁部の表面が、前記ウエハの表面となす角度が、45°未満である、請求項1〜7の何れか一に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240576A JP2007059496A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240576A JP2007059496A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059496A true JP2007059496A (ja) | 2007-03-08 |
Family
ID=37922744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240576A Pending JP2007059496A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059496A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073980A (ja) * | 2008-09-19 | 2010-04-02 | Spansion Llc | 半導体装置の製造方法 |
-
2005
- 2005-08-23 JP JP2005240576A patent/JP2007059496A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010073980A (ja) * | 2008-09-19 | 2010-04-02 | Spansion Llc | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5236996B2 (ja) | 介挿領域を有するスペーサマスクを用いた頻度の3倍化 | |
KR20150094546A (ko) | 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 | |
TWI445080B (zh) | Manufacturing method of semiconductor device | |
TWI404140B (zh) | 乾蝕刻方法 | |
US7297607B2 (en) | Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus | |
KR100983708B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2011071279A (ja) | 半導体装置の製造方法 | |
KR20090044810A (ko) | 이온주입 마스크 및 그 마스크 형성방법 | |
JP2004119905A (ja) | ポリシリコンエッチング方法 | |
JP2007059496A (ja) | 半導体装置の製造方法 | |
JP4640047B2 (ja) | エッチング方法、金属膜構造体の製造方法およびエッチング構造体 | |
JP2011077085A (ja) | 半導体装置の製造方法 | |
JP2004079582A (ja) | 金属配線のエッチング方法 | |
TWI744003B (zh) | 鉑的圖案化方法 | |
JP2003282700A (ja) | ホール形成方法 | |
JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
JP6225005B2 (ja) | 積層膜及びその製造方法 | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
JP2013110156A (ja) | 半導体素子及びその製造方法 | |
JP2007073840A (ja) | 半導体装置の製造方法 | |
JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
KR100802307B1 (ko) | 금속막 식각 방법 | |
JP2008016852A (ja) | フラッシュメモリ素子の製造方法 | |
TW388068B (en) | A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage | |
JP2005340734A (ja) | 半導体素子の製造方法及び半導体素子 |