KR20150094546A - 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 - Google Patents

다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 Download PDF

Info

Publication number
KR20150094546A
KR20150094546A KR1020150020143A KR20150020143A KR20150094546A KR 20150094546 A KR20150094546 A KR 20150094546A KR 1020150020143 A KR1020150020143 A KR 1020150020143A KR 20150020143 A KR20150020143 A KR 20150020143A KR 20150094546 A KR20150094546 A KR 20150094546A
Authority
KR
South Korea
Prior art keywords
film
low
substrate
silicon nitride
process gas
Prior art date
Application number
KR1020150020143A
Other languages
English (en)
Other versions
KR101691717B1 (ko
Inventor
블레이크 파키슨
알록 란잔
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150094546A publication Critical patent/KR20150094546A/ko
Application granted granted Critical
Publication of KR101691717B1 publication Critical patent/KR101691717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

여기에 개시된 방법은 아래놓인 실리콘 구조물을 손상시키지 않고 핀 및 다른 구조물 주위의 실리콘 질화물을 제거하기 위해 사용될 수 있다. 또한, 여기에 개시된 방법은 이중층 스페이서 및 L형 스페이서뿐만 아니라 다른 구성들을 형성하는 것을 포함한다. 기술들은 SiN에 대하여 높은 선택성을 갖는 로우-k 재료의 이방성 에칭, 및 그를 후속하는 로우-k 재료에 대해 높은 선택성을 갖는 SiN의 등방성 에칭의 다단계 공정을 포함한다. 그러한 기술들은, 예를 들어 3D 게이트 구조물 상에 L형 스페이서를 형성하기 위해 사용될뿐만 아니라, 둘러싸는 또는 아래놓인 재료들을 손상시키지 않고 실리콘 질화물을 완벽하게 제거하기 위한 방법을 제공한다.

Description

다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법{ETCHING METHOD TO FORM SPACERS HAVING MULTIPLE FILM LAYERS}
관련 출원의 상호 참조
본 출원은 참조에 의해 그 전체가 여기에 통합된, 발명의 명칭 “Etching Method to Form Spacers Having Multiple Film Layers”으로 2014년 2월 10일에 출원된 미국 가특허 출원 번호 제61/937,942호에 우선권을 청구한다.
본 발명개시는 실리콘 웨이퍼 및 반도체 기판 내의 피쳐(feature)들을 에칭하는 것을 포함한, 기판 내의 피쳐들을 에칭하는 방법에 관한 것이다.
반도체 산업에서의 집적 회로(integrated circuits; IC)의 제조는 전형적으로, 기판으로부터 재료를 제거하고 기판 상에 재료를 증착하는데 사용되는 표면 화학 반응을 돕는 플라즈마를 생성하기 위해 플라즈마 반응기를 사용하는 것을 포함한다. 건식 플라즈마 에칭 공정은 반도체 기판 상에 패터닝된 미세 라인들을 따라, 또는 비아들 내의, 또는 콘택에서의 재료들을 제거 또는 에칭하기 위해 일상적으로 사용된다. 성공적인 플라즈마 에칭 공정은 하나의 재료를 선택적으로 에칭하면서 다른 하나의 재료를 에칭하지 않거나 다른 하나의 재료를 후속하여 에칭하기에 적합한 화학적 반응물을 포함하는 에칭 화학 반응을 요구한다.
예를 들어, 반도체 기판 상에에서,마스크층 내에 형성된 릴리프 패턴은 플라즈마 에칭 공정을 이용하여 선택된 재료의 아래놓인 층(underlying layer)에 전사될 수 있다. 마스크층은 리소그래피 공정을 이용하여 형성된 패턴을 갖는 포토레지스트층과 같은 감광성 층을 포함할 수 있다. 릴리프 패턴이 형성되면, 반도체 기판이 플라즈마 처리 챔버 내에 배치되고, 에칭 화학 반응이 플라즈마를 제공하여 플라즈마의 생산품들이 마스크층을 최소한으로 에칭하면서 아래놓인 층을 선택적으로 에칭하도록 한다. 이러한 에칭 화학 반응은 마스크층/릴리프 패턴과 최소한으로 반응하면서 아래놓인 층과 반응하는 분자 성분을 포함하는 부모 분자를 갖는 이온화가능한 해리성 기체 혼합물을 도입함으로써 생산된다. 에칭 화학 반응의 생산은 기체 혼합물의 도입, 및 기체 종의 일부분이 존재할 때 에너지 전자와의 충돌에 뒤따라 이온화되는 플라즈마의 형성을 포함한다. 가열된 전자는 기체 혼합물의 일부 종을 해리시키고, (부모 분자의) 화학 성분의 반응성 혼합물을 생성시키도록 역할을 할 수 있다.
제공되는 화학 성분의 반응성 혼합물 및 이온화된 기체 종들에 의해, 다양한 피쳐들(예를 들어, 트렌치, 비아, 콘택 등)이 반도체 기판의 노출된 영역 내에 에칭될 수 있다. 에칭되는 전형적인 재료들은 예들 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNy), 다결정 실리콘(폴리실리콘), 단결정 실리콘(실리콘), 및 도핑 및 비도핑 실리콘을 포함한다.
3D 트랜지스터 게이트(FinFET 구조)의 제조 동안에, SiN(실리콘 질화물) 스페이서 재료가 핀 주위 및 트랜지스터 게이트에 컨포멀하게(conformally) 도포되고, 로우-k 재료로 이루어진 제 2 스페이서가 SiN의 상부의 핀 주위 및 트랜지스터 게이트에 또한 컨포멀하게 도포될 수 있다. 특정 제조 기술은, 하부층 SiN 스페이서(아래놓인 실리콘 질화물막)의 에칭없이 게이트 주위에 로우-k막(low-k film)을 남겨두지만 핀 주위로부터 로우-k막의 상부를 이방성으로(anisotropically) 제거하는 것이 바람직하다. 그 후, SiN의 하부층은 게이트 주위로부터 로우-k 스페이서를 제거하지 않고, 그리고 Si 핀에 손상을 일으키지 않고 핀 주위로부터 제거되어야 한다. 이것이 해결해야할 과제이다. 종래의 공정들은 전형적으로 실리콘 핀을 손상시켰다.
그러나, 여기에 개시된 기술들은 아래놓인 실리콘을 손상시키지 않고 핀 주위의 SiN을 제거하기 위한 방법을 포함한다. 또한, 여기에 개시된 방법은 이중층 스페이서 및 L형 스페이서뿐만 아니라 다른 구성들을 형성하는 것을 포함한다. 기술들은 SiN에 대하여 높은 선택성을 갖는 로우-k 재료의 이방성 에칭, 및 그를 후속하는 로우-k 재료에 대해 높은 선택성을 갖는 SiN의 등방성 에칭의 다단계 공정을 포함한다. 그러한 기술들은, 예를 들어 3D 게이트 구조물 상에 L형 스페이서를 형성하기 위해 사용될뿐만 아니라, 둘러싸는 또는 아래놓인 재료들을 손상시키지 않고 SiN을 완벽하게 제거하기 위한 방법을 제공한다.
일실시예로는 스페이서를 형성하는 방법을 포함한다. 상기 방법은 플라즈마 처리 챔버 내의 기판 홀더 상에 기판을 위치결정하는 단계를 포함한다. 기판은 기판 상의 구조물을 덮는 실리콘 질화물막뿐만 아니라, 실리콘 질화물막을 덮는 로우-k막(low-k film)을 갖는다. 실리콘 질화물막 및 로우-k막은 실질적으로 상기 기판 상의 구조물의 지오메트리에 따른다. 제 1 구조물로부터 로우-k막을 제거하면서 제 1 구조물보다 큰 제 2 구조물 상의 로우-k막을 남겨 두도록, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 로우-k막의 일부분을 에칭하는 이방성 에칭 공정이 실행된다. 이방성 에칭 공정의 실행은 노출된 실리콘 질화물 표면 상에 CFy계(CFy-based) 폴리머를 증착시킨다. 산소계 공정 기체로부터의 플라즈마 생산물을 이용하여 실리콘 질화물을 에칭하는 등방성 에칭 공정이 실행된다.
물론, 여기서 설명된 바와 같은 상이한 단계들의 논의 순서는 명료함을 위해 제시되었다. 일반적으로, 그러한 단계들은 임의의 적합한 순서로 수행될 수 있다. 추가적으로, 여기에 상이한 피쳐들, 기술들, 구성들 등 각각이 본 발명개시의 다른 장소들에서 논의될수 있지만, 그 개념들 각각은 서로 독립적으로 또는 서로 조합하여 실행될 수 있는 것으로 의도된다. 따라서, 본 발명은 다양한 상이한 방법들로 실시되고 보여질 수 있다.
본 [발명의 내용] 섹션은, 본 발명개시 또는 청구되는 발명의 모든 실시예 및/또는 점진적으로 신규의 양상을 특정하지 않는다는 것을 주목한다. 대신에, 본 [발명의 내용]은 상이한 실시예들의 예비 논의, 및 종래의 기술들을 넘는 대응하는 신규의 사항들만을 제공한다. 본 발명 및 실시예의 추가 상세 및/또는 가능한 전망들에 대해서는, 독자는 이하 더 설명되는 바와 같은 본 발명개시의 [발명을 실시하기 위한 구체적인 내용] 및 대응하는 도면들로 안내된다.
본 발명의 다양한 실시예들 및 그에 수반되는 많은 이점들의 보다 완벽한 이해는, 동반되는 도면들과 함께 고려되는 다음의 상세한 설명들을 참조하여 쉽게 명백해질 것이다. 도면은 반드시 축척대로 그려질 필요없이, 대신에 피쳐, 원리 및 개념들을 도시하는 것을 강조한다.
도 1a 및 도 1b는 여기에 개시된 실시예들에 따른 공정 흐름을 나타내는 예시적인 기판 세그먼트의 단면 개략도이다.
도 2a 및 도 2b는 여기에 개시된 실시예들에 따른 공정 흐름을 나타내는 예시적인 기판 세그먼트의 단면 개략도이다.
도 3a 및 도 3b는 여기에 개시된 실시예들에 따른 공정 흐름을 나타내는 예시적인 기판 세그먼트의 단면 개략도이다.
도 4는 종래의 설명을 예시하는 개략도이다.
도 5는 여기에 개시된 증착 및 에칭 기술들을 예시하는 개략도이다.
그러나, 여기에 개시된 기술들은 아래놓인 실리콘을 손상시키지 않고 핀 및 다른 구조물 주위의 SiN을 제거하기 위한 방법을 포함한다. 또한, 여기에 개시된 방법은 이중층 스페이서 및 L형 스페이서뿐만 아니라 다른 구성들을 형성하는 것을 포함한다. 기술들은 SiN에 대하여 높은 선택성을 갖는 로우-k 재료의 이방성 에칭, 및 그를 후속하는 로우-k 재료에 대해 높은 선택성을 갖는 SiN의 등방성 에칭의 다단계 공정을 포함한다. 그러한 기술들은, 예를 들어 3D 게이트 구조물 상에 L형 스페이서를 형성하기 위해 사용될뿐만 아니라, 둘러싸는 또는 아래놓인 재료들을 손상시키지 않고 SiN을 완벽하게 제거하기 위한 방법을 제공한다.
이제 도 1a 및 도 1b를 참조하면, 일실시예는 스페이서를 형성하는 방법을 포함한다. 도 1a는 FinFET 디바이스 상의 게이트 구조물의 단면을 나타내는 예시적인 기판 세그먼트의 단면 개략도이다. 도 1b는 FinFET 디바이스 상의 핀 구조물의 단면을 나타내는 예시적인 기판 세그먼트의 단면 개략도이다. 방법은 플라즈마 처리 챔버 내의 기판 홀더 상에 기판(105)을 위치결정하는 단계를 포함한다. 예를 들어, 실리콘 웨이퍼는 각 챔버로 이송되고, 척 상에 고정된다. 기판은 기판 상의 구조물을 덮는 실리콘 질화물막(115), 및 실리콘 질화물막(115)을 덮는 로우-k막(120)을 갖는다. 상대적으로 얇은 실리콘 질화물(SiN)의 층 및 로우-k 재료는 (실질적으로) 기판(105) 상의 구조물의 지오메트리에 따라 있을 수 있다. 임의의 종래의 기술이 산화물과 같은 로우-k막 및 실리콘 질화물의 컨포멀 증착을 위해 이용될 수 있다. 로우-k막은 SiO, SiOCN, SiBCN, 및 그들의 조합을 포함한 다양한 로우-k 재료 중 어느 것일 수 있다. 실시예 설명의 편의를 위해, 특정 재료를 참조할 것이다. 그러나, 다양한 추가의 재료들이 또한 사용될 수 있다는 것을 주목한다. 여러 상이한 유형의 구조물들이 여기에 개시된 실시예들과 함께 사용될 수 있지만, 편의를 위해서 여기의 설명은 주로 FinFET 구조물에 초점을 둔다. 그러므로, 수용된 기판은 도 1a 및 도 1b에 도시된 바와 같은 게이트 및 핀을 둘러싸는 2개의 컨포멀 층을 갖는 FinFET 구조물을 포함할 수 있다.
그 후, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 로우-k막(120)의 일부분을 에칭하는 이방성 에칭 공정이 실행된다. 할로겐-함유 공정 기체 혼합물은 CHF3와 같은 플루오로카본 기체 또는 다른 적합한 기체를 포함한다. 이방성 에칭은, 로우-k막(120)이 제 1 구조물(전형적으로, 기판을 향해 가속화된 에천트들의 방향에 법선인 표면들 또는 수평 표면들)로부터 제거되도록 제어된다. 제 1 구조물보다 큰 제 2 구조물(전형적으로 수직 표면들) 상의 로우-k막(120)은 남는다. 도 2a에서 로우-k막(120)은 수평 표면들로부터 제거되었고, 도 2b에서 로우-k막(120)은 모든 표면들로부터 제거되었다는 것을 주목한다. 이방성 에칭 공정의 실행은 노출된 실리콘 질화물(115) 표면 상에 CFy계 폴리머(130)를 증착시킨다. 로우-k막(120)의 에칭은 게이트의 상부 및 핀 구조물의 상부로부터 로우-k막(120)을 제거한다. 또한 에칭 단계는 아래놓인 SiN막에 극히 높은 선택성을 갖는 에칭 화학 반응을 통하여 핀 측벽으로부터 로우-k막을 이방성으로 제거한다. 선택적인 로우-k 에칭은 노출된 SiN 표면의 상부의 CFy계 폴리머막(130)을 남겨둔다. 이는 도 2b에 나타낸 바와 같이 핀의 상부 및 측부 표면들을 포함할 수 있다.
제 2 에칭 단계가 후속하여 실행될 수 있다. 제 2 에칭 단계는, CFy계 폴리머막(130)이 보조하고 산소계 공정 기체로부터의 플라즈마 생산물을 이용하여 실리콘 질화물을 에칭하는 등방성 에칭 공정을 포함한다. 예를 들어, 산소-함유 플라즈마는 연소되고, 산소와 CFy계 폴리머는 상호작용한다. 이러한 상호작용은 SiN막이, 핀 구조물과 같은 제 1 구조물 주위로부터 등방성으로 제거되도록 한다. 이 단계의 등방성 특성은 실리콘 핀 손실을 감소시킨다. 도 3a 및 도 3b는 제 2 에칭 단계 이후의 결과의 예를 나타낸다. 산소계 기체는 실질적으로 그리고/또는 완전히 산소일 수 있다. 대안적으로, 등방성 에칭 공정은 수소계 공정 기체 및 질소계 공정 기체로부터의 플라즈마 생산물을 이용한다. 예를 들어, 상기 수소계 공정 기체는 H2이고, 상기 질소계 공정 기체는 N2이다.
등방성 에칭 공정을 실행하는 단계는, 실리콘 질화물이 제 1 구조물의 표면으로부터 제거될 때까지 등방성 에칭 공정을 계속하는 단계를 포함할 수 있다. 도 3b의 핀 구조물에서, 실리콘 질화물막(115)과 로우-k막(120) 모두 제거되었다는 것을 주목한다. 또한, 도 3a에서, L형 단면을 갖는 실리콘 질화물막(115) 과 함께, 측벽 스페이서로서 게이트 구조물 또는 측벽 구조물 상에서 실리콘 질화물막(115)과 로우-k막(120) 모두 남아 있다는 것을 주목한다. 다른 실시예에 있어서, 기판 상의 구조물은 FinFET(Fin-Field Effect Transistor) 의 핀들을 포함하는 제 1 구조물, 및 FinFET의 게이트를 포함하는 제 2 구조물을 갖는 FinFET구조물을 포함한다.
다른 실시예는 스페이서를 형성하는 방법을 포함한다. 방법은 플라즈마 처리 챔버 내의 기판 홀더 상에 기판을 위치결정하는 단계를 포함한다. 기판은 기판 상의 구조물을 덮는 제 1 재료의 제 1 막, 및 제 1 막을 덮는 제 2 재료의 제 2 막을 갖는다. 제 1 막 및 로우-k막은 기판 상의 구조물의 지오메트리에 따른다. 제 1 구조물로부터 제 2 재료를 제거하면서 제 1 구조물보다 큰 제 2 구조물 상에서 제 2 재료를 남겨 두도록, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 로우-k막의 일부분을 에칭하는 이방성 에칭 공정이 실행된다. 이방성 에칭 공정은 노출된 제 1 막 표면 상에 폴리머를 증착시킬 수 있다. 대안적으로, 분리된 또는 교호하는 공정은 제 1 재료의 노출된 표면 상에 반응성 폴리머를 증착시키는 증착 단계일 수 있다. 그 후, 플라즈마 생산물을 이용하여 제 1 재료를 에칭하는 등방성 에칭 공정이 실행될 수 있다.
여기서 개시된 예시적인 실시예에 있어서, SiN 선택성은 종래의 2.7:1의 선택성 비율로부터 본질적으로 완벽한 선택성으로 향상될 수 있다. 아르곤 유동, CHF3 유동, 및 중심/가장자리 온도는 선택성을 최대화하기 위해 조정될 수 있다. 하나의 예시적인 공정에 있어서, 이방성 에칭은 다음의 플라즈마 처리 조건: 20mT의 압력, 1200MW의 전력, 80Wb의 자속, 500 sccm 아르곤 / 70 sccm CHF3 / 30 sccm H2의 화학물 유동 비율로 실행될 수 있다. 여기서 발견한 것으로는, O2 플라즈마를 이용하여 폴리머막을 제거할 수 있을뿐만 아니라, 아래놓인 실리콘 질화물막을 동시에 제거할 수 있다는 것을 포함한다.
종래의 공정에서는, 얇은 CFy계 폴리머막(130)이 도 4에 나타낸 바와 같이 실리콘 질화물막(115) 위에 형성될 수 있다. SiO(또는 다른 로우-k 재료)가 CFy 폴리머에 의해(예를 들어 CO, CO2, SiFx 부산물을 통하여) 제거된다. 일부 실리콘 질화물은 이방성 에칭(HCN 부산물 및 SiF) 동안에 폴리머층을 통하여 확산하는 에천트(예를 들어, H계 에천트) 에 의해 제거될 수 있다. 그러나, 여기서 개시된 기술에 있어서, SiN 상의 CFy계 폴리머막은 그러한 에천트들이 SiN 표면에 도달하는 것을 방지하여 두꺼워지고, 그것은 에칭 레이트를 상당히 감소시킨다. 이것은 산화물 에칭 레이트를 감소시킬 수 있지만, 노출되지 않은 실리콘 질화물(115)의 원하지 않는 에칭을 방지할 수 있다. 도 5는 거기에 증착된 CFy계 폴리머(130)를 예시한다.
이러한 기술의 하나의 이점은 게이트 측벽 상의 SiN의 에칭을 방지하는 것이다. 산화물 에칭 공정이 완료된 후에, 등방성 산소계 플라즈마는 노출된 실리콘 질화물 표면, 즉 산화물/로우-k막에 의해 보호되거나 덮이지 않은 표면을 제거한다. 대안의 실시예에 있어서, 질소 밀 수소(N2/H2) 기체의 조합이 노출된 SiN 표면을 제거하기 위한 플라즈마의 기반으로서 산소 대신에 사용된다.
다른 대안의 실시예에 있어서, 이방성 에칭 공정 이후의 증착 단계에서 반응성 폴리머층이 증착된다. 예를 들어, 하나의 공정 흐름에서 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 로우-k막의 일부분을 에칭하는 이방성 에칭 공정이 실행된다. CFy계 폴리머층과 같은 반응성 폴리머층을 증착시키는 증착 공정의 실행이 후속된다. 이 반응성 폴리머층은 노출된 실리콘 질화물 표면 상에 증착될 수 있다. 이어서, 산소계 공정 기체(또는, 대안적으로, N2계 및 H2계 공정 기체) 로부터의 플라즈마 생산물을 이용하여 실리콘 질화물을 에칭하는 등방성 에칭 공정이 실행된다.
앞선 설명에서는, 여기서 사용된 다양한 컴포넌트 및 공정들의 설명 및 처리 시스템의 특정 지오메트리와 같은 특정 상세가 기재되었다. 그러나, 여기에 기재된 기술들은 그러한 특정 상세로부터 출발한 다른 실시예들에서 실시될 수 있고, 그러한 상세들은 설명을 위한 것이고 제한을 위한 것이 아님을 이해해야 한다. 여기에 개시된 실시예들은 첨부하는 도면을 참조하여 설명되었다. 마찬가지로, 설명을 위해서, 특정 번호, 재료, 및 구성이 완전한 이해를 제공하기 위해 기재되었다. 그렇기는 하지만, 그러한 특정 상세없이 실시예들이 실시될 수 있다. 실질적으로 동일한 기능의 구조를 갖는 컴포넌트는 동일한 참조 문자에 의해 지정되므로, 임의의 중복 설명은 생략될 수 있다.
다양한 실시예들의 이해를 돕기 위해 다수의 개별 동작들로서 설명되었다. 본 설명의 순서는 이러한 동작들이 반드시 순서 의존적임을 의미하는 것이라고 해석되어서는 안된다. 사실, 이러한 동작들은 제시된 순서로 수행될 필요는 없다. 설명된 동작들은 설명된 실시예들과 상이한 순서로 수행될 수 있다. 다양한 추가 동작들이 수행될 수 있고, 그리고/또는 설명된 동작들이 추가의 실시예들에서 생략될 수 있다.
여기서 사용된 바와 같은 "기판" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 처리되고 있는 대상을 말한다. 기판은 디바이스, 구체적으로는 반도체 또는 달느 전자 디바이스의 임의의 재료 부분 또는 구조물을 포함할 수 있고, 예를 들어, 반도체 웨이퍼, 레티클과 같은 베이스 기판 구조물, 또는 박막과 같은 베이스 기판 구조물 상의 또는 위에 놓인 층일 수 있다. 그러므로, 기판은 패터닝된 또는 패터닝되지 않은, 임의의 특정 베이스 구조물, 아래놓인 층 또는 위에 놓인 층에 한정되지 않고, 오히려 임의의 그러한 층 또는 베이스 구조물, 및 임의의 층들 및/또는 베이스 구조물들의 조합을 포함하도록 고려된다. 본 설명은 특정 유형의 기판을 참조할 수 있지만, 그것은 예시의 목적이다.
당업자는 본 발명과 동일한 목적을 여전히 성취하면서 상기 설명된 기술의 동작들을 여러 변형이 있을 수 있다는 것을 또한 이해할 것이다. 그러한 변형은 본 발명개시의 범위에 의해 커버되도록 의도된다. 그와 같이, 본 발명의실시예들의 상기 설명은 제한을 의도하지 않는다. 그보다는, 본 발명의 실시예에 대한 어떠한 제한은 다음의 청구범위에 제시된다.

Claims (20)

  1. 스페이서를 형성하는 방법에 있어서,
    플라즈마 처리 챔버 내의 기판 홀더 상에 기판을 위치결정하는 단계로서, 상기 기판은 상기 기판 상의 구조물을 덮는 실리콘 질화물막 및 상기 실리콘 질화물막을 덮는 로우-k막(low-k film)을 갖고, 상기 실리콘 질화물막 및 상기 로우-k막은 실질적으로 상기 기판 상의 구조물의 지오메트리에 따르는 것인, 상기 기판을 위치결정하는 단계;
    제 1 구조물로부터 상기 로우-k막을 제거하면서 상기 제 1 구조물보다 큰 제 2 구조물 상의 로우-k막을 남겨 두도록, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 상기 로우-k막의 일부분을 에칭하는 이방성 에칭 공정을 실행하는 단계로서, 노출된 실리콘 질화물 표면 상에 CFy계(CFy-based) 폴리머를 증착하는 것인, 상기 이방성 에칭 공정을 실행하는 단계; 및
    산소계 공정 기체로부터의 플라즈마 생산물을 이용하여 실리콘 질화물을 에칭하는 등방성 에칭 공정을 실행하는 단계
    를 포함하는 스페이서 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판 상의 구조물은 FinFET(Fin-Field Effect Transistor) 구조물을 포함하는 것인 스페이서 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 구조물은 FinFET의 핀을 포함하고, 상기 제 2 구조물은 상기 FinFET의 게이트를 포함하는 것인 스페이서 형성 방법.
  4. 제 1 항에 있어서,
    상기 로우-k막은 SiO, SiOCN, 및 SiBCN으로 구성된 그룹으로부터 선택되는 것인 스페이서 형성 방법.
  5. 제 1 항에 있어서,
    상기 할로겐-함유 공정 기체 혼합물은 플루오로카본 기체를 포함하는 것인 스페이서 형성 방법.
  6. 제 5 항에 있어서,
    상기 플루오로카본 기체는 CHF3인 것인 스페이서 형성 방법.
  7. 제 1 항에 있어서,
    상기 산소계 기체는 실질적으로 완전히 산소인 것인 스페이서 형성 방법.
  8. 제 1 항에 있어서,
    상기 등방성 에칭 공정을 실행하는 단계는, 실리콘 질화물이 상기 제 1 구조물의 표면으로부터 제거될 때까지 상기 등방성 에칭 공정을 계속하는 단계를 포함하는 것인 스페이서 형성 방법.
  9. 스페이서를 형성하는 방법에 있어서,
    플라즈마 처리 챔버 내의 기판 홀더 상에 기판을 위치결정하는 단계로서, 상기 기판은 상기 기판 상의 구조물을 덮는 실리콘 질화물막 및 상기 실리콘 질화물막을 덮는 로우-k막을 갖고, 상기 실리콘 질화물막 및 상기 로우-k막은 실질적으로 상기 기판 상의 구조물의 지오메트리에 따르는 것인, 상기 기판을 위치결정하는 단계;
    상기 실리콘 질화물막의 제 1 부분은 상기 로우-k막으로 덮인 상태로 남겨 두면서 상기 실리콘 질화물막의 제 2 부분이 표면을 노출시키도록 상기 구조물의 표면의 일부분으로부터 상기 로우-k막을 제거하면서 상기 구조물의 다른 표면 상의 로우-k막을 남겨 두도록, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 상기 로우-k막의 일부분을 에칭하는 이방성 에칭 공정을 실행하는 단계로서, 노출된 실리콘 질화물 표면 상에 CFy계 폴리머를 증착하는 것인, 상기 이방성 에칭 공정을 실행하는 단계; 및
    산소계 공정 기체로부터의 플라즈마 생산물을 이용하여 실리콘 질화물을 에칭하는 등방성 에칭 공정을 실행하는 단계
    를 포함하는 스페이서 형성 방법.
  10. 제 9 항에 있어서,
    상기 로우-k막은 SiO, SiOCN, 및 SiBCN으로 구성된 그룹으로부터 선택되는 것인 스페이서 형성 방법.
  11. 제 9 항에 있어서,
    상기 할로겐-함유 공정 기체 혼합물은 플루오로카본 기체를 포함하는 것인 스페이서 형성 방법.
  12. 제 11 항에 있어서,
    상기 플루오로카본 기체는 CHF3인 것인 스페이서 형성 방법.
  13. 제 9 항에 있어서,
    상기 산소계 기체는 실질적으로 완전히 산소인 것인 스페이서 형성 방법.
  14. 제 9 항에 있어서,
    상기 등방성 에칭 공정을 실행하는 단계는, 실리콘 질화물이 상기 제 1 구조물의 표면으로부터 제거될 때까지 상기 등방성 에칭 공정을 유지하는 단계를 포함하는 것인 스페이서 형성 방법.
  15. 스페이서를 형성하는 방법에 있어서,
    플라즈마 처리 챔버 내의 기판 홀더 상에 기판을 위치결정하는 단계로서, 상기 기판은 상기 기판 상의 구조물을 덮는 제 1 재료의 제 1 막 및 상기 제 1 막을 덮는 로우-k막을 갖고, 상기 제 1 막 및 상기 로우-k막은 상기 기판 상의 구조물의 지오메트리에 따르는 것인, 상기 기판을 위치결정하는 단계;
    제 1 구조물로부터 상기 로우-k막을 제거하면서 상기 제 1 구조물보다 큰 제 2 구조물 상의 로우-k막을 남겨 두도록, 할로겐-함유 공정 기체 혼합물로부터의 플라즈마 생산물을 이용하여 상기 로우-k막의 일부분을 에칭하는 이방성 에칭 공정을 실행하는 단계로서, 노출된 제 1 막 표면 상에 CFy계 폴리머를 증착하는 것인, 상기 이방성 에칭 공정을 실행하는 단계; 및
    플라즈마 생산물을 이용하여 상기 제 1 재료를 에칭하는 등방성 에칭 공정을 실행하는 단계
    를 포함하는 스페이서 형성 방법.
  16. 제 15 항에 있어서,
    상기 등방성 에칭 공정은 산소계 공정 기체로부터의 플라즈마 생산물을 이용하는 것인 스페이서 형성 방법.
  17. 제 15 항에 있어서,
    상기 등방성 에칭 공정은 수소계 공정 기체 및 질소계 공정 기체로부터의 플라즈마 생산물을 이용하는 것인 스페이서 형성 방법.
  18. 제 17 항에 있어서,
    상기 수소계 공정 기체는 H2이고, 상기 질소계 공정 기체는 N2인 것인 스페이서 형성 방법.
  19. 제 15 항에 있어서,
    상기 제 1 막은 실리콘 질화물막인 것인 스페이서 형성 방법.
  20. 제 19 항에 있어서,
    상기 할로겐-함유 공정 기체 혼합물은 플루오로카본 기체를 포함하는 것인 스페이서 형성 방법.
KR1020150020143A 2014-02-10 2015-02-10 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법 KR101691717B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461937942P 2014-02-10 2014-02-10
US61/937,942 2014-02-10

Publications (2)

Publication Number Publication Date
KR20150094546A true KR20150094546A (ko) 2015-08-19
KR101691717B1 KR101691717B1 (ko) 2016-12-30

Family

ID=53775546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150020143A KR101691717B1 (ko) 2014-02-10 2015-02-10 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법

Country Status (4)

Country Link
US (1) US9378975B2 (ko)
JP (1) JP6017600B2 (ko)
KR (1) KR101691717B1 (ko)
TW (1) TWI579892B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US9257293B2 (en) * 2013-03-14 2016-02-09 Applied Materials, Inc. Methods of forming silicon nitride spacers
US20150372107A1 (en) * 2014-06-18 2015-12-24 Stmicroelectronics, Inc. Semiconductor devices having fins, and methods of forming semiconductor devices having fins
US9780214B2 (en) 2014-12-22 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including Fin- FET and manufacturing method thereof
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9680017B2 (en) 2015-09-16 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including Fin FET and manufacturing method thereof
US10181527B2 (en) 2015-10-16 2019-01-15 Samsung Electronics Co., Ltd. FinFet having dual vertical spacer and method of manufacturing the same
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10217867B2 (en) 2016-09-07 2019-02-26 International Business Machines Corporation Uniform fin dimensions using fin cut hardmask
US10224414B2 (en) 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer
US10283620B2 (en) 2017-01-26 2019-05-07 International Business Machines Corporation Approach to control over-etching of bottom spacers in vertical fin field effect transistor devices
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
US10840354B2 (en) 2017-02-06 2020-11-17 International Business Machines Corporation Approach to bottom dielectric isolation for vertical transport fin field effect transistors
JP6823527B2 (ja) 2017-04-14 2021-02-03 東京エレクトロン株式会社 エッチング方法
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US11282753B2 (en) 2018-02-02 2022-03-22 Tokyo Electron Limited Method of simultaneously forming contacts to a power rail and the source and drain regions of a FinFET
US10665714B2 (en) 2018-06-29 2020-05-26 International Business Machines Corporation Vertical transistors with various gate lengths
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11201056B2 (en) 2020-03-18 2021-12-14 International Business Machines Corporation Pitch multiplication with high pattern fidelity
US11437494B2 (en) * 2020-08-18 2022-09-06 Nanya Technology Corporation Semiconductor device with graphene-based element and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048753A1 (en) * 2003-08-29 2005-03-03 Christoph Schwan Method of forming a conformal spacer adjacent to a gate electrode structure
US20050146059A1 (en) * 2003-12-30 2005-07-07 Huicai Zhong Method for forming rectangular-shaped spacers for semiconductor devices
US20110241128A1 (en) * 2010-03-31 2011-10-06 Tokyo Electron Limited Multilayer sidewall spacer for seam protection of a patterned structure
US20130260561A1 (en) * 2012-03-22 2013-10-03 Tokyo Electron Limited Aspect Ratio Dependent Deposition to Improve Gate Spacer Profile, Fin-Loss and Hardmask-Loss for FinFET Scheme

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168094A (ja) 1997-08-11 1999-03-09 Hitachi Ltd 半導体集積回路装置の製造方法
JP4191484B2 (ja) * 2001-02-14 2008-12-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド エッチング選択度を制御するための方法
JP2010098101A (ja) 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置の製造方法
JP5465958B2 (ja) 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8765613B2 (en) 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
FR2993576B1 (fr) 2012-07-20 2018-05-18 Nanoplas Dispositif de traitement d'un objet par plasma

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048753A1 (en) * 2003-08-29 2005-03-03 Christoph Schwan Method of forming a conformal spacer adjacent to a gate electrode structure
US20050146059A1 (en) * 2003-12-30 2005-07-07 Huicai Zhong Method for forming rectangular-shaped spacers for semiconductor devices
US20110241128A1 (en) * 2010-03-31 2011-10-06 Tokyo Electron Limited Multilayer sidewall spacer for seam protection of a patterned structure
US20130260561A1 (en) * 2012-03-22 2013-10-03 Tokyo Electron Limited Aspect Ratio Dependent Deposition to Improve Gate Spacer Profile, Fin-Loss and Hardmask-Loss for FinFET Scheme

Also Published As

Publication number Publication date
US9378975B2 (en) 2016-06-28
US20150228499A1 (en) 2015-08-13
JP2015159284A (ja) 2015-09-03
KR101691717B1 (ko) 2016-12-30
TWI579892B (zh) 2017-04-21
TW201543537A (zh) 2015-11-16
JP6017600B2 (ja) 2016-11-02

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US10062575B2 (en) Poly directional etch by oxidation
US7309646B1 (en) De-fluoridation process
US8940642B2 (en) Method of multiple patterning of a low-K dielectric film
TW200402846A (en) Method for fabricating a notch gate structure of a field effect transistor
US20120028471A1 (en) Method of manufacturing a semiconductor device
TW201543564A (zh) 半導體製程
TWI253691B (en) Plasma treatment and etching process for ultra-thin dielectric films
TW200824002A (en) Method for fabricating semiconductor device
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
JP2010098101A (ja) 半導体装置の製造方法
TW200402099A (en) Method of etching a dielectric material in the presence of polysilicon
JP2001127039A (ja) 半導体装置の製造方法
CN113097136A (zh) 半导体结构的形成方法
JP2005136097A (ja) 半導体装置の製造方法
US20040171261A1 (en) Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same
US20070004105A1 (en) Method for fabricating semiconductor device
KR20090027431A (ko) 반도체 소자의 미세패턴 형성방법
KR100516300B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2006086295A (ja) 半導体装置の製造方法
JP2007042885A (ja) 半導体製造方法
KR20160040065A (ko) 개선된 에칭 공정
JP2003519912A (ja) エッチング及びアッシングフォトレジスト除去プロセス
TW462088B (en) Deep submicron process for polysilicon etching
KR100861312B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 4