JP6017600B2 - 複数の膜を有するスペーサを形成するエッチング方法 - Google Patents

複数の膜を有するスペーサを形成するエッチング方法 Download PDF

Info

Publication number
JP6017600B2
JP6017600B2 JP2015023284A JP2015023284A JP6017600B2 JP 6017600 B2 JP6017600 B2 JP 6017600B2 JP 2015023284 A JP2015023284 A JP 2015023284A JP 2015023284 A JP2015023284 A JP 2015023284A JP 6017600 B2 JP6017600 B2 JP 6017600B2
Authority
JP
Japan
Prior art keywords
film
low
substrate
silicon nitride
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015023284A
Other languages
English (en)
Other versions
JP2015159284A (ja
Inventor
パーキンソン ブレイク
パーキンソン ブレイク
ランジャン アロック
ランジャン アロック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2015159284A publication Critical patent/JP2015159284A/ja
Application granted granted Critical
Publication of JP6017600B2 publication Critical patent/JP6017600B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials

Landscapes

  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本開示は、基板内で構造を形成するエッチング方法に関する。当該エッチング方法は、シリコンウエハ及び半導体基板内で構造を形成するエッチングを含む。
半導体産業における集積回路(IC)の製造は一般的に、プラズマを生成するプラズマ反応装置を用いる工程を含む。プラズマ反応装置は、基板から材料を除去し、かつ、基板上に材料を堆積させるのに利用され得る表面化学反応を支援する。乾式プラズマエッチング処理は、半導体基板上にパターニングされる微細線に沿って又はビア若しくはコンタクト内部の材料を除去すなわちエッチングするのに通常用いられている。プラズマエッチング処理が成功するには、一の材料を選択的にエッチングする一方で他の材料を(実質的に)エッチングしないのに適した化学反応物を含むエッチング用化学物質が必要となる。
たとえば半導体基板上では、マスク層内に形成されるレリーフパターンが、プラズマエッチング処理を用いることによって、選択された材料の下地層へ転写されて良い。マスク層は、リソグラフィ処理を用いて形成されるパターンを有する感光性層−たとえばフォトレジスト層−を有して良い。一旦レリーフパターンが生成されると、半導体基板がプラズマ処理チャンバ内に設けられ、かつ、プラズマの生成物がマスク層へのエッチングを抑制しながら下地層を選択的にエッチングするように、エッチング用化学物質がプラズマを供給する。このエッチング用化学物質は、マスク層/レリーフパターンとの反応を抑制する一方で下地層と反応する分子成分を含む親分子を有する電離可能な解離性気体混合物を導入することによって生成される。エッチング用化学物質の生成は、気体の導入、及び、エネルギーを有する電子との衝突後に存在する気体の成分の一部が電離するときのプラズマの生成を含む。加熱電子は、気体混合物の一部の成分を解離し、かつ、(親分子の)化学成分からなる反応混合物を生成する役割を果たし得る。
与えられた電離気体成分と化学成分からなる反応混合物によって、様々な構造(たとえばトレンチ、ビア、コンタクト等)が、半導体基板の露出領域内でエッチングにより生成され得る。エッチングされる典型的な材料にはたとえば、シリコン酸化物(SiOx)、シリコン窒化物(SiNx)、多結晶シリコン(ポリシリコン)、単結晶シリコン(シリコン)、並びに、ドーピングされたシリコン及びドーピングされていないシリコンが含まれる。
米国特許仮出願第61/937942号明細書
3Dトランジスタゲートの製造(FinFET法)中、SiN(シリコン窒化物)スペーサ材料が、トランジスタゲート及びフィン周辺へコンフォーマルに付与され、low-k材料で作られる第2スペーサもまた、SiNの上部のトランジスタゲート及びフィン周辺へコンフォーマルに付与され得る。ある製造方法では、フィン周辺からlow-k膜の上部を異方的に除去するが、底部層のSiNスペーサ(シリコン窒化物膜の下地である)をエッチングすることなくゲート周辺にはlow-k膜を残すことが望まれる。よってSiNの底部層は、ゲート周辺からlow-kスペーサを除去することなく、かつ、Siフィンへの損傷を生じさせることなく、フィン周辺から除去されなければならない。これは挑戦的な命題である。従来の処理は一般的にシリコンフィンを損傷させる。
しかし本願の方法は、下地のシリコンを損傷させることなくフィン周辺のSiNを除去する工程を含む。当該方法はまた、二重層スペーサ及びL字形状のスペーサだけではなく他の構造を形成する工程をも含む。当該方法は、シリコン窒化物に対して高い選択性を有するlow-k材料の異方性エッチングを行い、その後前記low-k材料に対して高い選択性を有するSiNの等方性エッチングを行う多段階処理を含む。当該方法はたとえば、3Dゲート構造上でのL字形状スペーサの形成、及び、周囲又は下地の材料を損傷させることなくシリコン窒化物を完全に除去するのに用いられて良い。
一の実施例はスペーサを形成する方法を含む。当該方法は、プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程を含む。前記基板は、前記基板上の構造を覆うシリコン窒化物膜、及び、前記シリコン窒化物膜を覆うlow−k膜を有する。前記シリコン窒化物膜及び前記low−k膜は実質的に、前記基板上の構造の幾何学構造に対して適合する。ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによって前記low−k膜の一部をエッチングする異方性エッチング処理が実行される。前記異方性エッチング処理の結果、前記low−k膜は第1構造から除去される一方で、前記第1構造よりも高い第2構造上には残る。前記異方性エッチング処理を実行することで、露出したシリコン窒化物表面上にCF系ポリマーが堆積される。酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチング処理が実行される。
当然のこととして、本願で記載されている各異なる工程の議論の順序は、簡明を期す目的で与えられている。一般的には、これらの工程は任意の適切な順序で実行されて良い。それに加えて本願の各異なる構造、方法、構成等の各々が、本開示の各異なる場所で論じられているが、各基本概念は互いに独立して実行されて良いし、又は、互いに組み合わせて実行されても良い。従って本発明は、多くの異なる方法で実施及び観測されて良い。
この「発明の概要」は、本開示又は請求項に係る発明の各実施例及び/又は徐々に増大する新規の態様を特定しないことに留意して欲しい。その代わりにこの「発明の概要」は、様々な実施例の基本的な議論、及び、対応する実施例の従来方法に対する新規な要点を供するだけである。本発明及び実施例のさらなる詳細及び/又は可能な視座については、後述する本開示の「発明の詳細な説明」及び対応する図面を参照して欲しい。
AとBは、本願で開示された実施例による処理の流れを示す典型的な基板の一部を示す概略的断面図である。 AとBは、本願で開示された実施例による処理の流れを示す典型的な基板の一部を示す概略的断面図である。 AとBは、本願で開示された実施例による処理の流れを示す典型的な基板の一部を示す概略的断面図である。 従来の堆積法を表す概略図である。 本願の堆積及びエッチング方法を表す概略図である。
本発明の様々な実施例及びその付随する利点についてのより完全な評価は、添付図面と共に考慮されるべき以下の詳細な説明を参照することですぐに明らかになる。図面は必ずしも縮尺通りではなく、構造、原理、及び基本概念を表す際には強調されている。
しかし本願の方法は、下地のシリコンを損傷させることなくフィン周辺のSiNを除去する工程を含む。当該方法はまた、二重層スペーサ及びL字形状のスペーサだけではなく他の構造を形成する工程をも含む。当該方法は、シリコン窒化物に対して高い選択性を有するlow-k材料の異方性エッチングを行い、その後前記low-k材料に対して高い選択性を有するSiNの等方性エッチングを行う多段階処理を含む。当該方法はたとえば、3Dゲート構造上でのL字形状スペーサの形成、及び、周囲又は下地の材料を損傷させることなくシリコン窒化物を完全に除去するのに用いられて良い。
ここで図1Aと図1Bを参照すると、一の実施例はスペーサを形成する方法を含む。図1Aは、FinFETデバイス上のゲート構造の断面を示す典型的な基板の一部の概略的断面図である。図1Bは、FinFETデバイス上のフィン構造の断面を示す典型的な基板の一部の概略的断面図である。当該方法は、プラズマ処理チャンバ内の基板ホルダ上に基板105を設置する工程を含む。たとえばシリコンウエハは、エッチング用チャンバへ搬入され、かつ、チャック上で固定される。基板105は、基板105上の構造を覆うシリコン窒化物膜115、及び、シリコン窒化物膜115を覆うlow-k膜120を有する。これは、基板105上の構造の幾何学構造に対して(実質的に)適合するシリコン窒化物(SiN)とlow-k材料の相対的に薄い膜であって良い。任意の従来方法が、シリコン窒化物とlow-k膜−たとえば酸化物−のコンフォーマルな堆積に用いられて良い。Low-k膜は、SiO、SiOCN、SiBCN、及びこれらの任意の組み合わせを含む様々なlow-k材料であって良い。実施例の記載の便宜上、特定の材料が参照される。しかし様々なさらなる材料も用いられ得ることに留意して欲しい。様々な異なる種類の構造が本願の実施例で用いられ得るが、便宜上、本願の記載は基本的にFinFET構造に焦点を当てる。よって受けた基板は、図1A及び図1Bに示されているように、ゲート及びフィンを取り囲む2層のコンフォーマル層を備えるFinFET構造を有して良い。
その後、ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによってlow−k膜120の一部をエッチングする異方性エッチング処理が実行されて良い。ハロゲン含有処理気体混合物は、フルオロカーボンガス−たとえばCHF−又は他の相性の良いガスを含む。low−k膜120が第1構造(典型的には、水平面すなわち基板へ向かうように加速されるエッチャントの方向に対して垂直な表面)から除去されるように、異方性エッチングは制御される。Low−k膜120は、第1構造よりも高い第2構造(典型的には垂直面)上には残る。図2Aでは、low−k膜120は水平表面から除去され、かつ、図2Bでは、low−k膜はすべての表面から除去されたことに留意して欲しい。異方性エッチング処理を実行することで、シリコン窒化物115の露出した表面上にCF系ポリマー130が堆積される。このlow−k膜120のエッチングによって、ゲートの上部及びフィン構造の上部からlow−k膜120が除去される。このエッチング工程はまた、下地のSiN膜に対して極端に高い選択性を有するエッチング用化学物質によって、フィン側壁からlow−k膜を異方的に除去する。選択的low−kエッチングは、露出したSiN表面の上部でCFy系ポリマー膜を残す。これは、図2Bに図示されているように、フィンの上側表面と側部表面を含んで良い。
続いて第2エッチング工程が実行されて良い。第2エッチング工程は、酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物115をエッチングし、かつ、CFy系ポリマー膜130によって支援される等方性エッチング処理を含む。たとえば、酸素含有プラズマが点火され、かつ、酸素とCFyポリマーが相互作用する。この相互作用によって、SiN膜が第1構造−たとえばフィン構造−周辺から等方的に除去される。この工程の等方的な特性によってシリコンフィンの損失が減少する。図3A及び図3Bは、この第2エッチング工程後の典型的な結果を示している。酸素系気体は実質的及び/又は完全に酸素であって良い。あるいはその代わりに等方性エッチング処理は、水素系処理気体及び窒素系処理気体からのプラズマ生成物を用いる。たとえば、水素系処理気体はH2であって良く、かつ、窒素系処理気体はN2であって良い。
等方性エッチング処理は、シリコン窒化物が第1構造の表面から除去されるまで等方性エッチング処理を継続する工程を含んで良い。図3Bのフィン構造では、シリコン窒化物膜115とlow-k膜120のいずれも除去されている。また図3Aでは、シリコン窒化物膜115とlow-k膜120のいずれも側壁スペーサ又は側壁構造としてゲート構造上に残っている。このときシリコン窒化物膜115はL字形状の断面を有する。他の実施例では、基板上の構造はFinFET(フィン−電界効果型トランジスタ)を含む。前記FinFETの第1構造は前記FinFETのフィンを含み、かつ、前記FinFETの第2構造は前記FinFETのゲートを含む。
他の実施例はスペーサを形成する方法を含む。当該方法は、プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程を含む。基板は、基板上の構造を覆う第1材料からなる第1膜、及び、第1膜を覆う第2材料からなる第2膜を有する。第1膜及びlow-k膜は、基板上の構造の幾何学構造に適合する。ハロゲン含有処理気体混合物からのプラズマ生成物を用いてlow-k膜の一部をエッチングする異方性エッチング処理が実行される。前記異方性エッチング処理が実行される結果、第2材料は第1材料から除去される一方で、第1構造よりも高い第2構造上には残る。異方性エッチング処理は露出した第1膜の表面上にポリマーを堆積し得る。あるいはその代わりに別個の又は代替の処理は、第1材料の露出表面上に反応性ポリマーを堆積する堆積工程であって良い。続いてプラズマ生成物を用いて第1材料をエッチングする等方性エッチング処理が実行されて良い。
本願の典型的実施例では、SiNの選択性は、従来の選択比である2.7:1から基本的に完璧な選択性となるまで改善され得る。アルゴン流、CHF3流、及び中心/端部温度は選択性を最大にするように調節されて良い。一の典型的処理では、異方性エッチングは、以下の処理条件で実行されて良い。その処理条件は、20mTの圧力、1200MWの出力、80Wbの磁束、500sccmのアルゴン/70sccmのCHF3/30sccmのH2の化学物質の流量である。本願における発見は、O2プラズマを用いることで、ポリマー膜が除去されるだけではなく、同時に下地のシリコン窒化物膜も除去され得ることを含む。
従来の処理では、薄いCFy系ポリマー膜130は、図4に図示されているようにシリコン窒化物膜115を覆うように形成されて良い。SiO(又は他のlow-k材料)は、CFyポリマーによって(たとえばCO、CO2、SiFx副生成物を介して)除去される。一部のシリコン窒化物は、異方性エッチング(HCN副生成物及びSiF)中にポリマー層を通り抜けるように拡散するエッチャント(たとえばH系エッチャント)によって除去される。しかし本願による方法によって、SiN上のCFy系ポリマー膜は、これらのエッチャントがSiN表面に到達するのを防止するために厚くされる。その結果、エッチング速度は顕著に低下する。これは、酸素のエッチング速度を低下させるが、露出していないシリコン窒化物115の意図しないエッチングを防止することができる。図5は、本願において堆積されたCFy系ポリマー130を表している。
この方法の一の利点は、ゲート側壁上でのSiNのエッチングを防止することである。酸化物エッチング処理の完了後、等方性酸素系プラズマが、露出したシリコン窒化物表面−つまり酸化物/low-k膜によって保護されていない又は覆われていない表面−を除去する。代替実施例では、窒素気体と水素気体の混合気体(N2/H2)は、露出したSiN表面を除去するプラズマの主成分として酸素の代わりに用いられる。
他の代替実施例では、反応性ポリマー層が、異方性エッチング処理後の堆積工程において堆積される。たとえば一の処理フローでは、ハロゲン含有処理気体混合物からのプラズマ生成物を用いてlow-k膜の一部をエッチングする異方性エッチングが実行される。これに続いて、反応性ポリマー層−たとえばCFy系ポリマー層−を堆積する堆積処理が実行される。この反応性ポリマー層は、露出したシリコン窒化物表面上に堆積されて良い。続いて、酸素系処理気体(又はN2及びH2系処理気体)からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチングが実行される。
前の記載では、具体的詳細−たとえば本願で用いられた処理システムの具体的幾何学構造及び様々な構成要素及び処理についての説明−が記載された。しかし本願の方法は、これらの具体的詳細から逸脱する他の実施例でも実施可能であり、かつ、係る詳細は説明目的であって限定目的ではないことに留意して欲しい。本願で開示された実施例は添付図面を参照しながら説明される。同様に説明目的で、具体的数字、材料、及び構成が、完全な理解を与えるために明らかにされる。それでもなお実施例はそのような具体的詳細が明らかにされなくても実施可能である。機能上実質的に同一の構成を有する構成要素は、同様の参照符号で表される。よって任意の冗長な説明は省略されて良い。
様々な方法が、様々な実施例の理解の支援するため、複数の別個の動作として記載されてきた。記載の順序は、これらの動作が必ず順序に依存することを示唆していると解されてはならない。特にこれらの動作は提示順に実行される必要はない。記載された動作は、記載された実施例とは異なる順序で実行されて良い。さらなる実施例では、様々なさらなる動作が実行され良く、かつ/あるいは、記載された動作は省略されて良い。
本願で用いられている「基板」又は「標的基板」は概して、本発明によって処理される対象物を指称する。基板は、デバイス−具体的には半導体又は他のエレクトロニクスデバイス−の任意の材料部分又は構造を含み、かつ、基礎となる基板構造−たとえば半導体ウエハ、レチクル、基礎となる構造上に存在する層(たとえば薄膜)−であって良い。よって基板は任意の特定の基礎となる構造に限定されない。むしろ下地層又は上に存在する層−パターニングされたものもパターニングされないものも−は、係る層又は基礎となる構造及び層と基礎となる構造の結合を含むと考えられる。記載は、特定の型の基板を参照しているが、これは例示目的に過ぎない。
当業者は、本発明と同一の目的を実現する、上述の方法の動作に対する多くの変化型が存在し得ることを理解している。そのような変化型は、本開示の技術的範囲によって網羅されていると解される。そのため本発明の実施例のついての上述の説明は限定と解されてはならない。むしろ本発明の実施例への限定は「特許請求の範囲」で与えられる。
105 基板
115 シリコン窒化物膜
120 low-k膜
130 CFy系ポリマー

Claims (22)

  1. スペーサを形成する方法であって:
    プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆うシリコン窒化物膜、及び、前記シリコン窒化物膜を覆うlow−k膜を有し、前記シリコン窒化物膜及び前記low−k膜は実質的に、前記基板上の構造の幾何学構造に対して適合する、工程;
    ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによって前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理の結果、前記low−k膜は第1構造から除去される一方で、前記第1構造よりも高い第2構造上には残り、前記異方性エッチング処理を実行する工程は、露出したシリコン窒化物表面上にCF系ポリマー堆積る、工程;
    酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチング処理を実行する工程;
    を有する方法。
  2. 前記基板上の構造がFinFET(フィン−電界効果型トランジスタ)構造を含む、請求項1に記載の方法。
  3. 前記FinFETの第1構造が前記FinFETのフィンを含み、かつ、
    前記FinFETの第2構造は前記FinFETのゲートを含む、
    請求項2に記載の方法。
  4. 前記Low−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
  5. 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項1に記載の方法。
  6. 前記フルオロカーボンガスがCHFである、請求項5に記載の方法。
  7. 前記酸素系処理気体がべて酸素である、請求項1に記載の方法。
  8. 前記等方性エッチング処理を実行する工程が、シリコン窒化物が前記第1構造の表面から除去されるまで前記等方性エッチング処理を継続する工程を含む、請求項1に記載の方法。
  9. スペーサを形成する方法であって:
    プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆うシリコン窒化物膜、及び、前記シリコン窒化物膜を覆うlow−k膜を有し、前記シリコン窒化物膜及び前記low−k膜は実質的に、前記基板上の構造の幾何学構造に対して適合する、工程;
    ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによって前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理の結果、前記low−k膜は前記構造の表面の一の部分から除去される一方で、前記構造の他の表面上には残り、前記シリコン窒化物膜の第1部分は前記low−k膜によって覆われたままである一方で、前記シリコン窒化物の第2部分は露出した表面を有し、前記異方性エッチング処理を実行する工程は、前記露出したシリコン窒化物表面上にCF系ポリマー堆積る、工程;
    酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチング処理を実行する工程;
    を有する方法。
  10. 前記ow−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項9に記載の方法。
  11. 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項9に記載の方法。
  12. 前記フルオロカーボンガスがCHFである、請求項11に記載の方法。
  13. 前記酸素系処理気体がべて酸素である、請求項9に記載の方法。
  14. 前記等方性エッチング処理を実行する工程が、シリコン窒化物が前記第1構造の表面から除去されるまで前記等方性エッチング処理を維持する工程を含む、請求項9に記載の方法。
  15. スペーサを形成する方法であって:
    プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆う第1材料からなる第1膜、及び、前記第1膜を覆うlow−k膜を有し、前記第1膜及び前記low−k膜は、前記基板上の構造の幾何学構造に適合する、工程;
    ハロゲン含有処理気体混合物からのプラズマ生成物を用いて前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理が実行される結果、前記low−k膜は第1構造から除去される一方で、前記第1構造よりも高い第2構造上には残り、前記異方性エッチング処理を実行する工程は、露出した第1膜の表面上にCF系ポリマーを堆積する、工程;
    プラズマ生成物を用いて前記第1材料をエッチングする等方性エッチング処理を実行する工程;
    を有する方法。
  16. 前記等方性エッチング処理が、酸素系処理気体からのプラズマ生成物を利用する、請求項15に記載の方法。
  17. 前記等方性エッチング処理が、水素系処理気体及び窒素系処理気体からのプラズマ生成物を利用する、請求項15に記載の方法。
  18. 前記水素系処理気体がHあり、かつ、
    前記窒素系処理気体はNである、
    請求項17に記載の方法。
  19. 前記第1膜がシリコン窒化物膜である、請求項15に記載の方法。
  20. 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項19に記載の方法。
  21. 前記low−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
  22. 前記low−k膜が、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
JP2015023284A 2014-02-10 2015-02-09 複数の膜を有するスペーサを形成するエッチング方法 Expired - Fee Related JP6017600B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461937942P 2014-02-10 2014-02-10
US61/937,942 2014-02-10

Publications (2)

Publication Number Publication Date
JP2015159284A JP2015159284A (ja) 2015-09-03
JP6017600B2 true JP6017600B2 (ja) 2016-11-02

Family

ID=53775546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015023284A Expired - Fee Related JP6017600B2 (ja) 2014-02-10 2015-02-09 複数の膜を有するスペーサを形成するエッチング方法

Country Status (4)

Country Link
US (1) US9378975B2 (ja)
JP (1) JP6017600B2 (ja)
KR (1) KR101691717B1 (ja)
TW (1) TWI579892B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US9257293B2 (en) * 2013-03-14 2016-02-09 Applied Materials, Inc. Methods of forming silicon nitride spacers
US20150372107A1 (en) * 2014-06-18 2015-12-24 Stmicroelectronics, Inc. Semiconductor devices having fins, and methods of forming semiconductor devices having fins
US9780214B2 (en) * 2014-12-22 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including Fin- FET and manufacturing method thereof
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US9680017B2 (en) 2015-09-16 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including Fin FET and manufacturing method thereof
US10181527B2 (en) 2015-10-16 2019-01-15 Samsung Electronics Co., Ltd. FinFet having dual vertical spacer and method of manufacturing the same
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10217867B2 (en) 2016-09-07 2019-02-26 International Business Machines Corporation Uniform fin dimensions using fin cut hardmask
US10224414B2 (en) * 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer
US10283620B2 (en) 2017-01-26 2019-05-07 International Business Machines Corporation Approach to control over-etching of bottom spacers in vertical fin field effect transistor devices
US10840354B2 (en) 2017-02-06 2020-11-17 International Business Machines Corporation Approach to bottom dielectric isolation for vertical transport fin field effect transistors
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch
JP6823527B2 (ja) 2017-04-14 2021-02-03 東京エレクトロン株式会社 エッチング方法
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
JP7176860B6 (ja) 2017-05-17 2022-12-16 アプライド マテリアルズ インコーポレイテッド 前駆体の流れを改善する半導体処理チャンバ
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
JP6934540B2 (ja) 2018-02-02 2021-09-15 東京エレクトロン株式会社 半導体装置の製造方法
US10665714B2 (en) 2018-06-29 2020-05-26 International Business Machines Corporation Vertical transistors with various gate lengths
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11201056B2 (en) 2020-03-18 2021-12-14 International Business Machines Corporation Pitch multiplication with high pattern fidelity
US11437494B2 (en) 2020-08-18 2022-09-06 Nanya Technology Corporation Semiconductor device with graphene-based element and method for fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168094A (ja) 1997-08-11 1999-03-09 Hitachi Ltd 半導体集積回路装置の製造方法
GB2393852B (en) * 2001-02-14 2005-04-13 Advanced Micro Devices Inc Method and apparatus for controlling etch selectivity
DE10339989B4 (de) * 2003-08-29 2008-04-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
US7022596B2 (en) 2003-12-30 2006-04-04 Advanced Micro Devices, Inc. Method for forming rectangular-shaped spacers for semiconductor devices
JP2010098101A (ja) 2008-10-16 2010-04-30 Nec Electronics Corp 半導体装置の製造方法
JP5465958B2 (ja) 2009-09-01 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8673725B2 (en) 2010-03-31 2014-03-18 Tokyo Electron Limited Multilayer sidewall spacer for seam protection of a patterned structure
US8765613B2 (en) 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
US8906760B2 (en) * 2012-03-22 2014-12-09 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme
FR2993576B1 (fr) 2012-07-20 2018-05-18 Nanoplas Dispositif de traitement d'un objet par plasma

Also Published As

Publication number Publication date
KR101691717B1 (ko) 2016-12-30
US20150228499A1 (en) 2015-08-13
JP2015159284A (ja) 2015-09-03
TWI579892B (zh) 2017-04-21
US9378975B2 (en) 2016-06-28
TW201543537A (zh) 2015-11-16
KR20150094546A (ko) 2015-08-19

Similar Documents

Publication Publication Date Title
JP6017600B2 (ja) 複数の膜を有するスペーサを形成するエッチング方法
EP2074648B1 (en) De-fluoridation process
US9299580B2 (en) High aspect ratio plasma etch for 3D NAND semiconductor applications
TWI375991B (en) Method for multi-layer resist plasma etch
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US20140179109A1 (en) Method of controlling trench microloading using plasma pulsing
US20050130435A1 (en) Method of preventing damage to porous low-k materials during resist stripping
US20070026677A1 (en) Method for plasma etching performance enhancement
KR20080018110A (ko) 플라즈마 에칭 성능 강화 방법
KR102825377B1 (ko) 질화규소 스페이서의 선택성 에칭 동안 프로파일 제어를 개선시키는 방법
CN113035708B (zh) 基片处理方法和基片处理装置
JP2008218999A (ja) 半導体装置の製造方法
US20230360925A1 (en) Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers
CN106024622A (zh) 自对准硅化物阻挡层的制造方法
CN115513051B (zh) 硬掩模层返工方法及dmos形成方法
JP2010098101A (ja) 半導体装置の製造方法
TWI851705B (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
JPH09129595A (ja) プラズマエッチング方法
JP2005136097A (ja) 半導体装置の製造方法
JP2001210618A (ja) ドライエッチング方法
KR100891518B1 (ko) 반도체 소자의 제조방법
CN121171868A (zh) 一种使用交替气体进行刻蚀的等离子体刻蚀方法
JP2007042885A (ja) 半導体製造方法
US20060084276A1 (en) Methods for surface treatment and structure formed therefrom
JP2001044182A (ja) ポリシリコン層のプラズマ・エッチング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160928

R150 Certificate of patent or registration of utility model

Ref document number: 6017600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees