JP6017600B2 - 複数の膜を有するスペーサを形成するエッチング方法 - Google Patents
複数の膜を有するスペーサを形成するエッチング方法 Download PDFInfo
- Publication number
- JP6017600B2 JP6017600B2 JP2015023284A JP2015023284A JP6017600B2 JP 6017600 B2 JP6017600 B2 JP 6017600B2 JP 2015023284 A JP2015023284 A JP 2015023284A JP 2015023284 A JP2015023284 A JP 2015023284A JP 6017600 B2 JP6017600 B2 JP 6017600B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- low
- substrate
- silicon nitride
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
Landscapes
- Drying Of Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
115 シリコン窒化物膜
120 low-k膜
130 CFy系ポリマー
Claims (22)
- スペーサを形成する方法であって:
プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆うシリコン窒化物膜、及び、前記シリコン窒化物膜を覆うlow−k膜を有し、前記シリコン窒化物膜及び前記low−k膜は実質的に、前記基板上の構造の幾何学構造に対して適合する、工程;
ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによって前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理の結果、前記low−k膜は第1構造から除去される一方で、前記第1構造よりも高い第2構造上には残り、前記異方性エッチング処理を実行する工程は、露出したシリコン窒化物表面上にCFy系ポリマーを堆積する、工程;
酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチング処理を実行する工程;
を有する方法。 - 前記基板上の構造がFinFET(フィン−電界効果型トランジスタ)構造を含む、請求項1に記載の方法。
- 前記FinFETの第1構造が前記FinFETのフィンを含み、かつ、
前記FinFETの第2構造は前記FinFETのゲートを含む、
請求項2に記載の方法。 - 前記Low−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
- 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項1に記載の方法。
- 前記フルオロカーボンガスがCHF3である、請求項5に記載の方法。
- 前記酸素系処理気体がすべて酸素である、請求項1に記載の方法。
- 前記等方性エッチング処理を実行する工程が、シリコン窒化物が前記第1構造の表面から除去されるまで前記等方性エッチング処理を継続する工程を含む、請求項1に記載の方法。
- スペーサを形成する方法であって:
プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆うシリコン窒化物膜、及び、前記シリコン窒化物膜を覆うlow−k膜を有し、前記シリコン窒化物膜及び前記low−k膜は実質的に、前記基板上の構造の幾何学構造に対して適合する、工程;
ハロゲン含有処理気体混合物からのプラズマ生成物を用いることによって前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理の結果、前記low−k膜は前記構造の表面の一の部分から除去される一方で、前記構造の他の表面上には残り、前記シリコン窒化物膜の第1部分は前記low−k膜によって覆われたままである一方で、前記シリコン窒化物の第2部分は露出した表面を有し、前記異方性エッチング処理を実行する工程は、前記露出したシリコン窒化物表面上にCFy系ポリマーを堆積する、工程;
酸素系処理気体からのプラズマ生成物を用いてシリコン窒化物をエッチングする等方性エッチング処理を実行する工程;
を有する方法。 - 前記low−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項9に記載の方法。
- 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項9に記載の方法。
- 前記フルオロカーボンガスがCHF3である、請求項11に記載の方法。
- 前記酸素系処理気体がすべて酸素である、請求項9に記載の方法。
- 前記等方性エッチング処理を実行する工程が、シリコン窒化物が前記第1構造の表面から除去されるまで前記等方性エッチング処理を維持する工程を含む、請求項9に記載の方法。
- スペーサを形成する方法であって:
プラズマ処理チャンバ内の基板ホルダ上に基板を設置する工程であって、前記基板は、前記基板上の構造を覆う第1材料からなる第1膜、及び、前記第1膜を覆うlow−k膜を有し、前記第1膜及び前記low−k膜は、前記基板上の構造の幾何学構造に適合する、工程;
ハロゲン含有処理気体混合物からのプラズマ生成物を用いて前記low−k膜の一部をエッチングする異方性エッチング処理を実行する工程であって、前記異方性エッチング処理が実行される結果、前記low−k膜は第1構造から除去される一方で、前記第1構造よりも高い第2構造上には残り、前記異方性エッチング処理を実行する工程は、露出した第1膜の表面上にCFy系ポリマーを堆積する、工程;
プラズマ生成物を用いて前記第1材料をエッチングする等方性エッチング処理を実行する工程;
を有する方法。 - 前記等方性エッチング処理が、酸素系処理気体からのプラズマ生成物を利用する、請求項15に記載の方法。
- 前記等方性エッチング処理が、水素系処理気体及び窒素系処理気体からのプラズマ生成物を利用する、請求項15に記載の方法。
- 前記水素系処理気体がH2であり、かつ、
前記窒素系処理気体はN2である、
請求項17に記載の方法。 - 前記第1膜がシリコン窒化物膜である、請求項15に記載の方法。
- 前記ハロゲン含有処理気体混合物がフルオロカーボンガスを含む、請求項19に記載の方法。
- 前記low−k膜が、SiO、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
- 前記low−k膜が、SiOCN、及びSiBCNからなる群から選ばれる、請求項1に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461937942P | 2014-02-10 | 2014-02-10 | |
| US61/937,942 | 2014-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015159284A JP2015159284A (ja) | 2015-09-03 |
| JP6017600B2 true JP6017600B2 (ja) | 2016-11-02 |
Family
ID=53775546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015023284A Expired - Fee Related JP6017600B2 (ja) | 2014-02-10 | 2015-02-09 | 複数の膜を有するスペーサを形成するエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9378975B2 (ja) |
| JP (1) | JP6017600B2 (ja) |
| KR (1) | KR101691717B1 (ja) |
| TW (1) | TWI579892B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9132436B2 (en) | 2012-09-21 | 2015-09-15 | Applied Materials, Inc. | Chemical control features in wafer process equipment |
| US9257293B2 (en) * | 2013-03-14 | 2016-02-09 | Applied Materials, Inc. | Methods of forming silicon nitride spacers |
| US20150372107A1 (en) * | 2014-06-18 | 2015-12-24 | Stmicroelectronics, Inc. | Semiconductor devices having fins, and methods of forming semiconductor devices having fins |
| US9780214B2 (en) * | 2014-12-22 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including Fin- FET and manufacturing method thereof |
| US20160225652A1 (en) | 2015-02-03 | 2016-08-04 | Applied Materials, Inc. | Low temperature chuck for plasma processing systems |
| US9741593B2 (en) | 2015-08-06 | 2017-08-22 | Applied Materials, Inc. | Thermal management systems and methods for wafer processing systems |
| US10504700B2 (en) | 2015-08-27 | 2019-12-10 | Applied Materials, Inc. | Plasma etching systems and methods with secondary plasma injection |
| US9680017B2 (en) | 2015-09-16 | 2017-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including Fin FET and manufacturing method thereof |
| US10181527B2 (en) | 2015-10-16 | 2019-01-15 | Samsung Electronics Co., Ltd. | FinFet having dual vertical spacer and method of manufacturing the same |
| US10504754B2 (en) | 2016-05-19 | 2019-12-10 | Applied Materials, Inc. | Systems and methods for improved semiconductor etching and component protection |
| US9865484B1 (en) | 2016-06-29 | 2018-01-09 | Applied Materials, Inc. | Selective etch using material modification and RF pulsing |
| US10217867B2 (en) | 2016-09-07 | 2019-02-26 | International Business Machines Corporation | Uniform fin dimensions using fin cut hardmask |
| US10224414B2 (en) * | 2016-12-16 | 2019-03-05 | Lam Research Corporation | Method for providing a low-k spacer |
| US10283620B2 (en) | 2017-01-26 | 2019-05-07 | International Business Machines Corporation | Approach to control over-etching of bottom spacers in vertical fin field effect transistor devices |
| US10840354B2 (en) | 2017-02-06 | 2020-11-17 | International Business Machines Corporation | Approach to bottom dielectric isolation for vertical transport fin field effect transistors |
| US10134600B2 (en) * | 2017-02-06 | 2018-11-20 | Lam Research Corporation | Dielectric contact etch |
| JP6823527B2 (ja) | 2017-04-14 | 2021-02-03 | 東京エレクトロン株式会社 | エッチング方法 |
| US11276559B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Semiconductor processing chamber for multiple precursor flow |
| US11276590B2 (en) | 2017-05-17 | 2022-03-15 | Applied Materials, Inc. | Multi-zone semiconductor substrate supports |
| JP7176860B6 (ja) | 2017-05-17 | 2022-12-16 | アプライド マテリアルズ インコーポレイテッド | 前駆体の流れを改善する半導体処理チャンバ |
| US10243079B2 (en) | 2017-06-30 | 2019-03-26 | International Business Machines Corporation | Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning |
| US10297458B2 (en) | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
| US11328909B2 (en) | 2017-12-22 | 2022-05-10 | Applied Materials, Inc. | Chamber conditioning and removal processes |
| JP6934540B2 (ja) | 2018-02-02 | 2021-09-15 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US10665714B2 (en) | 2018-06-29 | 2020-05-26 | International Business Machines Corporation | Vertical transistors with various gate lengths |
| US11049755B2 (en) | 2018-09-14 | 2021-06-29 | Applied Materials, Inc. | Semiconductor substrate supports with embedded RF shield |
| US11062887B2 (en) | 2018-09-17 | 2021-07-13 | Applied Materials, Inc. | High temperature RF heater pedestals |
| US11682560B2 (en) | 2018-10-11 | 2023-06-20 | Applied Materials, Inc. | Systems and methods for hafnium-containing film removal |
| US11121002B2 (en) | 2018-10-24 | 2021-09-14 | Applied Materials, Inc. | Systems and methods for etching metals and metal derivatives |
| US11437242B2 (en) | 2018-11-27 | 2022-09-06 | Applied Materials, Inc. | Selective removal of silicon-containing materials |
| US11201056B2 (en) | 2020-03-18 | 2021-12-14 | International Business Machines Corporation | Pitch multiplication with high pattern fidelity |
| US11437494B2 (en) | 2020-08-18 | 2022-09-06 | Nanya Technology Corporation | Semiconductor device with graphene-based element and method for fabricating the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1168094A (ja) | 1997-08-11 | 1999-03-09 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| GB2393852B (en) * | 2001-02-14 | 2005-04-13 | Advanced Micro Devices Inc | Method and apparatus for controlling etch selectivity |
| DE10339989B4 (de) * | 2003-08-29 | 2008-04-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur |
| US7022596B2 (en) | 2003-12-30 | 2006-04-04 | Advanced Micro Devices, Inc. | Method for forming rectangular-shaped spacers for semiconductor devices |
| JP2010098101A (ja) | 2008-10-16 | 2010-04-30 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP5465958B2 (ja) | 2009-09-01 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8673725B2 (en) | 2010-03-31 | 2014-03-18 | Tokyo Electron Limited | Multilayer sidewall spacer for seam protection of a patterned structure |
| US8765613B2 (en) | 2011-10-26 | 2014-07-01 | International Business Machines Corporation | High selectivity nitride etch process |
| US8906760B2 (en) * | 2012-03-22 | 2014-12-09 | Tokyo Electron Limited | Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme |
| FR2993576B1 (fr) | 2012-07-20 | 2018-05-18 | Nanoplas | Dispositif de traitement d'un objet par plasma |
-
2015
- 2015-02-06 US US14/616,134 patent/US9378975B2/en active Active
- 2015-02-09 JP JP2015023284A patent/JP6017600B2/ja not_active Expired - Fee Related
- 2015-02-10 TW TW104104326A patent/TWI579892B/zh active
- 2015-02-10 KR KR1020150020143A patent/KR101691717B1/ko active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101691717B1 (ko) | 2016-12-30 |
| US20150228499A1 (en) | 2015-08-13 |
| JP2015159284A (ja) | 2015-09-03 |
| TWI579892B (zh) | 2017-04-21 |
| US9378975B2 (en) | 2016-06-28 |
| TW201543537A (zh) | 2015-11-16 |
| KR20150094546A (ko) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6017600B2 (ja) | 複数の膜を有するスペーサを形成するエッチング方法 | |
| EP2074648B1 (en) | De-fluoridation process | |
| US9299580B2 (en) | High aspect ratio plasma etch for 3D NAND semiconductor applications | |
| TWI375991B (en) | Method for multi-layer resist plasma etch | |
| JP5122106B2 (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
| US20140179109A1 (en) | Method of controlling trench microloading using plasma pulsing | |
| US20050130435A1 (en) | Method of preventing damage to porous low-k materials during resist stripping | |
| US20070026677A1 (en) | Method for plasma etching performance enhancement | |
| KR20080018110A (ko) | 플라즈마 에칭 성능 강화 방법 | |
| KR102825377B1 (ko) | 질화규소 스페이서의 선택성 에칭 동안 프로파일 제어를 개선시키는 방법 | |
| CN113035708B (zh) | 基片处理方法和基片处理装置 | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| US20230360925A1 (en) | Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers | |
| CN106024622A (zh) | 自对准硅化物阻挡层的制造方法 | |
| CN115513051B (zh) | 硬掩模层返工方法及dmos形成方法 | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| TWI851705B (zh) | 以多色選擇性非等向性蝕刻相鄰線的方法 | |
| JPH09129595A (ja) | プラズマエッチング方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2001210618A (ja) | ドライエッチング方法 | |
| KR100891518B1 (ko) | 반도체 소자의 제조방법 | |
| CN121171868A (zh) | 一种使用交替气体进行刻蚀的等离子体刻蚀方法 | |
| JP2007042885A (ja) | 半導体製造方法 | |
| US20060084276A1 (en) | Methods for surface treatment and structure formed therefrom | |
| JP2001044182A (ja) | ポリシリコン層のプラズマ・エッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160928 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6017600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |