JP6934540B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6934540B2
JP6934540B2 JP2019569016A JP2019569016A JP6934540B2 JP 6934540 B2 JP6934540 B2 JP 6934540B2 JP 2019569016 A JP2019569016 A JP 2019569016A JP 2019569016 A JP2019569016 A JP 2019569016A JP 6934540 B2 JP6934540 B2 JP 6934540B2
Authority
JP
Japan
Prior art keywords
etching
type
fet
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019569016A
Other languages
English (en)
Other versions
JPWO2019151018A1 (ja
Inventor
和雄 吉備
和雄 吉備
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2019151018A1 publication Critical patent/JPWO2019151018A1/ja
Application granted granted Critical
Publication of JP6934540B2 publication Critical patent/JP6934540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本開示の例示的実施形態は、フィン型の電界効果トランジスタ（Ｆｉｎ−ＦＥＴ）を含む半導体装置に関する。
近年のロジック・スタンダード・セルは、複数のフィン型の電界効果トランジスタ（以下、ＦＥＴ）を含んで構成されており、ロジック回路の最小単位の高さ（セルハイト）を縮小化する試みが行われている。セルハイトが小さくなると、スケーリング則に基づき、消費電力が低下し、回路の動作速度が増加するからである。
特許文献１には、フィン型のＦＥＴを備えたロジック・スタンダード・セルにおいて、複数のパワーレール（電源ライン／グランドライン）を埋め込む構造が開示されている。隣接する２本のパワーレール間の寸法がセルハイトとなる。その他のフィン型のＦＥＴは、例えば、特許文献５に開示されている。
なお、フィン型のＦＥＴではないが、関連技術として、特許文献２はメモリのビット線を埋め込む技術を開示し、特許文献３及び特許文献４はキャパシタを開示している。
米国特許出願公開２０１７／００６２４２１号公報 特開２０１１−１５１０６１号公報 特開平１０−５０９５１号公報 特開２００１−２１７４０７号公報 特開２０１５−１５９２８４号公報
しかしながら、フィン型のＦＥＴを含む半導体装置において、パワーレール（固定電位ライン）を含む構造を容易に形成することは難しかった。
フィン型のＦＥＴを含む半導体装置において、固定電位ラインを含む構造を、容易に形成することが可能な半導体装置の製造方法が求められている。
第1の半導体装置の製造方法は、電界効果トランジスタを構成するソース領域及びドレイン領域を含む半導体フィンと、前記半導体フィンに併設された固定電位ラインと、を備える半導体装置の製造方法において、前記ソース領域、前記ドレイン領域、及び、前記固定電位ライン上に、絶縁層が設けられてなる中間体を用意する第１工程と、前記絶縁層に、前記ソース領域、前記ドレイン領域、及び、前記固定電位ラインに向けて延びた複数のコンタクトホールを、同時に開ける第２工程と、を備えることを特徴とする。
この製造方法によれば、コンタクトホールを容易に形成することで、製造プロセスを簡略化することができる。第２工程において、複数のコンタクトホールは、同時に開けることができる。この場合、製造のスループットを改善することができる。すなわち、前記第２工程において、複数のコンタクトホールは、第１コンタクトホール及び第２コンタクトホールを備え、前記第１コンタクトホールは、前記ソース領域及び前記固定電位ラインに向けて延びており、前記第２コンタクトホールは、前記ドレイン領域に向けて延びており、前記第１コンタクトホール及び第２コンタクトホールは、同時に開けられることを特徴とする。
第３の半導体装置の製造方法は、前記複数のコンタクトホール内に、それぞれ、複数のコンタクト電極を形成する工程をさらに備えることを特徴とする。コンタクトホール内のコンタクト電極を形成することで、コンタクト電極の両端に位置する要素間で、電気的な導通をとることができる。
第４の半導体装置の製造方法においては、前記絶縁層は、アモルファスカーボン層を含む複数の絶縁層からなることを特徴とする。
第５の半導体装置の製造方法においては、前記絶縁層は、少なくとも第１窒化膜、アモルファスカーボン層、および第２窒化膜からなることを特徴とする。
第６の半導体装置の製造方法においては、前記コンタクトホールを開ける第２工程は、前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程と、前記第２窒化膜の一部をエッチングする工程と、を含むことを特徴とする。
第７の半導体装置の製造方法においては、前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程は、反応性イオンエッチング（ＲＩＥ）を実行することでなされ、前記第２窒化膜の一部をエッチングする工程は原子層エッチングを実行することでなされることを特徴とする。
第８の半導体装置の製造方法においては、前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程と、前記第２窒化膜の一部をエッチングする工程は、同一容器内で実行されることを特徴とする。
例示的実施形態によれば、コンタクトホールを容易に形成することができるため、固定電位ラインを含むトランジスタを容易に形成することができる。
図１は、ロジック・スタンダード・セルの回路図である。 図２は、ロジック・スタンダード・セルの真理値表である。 図３は、ロジック・スタンダード・セルにおけるＦＥＴ群の結線を示す回路である。 図４は、ロジック・スタンダード・セルにおけるＦＥＴ群の斜視図である。 図５-（Ａ）、図５-（Ｂ）は、ＦＥＴのゲート近傍の縦断面図、ＦＥＴのソース／ドレイン近傍の縦断面図である。 図６は、ロジック・スタンダード・セルの中間体の縦断面図である。 図７は、ロジック・スタンダード・セルの中間体の平面図である。 図８は、ロジック・スタンダード・セルの中間体の縦断面図である。 図９は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１０は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１１は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１２は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１３は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１４は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１５は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１６は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１７は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１８は、ロジック・スタンダード・セルの中間体の縦断面図である。 図１９は、ロジック・スタンダード・セルの中間体の平面図である。 図２０は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２１は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２２は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２３は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２４は、ロジック・スタンダード・セルの中間体の平面図である。 図２５は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２６は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２７は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２８は、ロジック・スタンダード・セルの中間体の縦断面図である。 図２９は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３０は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３１は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３２は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３３は、ロジック・スタンダード・セルの中間体の平面図である。 図３４は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３５は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３６は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３７は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３８は、ロジック・スタンダード・セルの中間体の縦断面図である。 図３９は、ロジック・スタンダード・セルの中間体の平面図である。 図４０は、エッチング装置のブロック図である。
以下、フィン型の電界効果トランジスタ（Ｆｉｎ−ＦＥＴ）を含む半導体装置及びその製造方法について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、ロジック・スタンダード・セルの回路図である。
この論理回路は、３入力１出力のＮＡＮＤ回路である。入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３は、電圧信号であり、ＮＡＮＤ回路の入力端子Ｔｉｎ１、Ｔｉｎ２、Ｔｉｎ３への入力値に応じて、出力信号Ｖｏｕｔを出力端子Ｔｏｕｔから出力する。ＮＡＮＤ回路は、第１のＰ型のＦＥＴ（Ｐ−ＦＥＴ１）、第２のＰ型のＦＥＴ（Ｐ−ＦＥＴ２）、第３のＰ型のＦＥＴ（Ｐ−ＦＥＴ３）、第１のＮ型のＦＥＴ（Ｎ−ＦＥＴ１）、第２のＮ型のＦＥＴ（Ｎ−ＦＥＴ２）、第３のＮ型のＦＥＴ（Ｎ−ＦＥＴ３）を備えている。同図では、エンハンスメント型のＦＥＴが示されているが、これはデプレッション型のＦＥＴであってもよい。同図のＦＥＴの構造は、ＭＯＳ型であるが、接合型のＦＥＴを採用することも可能である。
ＮＡＮＤ回路においては、Ｐ型のＦＥＴのソースＳを電源電位Ｖ＋に電気的に接続し、ドレインＤを出力端子Ｔｏｕｔに電気的に接続する。換言すれば、Ｐ型のＦＥＴは、電源電位Ｖ＋及びグランド電位ＧＮＤを与える端子（パワーレール）間で、並列に接続されている。Ｐ型のＦＥＴのゲートには、それぞれ入力端子Ｔｉｎ１、Ｔｉｎ２、Ｔｉｎ３が接続され、入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３が与えられる。
３個のＮ型のＦＥＴは、出力端子Ｔｏｕｔとグランド電位ＧＮＤとの間で直列に接続されている。同図中の一番下に位置するＮ型のＦＥＴのソースＳはグランド電位ＧＮＤに電気的に接続されている。Ｎ型のＦＥＴのゲートには、それぞれ入力端子Ｔｉｎ１、Ｔｉｎ２、Ｔｉｎ３が接続され、入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３が与えられる。このＮＡＮＤ回路は、相補型の論理回路（ＣＭＯＳ）から構成されており、ＣＭＯＳ論理回路の特性として、電力消費が抑制されている。
図２は、ロジック・スタンダード・セルの真理値表である。
入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３の電圧のレベル（Ｈ：ハイレベル、Ｌ：ローレベル）に応じて、出力信号Ｖｏｕｔのレベルが決定される。ＮＡＮＤ回路であるため、３つの入力信号の全てがハイレベルの場合に、出力信号Ｖｏｕｔはローレベルとなり、その他の組み合わせの場合には、出力信号Ｖｏｕｔはハイレベルとなる。
図３は、ロジック・スタンダード・セルにおけるＦＥＴ群の結線を示す回路である。
各ＦＥＴは、ソースＳ、ゲートＧ、ドレインＤを備えており、それぞれの要素（電極）に対応する半導体領域をソース領域、ゲート領域、ドレイン領域とする。ソース電極はソース領域に接触しており、ゲート電極は絶縁膜を介してゲート領域上に設けられており、ドレイン電極はドレイン領域に接触している。電気的な接続は、図１に示した通りであるが、フィン型のＦＥＴでＮＡＮＤ回路を構成する場合、Ｐ−ＦＥＴ１とＰ−ＦＥＴ２との間に第１スイッチＱ１が介在し、Ｐ−ＦＥＴ２とＰ−ＦＥＴ３との間に第２スイッチＱ２が介在し、これらのスイッチ（Ｐチャネルゲート）にハイレベルが与えられることで、これらのスイッチをＯＦＦとし、Ｐ型ＦＥＴ用のフィン内におけるトランジスタ間の導通を禁止している。なお、同図では、付加的なスイッチＱＰ（Ｐチャネルゲート）が、Ｐ−ＦＥＴ３のドレインＤに接続されており、必要に応じて、このドレインＤを他の電位（例：リセット電位）に接続することができるが、付加的なスイッチＱＰはなくてもよい。
一方、Ｎ−ＦＥＴ１とＮ−ＦＥＴ２との間には第３スイッチＱ３が介在し、Ｎ−ＦＥＴ２とＮ−ＦＥＴ３との間に第４スイッチＱ４が介在し、これらのスイッチ（Ｎチャネルゲート）にハイレベルが与えられることで、これらのスイッチをＯＦＦとし、Ｎ型ＦＥＴ用のフィン内におけるトランジスタ間の導通を許可している。なお、同図では、付加的なスイッチＱＮ（Ｎチャネルゲート）が、Ｎ−ＦＥＴ３のソースＳに接続されており、必要に応じて、このソースＳを他の電位（例：リセット電位）に接続することができるが、付加的なスイッチＱＮはなくてもよい。
図４は、ロジック・スタンダード・セルにおけるＦＥＴ群の斜視図である。
各ＦＥＴには、対となるダミーＦＥＴが対向している。すなわち、Ｐ−ＦＥＴ１、Ｐ−ＦＥＴ２、Ｐ−ＦＥＴ３に対しては、ダミーＦＥＴとして、第１のＰ型のダミーＦＥＴ（ＤＰ−ＦＥＴ１）、第２のＰ型のダミーＦＥＴ（ＤＰ−ＦＥＴ２）、第３のＰ型のダミーＦＥＴ（ＤＰ−ＦＥＴ３）がそれぞれ対向している。これらのＰ型のＦＥＴ対の間には、固定電位ライン（電源電位Ｖ＋）が配置されている。
同様に、Ｎ−ＦＥＴ１、Ｎ−ＦＥＴ２、Ｎ−ＦＥＴ３に対しては、ダミーＦＥＴとして、第１のＮ型のダミーＦＥＴ（ＤＮ−ＦＥＴ１）、第２のＮ型のダミーＦＥＴ（ＤＮ−ＦＥＴ２）、第３のＮ型のダミーＦＥＴ（ＤＮ−ＦＥＴ３）が、それぞれ対向している。これらのＮ型のＦＥＴ対の間には、固定電位ライン（グランド電位ＧＮＤ）が配置されている。
なお、説明においては、ＸＹＺ三次元直交座標系を設定し、積層構造における各層の厚み方向をＺ軸方向とし、Ｚ軸に直交する２軸をＸ軸及びＹ軸に設定する。各フィンの高さ方向はＺ軸の正方向であり、長手方向はＹ軸の正方向であり、幅方向はＸ軸方向であるとする。セルハイトＣＨＴは、Ｘ軸方向に沿って隣接して離間した固定電位ライン（Ｖ＋／ＧＮＤ）の中心線間の距離で、本例では、１２０ｎｍ以下を想定している。
図５-（Ａ）は、ＦＥＴのゲート近傍の縦断面図（Ｙ１断面）、図５-（Ｂ）はＦＥＴのソース／ドレイン近傍の縦断面図（Ｙ２断面）である。
図５-（Ａ）のゲート近傍においては、半導体基板１上に複数の半導体フィン２を備えており、これらの半導体フィン２の間に導電材料（７、８）が埋設されている。導電材料８は、固定電位ラインを構成するものであり、電源電位又はグランド電位が与えられる。半導体フィン２上には、ゲート絶縁膜１８を介してゲート電極２１が設けられており、その上には、酸化膜２７、層間絶縁膜２９が堆積され、ゲート電極２１は、コンタクト電極２８を介して、特定の信号配線３０に接続されている。
図５-（Ｂ）のソース／ドレイン近傍（Ｙ２断面）においては、半導体基板１上に複数の半導体フィン２を備えており、これらの半導体フィン２は、Ｐ型の導電領域１４及びＮ型の導電領域１５が形成され、電極材料ＥＬＥＣ１（Ｒｕ）を介して一方の導電領域１４（ソース領域）は導電材料８に電気的に接続され、他方の導電領域１５（ドレイン領域）は、別の箇所の電極材料ＥＬＥＣ１に電気的に接続され、その上には、酸化膜２７、層間絶縁膜２９が堆積され、ドレイン領域は、別の信号配線３０に接続されている。
以下、上述の構造のロジック・スタンダード・セルの製造方法について説明する。
図６は、ロジック・スタンダード・セルの中間体の縦断面図であり、図７は、ロジック・スタンダード・セルの中間体の平面図である。図６は、図７における点線Ｙ１に沿った縦断面であるが、図６に示したマスクＭＳＫ１は省略している。
まず、Ｓｉからなる半導体基板１を用意し、半導体基板１の表面上にストライプ状のマスクＭＳＫ１をパターニングし、このマスクＭＳＫ１を介して、半導体基板１をエッチングする。マスクのパターニングは、フォトレジストの塗布・現像を用いたフォトリソグラフィを用いる。
半導体基板（Ｓｉ）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：１０〜６０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２、Ｎ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
当該エッチングにより、半導体フィン２がマスク直下に残留し、半導体基板１上から複数の半導体フィン２が立設することになる。ストライプ状のマスクの長手方向は、Ｙ軸方向であり、隣接する半導体フィン２の中心間のＸ軸方向の間隔は２４ｎｍ、半導体フィン２のＺ軸方向の高さは、１２０ｎｍである。半導体フィン２の頂面におけるＸ軸方向の幅は８ｎｍ、半導体フィン２間の底面の幅は１２ｎｍである。半導体フィン２の上部（上から高さ５０ｎｍの部分）はトランジスタを構成し、下部（下から７０ｎｍの部分）は、固定電位ラインに隣接する側壁として機能する。図８の半導体フィン２のＹ軸方向の奥行は、例えば３８ｎｍに設定する。著しく消費電力を低減させることが可能な寸法は、上記の通りであるが、各寸法は±１０％の変更をしても、消費電力を低減させることができる。
図８は、ロジック・スタンダード・セルの中間体の縦断面図である。
複数の半導体フィン２を形成した後、上部のマスクをアセトンなどの有機溶剤により除去し、続いて、半導体フィン２の間引きを行う。すなわち、図６において、左から２本目、４本目、５本目、７本目の半導体フィン２を除去する。これにより、左から１本目、３本目、６本目、８本目の半導体フィン２が残留する。図８の半導体フィン２の除去は、以下のようにして行う。まず、半導体基板上にフォトレジストを塗布し、左から１本目、３本目、６本目、８本目の半導体フィン２のみを保護し、残りの領域が開口したマスクを、フォトレジストのフォトリソグラフィによるパターニングによって形成し、当該マスクの開口内の半導体フィンをエッチングする。エッチングにはドライエッチング法を用いることができる。
半導体フィン（Ｓｉ）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：１０〜６０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２，Ｎ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
また、半導体フィン（Ｓｉ）のエッチング方法として、ウエットエッチング方法を使用することもできる。エッチング液としては、ＨＮＯ３＋ＨＦ、またエッチング速度を調整する場合ＫＯＨ＋ＩＰＡ（イソプロピルアルコール）＋Ｈ２Ｏ２などが知られており、例えば、エッチング温度は２０〜１００℃、エッチング時間は１０〜６０ｓｅｃに設定することができる。
図９は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、半導体フィン２を酸素雰囲気中で加熱し、基板全体の表面上に酸化膜（ＳｉＯ２）を形成する。熱酸化膜形成時の温度は、４００℃〜１０００℃、半導体フィン２を覆う酸化膜４の厚さは、３〜６ｎｍに設定する。さらに、基板全体の表面上に保護膜５（保護材料）を形成する。保護膜５の材料はアモルファスカーボンであり、形成方法は、ＣＶＤ／ＰＶＤまたはスピンコートである。保護膜５は隣接する半導体フィン２の間に充填されるが、保護膜５の厚みは、半導体フィン２の頂面を被覆し、これよりも高い位置にその表面が位置するように設定する。
図１０は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、保護膜５を一部除去し、左側の一対の半導体フィン２の間の第１領域、右側の一対の半導体フィン２の間の第２領域を、開口する。保護膜５の除去は、マスクを介したエッチングにより行う。すなわち、保護膜５上にフォトレジストを塗布し、上記第１及び第２領域が開口し、残りの領域を保護するマスクを、フォトレジストのフォトリソグラフィによるパターニングによって形成し、当該マスクの開口内の保護膜５をエッチングする。 保護膜（アモルファスカーボン）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＯ
・エッチング温度：１００〜３５０℃
・エッチング時間：２０〜６０ｓｅｃ
なお、エッチングガスとしてはＣＯに代えて、Ｎ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
これにより、保護膜５の一部がエッチングされ、半導体フィン２間の底部に位置する酸化膜４が露出する。なお、説明における酸化膜或いは窒化膜は絶縁膜である。
図１１は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、基板表面上にライナー膜７形成する。ライナー膜７は、半導体フィン２の側面に位置する酸化膜４及び保護膜５を被覆する。
ライナー膜７の形成方法は、よく知られた原子層堆積（ＡＬＤ）法であり、具体的な形成条件は以下の通りである。
・ライナー膜７の材料：ＴｉＮ
・形成温度：２００〜６００℃
・厚み：０．５ｎｍ〜２．０ｎｍ
・原料ガス：ＴｉＣｌ４＋Ｎ２／Ｎ２（基板表面上に交互供給）
ライナー膜７の材料として、ＴｉＮに代えて、ＴａＮを用いることもでき、ＡＬＤ法に代えて、化学的気相成長（ＣＶＤ）法を用いることもできる。
しかる後、上述の固定電位ラインを構成するための導電材料８を基板上に形成する。導電材料としてはルテニウム（Ｒｕ）を用いることができる。Ｒｕは白金族元素であり、酸に対して溶解するという特性を有する。導電材料８としては、Ｒｕの他に、タングステン（Ｗ）などを用いることが可能であるが、Ｒｕを用いた場合には、これらの金属よりも、低抵抗という優位性を有する。導電材料８は、半導体フィン２の間の領域のみならず、保護膜５の最上部の表面よりも上方まで位置する。
導電材料８（Ｒｕ）の形成方法は、ＣＶＤ法であり、具体的な形成条件は以下の通りである。
・導電材料８の材料：Ｒｕ
・形成温度：２００〜５００℃
・Ｚ軸方向の最大厚み：３０〜６０ｎｍ
・原料ガス：ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）
・キャリアガス：Ａｒ
なお、導電材料８（Ｒｕ）は、スパッタ法など物理気相成長（ＰＶＤ）法を用いて形成することも可能である。また、導電材料８にタングステン（Ｗ）を用いることが可能であるが、この場合、導電材料８（Ｗ）は、ＣＶＤ法またはスパッタ法を用いて形成することができる。
図１２は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、導電材料８を再度エッチバックし、一部分を除去する。このエッチバックにより、導電材料８の厚み（高さ）は５０ｎｍまで減少し、その表面は、半導体フィン２の頂面よりも下方に位置することになる。ライナー膜７（ＴｉＮ）は、導電材料８用のエッチングガス又はエッチング液に対するエッチングバリア膜である。
導電材料８のエッチバック方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチバックの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：３０ｓｅｃ〜２４０ｓｅｃ
なお、エッチバックガスとしては、ＣＦ４に代えて、Ｏ２とＣｌ２との混合ガスを用いることができる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
また、導電材料８（Ｒｕ）のエッチング方法として、ウエットエッチング方法を使用することもできる。
なお、ライナー膜７（ＴｉＮ）のエッチングは、ウエットエッチングにより行われる。Ｒｕのエッチング液としては、Ｈ２Ｏ２、ＦＰＭ（フッ酸過酸化水素水混合液）などが知られており、例えば、エッチング温度は２０〜１００℃、エッチング時間は３０〜２４０ｓｅｃに設定することができる。ＴｉＮのエッチング液として、Ｈ２Ｏ２と、水酸化アンモニウムの混合液も知られている。ライナー膜７は、導電材料８と同じ高さまでエッチングされる。
図１３は、ロジック・スタンダード・セルの中間体の縦断面図である。
ライナー膜７を導電材料８と同じ高さまでエッチングで除去した後、導電材料８の露出表面上にキャップ膜１０１を形成する。キャップ膜１０１の材料は、導電材料８の酸化防止膜であり、また、導電材料８をエッチングから保護するためのバリア膜でもある。キャップ膜１０１上に形成された被エッチング材料がエッチングされる際、キャップ膜１０１はエッチングされないので、キャップ膜１０１は、エッチングストップ膜としても機能している。キャップ膜１０１の材料は、Ｓｉ３Ｎ４であるが、これに代えて、ＴｉＮ，ＴａＮまたはＡｌＯｘ（Ａｌ２Ｏ３など）なども用いることができる。
図１４は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、保護膜５を除去する。保護膜５はアモルファスカーボンで構成されているため、アモルファスカーボンを除去するには、アッシングを用いる。アッシングは、フォトレジストなどの炭素系の化合物を除去する手法であり、例えば、プラズマ発生装置により、酸素（Ｏ２）のプラズマを発生させ、この酸素プラズマをアモルファスカーボンに照射することにより、アモルファスカーボンを除去する。そのほか、オゾン（Ｏ３）ガスの雰囲気中で、紫外線を照射する光励起アッシングも知られている。
図１５は、ロジック・スタンダード・セルの中間体の縦断面図である。
しかる後、基板の全面に酸化膜９（ＳｉＯ２）を形成する。酸化膜９の厚みは、半導体フィン２の高さよりも高い。酸化膜９の形成方法としては、ＡＬＤ法、ＣＶＤ法、塗布法などが適用可能である。処理装置への基板の搬送・処理の様式としては、バッチ処理装置や枚葉成膜装置を採用することができ、塗布法を用いた場合には、成膜装置としてスピンコートを採用することができる。
シリコンの酸化膜９の具体的な形成条件は、ＣＶＤ法であり、以下の通りである。
・堆積材料：ＴＥＯＳ（オルトケイ酸テトラエチル）、Ｏ２
・堆積時間：１０ｓｅｃ〜１８００ｓｅｃ
・形成温度：４００〜９００℃
・酸化時間：１Ｈｏｕｒ
なお、テトラエトキシシランを用いたＡＬＤ法を採用する場合、形成温度は１５０〜４００℃である。
図１６は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、酸化膜９の形成された基板表面全体を、再度、全面エッチングし、半導体フィン２の上部に設けられた酸化膜４を、酸化膜９と共に除去する。これにより半導体フィン２の半導体部分は露出し、酸化膜４及び酸化膜９の一部は、残留する。酸化膜４及び酸化膜９のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：Ｃ４Ｆ８
・エッチング温度：２０〜１００℃
・エッチング時間：５〜６０ｓｅｃ
なお、エッチングガスとしては、Ｃ４Ｆ８に代えて、ＣＦ２、ＣＦ３、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ２Ｆ６、Ａｒ、ＣＨＦ３、Ｏ２又はＯ３を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
図１７は、ロジック・スタンダード・セルの中間体の縦断面図である。
次に、半導体フィン２の露出表面を覆うように、ゲート酸化膜１０を形成する。ゲート酸化膜１０は、２層の酸化膜からなる。まず、半導体フィン２の露出部分を酸素雰囲気中で加熱することで、表面に厚さ１．４ｎｍの熱酸化膜を形成する。しかる後、この熱酸化膜を被覆するように厚さ２ｎｍのＣＶＤ酸化膜を形成する。したがって、合計で、３．４ｎｍの厚さを有する酸化膜１０が形成される。酸化後の半導体フィン２のＸ軸方向の厚みは、頂面の位置において、６．５ｎｍ、酸化膜４の上端部の位置において、８．５ｎｍである。
図１８は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図であり、図１９は、ロジック・スタンダード・セルの中間体の平面図である。図１８は、図１９における点線Ｙ１に沿った縦断面である。
次に、半導体フィン２上に酸化膜１０を介して、ダミーゲート電極１１を形成する。ダミーゲート電極１１は、トランジスタ又はスイッチのゲート領域として機能する領域にのみ設けられる。ダミーゲート電極１１の形成方法は、以下の通りである。
まず、ＳｉＨ４系の原料ガスを用いたＣＶＤ法によって、基板上にダミーゲート用の導電材料（ポリシリコン）を形成する。次に、この導電材料層上に、Ｘ軸方向に沿ってストライプ状の領域が保護され、残りが開口した無機絶縁体マスク１２を形成する。
無機絶縁体マスク１２は、シリコン窒化膜などの無機絶縁体からなる。この無機絶縁体マスクを形成するには、まず、ＣＶＤ法により無機絶縁層（Ｓｉ３Ｎ４）を導電材料（ポリシリコン）上に堆積し、次に、無機絶縁層上にフォトレジストを塗布し、無機絶縁体マスク１２と同一のパターンの有機樹脂マスクを形成する。有機樹脂マスクは、フォトレジストのフォトリソグラフィによるパターニングによって形成する。この有機樹脂マスクを用いて、その開口内の無機絶縁層（Ｓｉ３Ｎ４）をエッチングすることで、無機絶縁体マスク１２を形成する。無機絶縁層の堆積方法として、スパッタ法を採用することもできる。
無機絶縁層（Ｓｉ３Ｎ４）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４およびＯ２
・エッチング温度：２０〜１００℃
・エッチング時間：５〜１２０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４およびＯ２に代えて、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、Ａｒ又はＮ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
無機絶縁体マスク１２の形成後、この無機絶縁体マスク１２の開口内に位置する導電材料（ポリシリコン）をエッチングすることで、ゲート領域上のみに当該導電材料を残留し、ダミーゲート電極１１が形成される。
なお、導電材料（ポリシリコン）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：Ｃｌ２およびＨＢｒ
・エッチング温度：２０〜１２０℃
・エッチング時間：５〜３００ｓｅｃ
なお、エッチングガスとしては、Ｃｌ２およびＨＢｒに代えて、Ｃｌ２又はＳＦ６を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
以上のようにして、基板上には、Ｘ軸方向に沿って延びた５本のダミーゲート電極１１が形成される（図１９参照）。なお、図１９においては、上部の無機絶縁体マスク１２の記載は省略されている。
図２０は、ロジック・スタンダード・セルの中間体（ソース／ドレイン近傍）の縦断面図（Ｙ２断面）である。図１９においては、点線Ｙ２の位置にトランジスタのソース／ドレインが位置している。
図１８においては、半導体フィン２の上部に酸化膜１０が形成されていたが、ソース領域及びドレイン領域の形成においては、図１８に示した酸化膜１０を除去する。酸化膜１０は、図１８に示したダミーゲート電極１１の形成時のポリシリコンのエッチング工程において、除去することができる。
次に、半導体フィン２を被覆するように、その表面上に、ＳｉＣＮからなるサイドウオール１３を形成する。サイドウオール１３の形成方法は、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用い、具体的は、以下の通りである。
・反応ガス：（ＳｉＨ４、ＣＨ４、Ｈ２、Ｎ２）、又は、（Ｎ２、（CH3)3Si-NH-Si(CH3)3（ヘキサメチルジシラザン（ＨＭＤＳ）））
・形成温度：２００〜６００℃
・形成時間：１０〜３００ｓｅｃ
初期のサイドウオール１３は、半導体フィン２の上部全体を覆い、半導体フィン２の側面及び頂面およびフィン間の底部も被覆しているが、基板表面をアルゴンなどの希ガスでスパッタエッチングすることで、半導体フィン２の上部のサイドウオールおよびフィン間の底部の膜が除去され、上部が開口し、サイドウオール１３が形成される。
次に、Ｎ−ＦＥＴの形成予定領域（図面右側の半導体フィン２の形成された領域）上に保護膜ＰＮを形成する。保護膜ＰＮの材料及び形成方法は、以下の通りである。
・材料：レジスト
・形成方法：スピンコート
しかる後、Ｐ−ＦＥＴの形成予定領域（図面左側の半導体フィン２の形成された領域）内のサイドウオール１３をエッチングする。このエッチングにより、図面左側のサイドウオール１３が所望の高さになる。なお、サイドウオール１３は、その構成材料の結晶成長により形成することとしてもよい。
サイドウオール１３（ＳｉＣＮ）のエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４およびＨ２Ｏ
・エッチング温度：２０〜１００℃
・エッチング時間：５〜３００ｓｅｃ
なお、エッチングガスとしては、ＣＦ４およびＨ２Ｏに代えて、ＣＯＦ２、ＯＦ２、Ｏ２Ｆ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
しかる後、Ｐ−ＦＥＴの形成予定領域における半導体フィン２を、サイドウオール１３の上端近傍位置までエッチングする。
半導体フィン２（Ｓｉ）のエッチング方法は、ドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：１０〜６０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２、Ｎ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。また、その他のエッチングガスも適用可能である。
次に、上部をエッチングしたＰ−ＦＥＴ用の半導体フィン２の露出表面上に、ボロンを高濃度に含有するＳｉＧｅからなる導電領域１４をエピタキシャル成長させる。
導電領域１４（ＳｉＧｅ）は、Ｐ−ＦＥＴにおいては、導電性を有するソース領域又はドレイン領域として機能するが、結晶成長方法としては、ＣＶＤ（化学的気相成長）法を採用する。この時の結晶成長の具体的な条件は以下の通りである。
・原料ガス：ＳｉＨ４、ＧｅＨ４
・不純物ガス：Ｂ（ボロン）含有ガス
・成長温度：５５０〜７００℃
・成長時間：１５〜６０ｍｉｎ
なお、ボロン（Ｂ）は、Ｓｉ内においては、Ｐ型（第１導電型）の不純物であり、リン（Ｐ）又はヒ素（Ａｓ）は、Ｎ型（第２導電型）の不純物である。また、原料ガスとして、ＳｉＨ４の代わりに、Ｓｉ２Ｈ６を用いることもできる。
次に、Ｎ−ＦＥＴ側の導電領域１５の形成を行う。
図２１は、ロジック・スタンダード・セルの中間体（ソース／ドレイン近傍）の縦断面図（Ｙ２断面）である。
まず、Ｎ−ＦＥＴの形成予定領域（図面右側の半導体フィン２の形成された領域）上の保護膜ＰＮを、アッシングにより除去し、Ｐ−ＦＥＴの形成予定領域（図面左側の半導体フィン２の形成された領域）上の保護膜ＰＰを形成する。保護膜ＰＰの材料及び形成方法は、保護膜ＰＮの材料及び形成方法と同一である。
しかる後、Ｎ−ＦＥＴの形成予定領域（図面右側の半導体フィン２の形成された領域）内のサイドウオール１３をエッチングする。このエッチングにより、図面右側のサイドウオール１３が所望の高さになる。なお、サイドウオール１３は、その構成材料の結晶成長により形成することとしてもよい。
右側のサイドウオール１３（ＳｉＣＮ）のエッチング方法は、上述の左側のサイドウオール１３のエッチング方法と同一である。
しかる後、Ｎ−ＦＥＴの形成予定領域における半導体フィン２を、サイドウオール１３の上端近傍位置までエッチングする。この時の右側の半導体フィン２（Ｓｉ）のエッチング方法は、上述の左側の半導体フィン２のエッチング方法と同一である。
次に、上部をエッチングしたＮ−ＦＥＴ用の半導体フィン２の露出表面上に、窒素、リン又はヒ素などを高濃度に含有するＳｉからなる導電領域１５をエピタキシャル成長させる。Ｓｉは、結晶軸の揃ったエピタキシャル成長をする。
導電領域１５は、Ｎ−ＦＥＴにおいては、導電性を有するソース領域又はドレイン領域として機能するが、結晶成長方法としては、ＣＶＤ（化学的気相成長）法を採用する。この時の結晶成長の具体的な条件は以下の通りである。
・原料ガス：ＳｉＨ４、Ｃ２Ｈ４
・不純物ガス：Ｎ２
・成長温度：１３００〜１８００℃
・成長時間：６０〜１２０ｍｉｎ
なお、不純物ガスとして、Ｎ２の他に、Ｎ型不純物となるＰ、Ａｓ、又はＳｂなどを含んだガスを用いることができる。なお、Ｐ型の半導体を形成する場合は、Ｂ、ＡｌなどのＰ型の不純物を用いる。
次に、保護膜ＰＰをアッシングにより除去する。さらに、図２２に示すように、基板の全面を覆うように、窒化膜（Ｓｉ３Ｎ４）１６１及び酸化膜１６（ＳｉＯ２）を順次形成する。窒化膜１６１の形成方法は、例えば、絶縁体１７と同じＣＶＤ法を用いることができる。
図２２は、ロジック・スタンダード・セルの中間体（ソース／ドレイン近傍）の縦断面図（Ｙ２断面）である。酸化膜１６の表面位置は、導電領域１４及び導電領域１５の高さよりも高い。酸化膜１６の形成方法は、成膜か塗布であり、形成装置としては、ＣＶＤ／ＰＶＤまたはスピンコートを採用することができる。
酸化膜１６（ＳｉＯ２）の具体的な形成方法は、ＣＶＤ法であり、以下の通りである。
・原材料： ＴＥＯＳ（オルトケイ酸テトラエチル）、Ｏ２
・形成温度：４００〜９００℃
・形成時間：５〜１２ｈｏｕｒｓ
なお、ＰＶＤ法又はスピンコートを用いても、酸化膜１６を形成することができる。ＣＶＤ法の形成温度は、３００〜１２００℃に設定することもでき、Ｏ２に代えて、Ｏ３を用いることもできる。ペルヒドロポリシラザンは、スピンコートによる塗布法において、用いることができる。
酸化膜１６の形成後、化学機械研磨（ＣＭＰ）により、酸化膜１６の表面を平坦化する。
図２３は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図（Ｙ１断面）であり、図２４は、ロジック・スタンダード・セルの中間体の平面図である。図２３においては、点線Ｙ１の位置にトランジスタのゲートが位置している。
前述のＣＭＰにより、図１８における無機絶縁体マスク１２（保護膜）も除去され、ダミーゲート電極１１の表面も平坦化され表面が露出する。ここで、ダミーゲート電極１１における導電材料８の直上の領域に、コンタクトホールをあけ、このコンタクトホール内に絶縁膜１７（Ｓｉ３Ｎ４）を形成する。コンタクトホールは、この部分が開口したマスクの形成と、ダミーゲート電極１１のエッチングにより行う。
ダミーゲート電極１１（ポリシリコン）のエッチング方法は、ドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１２０℃
・エッチング時間：５〜３００ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２、Ｎ２又Ｈ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
絶縁膜１７（Ｓｉ３Ｎ４）の形成は、気相成長により行い、形成装置としてはＣＶＤ装置又はＰＶＤ装置を採用することができる。絶縁膜１７の具体的な形成条件は、ＣＶＤ法の場合、以下の通りである。
・原材料：ＳｉＨ２Ｃｌ２およびＮＨ３
・形成温度：３００〜１２００℃
・形成時間：１０ｓｅｃ〜１８００ｓｅｃ
絶縁膜１７を基板全面上に形成後、絶縁膜１７をＣＭＰすることにより、コンタクトホール内に絶縁膜１７（絶縁体）が埋め込まれる。図２４に示すように、５本のダミーゲート電極１１に対して、１０箇所において絶縁膜１７が埋め込まれる。絶縁体１７は、各種の素子間の機能を分離するために使われる。
図２５は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図（Ｙ１断面）である。
続いて、図２５に示すように、図２３に示したダミーゲート電極１１を除去する。ダミーゲート電極１１は、ポリシリコンから構成されており、この時のダミーゲート電極１１のエッチング方法はドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１２０℃
・エッチング時間：５〜３００ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
しかる後、図２３に示された薄い酸化膜１０（ＳｉＯ２）を除去する。酸化膜１０のエッチング方法は、ドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：Ｃ４Ｆ８
・エッチング温度：２０〜１００℃
・エッチング時間：５〜１００ｓｅｃ
なお、エッチングガスとしては、Ｃ４Ｆ８に代えて、ＣＦ２、ＣＦ３、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ２Ｆ６、Ａｒ、ＣＨＦ３、Ｏ２又はＯ３を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
続いて、ゲート電極を形成する。
図２６は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図（Ｙ１断面）である。
まず、半導体フィン２の上部の露出部を酸化し、半導体フィン２上のゲート絶縁膜１８を形成する。ゲート絶縁膜１８は、Ｓｉの熱酸化膜であり、８００℃〜１１００℃の酸素雰囲気中で加熱することにより形成する。ゲート絶縁膜１８は、４００〜９００℃（ＣＶＤ）、１５０〜４００℃（ＡＬＤ）程度の温度で形成することもできる。次に、基板表面の全面上に金属からなる導電材料１９を堆積・形成する。堆積方法は、ターゲット金属を分解または反応させるスパッタ方法であり、高周波プラズマスパッタ装置により、プラズマ化したアルゴンでターゲット金属（具体的には、Ｗ(タングステン)）をスパッタし、この金属を、室温で、基板表面上に堆積する。導電材料１９は、Ｐ−ＦＥＴ形成領域におけるＦＥＴ及びスイッチのゲート電極となる。
図２７は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図（Ｙ１断面）である。
次に、Ｎ−ＦＥＴの形成予定領域（右側の領域）上に位置する導電材料１９を、エッチングにより、選択的に除去する。選択的除去においては、Ｎ−ＦＥＴの形成予定領域上にフォトレジストを塗布し、これを露光・現像することにより、Ｎ−ＦＥＴの形成予定領域のみが開口したマスクを形成し、このマスク介して、導電材料１９をエッチングし、酸化膜９が露出した時点で、エッチングを中止する。
導電材料１９（Ｗ）のエッチング方法は、ドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４、Ｏ２
・エッチング温度：１００〜３５０℃
・エッチング時間：２０〜６０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４およびＯ２に代えて、Ｏ２ガスとＣＦ４ガスとＨＢｒの混合ガスを用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。なお、ウエットエッチングも可能である
さらに、導電材料１９が除去されたＮ−ＦＥＴ形成予定領域（右側の領域）内の空間内に、別の導電材料２０を堆積・形成する。堆積方法は、ターゲット金属を分解または反応させるスパッタ方法であり、高周波プラズマスパッタ装置により、プラズマ化したアルゴンでターゲット金属（Ｗ）をスパッタし、この金属を、室温で、基板表面上に堆積する。導電材料２０は、Ｎ−ＦＥＴ形成領域におけるＦＥＴ及びスイッチのゲート電極となる。しかる後、導電材料２０の表面をＣＭＰすることで、平坦化する。
Ｐ側のゲート電極（導電材料１９）と、Ｎ側のゲート電極（導電材料２０）は物理的に接触し、電気的に接続され、一体のゲート電極２１として機能する。導電材料１９と導電材料２０は、仕事関数を制御する場合は異なる金属に変更してもよい。
図２８は、ロジック・スタンダード・セルの中間体（ゲート近傍）の縦断面図（Ｙ１断面）である。
同図に示すように、一体のゲート電極２１の形成後、保護用の窒化膜２２（ＳｉＮｘ）をゲート電極２１上に形成する。形成方法は、ＳｉＨ２Ｃｌ２およびＮＨ３を原料ガスとしたＣＶＤ法によりゲート電極２１上に窒化膜２２を形成する。形成温度は室温、厚みは、例えば２０ｎｍに設定する。
また、図２９（Ｙ２断面）に示すように、ソース領域（Ｐ型の導電領域１４）及びドレイン領域（Ｎ型の導電領域１５）上の酸化膜１６を、図示の如く、異方性エッチングで、除去する。酸化膜１６上にはエッチング前にマスクパターンが形成されており、ソース領域及びドレイン領域のＸ軸方向において隣接する領域のみの部分が、残留する。
酸化膜１６のエッチング方法は、ドライエッチングであり、この時のエッチングの具体的な条件は以下の通りである。
・エッチングガス：Ｃ４Ｆ８
・エッチング温度：２０〜１００℃
・エッチング時間：５〜１００ｓｅｃ
なお、エッチングガスとしては、Ｃ４Ｆ８に代えて、ＣＦ２、ＣＦ３、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ２Ｆ６、Ａｒ、ＣＨＦ３、Ｏ２又はＯ３を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
次に、図３０に示すように、基板の全面に絶縁層としての保護膜ＣＡを形成する。保護膜ＣＡの材料はアモルファスカーボンであり、形成方法は、ＣＶＤ／ＰＥＣＶＤまたはスピンコートである。保護膜ＣＡは隣接する半導体フィン２の間に充填されるが、保護膜ＣＡの厚みは、半導体フィン２の頂面よりも高く、さらに、ソース領域１４、ドレイン領域１５よりも高い位置にその表面が位置するように設定する。
さらに、図３１に示すように、保護膜ＣＡ上に、ハードマスクＨＭを形成する。形成方法としては、室温におけるＣＶＤ法、ＰＶＤ法、又はＡＬＤ法を用いることができ、ハードマスクＨＭの材料としては、窒化膜、チタン系膜、シリコン系膜、又は、シリコン酸化膜などを用いることができる。本例では、シリコン窒化膜（Ｓｉ３Ｎ４）を用いることとする。
次に、図３２（Ｙ２断面）に示すように、ハードマスクＨＭを、フォトリソグラフィを用いたエッチングにより、パターニングし、１つのＹ２断面に着目すると、Ｘ方向の中央領域と、Ｎ−ＦＥＴの固定電位ライン８の直上領域が開口したパターンを形成する（図３３参照）。
次に、図３４（Ｙ２断面）に示すように、ハードマスクＨＭをマスクとして、開口直下の領域の保護膜ＣＡを除去する。除去方法としては、ＣＣＰ、ＥＣＲ，ＨＷＰ，ＩＣＰ，ＳＷＰなどのドライエッチング法を用いることができる。
しかる後、図３５（Ｙ２断面）に示すように、保護膜ＣＡを除去した領域内に、酸化膜ＯＸ（ＳｉＯ２）を形成し、続いて、酸化膜ＯＸのＣＭＰを行い、表面を平坦化する。ＣＭＰは、ハードマスクＨＭの表面で停止させる。
次に、図３６（Ｙ２断面）に示すように、保護膜ＣＡを除去し、固定電位ライン８と、ソース領域１４、ドレイン領域１５の表面の窒化膜１６１が露出した第１コンタクトホールＣＨ１０、第２コンタクトホールＣＨ２０、及び、第３コンタクトホールＣＨ３０を同時に形成する。除去方法としては、ドライエッチングを用いる。第１コンタクトホールＣＨ１０は、酸化膜ＯＸ（絶縁層）内において、保護膜ＣＡ（絶縁層）の存在した領域に形成され、ソース領域１４及び固定電位ライン８に向けて延びており、第２コンタクトホールＣＨ２０、及び、第３コンタクトホールＣＨ３０は、酸化膜ＯＸ（絶縁層）内において、保護膜ＣＡ（絶縁層）の存在した領域に形成され、２箇所のドレイン領域１５にそれぞれ延びている。
なお、Ｐ−ＦＥＴに関しては、そのドレイン領域に到達するコンタクトホールの形状は、Ｙ２断面に示したＮ−ＦＥＴのドレイン領域に到達するコンタクトホールの形状と同一であり、同様に、Ｎ−ＦＥＴに関しては、そのソース領域に到達するコンタクトホールの形状は、Ｎ−ＦＥＴ３においては（図３参照）、Ｐ−ＦＥＴのソース領域に到達するコンタクトホールの形状と同一であり、その他のＮ−ＦＥＴにおいては、Ｙ２断面のＮ−ＦＥＴのドレイン領域に到達するコンタクトホールの形状と同一である（図３３参照）。
詳説すれば、これらのコンタクトホールの形成工程において、Ｐ−ＦＥＴに関しては、複数のコンタクトホールは、第１コンタクトホールＣＨ１０及び第２及び第３コンタクトホールを備え、第１コンタクトホールＣＨ１０は、ソース領域１４及び固定電位ライン８に向けて延びており、第２コンタクトホール及び第３コンタクトホールは、Ｐ−ＦＥＴにおける同一ＸＺ断面内における２箇所のドレイン領域に向けてそれぞれ延びており、第１コンタクトホール、第２コンタクトホール、及び、第３コンタクトホールは、同時に開けられる。
一方、Ｎ−ＦＥＴに関しては、複数のコンタクトホールは、Ｙ２断面における第２コンタクトホールＣＨ２０及び第３コンタクトホールをＣＨ３０と、Ｎ−ＦＥＴ３（図３参照）のソース領域向けて延びた第１コンタクトホールとを備え、第２コンタクトホールＣＨ２０及び第３コンタクトホールＣＨ３０は、Ｙ２断面上において２箇所に位置するドレイン領域１５に向けて延びており、Ｎ−ＦＥＴ３の第１コンタクトホールは、Ｎ−ＦＥＴ３のソース領域及び固定電位ライン８（ＧＮＤ）に向けて延びており、これらの第１コンタクトホール、第２コンタクトホール、及び第３コンタクトホールは、同時に開けられる。Ｎ−ＦＥＴ３以外のＮ−ＦＥＴにおいては、第１コンタクトホールは、ソース領域に向かって延びればよく、固定電位ライン８まで延びる必要はない。
また、図３９におけるスイッチＱ４をＯＮして使用する場合には、図３６のＹ２断面におけるドレイン領域に到達する第２コンタクトホールＣＨ２０及び第３コンタクトホールＣＨ３０はなくてもよいが、上部の配線ラインを使用して、隣接するＮ−ＦＥＴを接続する場合には、これらのコンタクトホールは必要となる。
この時のハードマスクＨＭと保護膜ＣＡのエッチング方法は、ドライエッチングの反応性イオンエッチング（ＲＩＥ：リアクティブイオンエッチング）であり、ハードマスクＨＭ（Ｓｉ３Ｎ４）と、保護膜ＣＡ（アモルファスカーボン）とを供給するガスや条件を変更することで連続的に処理することができる。両方のエッチングを同一のエッチング装置の容器内で連続的に処理することも可能である。エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。
この時のハードマスクＨＭのドライエッチングの具体的な条件は以下の通りである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：５〜１２０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２、Ｏ３、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、Ａｒ又はＮ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
また保護膜ＣＡのドライエッチングの具体的条件は以下のとおりである。
・エッチングガス：ＣＯ
・エッチング温度：１００〜３５０℃
・エッチング時間：２０〜６０ｓｅｃ
なお、エッチングガスとしてはＣＯに代えて、Ｎ２又はＨ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ハードマスクＨＭと同様にＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することができ、ハードマスクＨＭのエッチングチャンバー（容器）と同一のチャンバーの中でエッチングガスや条件を変えるだけで連続的にエッチングが可能である。同一のチャンバーで処理可能であれば生産性は向上する。ただし処理時間が長くなる場合はスループットを考えて真空環境で連結された異なるチャンバーで処理することも可能である。また、保護膜ＣＡをＲＩＥによりエッチングする際に、ソース領域及びドレイン領域の下方の側壁は酸化膜１６となっているが、このＡＬＥにおいては保護膜ＣＡと酸化膜１６とのエッチング選択比は十部に高くなっており、保護膜ＣＡが選択的に除去される。
さらに、図３７に示すように、予め形成されている絶縁層としての窒化膜１６１の一部を、エッチングにより除去し、ソース領域１４、ドレイン領域１５を露出させ、さらに、Ｙ２断面においては、Ｐ−ＦＥＴ側の固定電位ラインである導電材料８上の部分の窒化膜１０１も、窒化膜１６１と同時に除去する。窒化膜１６１と窒化膜１０１（Ｓｉ３Ｎ４）のエッチング方法は、ＡＬＥ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｔｃｈｉｎｇ：原子層エッチング）であり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。これにより、固定電位ラインとしての導電材料８の表面が露出し、これに接続が可能となる。なお、Ｐ−ＦＥＴのソース領域に限らず、Ｎ−ＮＥＴのソース領域（図３参照）を固定電位ラインに接続する場合は、図３７を左右反転した構造を採用すればよい。
この時のＡＬＥの具体的な条件は以下の通りであり、第１のガスと第２のガスを交互に基板表面上に供給する。
・エッチングガス：第１のガスがＣ５Ｆ８、第２のガスがＣＦ４
・エッチング温度：−２０〜１００℃
・エッチング時間：３０〜１２０ｓｅｃ
なお、第１のエッチングガスとしては、Ｃ５Ｆ８に代えて、Ｃ５ＨＦ９、Ｃ４ＨＦ７、Ｃ３ＨＦ５、を用いることができ、第２のエッチングガスとしては、ＣＦ４に代えてＣ２Ｆ６、Ｃ３Ｆ８、ＣＨ３Ｆ、ＣＨ２Ｆ２、ＣＨＦ３を用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。この窒化膜１６１、１０１のエッチングは、ハードマスクＨＭおよび保護膜ＣＡのエッチングを行った同一のチャンバー（容器）内で行うことも可能である。若しくはスループットを考えて真空環境で連結された異なるチャンバーで処理することも可能である。
また窒化膜のエッチングとして、ウエットエッチングを採用し、エッチング装置としては、バッチ型を採用することができる。この時のエッチングの具体的な条件は以下の通りである。
・エッチング液：Ｈ３ＰＯ４
・エッチング温度：８０〜２００℃
・エッチング時間：５〜６０ｍｉｎ
また、エッチングにおいては、当該パターンが開口したマスクを、フォトレジストを用いたフォトリソグラフィにより、形成し、係るマスクを用いて希望の領域のエッチングを行う。
なお、窒化膜１６１と窒化膜１０１（Ｓｉ３Ｎ４）のエッチング方法として、その他のプラズマエッチングを採用することもできる。例えば、以下のようなガス種をＣＣＰ型のプラズマエッチング装置において用いたプラズマエッチングである。
・エッチングガス：ＣＦ４
・エッチング温度：２０〜１００℃
・エッチング時間：５〜１２０ｓｅｃ
なお、エッチングガスとしては、ＣＦ４に代えて、Ｏ２、Ｏ３、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、Ａｒ又はＮ２を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
以上により、Ｙ２断面においては、固定電位ラインである左側の導電材料８の表面が露出することとなる。また、ソース領域１４と、ドレイン領域１５の上部表面が露出するが、Ｎ−ＦＥＴ側の固定電位ラインであるグランド電位用の導電材料８は露出していない。
なお、以上説明したようにコンタクトホールを形成するときに開口する絶縁層は、ハードマスクＨＭ（窒化膜）、保護層ＣＡ（アモルファスカーボン層）、および窒化膜（１６１、１０１）を含む複数の絶縁層からなる。また、この絶縁層は、少なくとも第１窒化膜（ハードマスクＨＭ）、保護膜ＣＡ（アモルファスカーボン層）、第２窒化膜（窒化膜１６１および１０１）を備えている。
また、上記コンタクトホールを開ける工程は、第１窒化膜（ハードマスクＨＭ）および保護膜ＣＡ（アモルファスカーボン層）をエッチングする工程と、第２窒化膜（窒化膜１６１および１０１）の一部をエッチングする工程とを含んでいる。また、第１窒化膜（ハードマスクＨＭ）および保護膜ＣＡ（アモルファスカーボン層）をエッチングする工程は、反応性イオンエッチング（RIE）により連続的に実行することにより生産性を上げることができる。また第２窒化膜を原子層エッチングにより実行することでソース、ドレインへのダメージを最小にすることができる。また第１窒化膜（ハードマスクＨＭ）および保護膜ＣＡ（アモルファスカーボン層）をエッチングする工程と第２窒化膜の一部を原子層エッチングする工程とは同一チャンバー（容器）内で連続して実行することもできる。これにより生産性が高くかつダメージの少ない処理が可能となる。
次に、図３８に示すように、基板の全面にライナー膜ＬＦ２（ＴｉＮ又はＴａＮ）を形成した後、全面を覆うように、電極材料ＥＬＥＣ１を基板表面上に形成する。この形成方法としては、ＣＶＤ法、ＰＶＤ法、メッキ法又は、塗布法を用いることができるが、スパッタ法を用いることも可能である。なお、このライナー膜ＬＦ２は、電極材料ＥＬＥＣ１と基板との境界に位置する。
ＴｉＮからなるライナー膜ＬＦ２をスパッタ法で形成する場合は、具体的な形成条件は以下の通りである。
・ライナー膜ＬＦ２の材料：ＴｉＮ
・形成温度：２００〜６００℃
・厚み：０．５ｎｍ〜２．０ｎｍ
ライナー膜ＬＦ２の材料として、ＴｉＮに代えて、ＴａＮを用いることもできる。
電極材料ＥＬＥＣ１としては、Ｒｕ、Ｃｏ又はＷを用いることができる。
図３８におけるＹ２断面においては、図３７の第１コンタクトホールＣＨ１０、第２コンタクトホールＣＨ２０、第３コンタクトホールＣＨ３０内に、それぞれ、第１コンタクト電極（電極材料ＥＬＥＣ１）、第２コンタクト電極（電極材料ＥＬＥＣ１）、第３コンタクト電極（電極材料ＥＬＥＣ１）が形成される。
ソース領域１４及びドレイン領域１５は、４５０℃程度でアニールすることにより、電極ＥＬＥＣ１と電気的に良好に接続する。しかる後、基板表面のコンタクトホール内の充填された電極材料ＥＬＥＣ１（Ｒｕ）の露出表面をドライエッチまたは、ウエットエッチでエッチバックすることで、余分なルテニウム金属Ｒを除去し、表面を平坦化する。必要に応じて、基板表面をＣＭＰ処理してもよい。
次に、図５を参照する。図５に示したように、平坦化された基板表面上に、酸化膜２７（ＳｉＯ２）を形成する。すなわち、Ｙ２断面においては、電極材料ＥＬＥＣ１、酸化膜ＯＸ上に酸化膜２７が形成される。酸化膜２７の形成方法は、気相成長であり、形成装置としては、ＡＬＤ装置又はＣＶＤ装置を採用することができる。
ＣＶＤ法を用いた場合、酸化膜２７の具体的な形成条件は以下の通りである。
・原材料： ＴＥＯＳ（オルトケイ酸テトラエチル）、Ｏ２
・形成温度：４００〜９００℃
・形成時間：５〜１８００ｓｅｃ
なお、ＡＬＤ法、ＰＶＤ法又はスピンコートを用いても、酸化膜１６を形成することができる。ＣＶＤ法の形成温度は、３００〜１２００℃に設定することもでき、Ｏ２に代えて、Ｏ３を用いることもできる。ペルヒドロポリシラザンは、スピンコートによる塗布法において、用いることができる。
次に、酸化膜２７にコンタクトホールを形成し、コンタクトホール内にコンタクト電極２８を形成する。コンタクトホールの形成は酸化膜２７上へのマスクの形成と、このマスクを介したエッチングにより行う。このマスクは、酸化膜２７の露出表面上にフォトレジストを塗布し、これを露光・現像することにより、Ｎ−ＦＥＴ形成予定領域におけるソース領域とドレイン領域と、ゲート電極２１上の領域のみを開口させることにより形成する。このマスク介して、酸化膜２７をエッチングし、電極材料が露出した時点で、エッチングを中止する。この時の酸化膜２７（ＳｉＯ２）のエッチング方法は、上述の酸化膜１６及び酸化膜９と同様のドライエッチングを用いればよく、エッチング装置としては、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
コンタクト電極２８の材料は、ルテニウム、Ｃｏ又はＷからなり、形成方法はＣＶＤ又はＰＶＤ法で形成でき、形成温度は２００〜６００℃であり、コンタクトホールがこの材料で充填された時点で、材料の堆積を終了する。しかる後、酸化膜２７の表面をＣＭＰし、余分な電極材料を除去する。
次に、Ｌｏｗ−ｋ（低誘電率材料）であるＳｉＯＣを層間絶縁膜２９として酸化膜２７上に形成し、これにＹ軸方向に延びたライン状の凹部を形成し、ライン状の凹部内に信号配線３０を形成する。誘電率が低い層間絶縁膜材料とすると、配線間容量を下げることができる。層間絶縁膜の材料としては、ＳｉＯ２が知られているが、比誘電率は４．２〜４．０程度であり、Ｌｏｗ−ｋ材料としては，比誘電率３．０以下が好ましい。Ｌｏｗ−ｋ膜として、比誘電率ｋ＝２．９のＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）の炭素添加シリコン酸化膜（ＳｉＯＣ膜）が知られている。
層間絶縁膜２９の形成方法は、ＰＥ−ＣＶＤ法であり、形成装置としては、ＰＥ−ＣＶＤ装置を採用することができる。
層間絶縁膜２９（ＳｉＯＣ膜）の具体的な形成条件は以下の通りである。
・原材料：(CH3)3Si-NH-Si(CH3)3（ヘキサメチルジシラザン（ＨＭＤＳ））、Ｏ２
・形成温度：４００〜１２００℃
・形成時間：５〜６０ｍｉｎ
層間絶縁膜を構成するＳｉＯＣのエッチング方法は、ドライエッチングであり、エッチング装置としては、容量結合プラズマ（ＣＣＰ）型を採用することができる。エッチングの具体的な条件は以下の通りである。
・エッチングガス：Ｃ４Ｆ８
・エッチング温度：２０〜１００℃
・エッチング時間：５〜３００ｓｅｃ
なお、エッチングガスとしては、Ｃ４Ｆ８に代えて、ＣＦ２、ＣＦ３、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ２Ｆ６、Ａｒ、Ｎ２、Ｏ２又はＯ３を用いることができ、これらのエッチングガスからなるエッチングガス群から選択される２種以上のガスを含む混合ガスを用いることもできる。また、このエッチングには、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型を採用することもできる。
信号配線３０の材料は、Ｃｕからなり、形成方法はメッキ、形成温度は室温であり、信号配線がこの材料で充填された時点で、材料の堆積を終了する。しかる後、層間絶縁膜２９の表面をＣＭＰし、余分な材料を除去する。
これにより、Ｎ−ＦＥＴ側のドレイン領域及びソース領域上に形成された電極材料ＥＬＥＣ１（Ｒｕ）が、コンタクト電極２８を介して、信号配線３０に接続され、ゲート電極２１がコンタクト電極２８を介して別の信号配線３０に接続される。信号配線３０の数は、複数であり、必要に応じて、各種の要素に接続することができる。なお、Ｙ２断面においては、Ｐ−ＦＥＴにおけるソース領域と、Ｎ−ＦＥＴにおけるドレイン領域を示したが、この断面構造は、Ｐ−ＦＥＴにおけるソース領域を通るＸＺ断面においては同一である。また、Ｎ−ＦＥＴ３を除いて、Ｐ−ＦＥＴのドレイン領域及びＮ−ＦＥＴのソース領域を通るＸＺ断面は、それぞれ、Ｙ２断面のＮ−ＦＥＴ形成領域のドレイン領域を通る断面と同一となる。また、Ｎ−ＦＥＴ３のソース領域を通るＸＺ断面は、Ｙ２断面の左右が反転した断面となり、Ｎ−ＦＥＴ３のソース領域が、導電材料８からなる固定電位ライン（ＧＮＤ）に接続されることとなる。
以上のようにして、図３及び図４に示したように、複数のＰ型のフィン型トランジスタであるＰ−ＦＥＴ１、Ｐ−ＦＥＴ２、Ｐ−ＦＥＴ３と、Ｐ型のフィン型ダミーＦＥＴである、ＤＰ−ＦＥＴ１、ＤＰ−ＦＥＴ２、ＤＰ−ＦＥＴ３が形成され、複数のＮ型のフィン型トランジスタであるＮ−ＦＥＴ１、Ｎ−ＦＥＴ２、Ｎ−ＦＥＴ３と、Ｎ型のフィン型ダミーＦＥＴである、ＤＮ−ＦＥＴ１、ＤＮ−ＦＥＴ２、ＤＮ−ＦＥＴ３が形成される。
図３９において、入力信号Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３、ハイレベルの制御信号（Ｈｉｇｈ）が入力されるのは、図３９における信号配線３０であり、出力信号Ｖｏｕｔは、Ｐ−ＦＥＴ１、Ｐ−ＦＥＴ２、Ｐ−ＦＥＴ３のドレイン領域に接続された信号配線３０から取り出されるが、Ｎ−ＦＥＴ１のドレイン領域は、出力信号Ｖｏｕｔの信号配線３０に電気的に接続される。なお、トランジスタのゲート電極、スイッチＱ１〜Ｑ４のゲート電極には、それぞれ、異なる信号配線３０が接続されているため、別々の信号又はバイアスをこれらに与えることができる。
以上、説明したように、図３６〜図３８におけるエッチングにおいて、プラズマ処理装置における制御装置は、電界効果トランジスタを構成するソース領域及びドレイン領域を含む半導体フィンと、半導体フィンに併設された固定電位ライン（導電材料８）と、を備える半導体装置の製造方法において、ソース領域、ドレイン領域、及び、固定電位ライン上に、絶縁層ＣＡが設けられてなる中間体を用意する第１工程と、絶縁層ＣＡに、ソース領域、ドレイン領域、及び、固定電位ラインにそれぞれ延びた、複数のコンタクトホールを、同時に開ける第２工程とを備える。また、この方法は、複数のコンタクトホール内に、それぞれ、複数のコンタクト電極（電極材料ＥＬＥＣ１（図３８））を形成する工程をさらに備えている。
なお、上述の全ての各製造条件は±１５％の変更をしても、製品を製造することが可能である。
図４０は、プラズマを用いたエッチング装置のブロック図である。
コントローラＣＯＮＴは、電源ＢＶを制御して、プラズマ発生源ＰＧからプラズマを発生させる。発生したプラズマは、ガス供給源１００から、処理容器１０２内に供給されるエッチングガスのプラズマであり、エッチングガスのガス量は、コントローラＣＯＮＴにより制御される。プラズマガスは、基板Ｗ（ウェハ）むけて移動し、基板Ｗ上の各種の材料をエッチングする。基板Ｗは静電チャックＣＫによって固定されており、基板Ｗの温度はヒータ１０５によって調整されている。静電チャックＣＫは、整合器ＭＧを介してコントローラＣＯＮＴ内のグランドに接続されており、ヒータ１０５はヒータ電源１０４を介して、コントローラＣＯＮＴに接続されている。処理容器１０２には、排気管１１１が接続されており、圧力制御弁ＰＣＶを介して、排気装置１１０（真空ポンプ）に接続されている。
同図に記載の装置は、プラズマ発生源ＰＧの形態に応じて、ＣＣＰ型のエッチング装置の他、電子サイクロトロン共鳴プラズマ（ＥＣＲプラズマ）型、ヘリコン波プラズマ（ＨＷＰ）型、誘導結合プラズマ（ＩＣＰ）型、表面波プラズマ（ＳＷＰ）型のプラズマ処理装置として機能し、上述のエッチングを行うことができる。
以上、説明したように、図１２におけるエッチングにおいて、プラズマ処理装置における制御装置は、基板から立設した第１半導体フィン（Ｐ−ＦＥＴ用）及び第３半導体フィン（Ｐ−ＦＥＴ用）を備え、隣接する第１及び第３半導体フィン間の領域内に、第１及び第３半導体フィンの頂面のいずれよりも高い位置まで、固定電位ライン用の導電材料８が設けられ、第１及び第３半導体フィン間の領域の外側の領域上に保護材料（保護膜５）が設けられた中間体を用意する第１工程と、第１及び第３半導体フィンの頂面のいずれよりも低い位置まで、導電材料８をエッチングし、保護材料（保護膜５）上の導電材料を除去すると共に、第１及び第３半導体フィン間の領域内に、導電材料８を残留させる第２工程とを実行するように制御を行い、本実施形態の制御方法は、このような制御装置によって実行される。
なお、この導電材料のエッチングの制御においては、プラズマ処理用のエッチングガスとして、酸素（Ｏ２）及びＣｌ２との混合ガスを用いる場合、Ｃｌ２の割合、即ちＣｌ２／（Ｏ２＋Ｃｌ２）×１００の値（％）が１％から２０％であるように制御する。好ましくは７％から１５％であるように制御する。更に好ましくは９％から１１％であるように制御する。
換言すれば、固定電位ラインを構成する第２導電材料は、Ｃｏ、Ｗ及びＲｕからなる群から選択される少なくとも１種の金属である場合に、第２導電材料のエッチングガスは、酸素（Ｏ２）とＣｌ２との混合ガスであり、Ｃｌ２ガスの全体ガスに対する流量比、すなわち、処理容器内の単位体積における混合ガスの体積モル濃度Ｃ（Ｏ２＋Ｃｌ２）（ｍｏｌ／Ｌ）に対するＣｌ２ガスの体積モル濃度Ｃ（Ｃｌ２）（ｍｏｌ／Ｌ）の比率が、以下の不等式を満たすことが好ましい。
・１％≦Ｃ（Ｃｌ２）／Ｃ（Ｏ２＋Ｃｌ２）×１００（％）≦２０％、さらに好ましくは、
・９％≦Ｃ（Ｃｌ２）／Ｃ（Ｏ２＋Ｃｌ２）×１００（％）≦１１％。
これらの場合、下限を下回ると、エッチング速度低下するという不具合が生じる傾向があり、上限を上回ると、選択性を損なうという不具合が生じる傾向があると考えられ、上記範囲内であれば、所望のエッチング速度と選択性とが同時に得られるという理由から、これらの不具合が生じにくいという効果がある。
この制御方法によれば、フィン型のＦＥＴを含む半導体装置において、セルフアライメントという理由から、パワーレールを容易に形成することができる。
この製造方法によれば、フィン型のＦＥＴを含む半導体装置において、半導体フィン間に埋め込まれる導電材料は、半導体フィンによってセルフアライメントされるので、導電材料からなる固定電位ラインからなるパワーレールを容易に形成することができる。
また、図１２において、導電材料は、第１距離ｄ１＜第２距離ｄ２として、第１半導体フィン２から第１距離ｄ１離間した第１導電材料（ライナー膜７）と、第１半導体フィン２から第２距離ｄ２離間した第２導電材料（導電材料８）とを備え、第１導電材料は、第２導電材料のエッチングガスに対して、第２導電材料よりも高いエッチング耐性を有するエッチングバリア膜である。第1導電材料は、エッチングバリア膜であるため、エッチングストッパとして機能し、半導体フィン２が第1導電材料（ライナー膜７）により保護される。
第１導電材料７は、ＴｉＮ又はＴａＮであり、第２導電材料８は、Ｃｏ、Ｗ及びＲｕからなる群から選択される少なくとも１種の金属であり、第２導電材料８のエッチバックガスは、（１）ＣＦ４、又は（２）酸素とＣｌ２との混合ガスを含む。この場合、酸素（Ｏ２）とＣｌ２の混合ガスは、選択されたＲｕなどの上記金属をエッチングすることができるが、ＴｉＮ（チタン窒化物）又はＴａＮ（タンタル窒化物）などの金属窒化物は、この混合ガスに対しては、エッチング耐性を有する。これらの金属の場合、エッチングストッパ機能と固定電源ラインに要求される電気導電性を共に達成することができる。特に、導電材料としてＲｕを用いた場合、低抵抗という効果がある。
また、上述の製造方法は、基板から立設した一対の半導体フィン２を備え、隣接する半導体フィン２間の領域内に、半導体フィン２の頂面のいずれよりも高い位置まで、半導体フィン２のソース領域が接続される固定電位ライン用の導電材料８が設けられ、半導体フィン２間の領域の外側の領域上に保護材料が設けられた中間体を用意する第１工程と、半導体フィン２の頂面のいずれよりも低い位置まで、導電材料８をエッチングし、保護材料上の導電材料を除去すると共に、半導体フィン間の領域内に、導電材料を残留させる第２工程とを備えるものである。
また、上述の半導体装置（ロジック・スタンダード・セル）においては、一対の半導体フィン２からなる第１フィン群（Ｐ−ＦＥＴ）と、第１フィン群から離間し、一対の半導体フィンからなる第２フィン群（Ｎ−ＦＥＴ）と、を備え、第１フィン群（Ｐ−ＦＥＴ）は、ソース領域、ゲート領域及びドレイン領域を含むフィン型のＰ型電界効果トランジスタを構成する第１半導体フィンを含み、第２フィン群（Ｎ−ＦＥＴ）は、ソース領域、ゲート領域及びドレイン領域を含むフィン型のＮ型電界効果トランジスタを構成する第２半導体フィンを含み、第１フィン群（Ｐ−ＦＥＴ）の半導体フィン２間の領域内に、半導体フィンの頂面のいずれよりも低い位置まで埋設された導電材料８を含み、半導体フィン２のソース領域に接続される固定電位ライン８を備えている。
この半導体装置においては、固定電位ラインを容易に形成することでき、セルハイトが小さい半導体装置を製造できるので、消費電力を低減し、動作速度を増加させることもできる。
２…半導体フィン、７…ライナー膜、８…導電材料、９…酸化膜、１１…ゲート電極、１３…サイドウオール、ＣＨ１０…第１コンタクトホール、ＣＨ２０…第２コンタクトホール、ＣＨ３０…第３コンタクトホール、ＣＡ…保護膜（アモルファスカーボン層：絶縁層）、ＨＭ…ハードマスク（第１窒化膜：絶縁層）、１６１…窒化膜（第２窒化膜：絶縁層）、２９…層間絶縁膜、３０…信号配線。

Claims (8)

  1. 電界効果トランジスタを構成するソース領域及びドレイン領域を含む半導体フィンと、
    前記半導体フィンに併設された固定電位ラインと、
    を備える半導体装置の製造方法において、
    前記ソース領域、前記ドレイン領域、及び、前記固定電位ライン上に、絶縁層が設けられてなる中間体を用意する第１工程と、
    前記絶縁層に、前記ソース領域、前記ドレイン領域、及び、前記固定電位ラインに向けて延びた複数のコンタクトホールを、同時に開ける第２工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記第２工程において、
    複数のコンタクトホールは、第１コンタクトホール及び第２コンタクトホールを備え、 前記第１コンタクトホールは、前記ソース領域及び前記固定電位ラインに向けて延びており、
    前記第２コンタクトホールは、前記ドレイン領域に向けて延びており、
    前記第１コンタクトホール及び第２コンタクトホールは、同時に開けられる、
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記複数のコンタクトホール内に、それぞれ、複数のコンタクト電極を形成する工程をさらに備える、
    ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記絶縁層は、
    アモルファスカーボン層を含む複数の絶縁層からなる、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記絶縁層は、
    少なくとも第１窒化膜、アモルファスカーボン層、および第２窒化膜からなる、
    ことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  6. 前記コンタクトホールを開ける第２工程は、
    前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程と、
    前記第２窒化膜の一部をエッチングする工程と、
    を含む、
    ことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程は、
    反応性イオンエッチング（ＲＩＥ）を実行することでなされ、
    前記第２窒化膜の一部をエッチングする工程は原子層エッチングを実行することでなされる、
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第１窒化膜および前記アモルファスカーボン層をエッチングする工程と、
    前記第２窒化膜の一部をエッチングする工程は、
    同一容器内で実行される、
    ことを特徴とする請求項６又は７に記載の半導体装置の製造方法。

JP2019569016A 2018-02-02 2019-01-21 半導体装置の製造方法 Active JP6934540B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018017507 2018-02-02
JP2018017507 2018-02-02
PCT/JP2019/001682 WO2019151018A1 (ja) 2018-02-02 2019-01-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019151018A1 JPWO2019151018A1 (ja) 2021-01-07
JP6934540B2 true JP6934540B2 (ja) 2021-09-15

Family

ID=67479017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019569016A Active JP6934540B2 (ja) 2018-02-02 2019-01-21 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11282753B2 (ja)
JP (1) JP6934540B2 (ja)
KR (1) KR102678903B1 (ja)
TW (1) TW201937606A (ja)
WO (1) WO2019151018A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637066B2 (en) 2020-04-30 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for forming the same
DE102021100118B4 (de) * 2020-04-30 2023-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis und verfahren zu dessen herstellung
US20230062572A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0371666A (ja) * 1989-08-10 1991-03-27 Oki Electric Ind Co Ltd 半導体装置
JPH1050951A (ja) 1996-07-30 1998-02-20 Nec Corp 半導体装置およびその製造方法
JP2001217407A (ja) 2000-02-02 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4600936B2 (ja) * 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
CN102668063B (zh) * 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
JP2011129771A (ja) * 2009-12-18 2011-06-30 Elpida Memory Inc 半導体装置及びその製造方法
JP2011151061A (ja) 2010-01-19 2011-08-04 Elpida Memory Inc 半導体装置の製造方法
JP5983162B2 (ja) * 2012-01-25 2016-08-31 東京エレクトロン株式会社 半導体装置の製造方法
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US9378975B2 (en) 2014-02-10 2016-06-28 Tokyo Electron Limited Etching method to form spacers having multiple film layers
KR20150104362A (ko) * 2014-03-05 2015-09-15 에스케이하이닉스 주식회사 매립 게이트를 갖는 반도체 장치 및 그 제조 방법
US9466701B2 (en) * 2014-04-03 2016-10-11 GlobalFoundries, Inc. Processes for preparing integrated circuits with improved source/drain contact structures and integrated circuits prepared according to such processes
US9396961B2 (en) * 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
KR102311929B1 (ko) * 2015-04-01 2021-10-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
EP3139405B1 (en) * 2015-09-01 2021-08-11 IMEC vzw Buried interconnect for semicondutor circuits
EP3171409B1 (en) * 2015-11-18 2020-12-30 IMEC vzw Method for forming a field effect transistor device having an electrical contact
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
JP6689674B2 (ja) * 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
EP3324436B1 (en) * 2016-11-21 2020-08-05 IMEC vzw An integrated circuit chip with power delivery network on the backside of the chip
KR101828562B1 (ko) 2017-04-11 2018-02-14 (주)휴럼 귤나무속 열매 발효물을 유효성분으로 포함하는 항바이러스용 조성물
US11094594B2 (en) * 2017-09-12 2021-08-17 Mediatek Inc. Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method

Also Published As

Publication number Publication date
KR20200116476A (ko) 2020-10-12
WO2019151018A1 (ja) 2019-08-08
JPWO2019151018A1 (ja) 2021-01-07
KR102678903B1 (ko) 2024-06-28
US20200365468A1 (en) 2020-11-19
US11282753B2 (en) 2022-03-22
TW201937606A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
US20200098641A1 (en) Structure and Method for Metal Gates with Roughened Barrier Layer
TWI508145B (zh) 製作替代金屬閘極及接觸金屬之結構及方法
CN101677088B (zh) 半导体装置的制造方法
US20150364326A1 (en) Methods of forming a protection layer on a semiconductor device and the resulting device
US11031302B2 (en) High-k metal gate and method for fabricating the same
US20130026637A1 (en) Metal gate electrode of a field effect transistor
JP6934540B2 (ja) 半導体装置の製造方法
CN103107196A (zh) 鳍式场效应晶体管及其制造方法
US10468300B2 (en) Contacting source and drain of a transistor device
US9390966B2 (en) Methods of forming wiring structures and methods of fabricating semiconductor devices
CN107342259B (zh) 半导体装置的形成方法
TWI699836B (zh) 場效電晶體及其形成方法
US8664111B2 (en) Method of patterning a semiconductor device with hard mask
WO2019151024A1 (ja) 半導体装置及びその製造方法
KR20230123889A (ko) 다중 색상 후면 유전체 격리 방식을 이용한 게이트 올 어라운드 후면 파워 레일 형성
US20220037147A1 (en) Integrated flowable low-k gap-fill and plasma treatment
WO2019151022A1 (ja) 半導体装置及びその製造方法
WO2023126710A1 (en) Backside power rails and power distribution network for density scaling
US9818652B1 (en) Commonly-bodied field-effect transistors
TW202139294A (zh) 半導體裝置及其製造方法
CN220963349U (zh) 半导体装置
US10943816B2 (en) Mask removal for tight-pitched nanostructures
US20240332357A1 (en) Transistor Contacts and Methods of Forming the Same
US20230170400A1 (en) Gate all around transistor architecture with fill-in dielectric material
TW202349569A (zh) 具有擴散中斷的閘極環繞背側電力軌

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210823

R150 Certificate of patent or registration of utility model

Ref document number: 6934540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250