JP2011129771A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011129771A JP2011129771A JP2009288045A JP2009288045A JP2011129771A JP 2011129771 A JP2011129771 A JP 2011129771A JP 2009288045 A JP2009288045 A JP 2009288045A JP 2009288045 A JP2009288045 A JP 2009288045A JP 2011129771 A JP2011129771 A JP 2011129771A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 161
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 239000012535 impurity Substances 0.000 claims abstract description 112
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 93
- 229920005591 polysilicon Polymers 0.000 claims abstract description 93
- 238000009792 diffusion process Methods 0.000 claims abstract description 73
- 150000002500 ions Chemical class 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 102
- 239000003990 capacitor Substances 0.000 claims description 75
- 239000011229 interlayer Substances 0.000 claims description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 238000002955 isolation Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 230000002093 peripheral effect Effects 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 355
- 229910052581 Si3N4 Inorganic materials 0.000 description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229920001709 polysilazane Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Abstract
【課題】本発明はビット配線と半導体基板上の不純物拡散層とのコンタクト抵抗を低減した構造の提供を目的とする。
【解決手段】本発明は、半導体基板の一面に形成されたトレンチ溝内に、ゲート絶縁膜を介しゲート電極を含む埋込ワード線とその上に位置する埋込絶縁膜とが埋め込まれ、前記トレンチ溝に隣接する半導体基板一面の表面領域に不純物拡散層が形成され、前記不純物拡散層が形成された領域上にビット配線が形成されるとともに、前記不純物拡散層に接続されたビット配線の少なくとも底部側が、不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜からなることを特徴とする。
【選択図】図15
【解決手段】本発明は、半導体基板の一面に形成されたトレンチ溝内に、ゲート絶縁膜を介しゲート電極を含む埋込ワード線とその上に位置する埋込絶縁膜とが埋め込まれ、前記トレンチ溝に隣接する半導体基板一面の表面領域に不純物拡散層が形成され、前記不純物拡散層が形成された領域上にビット配線が形成されるとともに、前記不純物拡散層に接続されたビット配線の少なくとも底部側が、不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜からなることを特徴とする。
【選択図】図15
Description
本発明は、半導体装置及びその製造方法に関する。
近年、DRAM(Dynamic Random Access Memory)セルの微細化に伴い、セルアレイのアクセストランジスタ(以下、セルトランジスタという)のゲート長も短くせざるを得なくなってきている。しかしながら、ゲート長が短くなればなるほどトランジスタの短チャネル効果が顕著になり、サブスレッショルド電流の増大によりトランジスタの閾値電圧(Vt)が低下するという問題がある。また、Vtの低下を抑制すべく基板濃度を増大させた場合には接合リークが増大するため、DRAMにおいてはリフレッシュ特性の悪化が深刻な問題となる。
この問題を回避するため、シリコン基板上に形成した溝にゲート電極を埋め込む、いわゆるトレンチゲート型トランジスタ(リセスチャネルトランジスタともいう)が提供されている(特許文献1及び2参照)。トレンチゲート型トランジスタによれば、有効チャネル長(ゲート長)を物理的かつ十分に確保することができ、最小加工寸法が60nm以下の微細なDRAMも実現可能である。
図33は、トレンチゲート型セルトランジスタを備えたDRAMの一例構造を概略的に示す断面図である。図33に示す構造のDRAM200において、P型のシリコン基板201の表面部分に素子分離領域202、202が左右に離間した状態で形成され、これらによって挟まれた領域の半導体基板201に、ゲートトレンチ204、204が図33の左右方向に離間した状態で形成され、このゲートトレンチ204の内壁面に形成されたゲート絶縁膜205を介してゲートトレンチ204を埋めるようにゲート電極212が形成されている。
これらのゲート電極212はゲートトレンチ204を埋めるとともにシリコン基板201の上方側まで突出形成されているが、この例の構造においてゲート電極212は下層側から順にポリシリコン膜206、高融点金属膜210、ゲートキャップ絶縁層211からなる3層構造とされ、ゲートトレンチ204から突出形成された部分は半導体基板201上に形成された第1の層間絶縁膜214Aにより覆われている。
これらのゲート電極212はゲートトレンチ204を埋めるとともにシリコン基板201の上方側まで突出形成されているが、この例の構造においてゲート電極212は下層側から順にポリシリコン膜206、高融点金属膜210、ゲートキャップ絶縁層211からなる3層構造とされ、ゲートトレンチ204から突出形成された部分は半導体基板201上に形成された第1の層間絶縁膜214Aにより覆われている。
図33に示すゲート電極212、212間の領域においてシリコン基板201の表面部分に高濃度P型拡散層208と高濃度N型拡散層209が積層形成されるとともに、ゲート電極212の外側の領域には低濃度N型拡散層213が形成され、高濃度N型拡散層209上の第1の層間絶縁膜214Aに上下導通用のコンタクトプラグ(ビット配線コンタクト)215Aが形成され、低濃度N型拡散層213上の層間絶縁膜214Aに上下導通用のコンタクトプラグ215Bが形成されている。
次に、第1の層間絶縁膜214Aの上方に第2の層間絶縁膜214Bが形成され、前記コンタクトプラグ215A上の第2の層間絶縁膜214B内にビット配線216が配線されるとともに、前記コンタクトプラグ215B上の第2の層間絶縁膜214B内に上下導通用の第2のコンタクトプラグ215Cが形成されている。
更に、第2の層間絶縁膜214Bの上に第3の層間絶縁膜214Cが形成され、前記第2のコンタクトプラグ215C上に形成されている第3の層間絶縁膜214C内にセルキャパシタ217が形成され、第3の層間絶縁膜214C上に第4の層間絶縁膜214Dが形成され、セルキャパシタ217の上部側電極217Aが第4の層間絶縁膜214D内に形成された第3のコンタクトプラグ215Dを介してその上層側の配線218に接続されて図33に示す概略構造のDRAM200が構成されている。
次に、第1の層間絶縁膜214Aの上方に第2の層間絶縁膜214Bが形成され、前記コンタクトプラグ215A上の第2の層間絶縁膜214B内にビット配線216が配線されるとともに、前記コンタクトプラグ215B上の第2の層間絶縁膜214B内に上下導通用の第2のコンタクトプラグ215Cが形成されている。
更に、第2の層間絶縁膜214Bの上に第3の層間絶縁膜214Cが形成され、前記第2のコンタクトプラグ215C上に形成されている第3の層間絶縁膜214C内にセルキャパシタ217が形成され、第3の層間絶縁膜214C上に第4の層間絶縁膜214Dが形成され、セルキャパシタ217の上部側電極217Aが第4の層間絶縁膜214D内に形成された第3のコンタクトプラグ215Dを介してその上層側の配線218に接続されて図33に示す概略構造のDRAM200が構成されている。
図33に示すトレンチゲート型のセルトランジスタを備えたDRAM200の構造にあっては、ゲート電極212、212がシリコン基板201の上方側の第1の層間絶縁膜214A側にまで突出した構造となっているので、ゲート電極212、212に接続しているゲート配線の間にコンタクトプラグ(ビット配線コンタクト)215Aを形成しなくてはならないが、この間隔は極めて狭小であるのでコンタクトプラグ215Aの加工は容易ではない問題がある。
トレンチゲート型のセルトランジスタにおいて、上述のような問題を回避するために、本発明者は、図34に示す埋込構造を採用することができると考えている。
図34に示す埋込構造において、図34(A)に示す如く半導体基板230の表面に図の左右方向に所定の間隔でトレンチ溝231を複数形成し、各トレンチ溝231の内部にゲート電極232をゲート絶縁膜233を介し埋め込み、その上方にライナー膜234を介して埋込絶縁膜235を埋め込み形成した構造とする。また、図34(A)において左右に隣接するトレンチ溝231、231の間の半導体基板230表面部分には、イオン打ち込みなどの方法により不純物拡散層230Aを形成する。
図34に示す埋込構造において、図34(A)に示す如く半導体基板230の表面に図の左右方向に所定の間隔でトレンチ溝231を複数形成し、各トレンチ溝231の内部にゲート電極232をゲート絶縁膜233を介し埋め込み、その上方にライナー膜234を介して埋込絶縁膜235を埋め込み形成した構造とする。また、図34(A)において左右に隣接するトレンチ溝231、231の間の半導体基板230表面部分には、イオン打ち込みなどの方法により不純物拡散層230Aを形成する。
この埋込構造に対してゲート電極を形成するには、半導体基板230上に層間絶縁膜236を積層形成し、フォトリソグラフィ技術とエッチング技術を用いて前記不純物拡散層230Aに接続するようにコンタクトホール230Bを形成後、ポリシリコン膜237を形成した後、再度、フォトリソグラフィ技術とエッチング技術を用いてポリシリコン膜237をゲート電極を含めたビット配線の形状にパターニングすることで目的のゲート電極を含むビット配線を形成することができる。また、この際、ポリシリコン膜237には、パターニングの前にリン(P)などの不純物を図34(B)に示す如く注入することができる。
なお、図34(A)〜(C)に示す工程に従い、DRAMの周辺回路領域に設けられるトランジスタ構造を考慮すると、図34(D)に示す半導体基板230の周辺回路領域250において、NMOSトランジスタ形成領域などの第1の形成領域251とPMOSトランジスタ形成領域などの第2の形成領域252において、ノンドープ型のポリシリコン膜253、254を積層し、素子分離領域256上にNMOSトランジスタあるいはPMOSトランジスタを形成する場合、図34(E)に示す如くフォトレジスト層257により第2の形成領域252を覆って第1の形成領域251にリンなどのN型不純物を注入し、次いで図34(F)に示す如くフォトレジスト層258により第1の形成領域251を覆って第2の形成領域252にボロン(B)などのP型不純物を注入することができるので、周辺トランジスタの形成領域においてNMOSトランジスタ及びPMOSトランジスタの形成に支障は生じない。
なお、図34(A)〜(C)に示す工程に従い、DRAMの周辺回路領域に設けられるトランジスタ構造を考慮すると、図34(D)に示す半導体基板230の周辺回路領域250において、NMOSトランジスタ形成領域などの第1の形成領域251とPMOSトランジスタ形成領域などの第2の形成領域252において、ノンドープ型のポリシリコン膜253、254を積層し、素子分離領域256上にNMOSトランジスタあるいはPMOSトランジスタを形成する場合、図34(E)に示す如くフォトレジスト層257により第2の形成領域252を覆って第1の形成領域251にリンなどのN型不純物を注入し、次いで図34(F)に示す如くフォトレジスト層258により第1の形成領域251を覆って第2の形成領域252にボロン(B)などのP型不純物を注入することができるので、周辺トランジスタの形成領域においてNMOSトランジスタ及びPMOSトランジスタの形成に支障は生じない。
しかしながら、現状適用しようとしているポリシリコン膜237は、上述の如くリンの注入を行ったとしてもポリシリコン膜237におけるリン濃度が薄いので、このポリシリコン膜237から形成するビット配線と半導体基板230の不純物拡散層230Aとのコンタクト抵抗を低くすることができない問題がある。
上記の課題を解決するために本願発明は、半導体基板の一面に形成されたトレンチ溝内に、ゲート絶縁膜を介しゲート電極を含む埋込ワード線とその上に位置する埋込絶縁膜とが埋め込まれ、前記トレンチ溝に隣接する半導体基板一面の表面領域に不純物拡散層が形成され、前記不純物拡散層が形成された領域上にビット配線が形成されるとともに、前記不純物拡散層に接続されたビット配線の少なくとも底部側が、不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜からなることを特徴とする。
本発明によれば、半導体基板表面の不純物拡散層に対して接続するビット配線の底部側の部分を不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜から構成するので、不純物ドープ型のポリシリコンを用いることでビット配線を半導体基板表面の不純物拡散層に低抵抗で接続できる上に、更に、注入ポリシリコン膜としてビット配線において不純物拡散層とコンタクトする部分に高濃度の不純物を存在させることができ、これによりビット配線と不純物拡散層との更なる低抵抗接続を実現できる。
更に本発明によれば、半導体基板に複数隣接形成したトレンチ溝の内部に埋込ワード線と埋込絶縁膜を形成するので、トレンチ溝の上の層間絶縁膜側に埋込ワード線と埋込絶縁膜が突出することが無くなり、複数隣接形成したトレンチ溝の上に位置する層間絶縁膜に対しエッチングを行う際に、隣接するトレンチ溝どうしの間隔が狭くなったとしても埋込ワード線と埋込絶縁膜がエッチングの邪魔になることがなく、セルが微細化されているDRAM用などの半導体装置であっても、隣接するトレンチ溝どうしの間隔に制約されることなくエッチングが可能となる。
更に本発明によれば、半導体基板に複数隣接形成したトレンチ溝の内部に埋込ワード線と埋込絶縁膜を形成するので、トレンチ溝の上の層間絶縁膜側に埋込ワード線と埋込絶縁膜が突出することが無くなり、複数隣接形成したトレンチ溝の上に位置する層間絶縁膜に対しエッチングを行う際に、隣接するトレンチ溝どうしの間隔が狭くなったとしても埋込ワード線と埋込絶縁膜がエッチングの邪魔になることがなく、セルが微細化されているDRAM用などの半導体装置であっても、隣接するトレンチ溝どうしの間隔に制約されることなくエッチングが可能となる。
以下に本発明に係る半導体装置の製造方法の第1実施形態およびその製造方法により製造された半導体装置を備えた半導体記憶装置の一例について説明する。
<半導体記憶装置の構造>
図1は半導体記憶装置のセル構造の一部要素を示す平面図であり、図2は半導体記憶装置の部分断面構造を示すが、図2(A)は図1のA−A’線に沿う断面構造を示し、図2(B)は図1のB−B’線に沿う断面構造を示す。
<半導体記憶装置の構造>
図1は半導体記憶装置のセル構造の一部要素を示す平面図であり、図2は半導体記憶装置の部分断面構造を示すが、図2(A)は図1のA−A’線に沿う断面構造を示し、図2(B)は図1のB−B’線に沿う断面構造を示す。
本実施形態の半導体記憶装置1は、図2の断面構造に示すセルトランジスタ形成領域2とセルキャパシタ形成領域3とから概略構成されている。
セルトランジスタ形成領域2において、半導体基板5は導電型のシリコン基板からなり、その表面(一面)に帯状の活性領域Kが図1のX方向に所定角度傾斜した方向(図1において右下側に傾斜する方向)を向いてY方向に所定の間隔で複数離間した状態で形成され、更にそれらの活性領域Kを区画するように、図2(A)に示す断面形状の素子分離溝4が図1のX方向に所定角度傾斜した方向に向き図1、図2(A)のY方向に所定の間隔で複数配列形成され、図2(A)に示す如くこれら素子分離溝4の内面にシリコン酸化膜からなる内部絶縁膜4Aが形成され、それらの内側にシリコン窒化膜からなる素子分離絶縁膜6が素子分離溝4を埋めるように形成されて素子分離領域(STI領域)が形成されている。
なお、図1のような平面形状の活性領域Kの配列は、本実施形態に特有の形状であるが、活性領域Kの形状や整列方向は特に規定されるべきものではない。図1に示す活性領域Kの形状はその他一般的なトランジスタに適用される活性領域の形状で良いのは勿論であり、本実施形態の形状に限定されるものではない。
セルトランジスタ形成領域2において、半導体基板5は導電型のシリコン基板からなり、その表面(一面)に帯状の活性領域Kが図1のX方向に所定角度傾斜した方向(図1において右下側に傾斜する方向)を向いてY方向に所定の間隔で複数離間した状態で形成され、更にそれらの活性領域Kを区画するように、図2(A)に示す断面形状の素子分離溝4が図1のX方向に所定角度傾斜した方向に向き図1、図2(A)のY方向に所定の間隔で複数配列形成され、図2(A)に示す如くこれら素子分離溝4の内面にシリコン酸化膜からなる内部絶縁膜4Aが形成され、それらの内側にシリコン窒化膜からなる素子分離絶縁膜6が素子分離溝4を埋めるように形成されて素子分離領域(STI領域)が形成されている。
なお、図1のような平面形状の活性領域Kの配列は、本実施形態に特有の形状であるが、活性領域Kの形状や整列方向は特に規定されるべきものではない。図1に示す活性領域Kの形状はその他一般的なトランジスタに適用される活性領域の形状で良いのは勿論であり、本実施形態の形状に限定されるものではない。
また、図2(B)に示す如くゲート電極溝7が、図1のY方向に延在し、図1、図2(B)のX方向に所定の間隔で複数配列形成され、これらゲート電極溝7の内面にシリコン酸化膜からなるゲート絶縁膜7Aが形成され、その内側に窒化チタンなどからなる内面層8を介してタングステンなどの高融点金属からなる埋込ワード線9が形成され、それらの上にライナー膜10を介して埋込絶縁膜11がゲート電極溝7を埋めるように形成されている。
図1において、埋込ワード線9が形成されるゲート電極溝7は、活性領域Kと重なる部分ではトレンチゲートトランジスタのチャネルとなる溝が形成され、活性領域に隣接するSTI領域上では活性領域に形成される溝よりも相対的に浅い溝が形成される。これらの深さの異なる2種類の溝を埋込んで、上面が平坦な一つの連続する配線として埋込ワード線9が形成されている。
なお、本実施形態ではゲート絶縁膜7Aとライナー膜10はそれらの上端縁がゲート電極溝7の開口部まで達するように形成され、ライナー膜10がゲート絶縁膜7Aの開口部側に形成する凹部を埋めるように埋込絶縁膜11が形成され、埋込絶縁膜11の上面とゲート絶縁膜7Aの上端縁とライナー膜10の上端縁がほぼ面一になるように積層形成されている。
本実施形態において前記埋込絶縁膜11は、CVD法によるシリコン酸化膜あるいはSOD膜(Spin On Directrics:ポリシラザン等の塗布系絶縁膜)などの塗布膜を高温水分含有雰囲気でアニールして個体膜としたものなどを適用することができる。
図1において、埋込ワード線9が形成されるゲート電極溝7は、活性領域Kと重なる部分ではトレンチゲートトランジスタのチャネルとなる溝が形成され、活性領域に隣接するSTI領域上では活性領域に形成される溝よりも相対的に浅い溝が形成される。これらの深さの異なる2種類の溝を埋込んで、上面が平坦な一つの連続する配線として埋込ワード線9が形成されている。
なお、本実施形態ではゲート絶縁膜7Aとライナー膜10はそれらの上端縁がゲート電極溝7の開口部まで達するように形成され、ライナー膜10がゲート絶縁膜7Aの開口部側に形成する凹部を埋めるように埋込絶縁膜11が形成され、埋込絶縁膜11の上面とゲート絶縁膜7Aの上端縁とライナー膜10の上端縁がほぼ面一になるように積層形成されている。
本実施形態において前記埋込絶縁膜11は、CVD法によるシリコン酸化膜あるいはSOD膜(Spin On Directrics:ポリシラザン等の塗布系絶縁膜)などの塗布膜を高温水分含有雰囲気でアニールして個体膜としたものなどを適用することができる。
図2(A)に示す如くY方向に隣接する前記素子分離溝4、4の間の領域には、素子分離溝4よりも浅いチャネル溝12が形成され、これらチャネル溝12の内面及びチャネル溝12に隣接する素子分離溝4の上面に亘り、シリコン酸化膜からなるゲート絶縁膜7Aが形成され、該ゲート絶縁膜7A上に窒化チタンなどからなる内面層8を介して素子分離用の埋込配線13が形成され、埋込配線13の上にライナー膜10と埋込絶縁膜11が積層されている。これらの図2(A)に示すライナー膜10と埋込絶縁膜11は、図2(B)に示す埋込ワード線9の上に形成されているライナー膜10と埋込絶縁膜11と同じ膜として後述する製造方法において同時に形成された膜である。
また、素子分離用の埋込配線13は、埋込ワード線9と同時に形成された膜である。素子分離用の埋込配線13は、ライン状に形成された活性領域において、隣接する各々のトランジスタを構成するソース領域およびドレイン領域(図1に示した素子分離用の埋込配線13の両側に形成される不純物拡散層領域)を電気的に分離する機能を有するものである。従来、絶縁膜で埋め込み形成する素子分離領域で囲まれた活性領域孤立パターンとして形成されるが、リソグラフィの解像度が不足し、活性領域の端部に形成されるソース/ドレイン領域を所望の形状に形成できなくなる問題があったが、本実施例の構成では、ライン状のパターンとして活性領域を形成できるので上記の問題を回避できる。
また、素子分離用の埋込配線13は、埋込ワード線9と同時に形成された膜である。素子分離用の埋込配線13は、ライン状に形成された活性領域において、隣接する各々のトランジスタを構成するソース領域およびドレイン領域(図1に示した素子分離用の埋込配線13の両側に形成される不純物拡散層領域)を電気的に分離する機能を有するものである。従来、絶縁膜で埋め込み形成する素子分離領域で囲まれた活性領域孤立パターンとして形成されるが、リソグラフィの解像度が不足し、活性領域の端部に形成されるソース/ドレイン領域を所望の形状に形成できなくなる問題があったが、本実施例の構成では、ライン状のパターンとして活性領域を形成できるので上記の問題を回避できる。
図1、図2(B)に示す如く埋込ワード線9はY方向に延在しつつX方向に複数離間した状態で形成されているが、本実施形態の構造では図2(B)に示す如く2本の埋込ワード線9と1本の素子分離用の埋込配線13がこの順で交互にX方向に配列されている。
また、前記埋込ワード線9と埋込配線13の配列方向に対し図1に示す如く直交する方向に後に詳述するビット配線15が配列形成されている。従って、各埋込ワード線9と各ビット配線15の延在方向に対し所定の角度で傾斜するように平面視帯状の活性領域Kが半導体基板5の表面に形成されていることになる。これらの活性領域Kが半導体基板5の表面に形成されていることから、各ビット配線15の下方に位置する活性領域Kの部分にビット配線接続領域16が区画されている。また、図1に示す如く配線構造を平面視した場合に、X方向に隣接する前記埋込ワード線9と素子分離用の埋込配線13との間の領域であって、Y方向に隣接するビット配線15、15間の領域において、前記活性領域Kが存在する部分に容量コンタクトプラグ形成領域17が区画されている。
また、前記埋込ワード線9と埋込配線13の配列方向に対し図1に示す如く直交する方向に後に詳述するビット配線15が配列形成されている。従って、各埋込ワード線9と各ビット配線15の延在方向に対し所定の角度で傾斜するように平面視帯状の活性領域Kが半導体基板5の表面に形成されていることになる。これらの活性領域Kが半導体基板5の表面に形成されていることから、各ビット配線15の下方に位置する活性領域Kの部分にビット配線接続領域16が区画されている。また、図1に示す如く配線構造を平面視した場合に、X方向に隣接する前記埋込ワード線9と素子分離用の埋込配線13との間の領域であって、Y方向に隣接するビット配線15、15間の領域において、前記活性領域Kが存在する部分に容量コンタクトプラグ形成領域17が区画されている。
従って、これらの配線構造を平面視すると、図1に示す如く埋込ワード線9と素子分離用の埋込配線13に対してビット配線15がほぼ直交されるとともに、これらに傾斜するように帯状の活性領域Kが配置され、隣接する埋込ワード線9、9の間の領域に対応する活性領域Kの部分にビット配線接続領域16が形成され、埋込ワード線9と素子分離用の埋込配線13との間の領域であって、隣接するビット配線15、15間の領域に容量コンタクトプラグ形成領域17がそれぞれ区画されている。そして、後に詳述する容量コンタクトパッド18がこれらの容量コンタクトプラグ形成領域17に対し、図1に示すY方向に沿って互い違いの位置に配列形成されている。これらの容量コンタクトパッド18は、図1のX方向に沿ってY方向に隣接するビット配線15、15間に配置されているが、Y方向に沿って1つおきに埋込ワード線9上にその中心部を配置するか、Y方向に沿って1つおきに埋込ワード線9の側方上方にその中心部を配置するかの、いずれかの位置を繰り返すように互い違いに、換言するとY方向に千鳥状に配置されている。
次に、これらの容量コンタクトプラグ形成領域17に形成される容量コンタクトプラグ19は、この実施形態では図1に示す如く矩形状に形成されているが、その一部分を各埋込ワード線9の上に位置させ、他の部分を隣接するビット配線15、15の間の領域であって埋込ワード線9と素子分離用の埋込配線13との間の上方に位置させて配置され、個々に後述するキャパシタ47に接続されている。
図1において、容量コンタクトプラグ形成領域17は、平面視において、埋込ワード線9の一部と、STI領域の一部と、活性領域Kの一部に跨っている。したがって、容量コンタクトプラグ19は平面視において、埋込ワード線9の一部と、STI領域の一部と、活性領域Kの一部に跨って形成されている。
図1において、容量コンタクトプラグ形成領域17は、平面視において、埋込ワード線9の一部と、STI領域の一部と、活性領域Kの一部に跨っている。したがって、容量コンタクトプラグ19は平面視において、埋込ワード線9の一部と、STI領域の一部と、活性領域Kの一部に跨って形成されている。
図2(A)、(B)を基にセルトランジスタ形成領域2について更に説明すると、図2(B)に示す如くX方向に隣接する埋込ワード線9、9の間に位置する半導体基板5の表面側であって前記活性領域Kに相当する領域に、深い方から順に不純物低濃度拡散層21と不純物高濃度拡散層22が形成され、X方向に隣接する埋込ワード線9と素子分離用の埋込配線13の間に位置する半導体基板5の表面側であって前記活性領域Kに相当する領域に深い方から順に不純物低濃度拡散層23と不純物高濃度拡散層24が形成されている。
そして、図2(A)に示す領域では埋込絶縁膜11の上を覆うように、図2(B)に示す領域では半導体基板5の表面上、即ち、不純物高濃度拡散層22、24の上と、埋込ワード線9とライナー層10と埋込絶縁膜11を形成したゲート電極溝7の上を覆うように第1の層間絶縁膜26が形成されている。
そして、図2(A)に示す領域では埋込絶縁膜11の上を覆うように、図2(B)に示す領域では半導体基板5の表面上、即ち、不純物高濃度拡散層22、24の上と、埋込ワード線9とライナー層10と埋込絶縁膜11を形成したゲート電極溝7の上を覆うように第1の層間絶縁膜26が形成されている。
第1の層間絶縁膜26に対し、図2(B)のX方向に隣接するゲート電極溝7、7の間の領域にコンタクトホール28が形成されていて、第1の層間絶縁膜26上に図1に示す如く埋込ワード線9と直交する方向に延在するビット配線15が形成されているが、これらのビット配線15は前記コンタクトホール28の部分において、コンタクトホール28の底部側にまで延出形成されていて、各コンタクトホール28の下に形成されている不純物高濃度拡散層22に接続されている。従って、コンタクトホール28が形成されている領域においてビット配線15が存在する部分であって、その下に不純物高濃度拡散層22が存在する領域がビット配線接続領域16とされる。
前記ビット配線15は、ポリシリコンからなる底部導電膜30とタングステンなどの高融点金属からなる金属膜31とシリコン窒化膜などの上部絶縁膜32からなる3層構造とされており、図2(B)に示すビット配線15の幅方向両側、及び、図2(A)に示す第1の層間絶縁膜26の上にはビット配線15の幅方向両側に位置するようにシリコン窒化膜などからなる絶縁膜33とライナー膜34とがそれぞれ形成されている。
より詳細には、底部導電膜30は後述する製造方法の説明においても述べるように、リン(P)などの不純物をドープした不純物ドープ型のポリシリコンに更にリン(P)などの不純物イオンを打ち込みしてなる注入ポリシリコン膜からなる。また、ビット配線15の幅方向両側に位置する底部導電膜30の両端側には、半導体基板50の深さ方向に突出する突出部30aが形成されている。これらの突出部30aが底部導電膜30の両側に形成されていることで、ビット配線30が半導体基板5の不純物高濃度拡散層22を取り囲むように接続し、コンタクト抵抗の低減に寄与している。
より詳細には、底部導電膜30は後述する製造方法の説明においても述べるように、リン(P)などの不純物をドープした不純物ドープ型のポリシリコンに更にリン(P)などの不純物イオンを打ち込みしてなる注入ポリシリコン膜からなる。また、ビット配線15の幅方向両側に位置する底部導電膜30の両端側には、半導体基板50の深さ方向に突出する突出部30aが形成されている。これらの突出部30aが底部導電膜30の両側に形成されていることで、ビット配線30が半導体基板5の不純物高濃度拡散層22を取り囲むように接続し、コンタクト抵抗の低減に寄与している。
図1に示すY方向に隣接するビット配線15、15の間の領域であって埋込ワード線9の上方領域からそれに隣接する素子分離用の埋込配線13との間の領域にかけて、平面視矩形状の容量コンタクト開口36が形成され、これらの容量コンタクト開口36の内側にシリコン窒化膜などの側壁37に囲まれて容量コンタクトプラグ19が形成されている。従って容量コンタクト開口36が形成されている部分が容量コンタクトプラグ形成領域17に対応する。ここに形成されている容量コンタクトプラグ19は、図2(B)に示すように、ポリシリコンなどからなる底部導電膜40とCoSiなどからなるシリサイド層41とタングステンなどの金属膜42からなる3層構造とされている。また、ビット配線15と容量コンタクトプラグ19は半導体基板5上において、同一高さに形成され、その他の領域においてはビット配線15と容量コンタクトプラグ19に対し同一高さになるように埋込絶縁膜43が形成されている。
次に、図2(A)、(B)に示すキャパシタ形成領域3においては、図1に円形状に示す如く各容量コンタクトパッド18が容量コンタクトプラグ19の上に平面視一部重なるように互い違いに形成されている。各容量コンタクトパッド18はストッパー膜45により覆われるとともに、ストッパー膜45の上に第3の層間絶縁膜46が形成されていて、この第3の層間絶縁膜46の内部であって、前記容量コンタクトパッド18上に位置するように個々にキャパシタ47が形成されている。
この実施形態においてキャパシタ47は、容量コンタクトパッド18の上に形成されたカップ型の下部電極47Aと、下部電極47Aの内面から第3の層間絶縁膜46の上に延出形成されている容量絶縁膜47Bと、容量絶縁膜47Bの内側において下部電極47Aの内部側を埋めるとともに容量絶縁膜47Bの上面側にまで延出形成された上部電極47Cと、上部電極47Cの上に形成された第4の層間絶縁膜48と第4の層間絶縁膜48の上に形成された上部金属配線49と、上部金属配線49と第4の層間絶縁膜48を覆って設けられた保護膜54とを具備して構成されている。なお、キャパシタ形成領域3に形成されているキャパシタ47の構造は、一例であって、この実施形態の構造の他、クラウン型などのような半導体記憶装置に一般的に適用されている他のキャパシタ構造を適用しても良いのは勿論である。
この実施形態においてキャパシタ47は、容量コンタクトパッド18の上に形成されたカップ型の下部電極47Aと、下部電極47Aの内面から第3の層間絶縁膜46の上に延出形成されている容量絶縁膜47Bと、容量絶縁膜47Bの内側において下部電極47Aの内部側を埋めるとともに容量絶縁膜47Bの上面側にまで延出形成された上部電極47Cと、上部電極47Cの上に形成された第4の層間絶縁膜48と第4の層間絶縁膜48の上に形成された上部金属配線49と、上部金属配線49と第4の層間絶縁膜48を覆って設けられた保護膜54とを具備して構成されている。なお、キャパシタ形成領域3に形成されているキャパシタ47の構造は、一例であって、この実施形態の構造の他、クラウン型などのような半導体記憶装置に一般的に適用されている他のキャパシタ構造を適用しても良いのは勿論である。
<半導体記憶装置の製造方法>
次に、図1と図2に示す半導体記憶装置1の製造方法の一例について、図3〜図23に基づいて説明する。なお、図3〜図23において、それぞれの図(A)は図1のA―A‘線に沿う部分の断面構造を示し、それぞれの図(B)は図1のB―B’線に沿う部分の断面構造を示す。
図3に示す如きP型のSi基板などの半導体基板50を用意したならば、シリコン酸化膜51とマスク用のシリコン窒化膜(Si3N4膜)52を順次積層する。なお、ここで用いる半導体基板は、トランジスタを形成するべき領域に予めイオン注入によってP型ウエルを形成した半導体基板を用いても良い。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、シリコン酸化膜51、シリコン窒化膜52、および半導体基板50のパターニングを行い、活性領域Kを区画するための素子分離溝(トレンチ)53を、シリコン基板50の表面に形成する。素子分離溝53は、例えば半導体基板50を平面視した場合に、図1の帯状の活性領域Kの両側を挟むように所定の方向に延在するライン状のパターン溝として形成される。活性領域Kとなる領域は、マスク用のシリコン窒化膜52で覆われている。
次に、図1と図2に示す半導体記憶装置1の製造方法の一例について、図3〜図23に基づいて説明する。なお、図3〜図23において、それぞれの図(A)は図1のA―A‘線に沿う部分の断面構造を示し、それぞれの図(B)は図1のB―B’線に沿う部分の断面構造を示す。
図3に示す如きP型のSi基板などの半導体基板50を用意したならば、シリコン酸化膜51とマスク用のシリコン窒化膜(Si3N4膜)52を順次積層する。なお、ここで用いる半導体基板は、トランジスタを形成するべき領域に予めイオン注入によってP型ウエルを形成した半導体基板を用いても良い。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、シリコン酸化膜51、シリコン窒化膜52、および半導体基板50のパターニングを行い、活性領域Kを区画するための素子分離溝(トレンチ)53を、シリコン基板50の表面に形成する。素子分離溝53は、例えば半導体基板50を平面視した場合に、図1の帯状の活性領域Kの両側を挟むように所定の方向に延在するライン状のパターン溝として形成される。活性領域Kとなる領域は、マスク用のシリコン窒化膜52で覆われている。
次に、熱酸化法によって、図4に示す如く半導体基板50の表面にシリコン酸化膜55を形成する。この後に、シリコン窒化膜を素子分離溝53の内部を充填するように堆積して、エッチバックを行い、素子分離溝53の内下部側にのみシリコン窒化膜を残存させると半導体基板50の上面より若干低い位置まで充填された図4に示す厚さの素子分離絶縁膜56が完成する。
次に、CVD法によって、シリコン酸化膜57を素子分離溝53の内部を充填するように堆積して、図3で形成したマスク用のシリコン窒化膜52が露出するまでCMP(Chemical Mechanical Polishing)処理を行い、図5に示す如く表面を平坦化する。
次に、CVD法によって、シリコン酸化膜57を素子分離溝53の内部を充填するように堆積して、図3で形成したマスク用のシリコン窒化膜52が露出するまでCMP(Chemical Mechanical Polishing)処理を行い、図5に示す如く表面を平坦化する。
次に、ウエットエッチングによって、マスク用のシリコン窒化膜52およびシリコン酸化膜51を除去し、素子分離溝53(シリコン酸化膜57)の表面をシリコン基板50表面の位置と概略同等になるようにする。これにより、図6に示すSTI(Shallow Trench Isolation)構造を用いた、ライン状の素子分離領域58が形成される。前記シリコン基板50の表面が露出した後、熱酸化を行い、半導体基板50の表面にシリコン酸化膜60を形成する。
この後に、図6に示す如く低濃度のN型不純物(リン等)をイオン注入し、N型の低濃度不純物拡散層61を形成する。このN型の低濃度不純物拡散層61は本願のリセス型トランジスタのS・D領域の一部(ソース・ドレイン領域の一部)として機能する。
この後に、図6に示す如く低濃度のN型不純物(リン等)をイオン注入し、N型の低濃度不純物拡散層61を形成する。このN型の低濃度不純物拡散層61は本願のリセス型トランジスタのS・D領域の一部(ソース・ドレイン領域の一部)として機能する。
次に、マスク用のシリコン窒化膜62および、カーボン膜(アモルファス・カーボン膜)63を順次堆積し、図7に示す如くゲート電極溝(トレンチ溝)形成用のパターンにパターニングする。
更に、ドライエッチングによって半導体基板50を図8に示す如くエッチングし、トレンチ溝(ゲート電極溝)65を形成する。これらのトレンチ溝65は、活性領域Kと交差する所定の方向(図1のY方向)に延在するライン状のパターンとして形成される。
この時、トレンチ溝65内に位置する素子分離領域58の上面もエッチングされ、半導体基板上面よりも低い位置となって浅溝を構成する。シリコン酸化膜のエッチング速度が半導体基板のエッチング速度よりも遅くなるようにエッチング条件を制御することにより、トレンチ溝65は半導体基板50がエッチングされた相対的に深い溝と、素子分離領域58がエッチングされた相対的に浅い溝が連続し、底部に段差を有する溝として形成される。その結果、素子分離領域58と接するトレンチ溝65の側面部分66には、薄膜状のシリコンが図8に示す如くサイドウォール66として残存し、リセス型のセルトランジスタのチャネル領域として機能する。素子分離絶縁領域(STI)58よりも半導体基板50のシリコンの部分を深くエッチングすると、リセスチャネル型のトランジスタとしてのチャネル領域が図8に示す如く形成される。
更に、ドライエッチングによって半導体基板50を図8に示す如くエッチングし、トレンチ溝(ゲート電極溝)65を形成する。これらのトレンチ溝65は、活性領域Kと交差する所定の方向(図1のY方向)に延在するライン状のパターンとして形成される。
この時、トレンチ溝65内に位置する素子分離領域58の上面もエッチングされ、半導体基板上面よりも低い位置となって浅溝を構成する。シリコン酸化膜のエッチング速度が半導体基板のエッチング速度よりも遅くなるようにエッチング条件を制御することにより、トレンチ溝65は半導体基板50がエッチングされた相対的に深い溝と、素子分離領域58がエッチングされた相対的に浅い溝が連続し、底部に段差を有する溝として形成される。その結果、素子分離領域58と接するトレンチ溝65の側面部分66には、薄膜状のシリコンが図8に示す如くサイドウォール66として残存し、リセス型のセルトランジスタのチャネル領域として機能する。素子分離絶縁領域(STI)58よりも半導体基板50のシリコンの部分を深くエッチングすると、リセスチャネル型のトランジスタとしてのチャネル領域が図8に示す如く形成される。
次に、図9に示す如くゲート絶縁膜67を形成する。ゲート絶縁膜67としては熱酸化法で形成したシリコン酸化膜等を利用できる。この後に、窒化チタン(TiN)からなる内面層68とタングステン(W)層69を順次堆積する。
次に、エッチバックを行い、トレンチ溝65の底部に窒化チタン層68およびタングステン膜69を残存させる。これにより図10に示す如くゲート電極を一部兼ねる構造の埋込ワード線70と素子分離用の埋込配線73が形成される。
次に、エッチバックを行い、トレンチ溝65の底部に窒化チタン層68およびタングステン膜69を残存させる。これにより図10に示す如くゲート電極を一部兼ねる構造の埋込ワード線70と素子分離用の埋込配線73が形成される。
残存したタングステン層69上およびトレンチ溝65の内壁を覆うように、図11に示す如くシリコン窒化膜(Si3N4)等でライナー膜71を形成する。このライナー膜71の膜厚は10nm程度必要である。ライナー膜71上に埋込絶縁膜72をCVD法あるいはSOD膜(Spin On Directrics:ポリシラザン等の塗布系絶縁膜)により堆積する。
次に、図12に示す如くCMP処理を行って、ライナー膜71が露出するまで表面を平坦化した後に、エッチングによってマスク用のシリコン窒化膜および、埋込絶縁膜72とライナー膜71の一部を除去し、埋込絶縁膜72の表面が、半導体基板50のシリコン表面と概略同程度の高さになるようにする。これにより、埋込ワード線70および素子分離用の埋込配線73が形成され、埋込ワード線70上と埋込配線73上の埋込絶縁膜74が形成される。
次に、図13に示す如く半導体基板50上を覆うように、シリコン酸化膜等で第1の層間絶縁膜75を形成する。この後に、フォトリソグラフィ技術およびドライエッチング技術を用いて、第1の層間絶縁膜75の一部を除去し、ビットコンタクト開口76を形成する。ビットコンタクト開口76は、図1に示した場合と同様に、埋込ワード線70と同じ方向(図1のY方向、図13では埋込ワード線70及び埋込配線73の延在方向)に延在するライン状の開口パターンとして形成される。これにより、ビットコンタクト開口76のパターンと活性領域Kの交差した部分では、半導体基板50のシリコン表面が露出する。そして、この露出領域がビット配線接続領域とされる。
ビットコンタクト開口76を形成した後に、N型不純物(ヒ素等)をイオン注入し、半導体基板50のシリコン表面近傍にN型不純物高濃度拡散層77を形成する。形成したN型不純物高濃度拡散層77は、リセス型のセルトランジスタのソース・ドレイン領域として機能する。
次に、半導体基板50上に図14に示す如くN型の不純物(リン等)を含有したポリシリコン膜の底部導電膜78、および、タングステン膜などの金属膜79、シリコン窒化膜80を順次堆積する。
ここで詳細には、図15(A)に示す如く、ゲート電極の一部を兼ねる隣接する埋込ワード線70、70を埋め込み形成したトレンチ溝65の開口部の部分に到達するように第1の層間絶縁膜75にコンタクト開口75Aを形成する。このコンタクト開口75Aは、X方向に左右に並ぶトレンチ溝65、65の間のN型不純物高濃度拡散層77をカバーするとともにX方向に左右に並ぶトレンチ溝65、65の開口部側の埋込絶縁膜74に達する幅に形成される。
そして、半導体基板50上及び第1の層間絶縁膜75上にリンなどのN型不純物をドープした不純物ドープドポリシリコン膜78Aを成膜する。そして、この不純物ドープドポリシリコン膜78Aに対し、半導体基板50上からリンなどのN型不純物イオンを注入することで全体として高濃度の注入ポリシリコン膜78Bを得ることができる。
ここで詳細には、図15(A)に示す如く、ゲート電極の一部を兼ねる隣接する埋込ワード線70、70を埋め込み形成したトレンチ溝65の開口部の部分に到達するように第1の層間絶縁膜75にコンタクト開口75Aを形成する。このコンタクト開口75Aは、X方向に左右に並ぶトレンチ溝65、65の間のN型不純物高濃度拡散層77をカバーするとともにX方向に左右に並ぶトレンチ溝65、65の開口部側の埋込絶縁膜74に達する幅に形成される。
そして、半導体基板50上及び第1の層間絶縁膜75上にリンなどのN型不純物をドープした不純物ドープドポリシリコン膜78Aを成膜する。そして、この不純物ドープドポリシリコン膜78Aに対し、半導体基板50上からリンなどのN型不純物イオンを注入することで全体として高濃度の注入ポリシリコン膜78Bを得ることができる。
次に、図15〜図18を基に、セルトランジスタ領域に加えてDRAMの周辺回路領域(MOSトランジスタ領域)の状態について説明する。
図15(A)に示す如く不純物ドープドポリシリコン膜78Aを成膜する工程の前に、周辺回路領域301には図15(D)に示す如くノンドープ型のポリシリコン膜300を成膜しておく。また、周辺回路領域301ではNMOS領域を第1の領域302と表記し、PMOS領域を第2の領域303として便宜的に区別して説明する。なお、これらの領域は、半導体基板50に形成された素子分離絶縁膜304により個々に絶縁分離され、半導体基板50の素子分離絶縁膜304で分離された領域とそれらの領域に囲まれている半導体基板表面部分に沿ってゲート酸化膜305が形成されている。
先に示す不純物ドープドポリシリコン膜78Aを図15(A)に示す如く成膜した状態において周辺回路領域301にも不純物ドープドポリシリコン膜78Aが積層された状態となっている。
図15(A)に示す如く不純物ドープドポリシリコン膜78Aを成膜する工程の前に、周辺回路領域301には図15(D)に示す如くノンドープ型のポリシリコン膜300を成膜しておく。また、周辺回路領域301ではNMOS領域を第1の領域302と表記し、PMOS領域を第2の領域303として便宜的に区別して説明する。なお、これらの領域は、半導体基板50に形成された素子分離絶縁膜304により個々に絶縁分離され、半導体基板50の素子分離絶縁膜304で分離された領域とそれらの領域に囲まれている半導体基板表面部分に沿ってゲート酸化膜305が形成されている。
先に示す不純物ドープドポリシリコン膜78Aを図15(A)に示す如く成膜した状態において周辺回路領域301にも不純物ドープドポリシリコン膜78Aが積層された状態となっている。
図15(B)に示す如くリン(P)などのN型の不純物イオンの注入を行う場合、周辺回路領域301では第2の領域303をフォトレジスト層(保護層)305Aで覆っておいてからリンなどのN型の不純物イオン注入とする。このイオン注入操作により第1の領域302において、不純物ドープドポリシリコン膜78Aとその下のノンドープ型のポリシリコン膜300が両方とも高濃度のN型不純物を含有するポリシリコン膜の拡散層306とされる。
続いて図15(C)と図15(F)に示す如くセルトランジスタ領域と第1の領域302の両方をフォトレジスト層(保護層)307で覆ってからほう素(B)などのP型イオンを注入する。この操作により第2の領域303における不純物ドープドポリシリコン膜78Aとその下のノンドープ型のポリシリコン膜300は高濃度P型不純物を含有するポリシリコン膜の拡散層308が形成される。
続いて図15(C)と図15(F)に示す如くセルトランジスタ領域と第1の領域302の両方をフォトレジスト層(保護層)307で覆ってからほう素(B)などのP型イオンを注入する。この操作により第2の領域303における不純物ドープドポリシリコン膜78Aとその下のノンドープ型のポリシリコン膜300は高濃度P型不純物を含有するポリシリコン膜の拡散層308が形成される。
なお、図15(E)に示す第2の領域303側においては、ゲート酸化膜305の近傍領域はノンドープ型のポリシリコン膜300が形成されているので、その上にN型不純物ドープ型のポリシリコン膜78Aが形成されていても、図15(F)に示す如くほう素(B)などのP型イオンを注入する際のイオンの打ち返しは容易であり、第2の領域303におけるPMOSトランジスタの形成に支障はない。
従って、図15(D)〜(F)に示す如くノンドープ型のポリシリコン膜300と不純物ドープドポリシリコン膜78Aを使い分け、フォトレジスト層305A、307によってイオンの打ち込み領域を分けて行うことにより、セルトランジスタ領域での成膜と併せ、周辺回路領域301におけるPMOSトランジスタとNMOSトランジスタの作り分けにも支障を生じることなく実施ができる。
従って、図15(D)〜(F)に示す如くノンドープ型のポリシリコン膜300と不純物ドープドポリシリコン膜78Aを使い分け、フォトレジスト層305A、307によってイオンの打ち込み領域を分けて行うことにより、セルトランジスタ領域での成膜と併せ、周辺回路領域301におけるPMOSトランジスタとNMOSトランジスタの作り分けにも支障を生じることなく実施ができる。
次に、セルトランジスタ領域において、図16に示す如く注入ポリシリコン膜78B、金属膜79、シリコン窒化膜80の積層膜をライン形状にパターニングすることでビット配線81を形成することができる。
本実施形態の構造では、セル領域において前記不純物ドープドポリシリコン膜78Aをを適用していてこの不純物ドープドポリシリコン膜78Aを用いることによってビット配線81を不純物高濃度拡散層77に低抵抗で接続できる上に、更に不純物ドープドポリシリコン膜78Aを前記の如く注入ポリシリコン膜78Bとしていることで、この注入ポリシリコン膜78Bによりビット配線81を不純物高濃度拡散層77に接続できるので、コンタクト部分に更に高濃度の不純物を存在させることができ、これによりビット配線81と不純物高濃度拡散層77との更なる低抵抗接続を実現できる。
ビット配線81は、埋込ワード線70と交差する方向(図1に示す構造説明の場合のX方向)に延在するパターンとして形成される。なお、図1に示す構造と同様、ビット配線81は、埋込ワード線70と直交する直線形状となっているが、ビット配線81はその一部を湾曲させた折れ線形状や波型形状として配置してもよい。ビットコンタクト開口76内で露出しているシリコンからなる半導体基板50の表面部分で、ビット配線81の下層の底部導電膜78と半導体基板50の表面のN型不純物高濃度拡散層77(ソース・ドレイン領域の一方)とが接続する。
本実施形態の構造では、セル領域において前記不純物ドープドポリシリコン膜78Aをを適用していてこの不純物ドープドポリシリコン膜78Aを用いることによってビット配線81を不純物高濃度拡散層77に低抵抗で接続できる上に、更に不純物ドープドポリシリコン膜78Aを前記の如く注入ポリシリコン膜78Bとしていることで、この注入ポリシリコン膜78Bによりビット配線81を不純物高濃度拡散層77に接続できるので、コンタクト部分に更に高濃度の不純物を存在させることができ、これによりビット配線81と不純物高濃度拡散層77との更なる低抵抗接続を実現できる。
ビット配線81は、埋込ワード線70と交差する方向(図1に示す構造説明の場合のX方向)に延在するパターンとして形成される。なお、図1に示す構造と同様、ビット配線81は、埋込ワード線70と直交する直線形状となっているが、ビット配線81はその一部を湾曲させた折れ線形状や波型形状として配置してもよい。ビットコンタクト開口76内で露出しているシリコンからなる半導体基板50の表面部分で、ビット配線81の下層の底部導電膜78と半導体基板50の表面のN型不純物高濃度拡散層77(ソース・ドレイン領域の一方)とが接続する。
なお、ビット配線81の底部を占める底部導電膜78の部分においてはその幅方向両側に突出部78aが形成されている。これは、図13に示す如くエッチングによりビットコンタクト開口76を形成した際、ビットコンタクト開口76の幅方向両端縁部に存在する埋込絶縁膜74とゲート絶縁膜67が一部エッチングにより除去されたことにより生成したものである。これらの突出部78aがあることで底部導電膜78が半導体基板50表面の不純物高濃度拡散層77に接触する面積が増大するので、ビット配線81と不純物高濃度拡散層77の接続の面で有利であり、低抵抗接続に寄与する。
次に、図15に示す如く注入ポリシリコン膜78B、金属膜79、シリコン窒化膜80の積層膜をライン形状にパターニングすることでビット配線81を形成する工程に併行して図17と図18に示す如く周辺回路領域301において、MOSトランジスタを形成する。
まず、図17(A)に示す如く注入ポリシリコン膜78Bの上に金属膜79、シリコン窒化膜80を形成した状態において、図17(D)に示す如く周辺回路領域301にもこれらの膜が積層される。そして、図17(B)に示す如くビット配線81をパターニングする際に同時に図17(E)に示す如く高濃度のN型不純物を含有するポリシリコン膜の拡散層306と高濃度P型不純物を含有するポリシリコン膜の拡散層308をパターニングして第1の領域302と第2の領域303にそれぞれゲート電極310、311を形成する。次に、セルトランジスタ領域全体と周辺回路領域の第2の領域303を図17(C)、(F)に示す如くフォトレジスト層312で覆い、第1の領域302のゲート電極周りにAsなどの不純物イオンを図17(F)に示す如く注入してゲート電極310の両側の半導体基板表面部に不純物拡散層313、314を形成する。
まず、図17(A)に示す如く注入ポリシリコン膜78Bの上に金属膜79、シリコン窒化膜80を形成した状態において、図17(D)に示す如く周辺回路領域301にもこれらの膜が積層される。そして、図17(B)に示す如くビット配線81をパターニングする際に同時に図17(E)に示す如く高濃度のN型不純物を含有するポリシリコン膜の拡散層306と高濃度P型不純物を含有するポリシリコン膜の拡散層308をパターニングして第1の領域302と第2の領域303にそれぞれゲート電極310、311を形成する。次に、セルトランジスタ領域全体と周辺回路領域の第2の領域303を図17(C)、(F)に示す如くフォトレジスト層312で覆い、第1の領域302のゲート電極周りにAsなどの不純物イオンを図17(F)に示す如く注入してゲート電極310の両側の半導体基板表面部に不純物拡散層313、314を形成する。
次いで、先のフォトレジスト層312を除去し、図18(A)、(B)に示す如くセルトランジスタ領域と第1の領域302をフォトレジスト層315で覆い、露出させた第2の領域303のゲート電極311の周囲に図18(B)に示す如くBF2イオンなどの不純物イオンを注入してゲート電極311の両側の半導体基板表面部にソース・ドレイン領域となるべき不純物拡散層316、317を形成することができる。
以上の諸工程により、周辺回路領域301にNMOSトランジスタ318とPMOSトランジスタ319を形成することができる。これらのトランジスタ318、319の製造工程にあっては、
この後、図18(D)に示す如く層間絶縁膜320を形成し、層間絶縁膜320にコンタクト開口321を形成し、コンタクトプラグ322、323を形成すると、図19に示す如く周辺回路領域におけるトランジスタ構造の基本部分を製造できたことになる。
以上の諸工程により、周辺回路領域301にNMOSトランジスタ318とPMOSトランジスタ319を形成することができる。これらのトランジスタ318、319の製造工程にあっては、
この後、図18(D)に示す如く層間絶縁膜320を形成し、層間絶縁膜320にコンタクト開口321を形成し、コンタクトプラグ322、323を形成すると、図19に示す如く周辺回路領域におけるトランジスタ構造の基本部分を製造できたことになる。
ところで、セルトランジスタ領域においては、図20に示す如く、ビット配線81の側面を覆うシリコン窒化膜82を形成した後に、その上面を覆うライナー膜83をシリコン窒化膜等で形成する。
なお、以上説明した如く、ビット配線81用の積層膜は、半導体記憶装置の周辺回路領域では、MOSトランジスタのゲート電極310、311を兼用することができ、ビット配線81の側面を覆うシリコン窒化膜82は、周辺回路部においてゲート電極310、311のサイドウォールの一部として利用することができるが、図17、図18を基にした説明ではサイドウオールの説明は略している。
なお、以上説明した如く、ビット配線81用の積層膜は、半導体記憶装置の周辺回路領域では、MOSトランジスタのゲート電極310、311を兼用することができ、ビット配線81の側面を覆うシリコン窒化膜82は、周辺回路部においてゲート電極310、311のサイドウォールの一部として利用することができるが、図17、図18を基にした説明ではサイドウオールの説明は略している。
次に、図20に示すビット配線81、81間のスペース部81Aを充填するように、塗布膜であるSOD膜(Spin On Directrics:ポリシラザン等の塗布系絶縁膜)を堆積した後に、高温の水蒸気(H2O)雰囲気中でアニール処理を行い、固体の堆積膜85に改質する。ライナー膜83の上面が露出するまでCMP処理を行って平坦化した後に、図21に示す如く第2の層間絶縁膜86として、CVD法で形成したシリコン酸化膜を形成し、堆積膜85の表面を覆う。
次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、図22に示す如く容量コンタクト開口87を形成する。この容量コンタクト開口87を形成する位置は、図1を基に先に説明した構造の場合、容量コンタクトプラグ形成領域17に対応する位置である。ここでは、先にビット配線81の側面に形成したシリコン窒化膜82およびライナー膜83をサイドウォールとして用いたSAC(Self Alignment Contact)法によって、容量コンタクト開口87を形成することができる。
容量コンタクト開口87と活性領域Kの交差している部分で、半導体基板50の表面が露出する。この露出部分の下には、トレンチ溝65を埋めた埋込ワード線70上に位置する埋込絶縁膜74が位置している。
次に、図22に示す如く容量コンタクト開口87の内壁を覆うように、シリコン窒化膜でサイドウォール(SW)88を形成する。サイドウォール88を形成した後に、N型不純物(リン等)を半導体基板50の表面にイオン注入し、半導体基板50の表面近傍にN型不純物高濃度拡散層90を形成する。ここで形成したN型不純物高濃度拡散層90は、本実施形態のリセス型のトランジスタにおいてソース・ドレイン領域として機能する。
次に、図23に示す如くリンを含有したポリシリコン膜を堆積した後にエッチバックを行い、容量コンタクト開口87の底部にポリシリコン膜を残存させて底部導電膜91を形成する。この後に、底部導電膜91の表面にコバルトシリサイド(CoSi)等のシリサイド層92を形成し、容量コンタクト開口87内を充填するようにタングステンなどの金属膜93を堆積する。CMP処理によって堆積膜85の表面が露出するまで表面の平坦化を行い、容量コンタクト開口87内にのみタングステンの金属膜93を残存させる。これにより、3層構造の容量コンタクトプラグ95が形成される。
また、本実施形態の構造では図23に示す如く隣接する埋込ワード線70間に位置する高濃度不純物拡散層90の上に容量コンタクトプラグ95を形成し、高濃度不純物拡散層77の上にビット配線81を形成するので、容量コンタクトプラグ95とビット配線81をトレンチ構造の埋込ワード線70上に密に配置して微細化に寄与することができる。
また、本実施形態の構造では図23に示す如く隣接する埋込ワード線70間に位置する高濃度不純物拡散層90の上に容量コンタクトプラグ95を形成し、高濃度不純物拡散層77の上にビット配線81を形成するので、容量コンタクトプラグ95とビット配線81をトレンチ構造の埋込ワード線70上に密に配置して微細化に寄与することができる。
次に、窒化タングステン(WN)およびタングステン(W)を順次堆積した積層膜を形成し、パターニングすることで、図24に示す容量コンタクトパッド96を形成する。容量コンタクトパッド96は容量コンタクトプラグ95と接続されている。
次に、図25に示す如く容量コンタクトパッド96上を覆うように、シリコン窒化膜を用いてストッパー膜97を形成したのちに、シリコン酸化膜等で第3の層間絶縁膜98を形成する。
次いで図26に示す如く容量コンタクトパッド96の上面を露出させるように、第3の層間絶縁膜98およびストッパー膜97を貫通する開口(コンタクトホール)99を形成した後に、開口99の内壁を覆うように窒化チタン等でキャパシタ素子の下部電極100を形成する。下部電極100の底部は容量コンタクトパッド96と接続している。
次いで図26に示す如く容量コンタクトパッド96の上面を露出させるように、第3の層間絶縁膜98およびストッパー膜97を貫通する開口(コンタクトホール)99を形成した後に、開口99の内壁を覆うように窒化チタン等でキャパシタ素子の下部電極100を形成する。下部電極100の底部は容量コンタクトパッド96と接続している。
次に、図27に示す如く下部電極100の表面を覆うように容量絶縁膜101を形成した後に、窒化チタン等でキャパシタ素子の上部電極102を形成する。これによりキャパシタ103を形成することができる。容量絶縁膜101としては、酸化ジルコニウム(ZrO2)、酸化アルミニウム(Al2O3)、酸化ハフニウム(HfO2)やそれらの積層膜を用いることができる。
次に、図28に示す如く上部電極102を覆うようにシリコン酸化膜等で第4の層間絶縁膜105を形成したのちに、上部金属配線106をアルミニウム(Al)や銅(Cu)等で形成する。この後に表面の保護膜107を形成すれことにより、図1、図2に示す構造の半導体記憶装置(DRAM)1と同等構造の半導体記憶装置110が図28に示す如く完成する。
次に、図28に示す如く上部電極102を覆うようにシリコン酸化膜等で第4の層間絶縁膜105を形成したのちに、上部金属配線106をアルミニウム(Al)や銅(Cu)等で形成する。この後に表面の保護膜107を形成すれことにより、図1、図2に示す構造の半導体記憶装置(DRAM)1と同等構造の半導体記憶装置110が図28に示す如く完成する。
なお、図29に、以上説明した製造方法により得られた半導体記憶装置110の一部配線構造について平面構造を示しておく。
図29に示す配線構造においては、図1に示した配線構造において記載を略していたビット配線両側の絶縁膜82とライナー膜83を表示している。図29においては、Y方向に隣接するビット配線81、81間に容量コンタクトプラグ形成領域17が区画されている状態を明確に示している。
図29に容量コンタクトプラグ形成領域17を示しておくことにより、図22を基に先に説明した容量コンタクト開口87を形成する場合に、ライナー膜83をサイドウォ−ルとしてSAC法を行い、容量コンタクト開口87を正確に形成し、これを基に容量コンタクトプラグ95を形成する状況を明瞭に理解することができる。
図29に示す配線構造においては、図1に示した配線構造において記載を略していたビット配線両側の絶縁膜82とライナー膜83を表示している。図29においては、Y方向に隣接するビット配線81、81間に容量コンタクトプラグ形成領域17が区画されている状態を明確に示している。
図29に容量コンタクトプラグ形成領域17を示しておくことにより、図22を基に先に説明した容量コンタクト開口87を形成する場合に、ライナー膜83をサイドウォ−ルとしてSAC法を行い、容量コンタクト開口87を正確に形成し、これを基に容量コンタクトプラグ95を形成する状況を明瞭に理解することができる。
図30は、図1、図2を基に先に説明した実施形態のリセスチャネル型のセルトランジスタを備えた半導体記憶装置1に代えて、サドルフィン型のセルトランジスタを備えた半導体記憶装置の一例構造を示す。
この実施形態の半導体記憶装置111は、先の形態の半導体記憶装置1に対し、セルトランジスタの部分のみが異なり、その他の部分の構造は先に説明した半導体記憶装置1と同等である。
図30(A)は図1に示す半導体記憶装置1におけるAーA’線と同等位置を断面視した図、図30(B)は図1に示す半導体記憶装置1におけるBーB’線と同等位置を断面視した図であり、本実施形態の半導体記憶装置111は、図30(A)、(B)の断面構造に示すセルトランジスタ形成領域2Aとキャパシタ形成領域3とから概略構成されている。
本実施形態の半導体記憶装置111において、素子分離溝4の上に重なるように埋込配線13Aに下向きの突型電極13aが形成され、図30(A)のY方向に隣接する突型電極13a、13aの間に位置する半導体基板表面部分の凸部5A部分がチャネル領域となるように形成されている点が先の実施形態の半導体記憶装置1のセルトランジスタ構造と異なっている。
この実施形態の半導体記憶装置111は、先の形態の半導体記憶装置1に対し、セルトランジスタの部分のみが異なり、その他の部分の構造は先に説明した半導体記憶装置1と同等である。
図30(A)は図1に示す半導体記憶装置1におけるAーA’線と同等位置を断面視した図、図30(B)は図1に示す半導体記憶装置1におけるBーB’線と同等位置を断面視した図であり、本実施形態の半導体記憶装置111は、図30(A)、(B)の断面構造に示すセルトランジスタ形成領域2Aとキャパシタ形成領域3とから概略構成されている。
本実施形態の半導体記憶装置111において、素子分離溝4の上に重なるように埋込配線13Aに下向きの突型電極13aが形成され、図30(A)のY方向に隣接する突型電極13a、13aの間に位置する半導体基板表面部分の凸部5A部分がチャネル領域となるように形成されている点が先の実施形態の半導体記憶装置1のセルトランジスタ構造と異なっている。
図31と図32は、本実施形態のサドルフィン型のセルトランジスタを製造する工程を説明するための図である。
本実施形態の半導体記憶装置111の製造方法は、先の実施形態の半導体記憶装置1と同様に図3〜図7を基に説明した方法に従い、図7に示す如く半導体基板50上にマスク用のシリコン窒化膜62および、カーボン膜(アモルファス・カーボン膜)63を順次堆積し、図7に示す如くゲート電極溝(トレンチ溝)形成用のパターンにパターニングした後、ドライエッチングによって半導体基板50を図31に示す如くエッチングし、トレンチ溝(ゲート電極溝)115を形成する。これらのトレンチ溝115は、先の実施形態と同様、活性領域Kと交差する所定の方向(図1のY方向)に延在するライン状のパターンとして形成される。
このエッチングの際に、先の実施形態では図8に示す如く素子分離溝の領域よりも半導体基板のシリコン膜側をより深くエッチングしたのに対し、本実施形態では逆に、半導体基板50のトレンチ溝115側よりも素子分離溝53側の部分を深くエッチングすることにより半導体基板50に凸部50Aを形成することができる、この凸部50Aの部分をセルトランジスタのチャネル領域とすることができる。
本実施形態の半導体記憶装置111の製造方法は、先の実施形態の半導体記憶装置1と同様に図3〜図7を基に説明した方法に従い、図7に示す如く半導体基板50上にマスク用のシリコン窒化膜62および、カーボン膜(アモルファス・カーボン膜)63を順次堆積し、図7に示す如くゲート電極溝(トレンチ溝)形成用のパターンにパターニングした後、ドライエッチングによって半導体基板50を図31に示す如くエッチングし、トレンチ溝(ゲート電極溝)115を形成する。これらのトレンチ溝115は、先の実施形態と同様、活性領域Kと交差する所定の方向(図1のY方向)に延在するライン状のパターンとして形成される。
このエッチングの際に、先の実施形態では図8に示す如く素子分離溝の領域よりも半導体基板のシリコン膜側をより深くエッチングしたのに対し、本実施形態では逆に、半導体基板50のトレンチ溝115側よりも素子分離溝53側の部分を深くエッチングすることにより半導体基板50に凸部50Aを形成することができる、この凸部50Aの部分をセルトランジスタのチャネル領域とすることができる。
この後、先の実施形態において図9において説明した工程と同様、ゲート絶縁膜67と窒化チタン膜68とタングステン膜69を成膜し、エッチバックを行うと、図32に示すトレンチ溝(ゲート電極溝)115内に埋込ワード線116あるいは埋込配線117を形成することができるので、図32の状態から先の実施形態の場合と同様、図11以降の工程を順次施すことにより、図30に示す断面構造の半導体記憶装置111を製造することができる。
本実施形態のサドルフィン型のセルトランジスタを備えた半導体記憶装置111では、チャネル領域が半導体基板50の表面部分に形成した凸部50Aの部分であり、チャネル領域が先の実施形態の半導体記憶装置1よりも広いので、先の実施形態のリセス型のトランジスタ構造よりもトランジスタとしてオン電流を多く流すことができる特徴を有する。
K…活性領域、1…半導体記憶装置、2…セルトランジスタ形成領域、3、3A…キャパシタ形成領域、4…素子分離溝、5…半導体基板、5A、50A…チャネル領域、6、56…素子分離絶縁膜、7…トレンチ溝(ゲート電極溝)、7A…ゲート絶縁膜、9…埋込ワード線、10…ライナー膜、11…埋込絶縁膜、12…チャネル溝、13…埋込配線、15…ビット配線、16…ビット配線接続領域、17…容量コンタクトプラグ形成領域、18…容量コンタクトパッド、19…容量コンタクトプラグ、21、23…不純物低濃度拡散層、22、24…不純物高濃度拡散層、26…第1の層間絶縁膜、28…コンタクトホール、30…底部導電膜、30a…突出部、31…金属膜、32…上部絶縁膜、33…絶縁膜、34…ライナー膜、36…容量コンタクト開口、40……底部導電膜、41…シリサイド層、42…金属膜、45…ストッパー膜、46…第3の層間絶縁膜、47…キャパシタ、47A…下部電極、47B…容量絶縁膜、47C…上部電極、50…半導体基板、53…素子分離溝、54…保護膜、58…素子分離領域、65…トレンチ溝(ゲート電極溝)、67…ゲート絶縁膜、70…埋込ワード線、71…ライナー膜、72…埋込絶縁膜、72、74…埋込絶縁膜、73…埋込配線、76…ビットコンタクト開口、77…不純物高濃度拡散層、78…底部導電膜(ポリシリコン膜)、78a…突出部、79…金属膜、80…絶縁膜(シリコン窒化膜)、81…ビット配線、82…シリコン窒化膜、87…容量コンタクト開口、88…サイドウオール、90…不純物高濃度拡散層、91…底部導電膜(ポリシリコン膜)、92…シリサイド層、93…金属膜、95…容量コンタクトプラグ、96…容量コンタクトパッド、103…キャパシタ、110、111…半導体記憶装置、115…トレンチ溝(ゲート電極溝)、116…埋込ワード線、117…埋込配線、300…ノンドープ型のポリシリコン膜、301…周辺回路領域、302…第1の領域(NMOSトランジスタ形成領域)、303…第2の領域(PMOSトランジスタ形成領域)、304…素子分離絶縁膜、305…ゲート絶縁膜、305A、307…フォトレジスト層(保護層)、306…高濃度のN型不純物を含有するポリシリコン膜の拡散層、308…高濃度のP型不純物を含有するポリシリコン膜の拡散層、310、311…ゲート電極、313、314…不純物拡散層、318…NMOSトランジスタ、319…PMOSトランジスタ。
Claims (13)
- 半導体基板の一面に形成されたトレンチ溝内に、ゲート絶縁膜を介しゲート電極を含む埋込ワード線とその上に位置する埋込絶縁膜とが埋め込まれ、前記トレンチ溝に隣接する半導体基板一面の表面領域に不純物拡散層が形成され、前記不純物拡散層が形成された領域上にビット配線が形成されるとともに、前記不純物拡散層に接続されたビット配線の少なくとも底部側が、不純物をドープした不純物ドープ型のポリシリコンに更に不純物イオンを打ち込みしてなる注入ポリシリコン膜からなることを特徴とする半導体装置。
- 前記ビット配線が、前記注入ポリシリコン膜からなる底部導電膜と金属膜と絶縁層を備えた複層構造とされたことを特徴とする請求項1に記載の半導体装置。
- 前記トレンチ溝の内側の埋込ワード線上であって前記ゲート絶縁膜の内側に前記トレンチ溝の内側に位置するようにライナー膜が形成され、このライナー膜上に前記トレンチ溝の内側に位置するように前記埋込絶縁膜が形成されてなることを特徴とする請求項1または2に記載の半導体装置。
- 前記ビット配線が前記トレンチ溝側方の半導体基板一面の不純物拡散層形成領域よりも広い幅に形成され、前記ビット配線の一部が前記トレンチ溝の一部に達するように形成されるとともに、前記ビット配線の底部側の一部が前記半導体基板一面の不純物拡散層に接触され、前記ビット配線の底部側の他の部分に前記トレンチ溝の上部側の埋込絶縁膜に達するようにトレンチ溝の深さ方向に突き出す突出部が形成されてなることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 半導体基板の一面に複数のトレンチ溝を隣接形成する工程と、前記トレンチ溝の内壁にゲート絶縁膜を形成する工程と、前記トレンチ溝の下部内側の前記ゲート絶縁膜上にゲート電極を含む埋込ワード線を形成する工程と、前記トレンチ溝内の埋込ワード線上に埋込絶縁膜を形成する工程と、前記埋込絶縁膜及び前記半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記埋込絶縁膜及びそれに隣接する半導体基板一面に達するコンタクト開口をエッチングにより形成する工程と、前記コンタクト開口を介して半導体基板一面に不純物イオンを注入し不純物拡散層を形成する工程と、前記コンタクト開口を介して前記不純物拡散層に到達する不純物ドープ型のポリシリコン膜を形成する工程と、このポリシリコン膜に不純物イオンを打ち込みして注入ポリシリコン膜を形成する工程と、この注入ポリシリコン膜をパターニングして前記不純物拡散層に接続するビット配線を形成する工程を具備することを特徴とする半導体装置の製造方法。
- 前記トレンチ溝を形成する半導体基板一面に不純物イオンを打ち込みして不純物拡散層を形成する工程を更に具備し、前記コンタクト開口を介して半導体基板一面に不純物イオンを注入し不純物拡散層を形成する工程により、半導体基板一面にその表面側から順に高濃度不純物拡散層と低濃度不純物拡散層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記トレンチ溝の下部内側に前記埋込ワード線を形成した後、前記埋込ワード線上及び前記トレンチ溝の上部内側の前記ゲート絶縁膜上にライナー膜を形成した後、前記トレンチ溝の上部内側の前記ライナー膜上に前記埋込絶縁膜を形成することを特徴とする請求項5または6に記載の半導体装置の製造方法。
- 前記埋込絶縁膜を前記トレンチ溝を埋めるよりも厚く前記半導体基板上に形成し、半導体基板上の埋込絶縁膜を表面研磨することにより除去して前記トレンチ溝の外方の半導体基板一面と前記トレンチ溝上部の埋込絶縁膜を露出させることを特徴とする請求項5〜7のいずれかに記載の半導体装置の製造方法。
- 前記ビット配線を前記注入ポリシリコン膜からなる底部導電膜と金属膜と絶縁膜を備えた複層構造とすることを特徴とする請求項5〜8のいずれかに記載の半導体装置の製造方法。
- セルトランジスタおよびセルキャパシタを有する複数のメモリセルをセルトランジスタ領域に形成するとともに、周辺トランジスタを周辺回路領域に形成する工程を有し、
前記セルトランジスタ領域における製造工程において、半導体基板の一面に複数のトレンチ溝を隣接形成する工程と、前記トレンチ溝の内壁にゲート絶縁膜を形成する工程と、前記トレンチ溝の下部内側の前記ゲート絶縁膜上にゲート電極を含む埋込ワード線を形成する工程と、前記トレンチ溝内の埋込ワード線上に埋込絶縁膜を形成する工程と、前記埋込絶縁膜及び前記半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記埋込絶縁膜及びそれに隣接する半導体基板一面に達するコンタクト開口をエッチングにより形成する工程と、前記コンタクト開口を介して半導体基板一面に不純物イオンを注入し不純物拡散層を形成する工程と、前記コンタクト開口を介して前記不純物拡散層に到達する不純物ドープ型のポリシリコン膜を形成する工程と、このポリシリコン膜に不純物イオンを打ち込みして注入ポリシリコン膜を形成する工程と、この注入ポリシリコン膜をパターニングして前記不純物拡散層に接続するビット配線を形成する工程を具備するとともに、
前記周辺回路領域に対し、素子分離絶縁膜で分離された半導体基板表面領域にPMOSトランジスタとNMOSトランジスタを形成するためのゲート絶縁膜を形成後、ノンドープ型のポリシリコン膜を形成し、その後、先のセルトランジスタ領域における製造工程における不純物ドープ型のポリシリコン膜を形成する工程と注入ポリシリコン膜を形成する工程を行い、PMOSトランジスタとNMOSトランジスタを形成するためのゲート絶縁膜上にノンドープ型のポリシリコン膜と注入ポリシリコン膜を積層し、その後、
PMOSトランジスタ形成領域に対しイオン注入を行う場合にNMOSトランジスタ形成領域を保護層で覆い、NMOSトランジスタ形成領域に対しイオン注入を行う場合にPMOSトランジスタ形成領域を保護層で覆って各領域にイオン注入を行ない、その後に、NMOSトランジスタ形成領域及びPMOSトランジスタ形成領域にゲート電極のパターンを形成し、各領域毎にソース・ドレイン領域形成用のイオン打ち込みを行ってNMOSトランジスタ及びPMOSトランジスタを形成することを特徴とする半導体装置の製造方法。 - 前記セルトランジスタ領域における製造工程においてポリシリコン膜に不純物イオンを打ち込みして注入ポリシリコン膜を形成する工程を利用し、PMOSトランジスタ形成領域を保護層で覆いながらNMOSトランジスタ形成領域に対し不純物イオン注入を行うことを特徴とする請求項10に記載の半導体装置の製造方法。
- PMOSトランジスタ形成領域の保護層を除去し、NMOSトランジスタ形成領域に保護層を形成し、PMOSトランジスタ形成領域のノンドープ型のポリシリコン膜と注入ポリシリコン膜にPMOSトランジスタ形成用のイオン注入を行い、先のNMOSトランジスタ形成領域への不純物イオン注入の影響を受けていないノンドープ型のポリシリコン膜に対してPMOSトランジスタ形成用のイオン注入を行うことを特徴とする請求項11に記載の半導体装置の製造方法。
- PMOSトランジスタ形成領域とNMOSトランジスタ形成領域のノンドープ型のポリシリコン膜と注入ポリシリコン膜をゲート電極形状にパターニングし、その後にPMOSトランジスタ形成領域のゲート電極周囲の半導体基板表面にPMOSトランジスタのチャネル形成用のイオン注入を行い、NMOSトランジスタ形成領域のゲート電極周囲の半導体基板表面にNMOSトランジスタのチャネル形成用のイオン注入を行い、周辺回路領域にNMOSトランジスタとPMOSトランジスタを形成することを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288045A JP2011129771A (ja) | 2009-12-18 | 2009-12-18 | 半導体装置及びその製造方法 |
US12/967,089 US8648415B2 (en) | 2009-12-18 | 2010-12-14 | Semiconductor device with impurity region with increased contact area |
US14/149,348 US20140117440A1 (en) | 2009-12-18 | 2014-01-07 | Semiconductor device with impurity region with increased contact area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288045A JP2011129771A (ja) | 2009-12-18 | 2009-12-18 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011129771A true JP2011129771A (ja) | 2011-06-30 |
Family
ID=44149861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009288045A Pending JP2011129771A (ja) | 2009-12-18 | 2009-12-18 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8648415B2 (ja) |
JP (1) | JP2011129771A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026494A (ja) * | 2011-07-22 | 2013-02-04 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2013106040A (ja) * | 2011-11-15 | 2013-05-30 | Sk Hynix Inc | ビットライン接触面積確保のための半導体素子、その半導体素子を有するモジュール及びシステム |
US9196619B2 (en) | 2013-07-01 | 2015-11-24 | Micron Technology, Inc. | Semiconductor device having metal bit line |
US9331144B2 (en) | 2012-09-04 | 2016-05-03 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for producing the same |
WO2019151018A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
WO2019151022A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
WO2019151024A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250933A (en) * | 2011-06-08 | 2012-12-16 | Inotera Memories Inc | Dram cell having buried bit line and manufacturing method thereof |
JP2013135029A (ja) * | 2011-12-26 | 2013-07-08 | Elpida Memory Inc | 半導体装置の製造方法 |
US8916918B2 (en) | 2012-04-04 | 2014-12-23 | Ps4 Luxco S.A.R.L. | Semiconductor device having fin-shaped field effect transistor and manufacturing method thereof |
KR101929478B1 (ko) | 2012-04-30 | 2018-12-14 | 삼성전자주식회사 | 매립 채널 어레이를 갖는 반도체 소자 |
KR20140025054A (ko) * | 2012-08-21 | 2014-03-04 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US20150255465A1 (en) * | 2012-10-31 | 2015-09-10 | Masahiro Yokomichi | Semiconductor device, and manufacturing method for same |
US20150371946A1 (en) * | 2013-02-08 | 2015-12-24 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for manufacturing same |
EP3292458A4 (en) | 2015-05-05 | 2018-12-26 | Apple Inc. | Mandrel flex circuit routing |
CN109494192B (zh) * | 2017-09-11 | 2020-10-09 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
KR102396583B1 (ko) * | 2017-11-09 | 2022-05-11 | 삼성전자주식회사 | 메모리 소자 및 이의 제조방법 |
CN108172620B (zh) * | 2017-12-29 | 2019-03-22 | 长鑫存储技术有限公司 | 半导体器件结构及其制造方法 |
JP2019169539A (ja) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20210085699A (ko) | 2019-12-31 | 2021-07-08 | 삼성전자주식회사 | 단차부를 가진 스토리지 노드 전극을 포함하는 반도체 소자 및 이의 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960016773B1 (en) * | 1994-03-28 | 1996-12-20 | Samsung Electronics Co Ltd | Buried bit line and cylindrical gate cell and forming method thereof |
US6133599A (en) * | 1998-04-01 | 2000-10-17 | Vanguard International Semiconductor Corporation | Design and a novel process for formation of DRAM bit line and capacitor node contacts |
JP2006339476A (ja) | 2005-06-03 | 2006-12-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP4773169B2 (ja) | 2005-09-14 | 2011-09-14 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2008244093A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2009152312A (ja) * | 2007-12-19 | 2009-07-09 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-12-18 JP JP2009288045A patent/JP2011129771A/ja active Pending
-
2010
- 2010-12-14 US US12/967,089 patent/US8648415B2/en active Active
-
2014
- 2014-01-07 US US14/149,348 patent/US20140117440A1/en not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026494A (ja) * | 2011-07-22 | 2013-02-04 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US9263456B2 (en) | 2011-07-22 | 2016-02-16 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for manufacturing the same |
JP2013106040A (ja) * | 2011-11-15 | 2013-05-30 | Sk Hynix Inc | ビットライン接触面積確保のための半導体素子、その半導体素子を有するモジュール及びシステム |
US9331144B2 (en) | 2012-09-04 | 2016-05-03 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for producing the same |
DE112013004335B4 (de) | 2012-09-04 | 2018-10-31 | Longitude Semiconductor S.à.r.l. | Halbleiterbauelement mit Elementisolationsgebieten und Verfahren zu dessen Herstellung |
US9196619B2 (en) | 2013-07-01 | 2015-11-24 | Micron Technology, Inc. | Semiconductor device having metal bit line |
WO2019151018A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
WO2019151022A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
WO2019151024A1 (ja) * | 2018-02-02 | 2019-08-08 | 東京エレクトロン株式会社 | 半導体装置及びその製造方法 |
JPWO2019151018A1 (ja) * | 2018-02-02 | 2021-01-07 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8648415B2 (en) | 2014-02-11 |
US20110147834A1 (en) | 2011-06-23 |
US20140117440A1 (en) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011129771A (ja) | 半導体装置及びその製造方法 | |
JP5348372B2 (ja) | 半導体素子及びその製造方法並びにdramの製造方法 | |
KR100675285B1 (ko) | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 | |
KR100843715B1 (ko) | 반도체소자의 콘택 구조체 및 그 형성방법 | |
US7414279B2 (en) | Semiconductor device with improved overlay margin and method of manufacturing the same | |
US9041085B2 (en) | Semiconductor device and method of forming the same | |
US7851303B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5729806B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102279732B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
US8409955B2 (en) | Method of forming a semiconductor device | |
JP2015053337A (ja) | 半導体装置及びその製造方法 | |
KR102505229B1 (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
KR20090021765A (ko) | 콘택 구조체를 갖는 반도체 소자 및 그 제조방법 | |
JP2011243948A (ja) | 半導体装置及びその製造方法 | |
WO2014109310A1 (ja) | 半導体装置及びその製造方法 | |
US20160086956A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2013254815A (ja) | 半導体装置およびその製造方法 | |
US20150371946A1 (en) | Semiconductor device and method for manufacturing same | |
US9269716B2 (en) | Method of manufacturing semiconductor device having embedded conductive line | |
CN116313772A (zh) | 使用增强的图案化技术制造半导体装置的方法 | |
JP5430981B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR100583964B1 (ko) | 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법 | |
JP2009094275A (ja) | 半導体装置およびその製造方法 | |
KR20090054662A (ko) | 반도체 장치 및 그 제조 방법 | |
US20110151656A1 (en) | Semiconductor device and method of fabricating the same |