KR20090044810A - 이온주입 마스크 및 그 마스크 형성방법 - Google Patents

이온주입 마스크 및 그 마스크 형성방법 Download PDF

Info

Publication number
KR20090044810A
KR20090044810A KR1020070111067A KR20070111067A KR20090044810A KR 20090044810 A KR20090044810 A KR 20090044810A KR 1020070111067 A KR1020070111067 A KR 1020070111067A KR 20070111067 A KR20070111067 A KR 20070111067A KR 20090044810 A KR20090044810 A KR 20090044810A
Authority
KR
South Korea
Prior art keywords
film
ion implantation
hard mask
pattern
amorphous carbon
Prior art date
Application number
KR1020070111067A
Other languages
English (en)
Other versions
KR101344019B1 (ko
Inventor
이용우
이영미
채민철
김대중
황재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070111067A priority Critical patent/KR101344019B1/ko
Priority to US12/289,637 priority patent/US8241512B2/en
Publication of KR20090044810A publication Critical patent/KR20090044810A/ko
Application granted granted Critical
Publication of KR101344019B1 publication Critical patent/KR101344019B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 고에너지 이온주입 시 이온주입 마스크 레이어의 종횡비(Aspect Ratio)를 증가시키는 이온주입 마스크 형성방법에 관한 것이다.
고에너지 이온주입 시 포토레지스트의 두께가 증가로 인한 종횡비 증가에 따른 패턴 러닝 및 리프팅이 발생됨을 방지하는 본 발명에 적용되는 이온주입 마스크 형성방법은, 반도체 기판 상에 필드영역을 형성하고 상기 반도체 기판 상에 비결정탄소막, 하드마스크막을 순차적으로 적층하는 단계와, 상기 하드마스크막 상에 식각 마스크 패턴을 형성하는 단계와, 상기 형성된 식각 마스크 패턴에 의해 상기 필드영역이 노출되도록 상기 하드마스막과 상기 비결정탄소막을 식각하여 상기 하드마스막과 상기 비결정탄소막의 패턴을 형성하는 단계를 포함한다.
필드영역의 고에너지 이온주입 시 하드마스크를 적용하여 종횡비 증가에 의한 패턴 리닝(Pattern leaning)현상과 포토레지스트의 리프팅현상의 발생을 방지한다.
플라즈마, 이온주입 마스크 형성, 종횡비 증가방지, 패턴리닝 현상방지, 포토레지스트 리프팅현상방지

Description

이온주입 마스크 및 그 마스크 형성방법{ION IMPLANTATION MASK AND METHOD FOR MANUFACTURING ION IMPLANTATION MASK THEREFOR}
본 발명은 이온주입 마스크 형성방법에 관한 것으로, 특히 고에너지 이온주입 시 이온주입 마스크 레이어의 종횡비(Aspect Ratio)를 증가시키는 이온주입 마스크 형성방법에 관한 것이다.
일반적으로, 반도체 장치는 반도체 기판에 대하여 증착, 포토리소그래피, 식각, 이온주입, 연마, 세정 및 건조 등의 단위 공정을 순차적, 선택적, 반복적으로 수행함으로서 제조된다. 최근, 저장 용량의 대형화, 처리 속도의 고속도화, 높은 신뢰도 등과 같은 반도체 장치에 대한 일련의 요구들에 부응하여 미세 패턴의 형성, 금속 배선 기술 등과 관련된 활발한 연구가 진행되고 있다.
상기 단위 공정들 중에서 이온 주입 공정은 반도체 웨이퍼의 특정 영역에 특정 이온들로 이루어지는 이온빔을 충돌시켜 상기 이온들을 주입하는 공정으로, 열확산 기술에 비하여, 특정 영역에 주입되는 이온의 수 및 주입 깊이 등을 조절할 수 있다는 장점이 있다. 상기 이온 주입 공정을 수행하는 장치의 일 예로서, 미합중국 특허 제5,343,047호(issuedto Ono, et al.) 및 제5,641,969호(Cooke, et al.)에는 이온 주입 장치와 이온 주입 시스템이 개시되어 있다.
도 1은 종래의 이온주입 마스크를 형성하기 위한 제조공정 단면도이다.
도 1을 참조하면, 실리콘 기판(50)에 개별소자를 분리하기 위한 필드영역(52)을 트렌치한 후 그 내부를 절연물(예를 들어 옥사이드)로 매립하는 방법을 실시한다. 그런 후 상기 실리콘 기판(50) 상에 포토레지스트막(54)을 증착한다.
도 2를 참조하면, 상기 포토레지스트막(54)를 도포한 후 노광 및 현상을 진행하여 포토레지스트 패턴(56)을 형성한다. 상기 포토레지스트 패턴(56)은 상기 필드영역(52)의 상부가 개방되도록 형성한다. 그런 후 실리콘 기판(50) 상에 노출된 필드영역(52)으로 이온주입을 실시한다.
그런 후 도 3에서 보는 바와 같이, 에치백공정을 진행하여 포토레지스트막(56)을 제거한다.
이러한 장치를 이용한 이온주입공정은 포토레지스트(PR)를 이온주입 마스크로 사용하고 있으나 고에너지 이온주입을 하는 경우 그 포토레지스트의 두께가 증가되어야 하나 도 4와 같이 종횡비(Aspect Ratio)증가에 의한 패턴리닝(Pattern leaning) 및 리프팅(Lifting)이 발생하는 문제가 있었다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 고에너지 이온주입 시 포토레지스트의 두께가 증가로 인한 종횡비 증가에 따른 패턴 리닝 및 리프팅이 발생됨을 방지하는 이온주입 마스크 및 그 마스크 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 이온주입 마스크 형성방법은 이온주입 마스크 형성방법은, 반도체 기판 상에 필드영역을 형성하고 상기 반도체 기판 상에 비결정탄소막, 하드마스크막을 순차적으로 적층하는 단계와, 상기 하드마스크막 상에 식각 마스크 패턴을 형성하는 단계와, 상기 형성된 식각 마스크 패턴에 의해 상기 필드영역이 노출되도록 상기 하드마스막과 상기 비결정탄소막을 식각하여 상기 하드마스막과 상기 비결정탄소막의 패턴을 형성하는 단계를 포함을 특징으로 한다.
상기 노출된 필드영역에 이온주입을 진행하는 단계를 더 포함하는 것이 바람직하다.
상기 필드영역에 이온주입을 진행한 후 상기 하드마스막과 상기 비결정탄소막의 패턴 사이에 유기막을 코팅하는 단계를 더 포함하는 것이 바람직하다.
상기 하드마스막과 상기 비결정탄소막의 패턴 사이에 상기 코팅한 유기막의 일부를 제거하는 단계와, 상기 유기막의 일부를 제거한 후 하드마스크막을 제거하는 단계와, 상기 하드마스크막을 제거한 후 상기 비결정탄소막과 상기 비결정탄소막의 패턴에 잔류하는 유기막을 제거하여 상기 필드영역이 노출되도록 하는 단계를 더 포함하는 것이 바람직하다.
상기 유기막은 포토레지스트 막임을 특징으로 한다.
상기 비결정탄소막의 패턴을 형성하기 위해 상기 비결정탄소막을 제거할 시 상기 하드마스크막을 마스크로 하여 식각함을 특징으로 한다.
상기 유기막의 두께는 상기 비결정탄소막과 상기 하드마스크막을 합친 두께이상임을 특징으로 한다.
상기 비결정탄소막의 패턴 형성 시 에칭개스는 O2, Ar, N2, HBr를 사용함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 이온주입 마스크는, 반도체 기판 상에 형성된 필드영역과, 상기 반도체 기판 상에 순차적으로 적층되어 식각마스크 패턴에 의해 상기 필드영역이 노출되도록 패턴이 형성된 비결정탄소막 및 하드마스막을 포함함을 특징으로 한다.
상기 비결정 탄소막은 이온주입 패턴 형성 시 패턴리닝 현상과 리프팅현상이 발생되지 않도록 함을 특징으로 한다.
상기 하드마스크는 상기 비결정탄소막을 식각할 시 식각마스크로 사용됨을 특징으로 한다.
본 발명은 필드영역의 고에너지 이온주입 시 하드마스크를 적용하여 종횡비(Aspect ratio) 증가에 의한 패턴 리닝(Pattern leaning)현상과 포토레지스트의 리프팅현상의 발생을 방지할 수 있는 이점이 있다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 5 내지 도 11은 본 발명의 실시 예에 따른 이온주입 마스크를 형성하기 위한 제조공정을 나타낸 단면도이다.
도 5를 참조하면, 실리콘 기판(10)에 개별소자를 분리하기 위한 필드영역(12)을 트렌치한 후 그 내부를 절연물(예를 들어 옥사이드)로 매립하는 방법을 실시한다. 그런 후 상기 실리콘 기판(10) 상에 비결정탄소막(Amorphous Cabon Layer: ACL)(14)을 증착한다. 상기 비결정탄소막(14)은 예컨대 4000Å~6000Å의 두께를 갖도록 적층한다. 그리고 상기 비결정탄소막(14) 위에 하드 마스크(16)를 증착한다. 상기 하드마스크막(16)은 규소질산화막(SiON) 또는 SiN 또는 SiO2 등을 사용한다. 상기 하드마스크막(16) 상에 포토레지스트를 도포한 후 노광 및 현상을 진행하여 포토레지스트 패턴(18)을 형성한다. 상기 하드마스크막(16)은 예컨대 200Å~1000Å의 두께를 갖도록 적층한다. 포토레지스트 패턴(18)은 상기 하드마스크막(16) 상에 필드영역(12)의 상부가 개방되도록 형성한다.
도 6에서 보는 바와 같이, 포토레지스트 패턴(18)을 마스크로 사용하는 식각 공정을 수행하여 비결정탄소막(14)이 노출되도록 하드마스크막(16)을 식각한다.
도 7에서 보는 바와 같이 상기 하드마스크막(16) 위에 형성된 포토레지스트 패턴(18)을 제거한 후 상기 하드마스크막(16)의 패턴을 마스크로 사용하는 식각공정을 진행하여 상기 실리콘기판(10)이 노출되도록 비결정탄소막(14)을 식각한다. 이때 하드마스크막(16)은 비결정탄소막(14)을 식각할 시 1:1이상의 식각 선택비를 갖는 막질 예를 들어 SiON 또는 SiN 또는 SiO2를 사용한다. 상기 비결정탄소막(14)을 식각할 시 식각개스는 O2/Ar/N2/HBr를 사용한다. 그런 후 실리콘 기판(10) 상에 노출된 필드영역(12)으로 이온주입을 실시한다.
도 8에서 보는 바와 같이, 이온주입을 한 후 하드마스크막(16)과 비결정탄소막(14)의 패턴이 형성된 공간에 유기막(20)을 채워 코팅한다. 상기 유기막(20)은 O2개스에 잘 식각되는 막질 예컨대 포토레지스트(PR)를 사용한다. 상기 유기막(20)의 두께는 하부패턴이 보이지 않을 만큼 코팅해야 하며, 비결정탄소막(14)과 하드마스크막(16)을 합한 두께가 되도록 한다. 상기 유지막(20)은 하드마스크막(16)을 제거할 시 필드영역을 보호한다.
도 9에서 보는 바와 같이, O2개스에 의한 에치백공정을 진행하여 유기막(20)을 비결정탄소막(14)의 두께보다 낮도록 에치백한다. 유기막(20)을 에치백할 시 EPD(END POINT DETECTION)를 사용하여 하드마스크막(16)의 시작시점을 확인한다.
도 10에서 보는 바와 같이, 에치백공정을 진행하여 하드마스크막(16)을 제거한다. 하드마스크(16)의 에치 타켓은 하드마스크(16)의 두께 이상으로 에치백공정을 진행하여 하드마스크막(16)이 남지 않도록 한다.
상기 에치백 공정 조건은 예를들어 15-50mT의 저압력에서 약 200~300W의 파워를 인가하면서 Ar, He 및 소량의 산소(O2)개스를 100~200sccm으로 인가한다.
도 11에서 보는 바와 같이, 에싱(ashing)과 스트립(Strip)공정을 진행하여 비결정 탄소막(14)과 유기막(20)을 제거하고 이때 발생된 폴리머를 제거한다. 상기 비결정 탄소막(14)는 이온주입 패턴 형성 시 패턴리닝 현상과 리프팅현상의 발생을 방지하기 위해 사용된다.
상기 에싱 및 스트립 공정 조건은 예를들어 1Torr이상의 압력에서 약 700W의 파워를 인가하면서 산소(O2)개스를 1000~4000sccm으로 인가한다.
도 2 내지 도 8은 종래의 이온주입 마스크를 형성하기 위한 제조공정을 나타낸 단면도
도 4는 종횡비(Aspect Ratio)증가에 의한 패턴리닝(Pattern leaning) 및 리프팅(Lifting)이 발생한 측면 및 평면상태 사진 예시도
도 5 내지 도 11은 본 발명의 실시 예에 따른 이온주입 마스크를 형성하기 위한 제조공정을 나타낸 단면도
* 도면의 주요부분에 대한 부호의 설명 *
10: 실리콘 기판 12: 필드영역
14: 비결정탄소막 16: 하드마스크막
18: 포토레지스트 패턴 20: 유기막

Claims (12)

  1. 이온주입 마스크 형성방법에 있어서,
    반도체 기판 상에 필드영역을 형성하고 상기 반도체 기판 상에 비결정탄소막, 하드마스크막을 순차적으로 적층하는 단계와,
    상기 하드마스크막 상에 식각 마스크 패턴을 형성하는 단계와,
    상기 형성된 식각 마스크 패턴에 의해 상기 필드영역이 노출되도록 상기 하드마스막과 상기 비결정탄소막을 식각하여 상기 하드마스막과 상기 비결정탄소막의 패턴을 형성하는 단계를 포함함을 이온주입 마스크 형성방법.
  2. 제1항에 있어서,
    상기 노출된 필드영역에 이온주입을 진행하는 단계를 더 포함함을 특징으로 하는 이온주입 마스크 형성방법.
  3. 제2항에 있어서,
    상기 필드영역에 이온주입을 진행한 후 상기 하드마스막과 상기 비결정탄소막의 패턴이 형성된 공간에 유기막을 코팅하는 단계를 더 포함함을 특징으로 하는 이온주입 마스크 형성방법.
  4. 제3항에 있어서,
    상기 하드마스막과 상기 비결정탄소막의 패턴이 형성된 공간에 상기 코팅한 유기막의 일부를 제거하는 단계와,
    상기 유기막의 일부를 제거한 후 하드마스크막을 제거하는 단계와,
    상기 하드마스크막을 제거한 후 상기 비결정탄소막과 상기 비결정탄소막의 패턴에 잔류하는 유기막을 제거하여 상기 필드영역이 노출되도록 하는 단계를 더 포함함을 특징으로 하는 이온주입 마스크 형성방법.
  5. 제4항에 있어서,
    상기 유기막은 포토레지스트 막임을 특징으로 하는 이온주입 마스크 형성방법.
  6. 제4항에 있어서,
    상기 비결정탄소막의 패턴을 형성하기 위해 상기 비결정탄소막을 제거할 시 상기 하드마스크막을 마스크로 하여 식각함을 특징으로 하는 이온주입 마스크 형성방법.
  7. 제4항에 있어서,
    상기 유기막의 두께는 상기 비결정탄소막과 상기 하드마스크막을 합친 두께이상임을 특징으로 하는 이온주입 마스크 형성방법.
  8. 제7항에 있어서,
    상기 비결정탄소막의 패턴 형성 시 에칭개스는 O2, Ar, N2, HBr를 사용함을 특징으로 하는 이온주입 마스크 형성방법.
  9. 제7항에 있어서,
    상기 하드마스크막은 SiON 또는 SiN 또는 SiO2임을 특징으로 하는 이온주입 마스크 형성방법.
  10. 이온주입 마스크에 있어서,
    반도체 기판 상에 형성된 필드영역과,
    상기 반도체 기판 상에 선차적으로 적층되어 식각마스크 패턴에 의해 상기 필드영역이 노출되도록 패턴이 형성된 비결정탄소막 및 하드마스막을 포함함을 이 온주입 마스크.
  11. 제10항에 있어서,
    상기 비결정 탄소막은 이온주입 패턴 형성 시 패턴리닝 현상과 리프팅현상이 발생되지 않도록 함을 특징으로 하는 이온주입 마스크.
  12. 제11항에 있어서,
    상기 하드마스크는 상기 비결정탄소막을 식각할 시 식각마스크로 사용됨을 특징으로 하는 이온주입 마스크.
KR1020070111067A 2007-11-01 2007-11-01 이온 주입 방법 KR101344019B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070111067A KR101344019B1 (ko) 2007-11-01 2007-11-01 이온 주입 방법
US12/289,637 US8241512B2 (en) 2007-11-01 2008-10-31 Ion implantation mask forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111067A KR101344019B1 (ko) 2007-11-01 2007-11-01 이온 주입 방법

Publications (2)

Publication Number Publication Date
KR20090044810A true KR20090044810A (ko) 2009-05-07
KR101344019B1 KR101344019B1 (ko) 2013-12-24

Family

ID=40588520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111067A KR101344019B1 (ko) 2007-11-01 2007-11-01 이온 주입 방법

Country Status (2)

Country Link
US (1) US8241512B2 (ko)
KR (1) KR101344019B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066196A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법
US9305802B2 (en) 2013-10-10 2016-04-05 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using hard masks

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683184B (zh) * 2012-05-04 2016-01-27 上海华力微电子有限公司 一种离子注入阻挡层的制作方法
US9034742B2 (en) 2013-10-04 2015-05-19 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
US9754791B2 (en) 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343047A (en) * 1992-06-27 1994-08-30 Tokyo Electron Limited Ion implantation system
KR970003453A (ko) 1995-06-30 1997-01-28 김주용 이온주입 마스크 형성 방법
JPH09129746A (ja) 1995-10-31 1997-05-16 Sanyo Electric Co Ltd Ｃｍｏｓ半導体装置の製造方法
US5641969A (en) * 1996-03-28 1997-06-24 Applied Materials, Inc. Ion implantation apparatus
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
KR100632651B1 (ko) * 2005-09-15 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR100651578B1 (ko) 2005-09-22 2006-11-29 매그나칩 반도체 유한회사 이중 패드를 이용한 이미지센서의 필드 산화막 형성 방법
KR100792402B1 (ko) 2005-12-28 2008-01-09 주식회사 하이닉스반도체 듀얼폴리게이트를 갖는 반도체소자의 제조 방법
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
KR100808056B1 (ko) * 2006-12-27 2008-02-28 주식회사 하이닉스반도체 하드마스크를 이용한 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305802B2 (en) 2013-10-10 2016-04-05 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using hard masks
KR20150066196A (ko) * 2013-12-06 2015-06-16 삼성전자주식회사 불순물 영역 형성 방법 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US8241512B2 (en) 2012-08-14
KR101344019B1 (ko) 2013-12-24
US20090117744A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US20050048771A1 (en) Hardmask employing multiple layers of silicon oxynitride
KR100965775B1 (ko) 반도체 소자의 미세패턴 형성방법
US20040053490A1 (en) Semiconductor device manufacturing method
KR101344019B1 (ko) 이온 주입 방법
JP2003243293A (ja) 半導体装置の製造方法
KR100564625B1 (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100968420B1 (ko) 텅스텐/폴리실리콘 게이트를 채용한 반도체소자의 텅스텐오염 제거방법
US7514357B2 (en) Method of manufacturing a semiconductor device
KR100365741B1 (ko) 반도체장치제조방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR20100004705A (ko) 반도체 장치 제조 방법
US20080124914A1 (en) Method of fabricating flash memory device
KR100706825B1 (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
KR101096219B1 (ko) 반도체 소자 제조 방법
KR100904422B1 (ko) 반도체 소자 제조 방법
KR100744089B1 (ko) 반도체 소자 제조 방법
KR100842490B1 (ko) 반도체 소자의 제조방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR20100060206A (ko) 상변화 메모리 소자의 제조방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191129

Year of fee payment: 7