CN110429028B - 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 - Google Patents
一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 Download PDFInfo
- Publication number
- CN110429028B CN110429028B CN201910705434.4A CN201910705434A CN110429028B CN 110429028 B CN110429028 B CN 110429028B CN 201910705434 A CN201910705434 A CN 201910705434A CN 110429028 B CN110429028 B CN 110429028B
- Authority
- CN
- China
- Prior art keywords
- depletion type
- photoresist
- protective layer
- type grid
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000010354 integration Effects 0.000 title description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- 238000001704 evaporation Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000011161 development Methods 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000006731 degradation reaction Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 150000004767 nitrides Chemical group 0.000 claims description 2
- 239000002245 particle Substances 0.000 abstract description 4
- -1 oxides Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开一种晶体管器件增强型和耗尽型栅极集成制作方法及器件，其中方法包括如下步骤：在完成增强型的栅极的器件表面，沉积保护层；涂布光阻，并在耗尽型栅极位置进行显影开口，所述开口为梯形窗口；以光阻为掩膜蚀刻耗尽型栅极位置的保护层；继续蚀刻耗尽型栅极位置的帽层；蒸镀金属，沉积金属到耗尽型栅极位置形成耗尽型栅极。本发明通过在增强型栅极制作完成之后，立即沉积上保护层，可以第一时间保护器件，避免栅极受到粒子、氧化物、氢气等外界因素的影响，保护了栅极金属的健壮。而后在制作耗尽型栅时，可以采用正光阻的图形反转技术，丰富了工艺的选择性。避免采用负光阻所面临的光阻粘附性差，蚀刻后光阻脱落等问题。
Description
技术领域
本发明涉及半导体器件制作领域，尤其涉及一种晶体管器件增强型和耗尽型栅极集成制作方法及器件。
背景技术
在PHEMT(赝调制掺杂异质结场效应晶体管)器件同时集成增强型和耗尽型的工艺中，先通过制作第一层金属，而后制造增强型的栅极，随后再利用光阻，涂胶，曝光，显影，再辅以金属蒸镀等工艺以完成耗尽型栅的制造。现有工艺具有如下缺点：
缺点1：只能采用负光阻，不能使用正光阻，也不能使用正光阻的图形反转技术，工艺的可选择度很有限。
缺点2：负光阻分辨率低，粘附性差，在蚀刻时可能会导致光阻脱落的问题，工艺开发难度大。
发明内容
为此，需要提供一种晶体管器件增强型和耗尽型栅极集成制作方法及器件，解决现有晶体管器件制作过程工艺选择有限以及开发难度大的问题。
为实现上述目的，发明人提供了一种晶体管器件增强型和耗尽型栅极集成制作方法，包括如下步骤：
在完成增强型的栅极的器件表面，沉积保护层；
涂布光阻，并在耗尽型栅极位置进行显影开口，所述开口为梯形窗口；
以光阻为掩膜蚀刻耗尽型栅极位置的保护层；
继续蚀刻耗尽型栅极位置的帽层；
蒸镀金属，沉积金属到耗尽型栅极位置形成耗尽型栅极。
进一步地，所述光阻为正光阻，显影时采用正光阻的图形反转技术。
进一步地，所述保护层为氮化物层。
进一步地，保护层的蚀刻为干蚀刻。
进一步地，帽层的蚀刻为湿蚀刻。
进一步地，所述晶体管为赝调制掺杂异质结场效应晶体管。
本发明提供一种晶体管器件，所述晶体管器件由上述任意一项所述的一种晶体管器件增强型和耗尽型栅极集成制作方法制得。
区别于现有技术，上述技术方案通过在增强型栅极制作完成之后，立即沉积上保护层，可以第一时间保护器件，避免栅极受到粒子、氧化物、氢气等外界因素的影响，保护了栅极金属的健壮。而后在制作耗尽型栅时，可以采用正光阻的图形反转技术，丰富了工艺的选择性。避免采用负光阻所面临的光阻粘附性差，蚀刻后光阻脱落等问题。
附图说明
图1为改进前技术所述的耗尽型栅极光阻开口的结构示意图；
图2为具体实施方式所述的保护层沉积后的结构示意图；
图3为具体实施方式所述的耗尽型栅极光阻开口的结构示意图；
图4为具体实施方式所述的保护层和帽层蚀刻后的结构示意图；
图5为具体实施方式所述的耗尽型栅极制作完成后的结构示意图。
附图标记说明：
1、保护层；
2、光阻；
3、梯形窗口的开口；
4、金属；
5、耗尽型栅极。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1到图5，本实施例提供一种晶体管器件增强型和耗尽型栅极集成制作方法，本发明的制作过程可以在砷化镓的晶圆上进行。首先要进行增强型栅极的制作，一般要进行增强型栅极的底部光阻制作，而后进行曝光显影完成增强型栅极的底部开口，再进行增强型栅极的顶部光阻制作，而后进行曝光显影完成增强型栅极的顶部开口，再进行第一次沉积金属，完成增强型栅极的制作，而后在进行耗尽型栅极的制作。即现有的在PHMET器件的两种栅同时集成的工艺之中，增强型的栅极通过第一沉积金属层来制造，耗尽型的栅极通过第二沉积金属层来制作。在耗尽型栅的制作中，由于涉及到金属的蒸镀，因为金属的延展性较好，为了避免在金属和光阻剥离时出现金属粘连的问题，因而在第二沉积金属层的黄光工艺中，需要开出一个梯形的窗口。耗尽型栅金属蒸镀后如图1所示，中间即为耗尽型栅极G，两边为源极S和漏极D，耗尽型器件与增强型器件之间设置有隔离区(isolation)。
当前工艺中，实现这种梯形剖面只能通过正光阻的图形反转技术或者采用负光阻。正光阻的图形反转技术是晶圆在覆盖上特定型号的正光阻之后，在充满氨气氛围的烤箱高温烘烤，即IR预烤，之后再进行全曝光，显影等工艺。在IR预烤时，高温下氨气会分解成N2和H2，化学式为：
H2会造成已经制作好的增强型FET器件的退化。氢气分子在被栅金属吸附时，在栅金属层中的Pt的催化下，会分解成氢原子。
H2+2Pt(s)→2H(s)
氢原子在扩散作用下，会进入重掺杂层中和Si，并形成Si-H,从而导致二维电子气浓度的下降，从而降低漏极电流、跨导和增益。另一方面氢原子会扩散进入栅金属和GaAs的接触面，改变栅金属和GaAs界面处表面钉扎能级，进而改变肖特基势垒的接触电势，从而导致已经制作好的增强型pHEMT开启电压和转移特性的退化。
而采用负光阻。负光阻存在分辨率较低，可选择的高分辨的负光阻型号极少，另一方面也存在粘附性差等问题，蚀刻时光阻可能会脱落，给pHEMT器件生产工艺的开发过程中带来诸多挑战。
在本发明中，在制作增强型和耗尽型晶体管的工艺中，首先在完成增强型的栅极制作之后，通过化学气相沉积方式，沉积一层保护层1，将增强型栅极保护起来，如图2所示。保护层用于保护增强型栅极，应该为绝缘层，如可以是氧化硅或者氮化物层，如可以是SiN保护层，在某个特定的实施例中，保护层的厚度可以为200nm。保护层一方面可以起保护增强型FET(晶体管)的作用，隔绝粒子等对器件的污染。另一方面可以使器件耐氢效应能力显著提升，且对器件电性能、固有可靠性影响较小。
而后涂布光阻2，并在耗尽型栅极位置进行显影开口，所述开口3为梯形窗口，如图3所示。继续以光阻为掩膜蚀刻耗尽型栅极位置的保护层；继续蚀刻耗尽型栅极位置的帽层，如图4所示。蒸镀金属4，沉积金属到耗尽型栅极位置形成耗尽型栅极5。这样就完成了增强型栅极和耗尽型栅极的制作，而后可以继续进行晶体管后续工艺制作，形成晶体管。本发明的晶体管不限定为PHEMT(赝调制掺杂异质结场效应晶体管)，只要能完成增强型栅极和耗尽型栅极的制作即可。
保护层完成后，可以利用负光阻或者正光阻的图形反转的技术，开出梯形的窗口。正如上述实施例所述的，由于高精度负光阻可选择范围小，优选采用正光阻搭配图形反转技术完成梯形开口。这样丰富了工艺的选择性，也避免采用负光阻所面临的光阻粘附性差，蚀刻后光阻脱落等问题。
在优选实施例中，保护层的蚀刻为干蚀刻，即通过离子蚀刻的方式去除耗尽型栅极位置的保护层，这样可以形成较高的精度。以及帽层的蚀刻为湿蚀刻，成本较低。
本发明提供一种晶体管器件，所述晶体管器件由上述任意一项所述的一种晶体管器件增强型和耗尽型栅极集成制作方法制得。本发明的器件在增强型栅极沉积上保护层，可以第一时间保护器件，避免增强型栅极受到粒子、氧化物、氢气等外界因素的影响，保护了栅极金属的健壮。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (6)
1.一种晶体管器件增强型和耗尽型栅极集成制作方法，其特征在于，包括如下步骤：
在完成增强型的栅极的器件表面，沉积保护层，所述保护层覆盖增强型的栅极表面以及耗尽型栅极位置，保护层使器件耐氢效应能力提升；
涂布光阻，并在耗尽型栅极位置进行显影开口，所述开口为梯形窗口，所述光阻为正光阻，显影时采用正光阻的图形反转技术；正光阻的图形反转技术是在覆盖正光阻之后，在充满氨气的烤箱高温烘烤，高温下氨气会分解成N2和H2，H2会造成增强型器件的退化；
以光阻为掩膜蚀刻耗尽型栅极位置的保护层；
继续蚀刻耗尽型栅极位置的帽层；
蒸镀金属，沉积金属到耗尽型栅极位置形成耗尽型栅极。
2.根据权利要求1所述的一种晶体管器件增强型和耗尽型栅极集成制作方法，其特征在于：所述保护层为氮化物层。
3.根据权利要求1所述的一种晶体管器件增强型和耗尽型栅极集成制作方法，其特征在于：保护层的蚀刻为干蚀刻。
4.根据权利要求1所述的一种晶体管器件增强型和耗尽型栅极集成制作方法，其特征在于：帽层的蚀刻为湿蚀刻。
5.根据权利要求1到4任意一项所述的一种晶体管器件增强型和耗尽型栅极集成制作方法，其特征在于：所述晶体管为赝调制掺杂异质结场效应晶体管。
6.一种晶体管器件，其特征在于：所述晶体管器件由权利要求1到5任意一项所述的一种晶体管器件增强型和耗尽型栅极集成制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910705434.4A CN110429028B (zh) | 2019-08-01 | 2019-08-01 | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910705434.4A CN110429028B (zh) | 2019-08-01 | 2019-08-01 | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110429028A CN110429028A (zh) | 2019-11-08 |
| CN110429028B true CN110429028B (zh) | 2021-11-19 |
Family
ID=68413670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910705434.4A Active CN110429028B (zh) | 2019-08-01 | 2019-08-01 | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110429028B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111710605B (zh) * | 2020-06-19 | 2021-02-19 | 扬州国宇电子有限公司 | 一种半导体台面金属剥离方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733283A (en) * | 1983-03-14 | 1988-03-22 | Fujitsu Limited | GaAs semiconductor device |
| CN1921077A (zh) * | 2005-08-26 | 2007-02-28 | 中国科学院微电子研究所 | 砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺 |
| CN1925116A (zh) * | 2005-08-30 | 2007-03-07 | 冲电气工业株式会社 | 蚀刻方法、金属膜结构体的制造方法以及蚀刻结构体 |
| CN105453273A (zh) * | 2013-07-30 | 2016-03-30 | 宜普电源转换公司 | 具有匹配阈值电压的集成电路及其制造方法 |
| CN106601624A (zh) * | 2016-12-02 | 2017-04-26 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属连线方法及结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07283239A (ja) * | 1994-04-13 | 1995-10-27 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001144008A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 電子線露光方法、並びにこれに用いるマスク及び電子線露光装置 |
| CN1147923C (zh) * | 2001-03-02 | 2004-04-28 | 中国科学院微电子中心 | 晶体管t型发射极或栅极金属图形的制造方法 |
| JP2004172350A (ja) * | 2002-11-20 | 2004-06-17 | Advanced Lcd Technologies Development Center Co Ltd | 半導体装置およびその製造方法 |
| CN107293482B (zh) * | 2017-06-14 | 2021-03-23 | 成都海威华芯科技有限公司 | 一种氮化镓高电子迁移率晶体管栅电极的制作方法 |
-
2019
- 2019-08-01 CN CN201910705434.4A patent/CN110429028B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4733283A (en) * | 1983-03-14 | 1988-03-22 | Fujitsu Limited | GaAs semiconductor device |
| CN1921077A (zh) * | 2005-08-26 | 2007-02-28 | 中国科学院微电子研究所 | 砷化镓基增强/耗尽型赝配高电子迁移率晶体管栅制作工艺 |
| CN1925116A (zh) * | 2005-08-30 | 2007-03-07 | 冲电气工业株式会社 | 蚀刻方法、金属膜结构体的制造方法以及蚀刻结构体 |
| CN105453273A (zh) * | 2013-07-30 | 2016-03-30 | 宜普电源转换公司 | 具有匹配阈值电压的集成电路及其制造方法 |
| CN106601624A (zh) * | 2016-12-02 | 2017-04-26 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属连线方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110429028A (zh) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331492B2 (en) | Nitridation for split gate multiple voltage devices | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| US20080044994A1 (en) | Semiconductor device capable of threshold voltage adjustment by applying an external voltage | |
| WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
| CN107104144A (zh) | 半导体装置及其制造方法 | |
| CN110429028B (zh) | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US20190326183A1 (en) | Method for forming a microelectronic device | |
| JP3415496B2 (ja) | 半導体装置及びその製造方法 | |
| CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JPH0770629B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TWI241632B (en) | Method for fabricating poly patterns | |
| JP2844963B2 (ja) | 半導体装置とその製造方法 | |
| US9929165B1 (en) | Method for producing integrated circuit memory cells with less dedicated lithographic steps | |
| US6261936B1 (en) | Poly gate CD passivation for metrology control | |
| JPH01251668A (ja) | 電界効果トランジスタの製造方法 | |
| US20080248640A1 (en) | Method for reducing polysilicon gate defects in semiconductor devices | |
| JPH04206777A (ja) | 半導体記憶装置 | |
| US9406774B1 (en) | Field effect transistor and method of making | |
| JPH0240924A (ja) | 半導体装置の製造方法 | |
| JP5307995B2 (ja) | 半導体装置の製造方法 | |
| JP3127483B2 (ja) | 半導体装置の製造方法 | |
| US4517728A (en) | Manufacturing method for MIS-type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |