JP2565119B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2565119B2 JP2565119B2 JP5300253A JP30025393A JP2565119B2 JP 2565119 B2 JP2565119 B2 JP 2565119B2 JP 5300253 A JP5300253 A JP 5300253A JP 30025393 A JP30025393 A JP 30025393A JP 2565119 B2 JP2565119 B2 JP 2565119B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- lower layer
- pattern
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000007261 regionalization Effects 0.000 title 1
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 20
- 239000004926 polymethyl methacrylate Substances 0.000 description 20
- UGFMBZYKVQSQFX-UHFFFAOYSA-N para-methoxy-n-methylamphetamine Chemical compound CNC(C)CC1=CC=C(OC)C=C1 UGFMBZYKVQSQFX-UHFFFAOYSA-N 0.000 description 10
- 238000010894 electron beam technology Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パターンの形成方法に
関し、電界効果トランジスタのゲート電極として利用さ
れる電気抵抗の低減化が図られた断面Ｔ型電極をリフト
オフによって形成可能とするパターン形成法に関する。
関し、電界効果トランジスタのゲート電極として利用さ
れる電気抵抗の低減化が図られた断面Ｔ型電極をリフト
オフによって形成可能とするパターン形成法に関する。
【０００２】
【従来の技術】二層レジスト構造において、上層レジス
トをフォトレジスト、下層レジストをＥＢレジストとし
て、断面Ｔ字型パターンを形成する方法として、特開平
４−３６８１３５号公報「Ｔ型パターン形成方法」記載
のものが知られている。前記公報記載のＴ型パターン形
成方法の工程図を図４、図５に示す。
トをフォトレジスト、下層レジストをＥＢレジストとし
て、断面Ｔ字型パターンを形成する方法として、特開平
４−３６８１３５号公報「Ｔ型パターン形成方法」記載
のものが知られている。前記公報記載のＴ型パターン形
成方法の工程図を図４、図５に示す。
【０００３】図４（ａ）に示すように、半導体基板２１
上にＥＢレジスト２２を塗布形成し、次いで、ＥＢレジ
スト２２を覆うようにフォトレジスト２３を塗布形成す
る。次いで、図４（ｂ）に示すように、紫外線２４によ
り所望パターンをフォトレジスト２３に露光し、次い
で、図４（ｃ）に示すように、画像反転法により紫外線
２４未露光部のフォトレジスト２３を除去して、オーバ
ーハング形成のレジストプロファイルを形成して、ＥＢ
レジスト２２を露呈させる。
上にＥＢレジスト２２を塗布形成し、次いで、ＥＢレジ
スト２２を覆うようにフォトレジスト２３を塗布形成す
る。次いで、図４（ｂ）に示すように、紫外線２４によ
り所望パターンをフォトレジスト２３に露光し、次い
で、図４（ｃ）に示すように、画像反転法により紫外線
２４未露光部のフォトレジスト２３を除去して、オーバ
ーハング形成のレジストプロファイルを形成して、ＥＢ
レジスト２２を露呈させる。
【０００４】次いで、図５（ａ）に示すように、露呈し
たＥＢレジスト２２に電子線２５を所望位置に照射し、
ＥＢレジスト反応層２２ａを形成した後、次いで図５
（ｂ）に示す様に、現像により、ＥＢレジスト反応層２
２ａを除去し、Ｔ型パターンを形成する。次いで、図５
（ｃ）に示すように、Ｔ型パターンの開口を通して、露
呈した半導体基板２０を所望深さエッチングすることに
より、リセス溝２６を形成し、次いで、ゲート金属２７
を蒸着し、図５（ｄ）に示すように、リフトオフにより
レジスト２２、２３およびレジスト２３上の不要のゲー
ト金属２７を除去することにより、断面Ｔ字型の金属パ
ターンを形成している。
たＥＢレジスト２２に電子線２５を所望位置に照射し、
ＥＢレジスト反応層２２ａを形成した後、次いで図５
（ｂ）に示す様に、現像により、ＥＢレジスト反応層２
２ａを除去し、Ｔ型パターンを形成する。次いで、図５
（ｃ）に示すように、Ｔ型パターンの開口を通して、露
呈した半導体基板２０を所望深さエッチングすることに
より、リセス溝２６を形成し、次いで、ゲート金属２７
を蒸着し、図５（ｄ）に示すように、リフトオフにより
レジスト２２、２３およびレジスト２３上の不要のゲー
ト金属２７を除去することにより、断面Ｔ字型の金属パ
ターンを形成している。
【０００５】また異なるレジストのミキシング層を用い
た微細パターン形成方法が特開平５−１６６７１７号公
報に記載されている。
た微細パターン形成方法が特開平５−１６６７１７号公
報に記載されている。
【０００６】
【発明が解決しようとする課題】この二層レジストによ
りＴ型パターンの形成では、上層レジスト開口後、下層
レジストの開口を形成する方法であるため、上層レジス
トと下層レジストのミキシング層が発生した場合、下層
レジスト用現像液による開口形成が不可能となる。ま
た、下層レジストの開口幅は、電子線露光装置の性能に
より限界づけられ、それ以下の開口幅を形成することが
不可能である．また、上層レジスト開口後、下層レジス
トの露光現像を行っているため、下層レジストの現像に
は、上層レジストを溶解してしまう現像液は使用できな
い。
りＴ型パターンの形成では、上層レジスト開口後、下層
レジストの開口を形成する方法であるため、上層レジス
トと下層レジストのミキシング層が発生した場合、下層
レジスト用現像液による開口形成が不可能となる。ま
た、下層レジストの開口幅は、電子線露光装置の性能に
より限界づけられ、それ以下の開口幅を形成することが
不可能である．また、上層レジスト開口後、下層レジス
トの露光現像を行っているため、下層レジストの現像に
は、上層レジストを溶解してしまう現像液は使用できな
い。
【０００７】本発明の目的は、このような従来の欠点を
除去せしめ、抵抗の低減された微細な断面Ｔ字型の電極
をリフトオフにより形成可能とする断面Ｔ字型パターン
形成方法を提供することにある。
除去せしめ、抵抗の低減された微細な断面Ｔ字型の電極
をリフトオフにより形成可能とする断面Ｔ字型パターン
形成方法を提供することにある。
【０００８】
【課題が解決しようとする手段】本発明では、下層レジ
ストに開口を形成した後に、上層レジストを塗布するこ
とを特徴としているが、加熱処理により下層レジストと
ミキシング層を形成する上層レジストを塗布形成する。
加熱処理温度の限定を行った理由は、加熱処理による下
層レジスト開口のパターンくずれを避けるためである。
また、ミキシング層形成の限定条件は、加熱処理によ
り、初期下層レジスト開口幅を、ミキシング層厚の２倍
だけ縮小させ、電子線露光装置の性能に限界づけられる
開口幅より小さい開口幅を形成することを目的としたも
のである。
ストに開口を形成した後に、上層レジストを塗布するこ
とを特徴としているが、加熱処理により下層レジストと
ミキシング層を形成する上層レジストを塗布形成する。
加熱処理温度の限定を行った理由は、加熱処理による下
層レジスト開口のパターンくずれを避けるためである。
また、ミキシング層形成の限定条件は、加熱処理によ
り、初期下層レジスト開口幅を、ミキシング層厚の２倍
だけ縮小させ、電子線露光装置の性能に限界づけられる
開口幅より小さい開口幅を形成することを目的としたも
のである。
【０００９】また、上層レジストが感度を有する紫外線
に対して、下層レジストが感度有さないことを特徴とし
ているが、これは、上層レジストの露光時に、下層レジ
ストへかぶりが発生し、上層レジスト現像時に下層レジ
ストが現像され、下層レジスト開口幅が拡大することを
避けることを目的としたものである。
に対して、下層レジストが感度有さないことを特徴とし
ているが、これは、上層レジストの露光時に、下層レジ
ストへかぶりが発生し、上層レジスト現像時に下層レジ
ストが現像され、下層レジスト開口幅が拡大することを
避けることを目的としたものである。
【００１０】さらに、上層レジストを塗布形成する前に
下層レジストを露光現像しているため、下層レジストに
用いる現像液が上層レジストを溶解しないものという限
定条件が付与されない。
下層レジストを露光現像しているため、下層レジストに
用いる現像液が上層レジストを溶解しないものという限
定条件が付与されない。
【００１１】
【作用】上層と下層のレジスト間のミキシング層の発生
の機構について、はっきり解明されているとはいえない
が、つぎのように考えることができる。レジスト塗布形
成後の加熱処理により、各レジストの分子が拡散し、ミ
キシング層の厚さが形成される。また、この加熱処理に
より、分子同士が結合あるいは分解により、異分子に変
化し、各レジストの現像液では、除去困難になると考え
られる。このため、ミキシング層の厚さは、加熱温度と
時間に依存する。本発明では、２０℃から１１０℃の温
度範囲で６０分間の加熱処理により、１５ｎｍから２５
ｎｍのミキシング層を形成することが可能となり、ま
た、上層レジスト露光時のかぶりがないため、０．１μ
ｍの初期開口から、７０ｎｍの電極長のものを形成する
ことが可能となっている。
の機構について、はっきり解明されているとはいえない
が、つぎのように考えることができる。レジスト塗布形
成後の加熱処理により、各レジストの分子が拡散し、ミ
キシング層の厚さが形成される。また、この加熱処理に
より、分子同士が結合あるいは分解により、異分子に変
化し、各レジストの現像液では、除去困難になると考え
られる。このため、ミキシング層の厚さは、加熱温度と
時間に依存する。本発明では、２０℃から１１０℃の温
度範囲で６０分間の加熱処理により、１５ｎｍから２５
ｎｍのミキシング層を形成することが可能となり、ま
た、上層レジスト露光時のかぶりがないため、０．１μ
ｍの初期開口から、７０ｎｍの電極長のものを形成する
ことが可能となっている。
【００１２】本発明は加熱処理により、アンダーカット
形状を形成するとともに、ミキシング層を形成して微細
な断面Ｔ字型パターンを形成することを特徴とする。
形状を形成するとともに、ミキシング層を形成して微細
な断面Ｔ字型パターンを形成することを特徴とする。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１４】図１（ａ）に示すように、半導体基板１０
（例えば、ガリウムひ素、ＧａＡｓ）上に下層レジスト
１１として、ポジ型アクリル系レジスト（例えばポリメ
タクリル酸メチル Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃ
ｒｙｌａｔｅ（ＰＭＭＡ））を０．１６μｍの厚さで塗
布形成した後、電子線１２により所望部分を露光して、
次いで、図１（ｂ）に示すように、現像することにより
所望幅の下層レジスト開口１３を形成した。
（例えば、ガリウムひ素、ＧａＡｓ）上に下層レジスト
１１として、ポジ型アクリル系レジスト（例えばポリメ
タクリル酸メチル Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃ
ｒｙｌａｔｅ（ＰＭＭＡ））を０．１６μｍの厚さで塗
布形成した後、電子線１２により所望部分を露光して、
次いで、図１（ｂ）に示すように、現像することにより
所望幅の下層レジスト開口１３を形成した。
【００１５】次いで、図１（ｃ）に示すように、該下層
レジスト開口１３を覆うように、紫外線に感度を有する
上層レジスト１４としてポジ型レジスト（例えば、住友
化学工業社製ＰＦＩ−１５Ａ）を１．０μｍ塗布した
後、所望部分を紫外線１１６（例えば波長３６５ｎｍの
ｉ線）にて露光した後、少なくともアンモニア（Ｎ
Ｈ3）雰囲気中で２０℃から１１０℃の温度範囲で６０
分間の加熱処理工程によって、紫外線１１６により露光
された上層レジスト部分を該上層レジスト１４対応の有
機アルカリ現像液に不溶とし、さらに、図１（ｄ）に示
すように、該下層レジスト１１と該上層レジスト１４を
相互に拡散させてミキシング層１５を形成した。 次い
で、図２（ａ）に示すように、上層レジスト１４上面か
ら紫外線１６の全面照射を行い、次いで、図２（ｂ）に
示すように、有機アルカリ現像液により紫外線１６によ
り露光された該上層レジスト１４を現像除去することに
より、前記下層レジスト開口１３上に該開口寸法より大
きい前記上層レジスト１４のリフトオフに適したアンダ
ーカット形状開口１７を形成する。
レジスト開口１３を覆うように、紫外線に感度を有する
上層レジスト１４としてポジ型レジスト（例えば、住友
化学工業社製ＰＦＩ−１５Ａ）を１．０μｍ塗布した
後、所望部分を紫外線１１６（例えば波長３６５ｎｍの
ｉ線）にて露光した後、少なくともアンモニア（Ｎ
Ｈ3）雰囲気中で２０℃から１１０℃の温度範囲で６０
分間の加熱処理工程によって、紫外線１１６により露光
された上層レジスト部分を該上層レジスト１４対応の有
機アルカリ現像液に不溶とし、さらに、図１（ｄ）に示
すように、該下層レジスト１１と該上層レジスト１４を
相互に拡散させてミキシング層１５を形成した。 次い
で、図２（ａ）に示すように、上層レジスト１４上面か
ら紫外線１６の全面照射を行い、次いで、図２（ｂ）に
示すように、有機アルカリ現像液により紫外線１６によ
り露光された該上層レジスト１４を現像除去することに
より、前記下層レジスト開口１３上に該開口寸法より大
きい前記上層レジスト１４のリフトオフに適したアンダ
ーカット形状開口１７を形成する。
【００１６】この後、図２（ｃ）に示すように、下層レ
ジスト開口１３を通して、半導体基板１０を所望の深さ
だけエッチングした後、電極金属１８を（例えば、チタ
ニウム（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ））の順で蒸
着し、次いで、図２（ｄ）に示すように、有機溶剤中に
浸漬し、下層レジスト１１と上層レジスト１４および上
層レジスト１４上の不溶な電極金属１８を除去すること
により、断面Ｔ字型電極１９を形成する。
ジスト開口１３を通して、半導体基板１０を所望の深さ
だけエッチングした後、電極金属１８を（例えば、チタ
ニウム（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ））の順で蒸
着し、次いで、図２（ｄ）に示すように、有機溶剤中に
浸漬し、下層レジスト１１と上層レジスト１４および上
層レジスト１４上の不溶な電極金属１８を除去すること
により、断面Ｔ字型電極１９を形成する。
【００１７】以上の実施例において、下層レジストの露
光光源として電子線を用いたが、イオン、エックス線あ
るいは遠紫外線でもよい。また、下層レジストとしてＰ
ＭＭＡを用いたが、これに限定されるものではなく、紫
外線に感度を持たないレジストであれば良い。また、上
層レジストとしてＰＦＩ−１５Ａを用いたが、これに限
定されるものではなく、紫外線に感度を持ち少なくとも
２０℃から１１０℃の温度範囲での加熱処理により、下
層レジストとミキシング層を形成するレジストであれば
よい。
光光源として電子線を用いたが、イオン、エックス線あ
るいは遠紫外線でもよい。また、下層レジストとしてＰ
ＭＭＡを用いたが、これに限定されるものではなく、紫
外線に感度を持たないレジストであれば良い。また、上
層レジストとしてＰＦＩ−１５Ａを用いたが、これに限
定されるものではなく、紫外線に感度を持ち少なくとも
２０℃から１１０℃の温度範囲での加熱処理により、下
層レジストとミキシング層を形成するレジストであれば
よい。
【００１８】以上説明したように、上層レジストは、下
層レジストが感度を有しない紫外線で露光されるため、
下層レジストは、かぶりの影響を受けない。また、上層
レジストの現像に使用する有機アルカリ液に、下層レジ
ストは不溶であるため、上層レジストの開口幅と下層レ
ジストの開口幅および相互の位置関係を独立に制御する
ことが可能である。また、上層レジスト開口幅がアンダ
ーカット形成を有し、なおかつ、下層レジスト開口幅よ
り大なるように形成されるため、断面Ｔ字型の低抵抗電
極がリフトオフにより形成可能である。
層レジストが感度を有しない紫外線で露光されるため、
下層レジストは、かぶりの影響を受けない。また、上層
レジストの現像に使用する有機アルカリ液に、下層レジ
ストは不溶であるため、上層レジストの開口幅と下層レ
ジストの開口幅および相互の位置関係を独立に制御する
ことが可能である。また、上層レジスト開口幅がアンダ
ーカット形成を有し、なおかつ、下層レジスト開口幅よ
り大なるように形成されるため、断面Ｔ字型の低抵抗電
極がリフトオフにより形成可能である。
【００１９】また、上層レジストは、加熱処理を含む工
程を経ることにより、下層レジストとの相互拡散による
混合層を形成する。この混合層は、上層レジストに適応
する現像液に対して不溶であるため、最初に電子線によ
り形成された下層レジストの開口幅を狭める効果があ
る。２０℃から１１０℃の温度範囲で、６０分間の加熱
工程を含む処理を行うことにより、初期ＰＭＭＡレジス
ト開口幅ＬP M M A （ｎｍ）に対する加熱処理後のＰＭ
ＭＡレジスト開口ＬI R （ｎｍ）と形成された断面Ｔ字
型電極の下部電極長Ｌg （ｎｍ）の一例を、表１に示
す。
程を経ることにより、下層レジストとの相互拡散による
混合層を形成する。この混合層は、上層レジストに適応
する現像液に対して不溶であるため、最初に電子線によ
り形成された下層レジストの開口幅を狭める効果があ
る。２０℃から１１０℃の温度範囲で、６０分間の加熱
工程を含む処理を行うことにより、初期ＰＭＭＡレジス
ト開口幅ＬP M M A （ｎｍ）に対する加熱処理後のＰＭ
ＭＡレジスト開口ＬI R （ｎｍ）と形成された断面Ｔ字
型電極の下部電極長Ｌg （ｎｍ）の一例を、表１に示
す。
【００２０】
【表１】
【００２１】また、表１の結果に示されたロットと別ロ
ットでの検討結果を図３（ａ）および（ｂ）に示す。初
期ＰＭＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱処
理後のＰＭＭＡレジスト開口幅ＬI R （ｎｍ）を、図３
（ａ）に示す。また、初期ＰＭＭＡレジスト開口幅Ｌ
P M M A （ｎｍ）と形成された断面Ｔ字型電極の下部電
極長Ｌg （ｎｍ）の関係を図３（ｂ）に示す。図３
（ａ）、（ｂ）に示される結果を最小二乗法によって、
計算を行うと、初期ＰＭＭＡレジスト開口幅が０．１μ
ｍ以上の領域において、図３（ａ）に示される初期ＰＭ
ＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱処理後の
ＰＭＭＡレジスト開口幅ＬI R （ｎｍ）の関係は、
（１）式で表される。
ットでの検討結果を図３（ａ）および（ｂ）に示す。初
期ＰＭＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱処
理後のＰＭＭＡレジスト開口幅ＬI R （ｎｍ）を、図３
（ａ）に示す。また、初期ＰＭＭＡレジスト開口幅Ｌ
P M M A （ｎｍ）と形成された断面Ｔ字型電極の下部電
極長Ｌg （ｎｍ）の関係を図３（ｂ）に示す。図３
（ａ）、（ｂ）に示される結果を最小二乗法によって、
計算を行うと、初期ＰＭＭＡレジスト開口幅が０．１μ
ｍ以上の領域において、図３（ａ）に示される初期ＰＭ
ＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱処理後の
ＰＭＭＡレジスト開口幅ＬI R （ｎｍ）の関係は、
（１）式で表される。
【００２２】 ＬI R ＝０．８８６ＬP M M A −１２．０２ （１） 標準偏差σ＝１６．７４（ｎｍ）． また、同様に初期ＰＭＭＡレジスト開口幅が０．１μｍ
以上の領域において、図３（ｂ）に示される初期ＰＭＭ
Ａレジスト開口幅ＬP M M A （ｎｍ）と形成された断面
Ｔ字型電極の下部電極長Ｌg （ｎｍ）の関係は、（１）
式と同様に最小二乗法により、（２）式で表される。
以上の領域において、図３（ｂ）に示される初期ＰＭＭ
Ａレジスト開口幅ＬP M M A （ｎｍ）と形成された断面
Ｔ字型電極の下部電極長Ｌg （ｎｍ）の関係は、（１）
式と同様に最小二乗法により、（２）式で表される。
【００２３】 Ｌg ＝０．９８ＬP M M A −２１．５９ （２） 標準偏差σ＝１１．３２（ｎｍ）． 以上に示されるように、加熱処理後の開口寸法、および
形成された断面Ｔ字型電極の電極長は、何れも、初期Ｐ
ＭＭＡレジスト開口寸法よりも３０〜５０ｎｍ程度縮小
されることになる。
形成された断面Ｔ字型電極の電極長は、何れも、初期Ｐ
ＭＭＡレジスト開口寸法よりも３０〜５０ｎｍ程度縮小
されることになる。
【００２４】
【発明の効果】開口幅の小さいレジストパターンを形成
でき、微細な断面Ｔ字型電極を形成することができる。
断面Ｔ字型の低抵抗電極をリフトオフにより形成でき
る。
でき、微細な断面Ｔ字型電極を形成することができる。
断面Ｔ字型の低抵抗電極をリフトオフにより形成でき
る。
【図１】本発明の一実施例による微細電極形成方法を説
明するための工程図である。
明するための工程図である。
【図２】本発明の一実施例による微細電極形成方法を説
明するための工程図で、図１の続きである。
明するための工程図で、図１の続きである。
【図３】本発明の効果を説明するための図で、（ａ）は
初期ＰＭＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱
処理後のＰＭＭＡレジスト開口幅ＬI R （ｎｍ）の関係
を示す図で、（ｂ）はＬP M M A （ｎｍ）と断面Ｔ型電
極長Ｌg （ｎｍ）の関係を示す図である。
初期ＰＭＭＡレジスト開口幅ＬP M M A （ｎｍ）と加熱
処理後のＰＭＭＡレジスト開口幅ＬI R （ｎｍ）の関係
を示す図で、（ｂ）はＬP M M A （ｎｍ）と断面Ｔ型電
極長Ｌg （ｎｍ）の関係を示す図である。
【図４】従来の微細電極形成方法を説明するための工程
図である。
図である。
【図５】従来の微細電極形成方法を説明するための工程
図で図４の続きである。
図で図４の続きである。
１０ 半導体基板 １１ 下層レジスト １２ 電子線 １３ 下層レジスト開口 １４ 上層レジスト １５ ミキシング層 １１６、１６ 紫外線 １７ アンダーカット形状開口 １８ 電極金属 １９ 断面Ｔ字型電極 ２０ 半導体基板 ２１ 下層レジスト ２３、２３Ａ、２３Ｂ 電子線 ２４ 下層レジスト開口 ２２ 上層レジスト ２５ 上層レジスト開口 ２６ 電極金属 ２７ 断面Ｔ字型電極
Claims (2)
- 【請求項１】二層レジスト構造において、露光現像によ
り断面Ｔ字型パターンを形成する方法において、半導体
基板上に塗布形成された下層レジストを露光し、現像す
ることにより所望の開口パターンを形成する工程と、該
開口パターンを覆うように紫外線に感度を有する上層レ
ジストを塗布形成し、２０℃から１１０℃の温度範囲
で、６０分間以下の熱処理を行うことにより前記下層レ
ジストと前記上層レジストの界面にミキシング層を形成
する工程と、該上層レジスト上に所望パターンを紫外線
にて露光し、現像する工程とを備えたことを特徴とする
パターン形成方法。 - 【請求項２】前記下層レジストは、前記上層レジストが
感度を有する紫外線に感度を有さないことを特徴とする
請求項１記載のパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5300253A JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
| US08/346,401 US5583063A (en) | 1993-11-30 | 1994-11-29 | Method of forming T-shaped, cross-sectional pattern using two layered masks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5300253A JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153666A JPH07153666A (ja) | 1995-06-16 |
| JP2565119B2 true JP2565119B2 (ja) | 1996-12-18 |
Family
ID=17882563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5300253A Expired - Lifetime JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5583063A (ja) |
| JP (1) | JP2565119B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3349001B2 (ja) * | 1994-12-29 | 2002-11-20 | ソニー株式会社 | 金属膜の形成方法 |
| JPH09283621A (ja) * | 1996-04-10 | 1997-10-31 | Murata Mfg Co Ltd | 半導体装置のｔ型ゲート電極形成方法およびその構造 |
| US6051454A (en) * | 1997-09-11 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US5981319A (en) * | 1997-09-22 | 1999-11-09 | Lucent Technologies Inc. | Method of forming a T-shaped gate |
| JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR100262940B1 (ko) * | 1998-05-29 | 2000-09-01 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
| JP3797600B2 (ja) * | 2001-09-25 | 2006-07-19 | Ｔｄｋ株式会社 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
| US20030082906A1 (en) * | 2001-10-30 | 2003-05-01 | Lammert Michael D. | Via formation in polymers |
| JP3627705B2 (ja) * | 2002-01-04 | 2005-03-09 | 株式会社村田製作所 | 電極の形成方法 |
| US7923198B2 (en) | 2002-08-14 | 2011-04-12 | Fujitsu Limited | Method of manufacturing fine T-shaped electrode |
| JP2004241612A (ja) | 2003-02-06 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3908213B2 (ja) | 2003-09-30 | 2007-04-25 | 富士通株式会社 | レジストパターンの形成方法及び半導体装置の製造方法 |
| JP4718145B2 (ja) | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
| JP2010040616A (ja) * | 2008-08-01 | 2010-02-18 | Opnext Japan Inc | 電極形成方法および半導体素子 |
| JP6192164B2 (ja) * | 2013-11-13 | 2017-09-06 | Hoya株式会社 | マスクブランク、および転写用マスクの製造方法 |
| JP6258830B2 (ja) | 2014-09-25 | 2018-01-10 | Hoya株式会社 | マスクブランク、マスクブランクの製造方法及び転写用マスクの製造方法 |
| US11764062B2 (en) * | 2017-11-13 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281441A (ja) * | 1988-09-17 | 1990-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0285645A (ja) * | 1988-09-21 | 1990-03-27 | Mitsubishi Electric Corp | 屋外燃焼式暖房装置の屋外機 |
| JP2822404B2 (ja) * | 1988-11-22 | 1998-11-11 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| DE3839770A1 (de) * | 1988-11-25 | 1990-05-31 | Licentia Gmbh | Verfahren zur herstellung von gate-elektroden |
| JP2538081B2 (ja) * | 1988-11-28 | 1996-09-25 | 松下電子工業株式会社 | 現像液及びパタ―ン形成方法 |
| US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
| US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
| JPH0330337A (ja) * | 1989-06-27 | 1991-02-08 | Nec Corp | 微細電極の形成方法 |
| US4985374A (en) * | 1989-06-30 | 1991-01-15 | Kabushiki Kaisha Toshiba | Making a semiconductor device with ammonia treatment of photoresist |
| JPH0355852A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
| US5116772A (en) * | 1990-12-26 | 1992-05-26 | Electronics And Telecommunications Research Institute | Method for manufacturing a junction field effect transisor |
| JPH04223342A (ja) * | 1990-12-26 | 1992-08-13 | Mitsubishi Electric Corp | 半導体装置のゲート電極とその製造方法 |
| JPH05299440A (ja) * | 1991-04-03 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH04368135A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | Ｔ型パターン形成方法 |
| JPH0590300A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05166717A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| EP0592064B1 (en) * | 1992-08-19 | 1998-09-23 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a field effect transistor |
| US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
| JPH07183037A (ja) * | 1993-12-22 | 1995-07-21 | Toshiba Corp | 燃料電池 |
| JP3294411B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3030337U (ja) | 1996-04-18 | 1996-10-22 | アメリカン電機株式会社 | アジャスタブルブッシング |
-
1993
- 1993-11-30 JP JP5300253A patent/JP2565119B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-29 US US08/346,401 patent/US5583063A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153666A (ja) | 1995-06-16 |
| US5583063A (en) | 1996-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565119B2 (ja) | パターン形成方法 | |
| US20060281320A1 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
| US6218082B1 (en) | Method for patterning a photoresist | |
| JP3081655B2 (ja) | レジストパターンの形成方法 | |
| JPH1197328A (ja) | レジストパターンの形成方法 | |
| JPS616830A (ja) | パタ−ン形成方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| JP3180759B2 (ja) | レジストパターンの形成方法 | |
| JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JP3264424B2 (ja) | フォトレジスト層のパターン化法 | |
| JPH01239938A (ja) | パターン形成方法 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JPS63299334A (ja) | パタ−ン形成方法 | |
| JP3306288B2 (ja) | レジストパターンの形成方法 | |
| JPH04186641A (ja) | 半導体装置の製造方法 | |
| JPH0685070B2 (ja) | レジストパターンの現像方法 | |
| JPS6170723A (ja) | パタ−ン形成方法 | |
| JP3120132B2 (ja) | パターン形成方法 | |
| JPS6229134A (ja) | 微細パタ−ンの形成方法 | |
| JPH11231544A (ja) | レジストマスク構造、化学増幅レジストの感度促進方法およびパターン形成方法 | |
| JPH02103054A (ja) | パターン形成方法 | |
| JPS6116521A (ja) | レジスト膜除去方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |