JPH07153666A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH07153666A JPH07153666A JP5300253A JP30025393A JPH07153666A JP H07153666 A JPH07153666 A JP H07153666A JP 5300253 A JP5300253 A JP 5300253A JP 30025393 A JP30025393 A JP 30025393A JP H07153666 A JPH07153666 A JP H07153666A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- lower layer
- pattern
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000007261 regionalization Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 claims description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910021529 ammonia Inorganic materials 0.000 abstract description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 20
- 239000004926 polymethyl methacrylate Substances 0.000 description 20
- UGFMBZYKVQSQFX-UHFFFAOYSA-N para-methoxy-n-methylamphetamine Chemical compound CNC(C)CC1=CC=C(OC)C=C1 UGFMBZYKVQSQFX-UHFFFAOYSA-N 0.000 description 10
- 238000010894 electron beam technology Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
形成可能な断面T字型パターン形成方法を提供する。 【構成】 基板10上に塗布形成された下層レジスト1
1に下層レジスト開口13を形成し、その上に上層レジ
スト14を塗布形成し、少なくともアンモニア(N
H3 )雰囲気中にて、20℃から110℃の温度範囲で
60分間以下の温度範囲で下層レジストとのミキシング
層15を形成し、上層レジスト13を紫外線16により
露光し、断面T字型のパターンを形成する。
Description
関し、電界効果トランジスタのゲート電極として利用さ
れる電気抵抗の低減化が図られた断面T型電極をリフト
オフによって形成可能とするパターン形成法に関する。
トをフォトレジスト、下層レジストをEBレジストとし
て、断面T字型パターンを形成する方法として、特開平
4−368135号公報「T型パターン形成方法」記載
のものが知られている。前記公報記載のT型パターン形
成方法の工程図を図4、図5に示す。
上にEBレジスト22を塗布形成し、次いで、EBレジ
スト22を覆うようにフォトレジスト23を塗布形成す
る。次いで、図4(b)に示すように、紫外線24によ
り所望パターンをフォトレジスト23に露光し、次い
で、図4(c)に示すように、画像反転法により紫外線
24未露光部のフォトレジスト23を除去して、オーバ
ーハング形成のレジストプロファイルを形成して、EB
レジスト22を露呈させる。
たEBレジスト22に電子線25を所望位置に照射し、
EBレジスト反応層22aを形成した後、次いで図5
(b)に示す様に、現像により、EBレジスト反応層2
2aを除去し、T型パターンを形成する。次いで、図5
(c)に示すように、T型パターンの開口を通して、露
呈した半導体基板20を所望深さエッチングすることに
より、リセス溝26を形成し、次いで、ゲート金属27
を蒸着し、図5(d)に示すように、リフトオフにより
レジスト22、23およびレジスト23上の不要のゲー
ト金属27を除去することにより、断面T字型の金属パ
ターンを形成している。
た微細パターン形成方法が特開平5−166717号公
報に記載されている。
りT型パターンの形成では、上層レジスト開口後、下層
レジストの開口を形成する方法であるため、上層レジス
トと下層レジストのミキシング層が発生した場合、下層
レジスト用現像液による開口形成が不可能となる。ま
た、下層レジストの開口幅は、電子線露光装置の性能に
より限界づけられ、それ以下の開口幅を形成することが
不可能である.また、上層レジスト開口後、下層レジス
トの露光現像を行っているため、下層レジストの現像に
は、上層レジストを溶解してしまう現像液は使用できな
い。
除去せしめ、抵抗の低減された微細な断面T字型の電極
をリフトオフにより形成可能とする断面T字型パターン
形成方法を提供することにある。
ストに開口を形成した後に、上層レジストを塗布するこ
とを特徴としているが、加熱処理により下層レジストと
ミキシング層を形成する上層レジストを塗布形成する。
加熱処理温度の限定を行った理由は、加熱処理による下
層レジスト開口のパターンくずれを避けるためである。
また、ミキシング層形成の限定条件は、加熱処理によ
り、初期下層レジスト開口幅を、ミキシング層厚の2倍
だけ縮小させ、電子線露光装置の性能に限界づけられる
開口幅より小さい開口幅を形成することを目的としたも
のである。
に対して、下層レジストが感度有さないことを特徴とし
ているが、これは、上層レジストの露光時に、下層レジ
ストへかぶりが発生し、上層レジスト現像時に下層レジ
ストが現像され、下層レジスト開口幅が拡大することを
避けることを目的としたものである。
下層レジストを露光現像しているため、下層レジストに
用いる現像液が上層レジストを溶解しないものという限
定条件が付与されない。
の機構について、はっきり解明されているとはいえない
が、つぎのように考えることができる。レジスト塗布形
成後の加熱処理により、各レジストの分子が拡散し、ミ
キシング層の厚さが形成される。また、この加熱処理に
より、分子同士が結合あるいは分解により、異分子に変
化し、各レジストの現像液では、除去困難になると考え
られる。このため、ミキシング層の厚さは、加熱温度と
時間に依存する。本発明では、20℃から110℃の温
度範囲で60分間の加熱処理により、15nmから25
nmのミキシング層を形成することが可能となり、ま
た、上層レジスト露光時のかぶりがないため、0.1μ
mの初期開口から、70nmの電極長のものを形成する
ことが可能となっている。
形状を形成するとともに、ミキシング層を形成して微細
な断面T字型パターンを形成することを特徴とする。
に説明する。
(例えば、ガリウムひ素、GaAs)上に下層レジスト
11として、ポジ型アクリル系レジスト(例えばポリメ
タクリル酸メチル Polymethylmethac
rylate(PMMA))を0.16μmの厚さで塗
布形成した後、電子線12により所望部分を露光して、
次いで、図1(b)に示すように、現像することにより
所望幅の下層レジスト開口13を形成した。
レジスト開口13を覆うように、紫外線に感度を有する
上層レジスト14としてポジ型レジスト(例えば、住友
化学工業社製PFI−15A)を1.0μm塗布した
後、所望部分を紫外線116(例えば波長365nmの
i線)にて露光した後、少なくともアンモニア(N
H3)雰囲気中で20℃から110℃の温度範囲で60
分間の加熱処理工程によって、紫外線116により露光
された上層レジスト部分を該上層レジスト14対応の有
機アルカリ現像液に不溶とし、さらに、図1(d)に示
すように、該下層レジスト11と該上層レジスト14を
相互に拡散させてミキシング層15を形成した。 次い
で、図2(a)に示すように、上層レジスト14上面か
ら紫外線16の全面照射を行い、次いで、図2(b)に
示すように、有機アルカリ現像液により紫外線16によ
り露光された該上層レジスト14を現像除去することに
より、前記下層レジスト開口13上に該開口寸法より大
きい前記上層レジスト14のリフトオフに適したアンダ
ーカット形状開口17を形成する。
ジスト開口13を通して、半導体基板10を所望の深さ
だけエッチングした後、電極金属18を(例えば、チタ
ニウム(Ti)/白金(Pt)/金(Au))の順で蒸
着し、次いで、図2(b)に示すように、有機溶剤中に
浸漬し、下層レジスト11と上層レジスト14および上
層レジスト14上の不溶な電極金属18を除去すること
により、断面T字型電極19を形成する。
光光源として電子線を用いたが、イオン、エックス線あ
るいは遠紫外線でもよい。また、下層レジストとしてP
MMAを用いたが、これに限定されるものではなく、紫
外線に感度を持たないレジストであれば良い。また、上
層レジストとしてPFI−15Aを用いたが、これに限
定されるものではなく、紫外線に感度を持ち少なくとも
20℃から110℃の温度範囲での加熱処理により、下
層レジストとミキシング層を形成するレジストであれば
よい。
層レジストが感度を有しない紫外線で露光されるため、
下層レジストは、かぶりの影響を受けない。また、上層
レジストの現像に使用する有機アルカリ液に、下層レジ
ストは不溶であるため、上層レジストの開口幅と下層レ
ジストの開口幅および相互の位置関係を独立に制御する
ことが可能である。また、上層レジスト開口幅がアンダ
ーカット形成を有し、なおかつ、下層レジスト開口幅よ
り大なるように形成されるため、断面T字型の低抵抗電
極がリフトオフにより形成可能である。
程を経ることにより、下層レジストとの相互拡散による
混合層を形成する。この混合層は、上層レジストに適応
する現像液に対して不溶であるため、最初に電子線によ
り形成された下層レジストの開口幅を狭める効果があ
る。20℃から110℃の温度範囲で、60分間の加熱
工程を含む処理を行うことにより、初期PMMAレジス
ト開口幅LP M M A (nm)に対する加熱処理後のPM
MAレジスト開口LI R (nm)と形成された断面T字
型電極の下部電極長Lg (nm)の一例を、表1に示
す。
ットでの検討結果を図3(a)および(b)に示す。初
期PMMAレジスト開口幅LP M M A (nm)と加熱処
理後のPMMAレジスト開口幅LI R (nm)を、図3
(a)に示す。また、初期PMMAレジスト開口幅L
P M M A (nm)と形成された断面T字型電極の下部電
極長Lg (nm)の関係を図3(b)に示す。図3
(a)、(b)に示される結果を最小二乗法によって、
計算を行うと、初期PMMAレジスト開口幅が0.1μ
m以上の領域において、図3(a)に示される初期PM
MAレジスト開口幅LP M M A (nm)と加熱処理後の
PMMAレジスト開口幅LI R (nm)の関係は、
(1)式で表される。
以上の領域において、図3(b)に示される初期PMM
Aレジスト開口幅LP M M A (nm)と形成された断面
T字型電極の下部電極長Lg (nm)の関係は、(1)
式と同様に最小二乗法により、(2)式で表される。
形成された断面T字型電極の電極長は、何れも、初期P
MMAレジスト開口寸法よりも30〜50nm程度縮小
されることになる。
でき、微細な断面T字型電極を形成るうことができる。
断面T字型の低抵抗電極をリフトオフにより形成でき
る。
明するための工程図である。
明するための工程図で、図1の続きである。
初期PMMAレジスト開口幅LP M M A (nm)と加熱
処理後のPMMAレジスト開口幅LI R (nm)の関係
を示す図で、(b)はLP M M A (nm)と断面T型電
極長Lg (nm)の関係を示す図である。
図である。
図で図4の続きである。
Claims (3)
- 【請求項1】 二層レジスト構造において、露光現像に
より断面T字型パターンを形成する方法において、半導
体基板上に塗布形成された下層レジストを露光し、現像
することにより所望の開口パターンを形成する工程と、
該開口パターンを覆うように紫外線に感度を有する上層
レジストを塗布形成し、該上層レジスト上に所望パター
ンを紫外線にて露光し、現像する工程とを備えたことを
特徴とするパターン形成方法。 - 【請求項2】 前記上層レジストは、20℃から110
℃の温度範囲で、60分間以下の熱処理により、下層レ
ジストとミキシング層を形成することを特徴とする請求
項1記載のパターン形成方法。 - 【請求項3】 前記下層レジストは、前記上層レジスト
が感度を有する紫外線に感度を有さないことを特徴とす
る請求項1記載のパターン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5300253A JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
US08/346,401 US5583063A (en) | 1993-11-30 | 1994-11-29 | Method of forming T-shaped, cross-sectional pattern using two layered masks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5300253A JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07153666A true JPH07153666A (ja) | 1995-06-16 |
JP2565119B2 JP2565119B2 (ja) | 1996-12-18 |
Family
ID=17882563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5300253A Expired - Lifetime JP2565119B2 (ja) | 1993-11-30 | 1993-11-30 | パターン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5583063A (ja) |
JP (1) | JP2565119B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6946351B2 (en) | 2003-02-06 | 2005-09-20 | Fujitsu Limited | Method for fabricating a semiconductor device |
US7220628B2 (en) | 2004-08-31 | 2007-05-22 | Fujitsu Limited | Semiconductor device and manufacturing method thereof, and gate electrode and manufacturing method thereof |
US7429446B2 (en) | 2003-09-30 | 2008-09-30 | Fujitsu Limited | Resist pattern forming method and semiconductor device fabrication method |
JP2010040616A (ja) * | 2008-08-01 | 2010-02-18 | Opnext Japan Inc | 電極形成方法および半導体素子 |
US7923198B2 (en) | 2002-08-14 | 2011-04-12 | Fujitsu Limited | Method of manufacturing fine T-shaped electrode |
JP2015094900A (ja) * | 2013-11-13 | 2015-05-18 | Hoya株式会社 | マスクブランクおよび転写用マスク |
WO2016047345A1 (ja) * | 2014-09-25 | 2016-03-31 | Hoya株式会社 | マスクブランク、マスクブランクの製造方法及び転写用マスクの製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3349001B2 (ja) * | 1994-12-29 | 2002-11-20 | ソニー株式会社 | 金属膜の形成方法 |
JPH09283621A (ja) * | 1996-04-10 | 1997-10-31 | Murata Mfg Co Ltd | 半導体装置のt型ゲート電極形成方法およびその構造 |
US6051454A (en) * | 1997-09-11 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US5981319A (en) * | 1997-09-22 | 1999-11-09 | Lucent Technologies Inc. | Method of forming a T-shaped gate |
JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
KR100262940B1 (ko) * | 1998-05-29 | 2000-09-01 | 이계철 | 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법 |
JP3797600B2 (ja) * | 2001-09-25 | 2006-07-19 | Tdk株式会社 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
US20030082906A1 (en) * | 2001-10-30 | 2003-05-01 | Lammert Michael D. | Via formation in polymers |
JP3627705B2 (ja) * | 2002-01-04 | 2005-03-09 | 株式会社村田製作所 | 電極の形成方法 |
US11764062B2 (en) * | 2017-11-13 | 2023-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590300A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0281441A (ja) * | 1988-09-17 | 1990-03-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0285645A (ja) * | 1988-09-21 | 1990-03-27 | Mitsubishi Electric Corp | 屋外燃焼式暖房装置の屋外機 |
JP2822404B2 (ja) * | 1988-11-22 | 1998-11-11 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
DE3839770A1 (de) * | 1988-11-25 | 1990-05-31 | Licentia Gmbh | Verfahren zur herstellung von gate-elektroden |
JP2538081B2 (ja) * | 1988-11-28 | 1996-09-25 | 松下電子工業株式会社 | 現像液及びパタ―ン形成方法 |
US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
JPH0330337A (ja) * | 1989-06-27 | 1991-02-08 | Nec Corp | 微細電極の形成方法 |
US4985374A (en) * | 1989-06-30 | 1991-01-15 | Kabushiki Kaisha Toshiba | Making a semiconductor device with ammonia treatment of photoresist |
JPH0355852A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
US5116772A (en) * | 1990-12-26 | 1992-05-26 | Electronics And Telecommunications Research Institute | Method for manufacturing a junction field effect transisor |
JPH04223342A (ja) * | 1990-12-26 | 1992-08-13 | Mitsubishi Electric Corp | 半導体装置のゲート電極とその製造方法 |
JPH05299440A (ja) * | 1991-04-03 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH04368135A (ja) * | 1991-06-14 | 1992-12-21 | Mitsubishi Electric Corp | T型パターン形成方法 |
JPH05166717A (ja) * | 1991-12-16 | 1993-07-02 | Mitsubishi Electric Corp | 微細パターン形成方法 |
DE69321184T2 (de) * | 1992-08-19 | 1999-05-20 | Mitsubishi Electric Corp | Verfahren zur Herstellung eines Feldeffekttransistors |
US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
JPH07183037A (ja) * | 1993-12-22 | 1995-07-21 | Toshiba Corp | 燃料電池 |
JP3294411B2 (ja) * | 1993-12-28 | 2002-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
JP3030337U (ja) | 1996-04-18 | 1996-10-22 | アメリカン電機株式会社 | アジャスタブルブッシング |
-
1993
- 1993-11-30 JP JP5300253A patent/JP2565119B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-29 US US08/346,401 patent/US5583063A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590300A (ja) * | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923198B2 (en) | 2002-08-14 | 2011-04-12 | Fujitsu Limited | Method of manufacturing fine T-shaped electrode |
US6946351B2 (en) | 2003-02-06 | 2005-09-20 | Fujitsu Limited | Method for fabricating a semiconductor device |
US7741684B2 (en) | 2003-02-06 | 2010-06-22 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
US7429446B2 (en) | 2003-09-30 | 2008-09-30 | Fujitsu Limited | Resist pattern forming method and semiconductor device fabrication method |
US7220628B2 (en) | 2004-08-31 | 2007-05-22 | Fujitsu Limited | Semiconductor device and manufacturing method thereof, and gate electrode and manufacturing method thereof |
JP2010040616A (ja) * | 2008-08-01 | 2010-02-18 | Opnext Japan Inc | 電極形成方法および半導体素子 |
US9746764B2 (en) | 2013-11-13 | 2017-08-29 | Hoya Corporation | Mask blank and transfer mask |
WO2015072232A1 (ja) * | 2013-11-13 | 2015-05-21 | Hoya株式会社 | マスクブランクおよび転写用マスク |
KR20160084439A (ko) * | 2013-11-13 | 2016-07-13 | 호야 가부시키가이샤 | 마스크 블랭크 및 전사용 마스크 |
JP2015094900A (ja) * | 2013-11-13 | 2015-05-18 | Hoya株式会社 | マスクブランクおよび転写用マスク |
TWI608290B (zh) * | 2013-11-13 | 2017-12-11 | Hoya股份有限公司 | 光罩基底及轉印用光罩 |
WO2016047345A1 (ja) * | 2014-09-25 | 2016-03-31 | Hoya株式会社 | マスクブランク、マスクブランクの製造方法及び転写用マスクの製造方法 |
JP2016066019A (ja) * | 2014-09-25 | 2016-04-28 | Hoya株式会社 | マスクブランク、マスクブランクの製造方法及び転写用マスクの製造方法 |
KR20170060076A (ko) * | 2014-09-25 | 2017-05-31 | 호야 가부시키가이샤 | 마스크 블랭크, 마스크 블랭크의 제조 방법 및 전사용 마스크의 제조 방법 |
US10042247B2 (en) | 2014-09-25 | 2018-08-07 | Hoya Corporation | Mask blank, method for manufacturing mask blank and transfer mask |
TWI682235B (zh) * | 2014-09-25 | 2020-01-11 | 日商Hoya股份有限公司 | 光罩基底、光罩基底之製造方法及轉印用光罩之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2565119B2 (ja) | 1996-12-18 |
US5583063A (en) | 1996-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2565119B2 (ja) | パターン形成方法 | |
US20060281320A1 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
JPH08203929A (ja) | 半導体装置の製造方法 | |
JPH1197328A (ja) | レジストパターンの形成方法 | |
JP3081655B2 (ja) | レジストパターンの形成方法 | |
JPS616830A (ja) | パタ−ン形成方法 | |
JP3180759B2 (ja) | レジストパターンの形成方法 | |
JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
JPH0844070A (ja) | 半導体装置の製造方法 | |
JP2002305135A (ja) | レジストパターンの形成方法 | |
JP2600434B2 (ja) | レジスト膜欠陥の検出方法 | |
JPH08288200A (ja) | パターン形成方法 | |
JPH01239938A (ja) | パターン形成方法 | |
JPS63299334A (ja) | パタ−ン形成方法 | |
JPH01239928A (ja) | パターン形成方法 | |
JPH11153871A (ja) | レジストパターン形成方法及び半導体基板 | |
JPH04186641A (ja) | 半導体装置の製造方法 | |
JP3306288B2 (ja) | レジストパターンの形成方法 | |
JPS6229134A (ja) | 微細パタ−ンの形成方法 | |
JPH08306604A (ja) | パタン形成方法 | |
JPH0620937A (ja) | レジストパターンの形成方法 | |
JPH01302724A (ja) | 半導体装置の製造方法 | |
JPS6116521A (ja) | レジスト膜除去方法 | |
JPS6170723A (ja) | パタ−ン形成方法 | |
JP2005136430A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |