JP6239466B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6239466B2
JP6239466B2 JP2014165364A JP2014165364A JP6239466B2 JP 6239466 B2 JP6239466 B2 JP 6239466B2 JP 2014165364 A JP2014165364 A JP 2014165364A JP 2014165364 A JP2014165364 A JP 2014165364A JP 6239466 B2 JP6239466 B2 JP 6239466B2
Authority
JP
Japan
Prior art keywords
resist
film
coating
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014165364A
Other languages
English (en)
Other versions
JP2014209270A (ja
Inventor
英民 八重樫
英民 八重樫
小山　賢一
賢一 小山
雅俊 大和
雅俊 大和
智弘 井関
智弘 井関
鶴田　豊久
豊久 鶴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014165364A priority Critical patent/JP6239466B2/ja
Publication of JP2014209270A publication Critical patent/JP2014209270A/ja
Priority to US14/818,409 priority patent/US20160049292A1/en
Priority to TW104125466A priority patent/TWI653515B/zh
Priority to KR1020150112515A priority patent/KR102376678B1/ko
Priority to US15/237,840 priority patent/US10211050B2/en
Application granted granted Critical
Publication of JP6239466B2 publication Critical patent/JP6239466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Description

本発明は、半導体装置の製造方法に関する。
半導体デバイスの製造プロセスにおいては、例えば半導体ウエハ（以下、ウエハと呼ぶ）にエッチング等の処理を施す際にフォトリソグラフィ技術が使用されている。一般的に、フォトリソグラフィ技術は、ウエハの下地膜上にレジスト液を塗布してレジスト膜を形成し、所望のパターンでレジスト膜を露光し、これを現像処理する一連の処理が行われている。その後の後工程の一例としては、フォトリソグラフィ技術により形成されたレジストパターンをマスクとしてドライエッチング処理を行い、ウエハ上に所望の回路パターンを形成する。
近年、半導体デバイスの高集積化、微小化の要求が高まり、ウエハ面内での回路を構成する線幅（ＣＤ：Critical Dimension）の制御が重要となっており、レジストパターンの形成についても微細化が求められている。
レジストパターンの微細化技術においては、レジストパターンの線幅を制御し、かつ、レジストのラインパターンの側壁の凹凸の程度を示すＬＥＲ（Line Edge Roughness）、ライン幅のバラつきの程度を示すＬＷＲ（Line Width Roughness）、レジストのホールパターンの側壁の凹凸の程度を示すＣＥＲ（Contact Edge Roughness）等のパラメータの改善が望まれている（例えば、特許文献１及び２参照）。
特開２０１２−２７１４４号公報 特開２００４−２３５４６８号公報
しかしながら、特許文献１及び２に記載された技術では、レジストパターンに求められる特性が十分でなかった。
上記課題に対して、レジストパターンの粗さ特性及び線幅特性に優れた半導体装置の製造方法を提供することを課題とする。
本発明によれば、
被処理体上にパターニングされたレジストに対して、前記レジストの表層を変質させる溶液を供給し、浸潤させることにより、前記レジストの表面を覆うように、弾性を有し、かつ、前記レジストと相溶性がない被膜を形成する被膜形成工程と、
前記レジストの流動性を増加させるように、前記被膜が形成された前記被処理体を加熱する加熱工程と、
を含み、
前記加熱工程において前記被膜と前記被処理体とは固定されている、半導体装置の製造方法が提供される。
本発明によれば、レジストパターンの粗さ特性及び線幅特性に優れた半導体装置の製造方法を提供できる。
本実施形態の半導体装置の製造方法の一例のフロー図である。 本実施形態の半導体装置の製造方法のフローを説明するための概略図である。 本実施形態の半導体装置の製造方法のフローを説明するための概略図である。 本実施形態の半導体装置の製造方法のフローを説明するための概略図である。 本実施形態の半導体装置の製造方法のフローを説明するための概略図である。 本実施形態の加熱工程を説明するための概略図の一例である。 本実施形態の半導体製造装置の一例の概略平面図である。 本実施形態の半導体製造装置の一例の概略斜視図である。 本実施形態の半導体製造装置の一例の概略側面図である。 本実施形態の被膜形成工程を実施可能な塗布ユニットの概略構成図の一例である。 第１の実施形態における、加熱工程の温度とＬＥＲとの間の関係を説明するための概略図である。 第１の実施形態における、ウエハのＳＥＭ像の一例である。
以下、本発明の実施形態について、図を参照して詳細に説明する。
（半導体装置の製造方法）
先ず、本実施形態に係る半導体装置の製造方法について、説明する。図１に、本実施形態の半導体装置の製造方法の一例のフロー図を示す。
図１に示されるように、本実施形態に係る半導体装置の製造方法は、
Ｓ１０：被処理体上にパターニングされたレジストの表面を覆うように、弾性を有し、かつ、前記レジストと相溶性がない被膜を形成する被膜形成工程と、
Ｓ２０：前記被膜が形成された前記被処理体を加熱する加熱工程と、
を有する。
また、本実施形態の半導体装置の製造方法は、その他の工程を含んでも良い。その他の工程としては、例えば、加熱処理後の被処理体を冷却する冷却工程や、加熱処理後の被処理体から被膜を除去する被膜除去工程が挙げられる。
各々の工程について、図２から図５を参照して詳細に説明する。なお、本実施形態において、形成されるレジストパターンがラインパターンである場合について説明するが、ホールパターンであっても同様の技術を適用可能であり、本発明はこの点において限定されない。
図２から図５に、本実施形態の半導体装置の製造方法のフローを説明するための概略図を示す。
［被膜形成工程（Ｓ１０）］
前述した通り、被膜形成工程は、被処理体３０上に予めパターニングされたレジスト３２（レジストパターン３２と呼ぶことがある）の表面を覆うように、弾性を有し、かつ、レジスト３２と相溶性がない被膜３４を形成する工程である（図２（ｂ）、図３（ｃ）、図４（ｂ）及び図５（ｂ）参照）。
本実施形態において、「レジスト３２の表面を覆う」とは、被膜３４がレジスト３２の上面３２ａ及び側面３２ｂを覆うことを指す。このとき、図２（ｂ）及び図３（ｃ）に示すように、隣り合うレジストパターン３２間の空間の一部が被膜３４で埋められた状態となっていても良いし、図４（ｂ）に示すように、隣り合うレジストパターン３２間の空間の全部が被膜３４で埋められていても良い。また、図５（ｂ）に示すように、レジスト３２の表面が被膜３４に覆われていれば、被処理体３０のレジスト３２が形成されている面における、レジスト３２が形成されていない露出部３０ａを、被膜３４が完全に覆うように形成されていなくても良い。しかしながら、被膜３４が露出部３０ａを完全に覆うように形成されていることが好ましい。被膜３４が露出部３０ａを完全に覆うように形成されていることが好ましい理由については、後述する加熱工程（Ｓ２０）で説明する。
被処理体３０としては、特に制限はなく、例えば基板、若しくは、基板上に１種類又は２種類以上の下地層を形成したものなどを使用することができる。
下地層の材質としては、特に限定されるものではなく、例えば有機系ＢＡＲＣ（Bottom Anti Reflective Coating）膜（Ｓｉ含有のものを含む）、ＴＥＯＳ（テトラエトキシシラン：Tetraethoxysilane）膜、ＳＯＧ（Spin On Glass）膜、ＳｉＯＮ膜又はＬＴＯ（Low Temperature Oxide）膜等を用いることができる。
図２（ａ）、図３（ａ）、図４（ａ）及び図５（ａ）で示される、被処理体３０へのレジストパターン３２の形成方法の一例について、簡単に説明する。先ず、被処理体３０の上に、例えば露光装置を組み込んだ塗布現像装置を用いたスピンオンにより、レジスト３２を塗布する。レジスト３２を塗布した被処理体３０は、レジスト３２中の溶媒を除去してレジスト分子を均一に分散させるために、プリベーク処理される。その後、フォトリソグラフィ技術により、レジスト３２が所定のパターンに露光処理される。なお、露光処理の前に、周辺露光処理により余分なレジストを除去しても良い。露光後の被処理体３０は、感光部分を拡散させるためにポストエクスポージャーベーク（ＰＥＢ）処理された後、現像処理が行われる。現像処理が行われた被処理体３０は、レジスト３２の密着性を向上させるために、ポストベーク処理が施され、レジストパターン３２が形成される。なお、前述した通り、本実施形態において、レジストパターン３２は、ホールパターンであっても良いし、ラインパターンであっても良い。また、レジスト３２の膜厚やパターニングされたレジスト３２のピッチは、特に制限はなく、当業者が適宜選択することができる。
このレジストパターン３２が形成された被処理体３０に対して、本実施形態の被膜形成工程では、図２（ｂ）、図３（ｃ）、図４（ｂ）及び図５（ｂ）に示すように、弾性を有し、かつ、レジスト３２と相溶性がない被膜３４を、レジスト３２の表面を覆うように形成する。
被膜３４の形成方法としては、弾性を有し、かつ、レジスト３２と相溶性がない被膜３４を形成することができれば特に限定されない。例えば図２、図３及び図４に示すように、レジスト３２の表面に被膜３４となる材料を成膜することにより、レジスト３２の表面に被膜３４を形成する被膜形成方法が挙げられる。また、例えば図５に示すように、レジスト３２の表層を変質させることにより、レジスト３２の表面に被膜３４を形成する被膜形成方法が挙げられる。
先ず、レジスト３２の表面に被膜３４となる材料を成膜することにより、レジスト３２の表面に被膜３４を形成する被膜形成方法について説明する。
レジスト３２の表面に被膜３４となる材料を成膜することにより、レジスト３２の表面に被膜３４を形成する被膜形成方法としては、スピン塗布法、ミスト塗布法、気相蒸着法、蒸着重合法、無電解めっき法等が挙げられる。
スピン塗布法を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０に対して、被膜３４の材料の前駆体溶液を塗布し、ゾルゲル法等により被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、例えば有機ケイ素化合物膜、有機金属化合物膜又はこれらの混合膜が挙げられる。有機ケイ素化合物膜を成膜するための前駆体溶液としては、シリコンアルコキシド化合物、シリコンキレート化合物、シリコンアシレート化合物、シリコンイソシアネート化合物、アミン系有機シリコン化合物及び／又はシランカップリング剤を含む前駆体溶液等が挙げられる。また、有機金属化合物膜を成膜するための前駆体溶液としては、金属アルコキシド化合物、金属キレート化合物、金属アシレート化合物、アミン系有機金属化合物及び／又は金属イソシアネート化合物等を含む前駆体溶液等が挙げられる。なお、前駆体溶液中に含まれる金属化合物は、チタン、ジルコニウム、タングステン、アルミニウム、タンタル、ハフニウム、銅又はパラジウムを主成分として含む金属化合物であることが好ましい。
また、スピン塗布法を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０に対して、被膜３４の材料の水溶液を塗布し、乾燥させることにより被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、ポリビニルアルコール、ポリアクリル酸ナトリウム、ポリアクリルアミド、ポリエチレンイミン、ポリエチレンオキシド、ポリビニルピロリドン等の水溶性ポリマーが挙げられる。水溶性ポリマーを成膜するための水溶液としては、これらの水溶性ポリマーを含む水溶液が挙げられる。
ミスト塗布法を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０（図３（ａ））に対して、ミスト化した被膜３４の材料の溶液（以下「ミスト溶液」という。）を吹き付けることにより塗膜３４１を形成（図３（ｂ））する。その後、塗膜３４１を乾燥させ、溶媒を揮発させることによりミスト溶液の溶質が被膜３４を形成する（図３（ｃ））。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、例えば有機ケイ素化合物膜、有機金属化合物膜又はこれらの混合膜が挙げられる。有機ケイ素化合物膜を成膜するための前駆体溶液としては、シリコンアルコキシド化合物、シリコンキレート化合物、シリコンアシレート化合物、シリコンイソシアネート化合物、アミン系有機シリコン化合物及び／又はシランカップリング剤を含む前駆体溶液等が挙げられる。また、有機金属化合物膜を成膜するための前駆体溶液としては、金属アルコキシド化合物、金属キレート化合物、金属アシレート化合物、アミン系有機金属化合物及び／又は金属イソシアネート化合物等を含む前駆体溶液等が挙げられる。
なお、前駆体溶液中に含まれる金属化合物は、チタン、ジルコニウム、タングステン、アルミニウム、タンタル、ハフニウム、銅又はパラジウムを主成分として含む金属化合物であることが好ましい。
また、ミスト溶液としては、レジスト３２と相溶性があるものを用いることが好ましい。このとき、レジストパターン３２の表層のみがミスト溶液に溶けるように、レジストパターン３２へのミスト付着量を調整する。これにより、後述する加熱工程（Ｓ２０）を行う前に、レジストパターン３２のラフネスをある程度小さくすることができる。
気相蒸着法を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０に対して、被膜３４の材料の気相の前駆体を供給することにより被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、例えば有機ケイ素化合物膜、有機金属化合物膜又はこれらの混合膜が挙げられる。有機ケイ素化合物膜を成膜するための前駆体としては、シリコンアルコキシド化合物、シリコンキレート化合物、シリコンアシレート化合物、シリコンイソシアネート化合物、アミン系有機シリコン化合物及び／又はシランカップリング剤を含む前駆体ガス等が挙げられる。また、有機金属化合物膜を成膜するための前駆体としては、金属アルコキシド化合物、金属キレート化合物、金属アシレート化合物、アミン系有機金属化合物及び／又は金属イソシアネート化合物等を含む前駆体ガス等が挙げられる。なお、前駆体ガス中に含まれる金属化合物は、チタン、ジルコニウム、タングステン、アルミニウム、タンタル、ハフニウム、銅又はパラジウムを主成分として含む金属化合物であることが好ましい。
蒸着重合法を利用して被膜３４を形成する場合、例えば蒸発用ボートに充填された材料（第一原料モノマー及び第二原料モノマー）を加熱して、第一原料モノマーと第二原料モノマーとの蒸気が等モルずつ同時に飛ぶようにして、又はシャッター等を用いて各々の蒸気が等モルずつ時間をずらして飛ぶようにして、レジストパターン３２が形成された被処理体３０に対して蒸着重合せしめる。これにより、レジストパターン３２が形成された被処理体３０に被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、例えばポリイミド膜、ポリアミド膜、ポリアゾメチン膜、ポリ尿素膜又はこれらの混合膜が挙げられる。これらの膜を形成するための材料としては、芳香族ジアミンとテトラカルボン酸二無水物との組み合わせ等が挙げられる。なお、これらの材料に加えて、シランカップリング剤を用いてよい。
気相蒸着法及び蒸着重合法による被膜形成は、常圧下で行っても良いし、真空下で行っても良い。これらの方法は、レジスト３２の高さやピッチ幅に関わらず、レジストパターン３２に対してコンフォーマルな被膜３４を形成しやすい点で好ましい。
なお、以上に例示した被膜形成方法により形成された被膜３４は、レジスト３２のパターンに対して、コンフォーマルに成膜することが好ましい。コンフォーマルな被膜３４を形成した場合、隣り合うレジストパターン３２の間の空間が被膜３４で埋められた場合と比較して、後述する加熱工程（Ｓ２０）において、被膜３４の形状がレジスト３２の変形に追従して変形しやすくなり、ＬＥＲ、ＬＷＲをより効果的に改善することができる。
次に、レジスト３２の表層を変質させることにより、レジスト３２の表面に被膜３４を形成する被膜形成方法について説明する。
レジスト３２の表層を変質させることにより、レジスト３２の表面に被膜３４を形成する被膜形成方法としては、浸潤、脱保護等が挙げられる。
レジスト３２の表層を変質させることにより、レジスト３２の表面に被膜３４を形成する被膜形成方法を用いると、レジストパターン３２の表層のみに被膜３４が形成され、露出部３０ａには被膜３４が形成されないため、エッチング処理前に被膜３４を除去する工程が不要となる点で好ましい。
浸潤を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０に対して、レジスト３２の表層を被膜３４に変質させる溶液を供給し、浸潤させることにより被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、例えば有機金属化合物膜が挙げられる。溶液としては、例えば金属アルコキシド化合物、金属キレート化合物、金属アシレート化合物、アミン系有機金属化合物及び／又は金属イソシアネート化合物等を含む溶液等が挙げられる。なお、溶液中に含まれる金属化合物は、チタン、ジルコニウム、タングステン、アルミニウム、タンタル、ハフニウム、銅又はパラジウムを主成分として含む金属化合物であることが好ましい。
脱保護を利用して被膜３４を形成する場合、レジストパターン３２が形成された被処理体３０に対して、露光する、又は酸発生剤を供給することにより被膜３４を形成することができる。この場合、被膜３４としては、弾性を有し、かつ、レジスト３２と相溶性がないものであれば、特に限定されないが、脱保護されることによってガラス転移温度Ｔｇが脱保護される前よりも高くなるレジスト表層が挙げられる。露光するときに用いられる光としては、レジスト３２のパターニングのときに使用した光の波長よりも短ければ、特に限定されないが、例えば１８４ｎｍ、１７２ｎｍ、１５７ｎｍ、１４６ｎｍ、１２６ｎｍの波長を有する光であることが好ましい。これにより、レジストパターン３２の表層のみを変質させることができる。酸発生剤としては、オニウム塩溶液等の酸性溶液が挙げられる。
脱保護による被膜形成は、浸潤によるレジストパターン３２の膨張がなく、レジストパターン３２の寸法変動が比較的小さい点で好ましい。
［加熱工程（Ｓ２０）］
加熱工程は、図２（ｃ）、図３（ｄ）、図４（ｃ）及び図５（ｃ）で示すように、被膜３４が形成された被処理体３０を、加熱する工程である。
図６に、本実施形態の加熱工程を説明するための概略図を示す。より具体的には、図６（ａ）は、被膜形成工程（直）後のレジスト３２の上面図の一例であり、図６（ｂ）は、加熱工程後のレジスト３２の上面図の一例である。
図６（ａ）に示されるように、被膜形成工程直後のレジスト３２の側面３２ｂの表面は、凹凸を有する。これは、レジストパターン３２を形成する際の、露光処理時に被処理体３０に照射される光の波動的性質によるものと考えられている。
本実施形態において、加熱されたレジスト３２は、分子の熱運動が激しくなり、熱膨張すると共に、剛性と粘度が低下して流動性が増す。流動性が増したレジスト３２は、エネルギー状態がより安定である、より表面積が小さい形状へと変形しようとするため、その側面３２ｂが平滑化する。このとき、被膜３４、被処理体３０及びレジスト３２の接触部３２ｃは固定されているため、レジスト３２の流動性が増してもレジストパターン３２は裾引きを起こすことがない。その結果、隣接するレジスト３２間のピッチ幅を維持したまま、レジスト３２をスムージングすることができる。即ち、本実施形態の半導体装置の製造方法は、処理の前後でレジストパターン３２の線幅の変動が小さいプロセスであると言える。なお、前記接触部３２ｃがより強固に固定されるようにするため、被処理体３０の露出部３０ａを完全に覆うように被膜３４を形成することが好ましい。
また、被膜３４は弾性を有するため、レジスト３２の平滑化に追従するように被膜３４も平滑化する。その結果、レジスト３２は、図６（ａ）の状態から図６（ｂ）の状態へと、その側面３２ｂの荒れがスムージングされるように変形する。したがって、ＬＥＲ及びＬＷＲ、又は、ＣＥＲが小さいレジストパターンを形成することができる。
加熱方法としては、特に限定されないが、例えばヒータ加熱等の抵抗加熱、ランプ加熱等の輻射加熱、誘導加熱、誘電加熱を用いることができる。
なお、レジスト３２を加熱する温度としては、レジスト３２が炭化しない温度以下の温度であれば、特に制限はないが、レジスト３２のガラス転移点以上の温度とすることが好ましい。例えば、レジスト３２のガラス転移点が１５０℃である場合には、約１５０℃〜３００℃に加熱することが好ましい。レジスト３２のガラス転移点以上の温度に加熱することにより、レジスト３２の流動性がより大きくなり、前述のスムージングの効果がより大きくなるため、好ましい。
［その他の工程］
本実施形態の半導体装置の製造方法は、上述の工程に加えて、その他の工程を有していても良い。その他の工程としては、加熱処理後の被処理体を冷却する冷却工程や、加熱処理後の被処理体から被膜を除去する被膜除去工程が挙げられる。
本実施形態の半導体装置の製造方法に関わらず、半導体装置の製造過程においては、一般的に、加熱された被処理体３０は冷却後に次工程に搬送される。この場合、被処理体３０の冷却は、自然冷却でも良いが、冷却モジュールを用いて冷却することが好ましい。特に、レジスト３２として化学増幅型レジストを使用する場合、加熱処理の後に速やかに冷却処理を実施しないと、現像線幅が膨らんでしまうという問題が生じることがある。なお、冷却モジュールとしては、レジスト形成時などに使用される、公知のホット／クーリングプレート（ＣＨＰ）ユニット等を使用することができる。
また、本実施形態の半導体装置の製造方法は、被膜除去工程を含んでも良い。半導体装置の製造過程において、レジスト３２が形成された被処理体３０は、このレジストパターン３２をマスクとして、ドライエッチング処理が施される。被膜形成工程においてコンフォーマルな被膜３４を形成した場合には、図２（ｄ）に示すように、このドライエッチング処理によって被膜３４を除去した後、被膜３４が除去されて露出したレジスト３２をマスクとして、同様に露出した下地膜（被処理体３０）をエッチングしても良い。
ドライエッチングによる被膜３４の除去の代わりの方法として、薬剤を用いた湿式の除去処理によって被膜３４を除去しても良い。被膜３４を除去する洗浄液としては、水、フッ酸等の酸性水溶液、アルコール等の有機溶媒等を使用することができる。
（半導体製造装置）
次に、本実施形態の半導体装置の製造方法を実施可能な、半導体製造装置について、図を参照して説明する。なお、ここでは、レジスト液塗布から現像処理までを一貫して実施するレジストパターン形成モジュールと、被処理体に被膜を形成する成膜モジュールと、レジストを熱処理する加熱モジュールとを有する半導体製造装置を例に挙げて説明する。
図７に、本実施形態の半導体製造装置の一例の概略平面図を示し、図８に同概略斜視図を示し、図９の同概略側面図を示す。なお、以後、図７のＸ軸方向を装置の左右方向とし、Ｙ軸方向を装置の前後方向とし、Ｘ軸方向において、図７の上側を左方とし、下側を右方とし、Ｙ軸方向において、装置の後述するＳ１側を前方とし、後述するＳ４側を後方とする。
本実施形態の半導体製造装置１００は、キャリアブロックＳ１と、処理ブロックＳ２と、インターフェイスブロックＳ３と、露光装置Ｓ４とを備える。
キャリアブロックＳ１は、被処理体の一例であるウエハＷが１枚又は複数枚密閉収納されたキャリア１２０を搬入出する領域である。キャリアブロックＳ１には、キャリア１２０を複数個載置可能な載置台１２１と、この載置台１２１の後方（図７中、Ｙ方向）の壁面に設けられる開閉部１２２と、トランスファアームＣとが設けられている。
トランスファアームＣは、開閉部１２２を介してキャリア１２０からウエハＷを搬出入可能であり、進退自在、昇降自在、鉛直軸回りに回転可能に構成されている。
キャリアブロックＳ１の後方には、筐体１２４にて周囲を囲まれる処理ブロックＳ２が接続されている。
処理ブロックＳ２には、複数個の単位ブロックが鉛直方向に配列して構成される。図８で例示する実施形態では、下方側から、レジスト液の塗布処理を行うための第１の単位ブロックＢ１、レジスト膜の現像処理を行うための第２の単位ブロックＢ２、前述した本実施形態の被膜形成処理を行う第３の単位ブロックＢ３、被膜が形成されたウエハを加熱する第４の単位ブロックＢ４、被膜を除去する第５の単位ブロックＢ５が割り当てられている。しかしながら、本実施形態の半導体製造装置１００は、上述の構成に限定されない。例えば、被膜が形成されたウエハを加熱する第４の単位ブロックＢ４は、第３の単位ブロックＢ３の後述するサブモジュールとして設けられていても良い。また、他の単位ブロックが追加で割り当てられていても良い。例えばウエハＷに反射防止膜などの下地を形成するための他の単位ブロックが割り当てられていても良い。また、上述の単位ブロックＢ１〜Ｂ５の配置順は他の順番であっても良い。
処理ブロックＳ２の略中央には、キャリアブロックＳ１とインターフェイスブロックＳ３とを接続するための、処理ブロックＳ２の前後方向に伸びるウエハＷの搬送領域Ｒ１が形成されている。
一例として、搬送領域Ｒ１の右側には、単位ブロックＢ１〜Ｂ５の各々に対応して、メインの処理を実行するメインモジュールＭ１〜Ｍ５が配置される。また、搬送領域Ｒ１の左側には、各々のメインモジュールによるメイン処理の前後に、加熱又は冷却等のサブの処理を実行する１つ又は複数のサブモジュールＳｂ１１〜Ｓｂ５Ｎ（Ｎは１以上の整数）が配置されている。メインモジュールＭｘに対応するサブモジュールＳｂｘ１〜ＳｂｘＮは、鉛直方向に多段に棚状に配置されていても良いし、処理ブロックＳ２の前後方向に直列して配置されていても良い。
サブモジュールＳｂ１１〜Ｓｂ５Ｎの具体例としては、ウエハＷの位置合わせを行うアライメントユニット（ＡＬＩＭ）、ウエハＷの搬出入を行うエクステンションユニット（ＥＸＴ）、レジスト液塗布後のウエハＷのプリベーキング等の加熱処理を行うホットプレートユニット（ＨＰ）、冷却処理を行うクーリングプレートユニット（ＣＯＬ）、ウエハＷに対して加熱／冷却処理を行うホット／クーリングプレートユニット（ＣＨＰ）、レジスト液とウエハＷとの密着性を向上させるための疎水化処理ユニット（ＡＤ）、ウエハＷのエッジ部のみを選択的に露光するための周縁露光装置などである。なお、各々のサブモジュールは、公知のユニットを使用することができるため、本明細書では、その詳細な構造の説明を省略する。
搬送領域Ｒ１には、メインアームＡ１〜Ａ５が配置されており、各々のメインアームは、単位ブロックＢ１〜Ｂ５の各々のブロック内の全てのモジュール間でウエハＷの受け渡しを行うように構成されている。各々のメインアームＡ１〜Ａ５は、進退自在、昇降自在、鉛直軸回りに回転自在に構成されている。
搬送領域Ｒ１のキャリアブロックＳ１と隣接する領域は、第１のウエハ受け渡し領域Ｒ２となっている。領域Ｒ２には、図７に示すように、トランスファアームＣと、各々のメインアームＡ１〜Ａ５とがアクセス可能な位置に、棚ユニットＵ１が設けられると共に、この棚ユニットＵ１に対してウエハＷの受け渡しを行うための受け渡しアームＤ１が設けられる。
棚ユニットＵ１は、図９に示されるように、各単位ブロックＢ１〜Ｂ５のメインアームＡ１〜Ａ５との間でウエハＷの受け渡しを行うように、受け渡しステージＴＲＳ１〜ＴＲＳ５が設けられている。図９に示す例では、単位ブロックＢ１〜Ｂ５の各々に対して、１個以上例えば２個の受け渡しステージが設けられ、受け渡しステージが多段に積層された受け渡しステージ群が形成されている。
受け渡しアームＤ１は、受け渡しステージＴＲＳ１〜ＴＲＳ５に対してウエハＷの受け渡しを行うことができるように、進退自在及び昇降自在に構成されている。
搬送領域Ｒ１のインターフェイスブロックＳ３と隣接する領域は、第２のウエハ受け渡し領域Ｒ３となっている。領域Ｒ３には、図７に示すように、各々のメインアームＡ１〜Ａ５がアクセス可能な位置に、棚ユニットＵ２が設けられると共に、この棚ユニットＵ２に対してウエハＷの受け渡しを行うための受け渡しアームＤ２が設けられる。
棚ユニットＵ２は、図９に示されるように、各単位ブロックＢ１〜Ｂ５のメインアームＡ１〜Ａ５との間でウエハＷの受け渡しを行うように、受け渡しステージＴＲＳ６〜ＴＲＳ１０が設けられている。図９に示す例では、単位ブロックＢ１〜Ｂ５の各々に対して、１個以上例えば２個の受け渡しステージが設けられ、受け渡しステージが多段に積層された受け渡しステージ群が形成されている。
受け渡しアームＤ２は、受け渡しステージＴＲＳ６〜ＴＲＳ１０に対してウエハＷの受け渡しを行うことができるように、進退自在及び昇降自在に構成されている。
処理ブロックＳ２における棚ユニットＵ２の後方側には、インターフェイスブロックＳ３が設けられ、インターフェイスブロックＳ３の後方側には露光装置Ｓ４が設けられている。インターフェイスブロックＳ３には、処理ブロックＳ２の棚ユニットＵ２と露光装置Ｓ４とに対してウエハＷの受け渡しを行うためのインターフェイスアームＥが配置されている。
インターフェイスアームＥは、処理ブロックＳ２と露光装置Ｓ４との間でのウエハＷの搬送手段をなすものであり、各単位ブロックＢ１〜Ｂ５の受け渡しステージＴＲＳ６〜ＴＲＳ１０に対してウエハＷの受け渡しを行う。そのため、インターフェイスアームＥは、進退自在、昇降自在、鉛直軸回りに回転自在に構成される。
本実施形態の半導体製造装置１００は、５段に積層された単位ブロックＢ１〜Ｂ５の間で、受け渡しアームＤ１と受け渡しアームＤ２とによって、各々、受け渡しステージＴＲＳ１〜５とＴＲＳ６〜１０を介して、自由にウエハＷの受け渡しを行うことができる。
また、本実施形態の半導体製造装置１００は、各処理ユニットのレシピの管理や、ウエハＷの搬送経路のレシピの管理や、各処理のメインモジュールＭ１〜Ｍ５及びサブモジュールＳｂ11〜Ｓｂ５Ｎにおける処理や、メインアームＡ１〜Ａ５、トランスファアームＣ、第１及び第２の受け渡しアームＤ１，Ｄ２、インターフェイスアームＥの駆動制御を行うコンピュータからなる制御部１３０を備えている。この制御部１３０において、単位ブロックＢ１〜Ｂ５を使用してウエハＷを搬送させ、処理を行う。
上述した本実施形態の半導体製造装置１００における、本実施形態の被膜形成工程を実行する成膜モジュールにおける、塗布ユニットの構成について、説明する。
図１０に、本実施形態の被膜形成工程を実施可能な塗布ユニットの概略構成図の一例を示す。図１０で説明する塗布ユニット１４０は、後述する第１の実施形態で採用した、スピン塗布法を利用して被膜３４を成膜する場合の、塗布ユニットの一例である。また、この塗布ユニットは、上述した図７〜図９の半導体製造装置において、被膜形成処理を行う第３の単位ブロックＢ３のメインモジュールＭ３に採用することができる。
塗布ユニット１４０は、基板保持部１４２を有する。基板保持部１４２は、スピンチャックであり、真空吸着によりウエハＷを水平に保持するように構成されている。基板保持部１４２は、駆動部１４４により鉛直軸回りに回転可能、かつ、昇降可能に構成されている。また、基板保持部１４２の周囲には、ウエハＷから基板保持部１４２に上下方向に跨るカップ１４６が設けられ、このカップ１４６の底面には、排気管１４８やドレイン管１５０等の廃液部が設けられている。
塗布ユニット１４０は、被膜３４の前駆体を含む塗布液を供給するためのノズル１５２を有する。ノズル１５２は、ウエハＷのほぼ回転中心に設けられ、移動機構１５４により、塗布ユニット１４０の長さ方向に沿って設けられたガイド部材１５６に沿って移動自在、かつ、昇降自在に構成されている。
また、塗布ユニット１４０は、メインアームＡ３の搬送領域に臨む面に形成されたウエハＷの搬入出口１５８を有し、搬入出口１５８には、開閉シャッタ１６０が設けられている。
本実施形態の半導体装置の製造方法において、予め所定のレジストパターン３２が形成されたウエハＷは、先ず、メインアームＡ３により、搬入出口１５８を介して基板保持部１４２に受け渡される。そして、駆動部１４４により基板保持部１４２を回転させると共に、ノズル１５２からウエハＷのほぼ回転中心に、塗布液を供給する。供給された塗布液は、遠心力によりウエハＷの径方向に広がり、塗布液は、レジストパターン３２の表面を覆うように供給される。
塗布後のウエハＷは、塗布液の振り切り処理、乾燥処理を経た後、メインアームＡ３によって、搬入出口１５８を介して塗布ユニット１４０から所定のサブモジュール（例えば
ホット／クーリングプレートユニット等）へと搬出される。そして、焼成処理等が施され、被膜３４の形成が終了する。
被膜３４が形成されたウエハＷは、ホット／クーリングプレートユニット等の加熱モジュールによって、好ましくはレジストのガラス転移点以上の温度に加熱され、本実施形態の半導体装置の製造方法を終了する。
（第１の実施形態）
本実施形態の半導体装置の製造方法が、粗さ特性及び線幅特性に優れたレジストパターンを得られることを実証した実施形態について、説明する。
８インチの半導体ウエハ上に、下地膜として反射防止膜（ＢＡＲＣ）を成膜した。次に、このＢＡＲＣ上に、レジストを塗布、露光及び現像処理し、所定のレジストパターン（ラインパターン）を得た。なお、レジストは、ガラス転移点が約１５０℃のものを使用した。このとき、得られたレジストパターンのＬＥＲは３．８０ｎｍであった。
次に、このレジストパターンが形成されたウエハに、上述した塗布ユニット１４０を用いて、回転数１０００ｒｐｍ、塗布時間１０秒の塗布条件でＴＳＡＲ−１００（東京応化工業株式会社製）を塗布した。次に、回転数１０００ｒｐｍ、時間１０秒の条件で塗布液を振り切り、回転数２０００ｒｐｍ、時間１０秒、次いで、回転数３０００ｒｐｍ、時間１０秒の条件で塗布液を乾燥させた。その後、塗布液を焼成して、弾性を有し、かつ、前記レジストと相溶性がない被膜を成膜した。
被膜が形成されたウエハに対して、１００℃、１５０℃、２００℃又は３００℃の温度条件で加熱処理した。次に、加熱したウエハを冷却し、次いで、０．５％のフッ酸水溶液で１分間洗浄することで被膜を除去（剥離）した。被膜除去後のウエハについて、レジストのＬＥＲを測定した。
図１１に、第１の実施形態における、加熱工程の温度とＬＥＲとの間の関係を説明するための概略図を示す。図１１における横軸は、加熱工程における熱処理の温度であり、横軸は得られたレジストのＬＥＲである。
図１１に示されるように、弾性を有し、かつ、レジストと相溶性がない被膜を形成した後に、被膜が形成された被処理体を加熱することによって、得られるレジストのＬＥＲを低減できることを確認した。
また、このＬＥＲを低減する効果は、加熱工程における加熱温度を高くするにつれて、大きくなる傾向にあった。特に、加熱工程において、レジストのガラス転移点以上（本実施形態においては約１５０℃以上）に加熱した実施形態においては、レジストのＬＥＲは非常に小さい値となった。これは、より高温、好ましくレジストのガラス転移点以上の温度に加熱することにより、レジストの流動性が大きくなるためである。
図１２に、第１の実施形態における、ウエハのＳＥＭ像の一例を示す。より具体的には、図１２（ａ）は、レジスト形成後（ＬＥＲ＝３．８０ｎｍ）のウエハの上面ＳＥＭ像であり、図１２（ｂ）は、被膜形成工程、加熱工程（加熱温度＝１００℃）及び被膜除去工程を施した後のウエハの上面ＳＥＭ像であり、図１２（ｃ）は、被膜形成工程、加熱工程（加熱温度＝２００℃）及び被膜除去工程を施した後のウエハの上面ＳＥＭ像である。また、図１２（ｄ）は、レジスト形成後（ＬＥＲ＝３．８０ｎｍ）のウエハの斜視ＳＥＭ像であり、図１２（ｅ）は、被膜形成工程、加熱工程（加熱温度＝１００℃）及び被膜除去工程を施した後のウエハの斜視ＳＥＭ像であり、図１２（ｆ）は、被膜形成工程、加熱工程（加熱温度＝２００℃）及び被膜除去工程を施した後のウエハの斜視ＳＥＭ像である。
また、図１２には、各々の実施形態における、レジストのＣＤ値と、ＬＥＲ値を示している。なお、図１２中の「ＬＬＥＲ」は、図１２のＳＥＭ像のレジストにおける、左側の側面のＬＥＲ値を意味する。
図１２に示されるように、本実施形態の半導体装置の製造方法は、ＬＥＲを低減可能であると共に、ＣＤ値の変動が少ないプロセスであることがわかる。
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、本実施形態の半導体装置の製造方法は、形成されるレジストパターンがラインパターンである場合について説明したが、ホールパターンであっても同様の技術を適用可能であり、本発明はこの点において限定されない。
３０ 被処理体
３２ レジスト
３４ 被膜
１００ 半導体製造装置
１２０ キャリア
１２１ 載置台
１２２ 開閉部
１２４ 筐体
１３０ 制御部
１４０ 塗布ユニット
１４２ 基板保持部
１４４ 駆動部
１４６ カップ
１４８ 排気管
１５０ ドレイン管
１５２ ノズル
１５４ 移動機構
１５６ ガイド部材
１５８ 搬入出口
１６０ 開閉シャッタ
Ｓ１ キャリアブロック
Ｓ２ 処理ブロック
Ｓ３ インターフェイスブロック
Ｓ４ 露光装置

Claims (6)

  1. 被処理体上にパターニングされたレジストに対して、前記レジストの表層を変質させる溶液を供給し、浸潤させることにより、前記レジストの表面を覆うように、弾性を有し、かつ、前記レジストと相溶性がない被膜を形成する被膜形成工程と、
    前記レジストの流動性を増加させるように、前記被膜が形成された前記被処理体を加熱する加熱工程と、
    を含み、
    前記加熱工程において前記被膜と前記被処理体とは固定されている、半導体装置の製造方法。
  2. 前記被膜は有機金属化合物膜である、
    請求項１に記載の半導体装置の製造方法。
  3. 前記有機金属化合物膜は、金属アルコキシド化合物、金属キレート化合物、金属アシレート化合物、金属イソシアネート化合物及びアミン系有機金属化合物の群から選択される１種類又は２種類以上の材料から形成される、
    請求項２に記載の半導体装置の製造方法。
  4. 前記加熱工程における加熱温度は、前記レジストのガラス転移点以上の温度である、
    請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記加熱工程の後に前記被処理体を冷却する冷却工程を更に含む、
    請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記被膜は、パターニングされた前記レジストに対してコンフォーマルに形成される、
    請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
JP2014165364A 2014-08-15 2014-08-15 半導体装置の製造方法 Active JP6239466B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014165364A JP6239466B2 (ja) 2014-08-15 2014-08-15 半導体装置の製造方法
US14/818,409 US20160049292A1 (en) 2014-08-15 2015-08-05 Semiconductor Device Manufacturing Method
TW104125466A TWI653515B (zh) 2014-08-15 2015-08-05 Light lithography processing method
KR1020150112515A KR102376678B1 (ko) 2014-08-15 2015-08-10 반도체 장치의 제조 방법
US15/237,840 US10211050B2 (en) 2014-08-15 2016-08-16 Method for photo-lithographic processing in semiconductor device manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014165364A JP6239466B2 (ja) 2014-08-15 2014-08-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014209270A JP2014209270A (ja) 2014-11-06
JP6239466B2 true JP6239466B2 (ja) 2017-11-29

Family

ID=51903471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014165364A Active JP6239466B2 (ja) 2014-08-15 2014-08-15 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US20160049292A1 (ja)
JP (1) JP6239466B2 (ja)
KR (1) KR102376678B1 (ja)
TW (1) TWI653515B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6431472B2 (ja) * 2015-12-24 2018-11-28 東京エレクトロン株式会社 パターン形成方法
JP6236481B2 (ja) * 2016-02-17 2017-11-22 東京エレクトロン株式会社 パターン形成方法
JP6465189B2 (ja) * 2016-07-21 2019-02-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
TWI742515B (zh) 2016-07-21 2021-10-11 日商東京威力科創股份有限公司 半導體裝置之製造方法、真空處理裝置及基板處理裝置
JP6696491B2 (ja) * 2016-12-26 2020-05-20 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
JP2020150175A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置の製造方法、パターン膜の製造方法および金属含有有機膜
US20220319838A1 (en) * 2021-04-01 2022-10-06 Tokyo Electron Limited Method of Line Roughness Reduction and Self-Aligned Multi-Patterning Formation Using Tone Inversion

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503693B1 (en) * 1999-12-02 2003-01-07 Axcelis Technologies, Inc. UV assisted chemical modification of photoresist
JP2001332484A (ja) * 2000-05-24 2001-11-30 Toshiba Corp パターン処理方法
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
TW495843B (en) * 2001-05-11 2002-07-21 Macronix Int Co Ltd Method for reducing photoresist roughness by crosslinking photoresist with deposited material
JP2003140361A (ja) * 2001-10-31 2003-05-14 Matsushita Electric Ind Co Ltd パターン形成方法
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3745717B2 (ja) * 2002-08-26 2006-02-15 富士通株式会社 半導体装置の製造方法
US7135419B2 (en) * 2002-09-16 2006-11-14 Intel Corporation Line edge roughness reduction
JP3963846B2 (ja) * 2003-01-30 2007-08-22 東京エレクトロン株式会社 熱的処理方法および熱的処理装置
JP2005114973A (ja) * 2003-10-07 2005-04-28 Semiconductor Leading Edge Technologies Inc 微細レジストパターンの形成方法
JP2005148644A (ja) * 2003-11-19 2005-06-09 Toshiba Corp レジストパターン形成方法
JP2005181758A (ja) * 2003-12-19 2005-07-07 Toshiba Corp レジストパターン形成方法
DE102004008782B4 (de) * 2004-02-23 2008-07-10 Qimonda Ag Verfahren zum Glätten von Flächen in Strukturen durch Nutzung der Oberflächenspannung
JP4328963B2 (ja) * 2004-08-27 2009-09-09 信越化学工業株式会社 パターン形成方法
KR100640587B1 (ko) * 2004-09-23 2006-11-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
JP2006243499A (ja) * 2005-03-04 2006-09-14 Oki Electric Ind Co Ltd フォトレジストパターンの形成方法および半導体装置の製造方法
US7273815B2 (en) * 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
US20090104558A1 (en) * 2007-10-19 2009-04-23 Klaus Elian Solution for a Treatment of a Resist, a Modified Resist, a Process for the Treatment of a Resist and an Intermediate Product
JP2010079270A (ja) * 2008-08-29 2010-04-08 Fujifilm Corp パターン形成方法及びそれに用いる感光性組成物
JP2010102336A (ja) * 2008-09-29 2010-05-06 Fujifilm Corp パターン形成方法
JP4985987B2 (ja) * 2008-10-15 2012-07-25 信越化学工業株式会社 パターン形成方法
JP5177434B2 (ja) * 2009-04-08 2013-04-03 信越化学工業株式会社 パターン形成方法
JP5193121B2 (ja) * 2009-04-17 2013-05-08 東京エレクトロン株式会社 レジスト塗布現像方法
KR101353012B1 (ko) * 2009-11-17 2014-01-22 가부시키가이샤 히다치 하이테크놀로지즈 시료 처리 장치, 시료 처리 시스템 및 시료의 처리 방법
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8465910B2 (en) * 2010-07-06 2013-06-18 Massachusetts Institute Of Technology Hybrid lithographic method for fabricating complex multidimensional structures
JP2012027144A (ja) * 2010-07-21 2012-02-09 Tokyo Ohka Kogyo Co Ltd レジストパターンの後処理方法
JP2014182187A (ja) * 2013-03-18 2014-09-29 Sony Corp レジスト組成物及び半導体装置の製造方法
KR102198023B1 (ko) * 2013-10-30 2021-01-05 삼성전자주식회사 반도체 소자의 패턴 형성방법

Also Published As

Publication number Publication date
US10211050B2 (en) 2019-02-19
KR20160021040A (ko) 2016-02-24
US20160049292A1 (en) 2016-02-18
US20160358769A1 (en) 2016-12-08
KR102376678B1 (ko) 2022-03-21
JP2014209270A (ja) 2014-11-06
TW201610610A (zh) 2016-03-16
TWI653515B (zh) 2019-03-11

Similar Documents

Publication Publication Date Title
JP6239466B2 (ja) 半導体装置の製造方法
JP6425517B2 (ja) 基板処理方法、基板処理装置および記憶媒体
US8496991B2 (en) Coating treatment method
US9016231B2 (en) Substrate processing method and substrate processing system
JP5065071B2 (ja) 塗布処理方法、塗布処理装置及びコンピュータ読み取り可能な記憶媒体
KR101625782B1 (ko) 패턴 평활화 및 인라인 임계 치수 슬리밍을 위한 증기 처리 프로세스
JPH10321493A (ja) レジスト膜形成方法及び基板処理装置
KR20090033079A (ko) 도포 처리 방법, 도포 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP2007019161A (ja) パターン形成方法及び被膜形成装置
JP2008135702A (ja) 集積熱ユニット
US8530357B2 (en) Method for manufacturing semiconductor device and apparatus for manufacturing semiconductor device
WO2015116532A1 (en) Method for self-aligned double patterning without atomic layer deposition
US9679770B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
TW202133224A (zh) 半導體結構的形成方法
JP2004088042A (ja) デバイス用溝構造体の製造方法
CN113956706A (zh) 用于衬底涂层的底漆材料
JP6779701B2 (ja) 基板処理装置、基板処理方法及び基板処理方法を実行させるプログラムが記録された記憶媒体
JP2007214506A (ja) 基板の処理方法及びプログラム
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
JP2014160124A (ja) 半導体装置の製造方法及び半導体製造装置
JP5023171B2 (ja) 塗布処理方法、その塗布処理方法を実行させるためのプログラムを記録した記録媒体及び塗布処理装置
JPH11333355A (ja) 膜形成方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160804

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6239466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250