JP2006243499A - フォトレジストパターンの形成方法および半導体装置の製造方法 - Google Patents

フォトレジストパターンの形成方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006243499A
JP2006243499A JP2005060796A JP2005060796A JP2006243499A JP 2006243499 A JP2006243499 A JP 2006243499A JP 2005060796 A JP2005060796 A JP 2005060796A JP 2005060796 A JP2005060796 A JP 2005060796A JP 2006243499 A JP2006243499 A JP 2006243499A
Authority
JP
Japan
Prior art keywords
photoresist
resist pattern
antireflection film
pattern
chemically amplified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005060796A
Other languages
English (en)
Inventor
Minoru Watanabe
実 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005060796A priority Critical patent/JP2006243499A/ja
Priority to US11/366,385 priority patent/US7592129B2/en
Publication of JP2006243499A publication Critical patent/JP2006243499A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ドライエッチング時に発生するレジストパターン倒壊を抑制する。
【解決手段】下地13上の反射防止膜14と、反射防止膜と接触し、かつ反射防止膜上の化学増幅フォトレジストからなるレジストパターン16とを含むフォトレジスト構造体12に、エネルギー線を照射し、その後、フォトレジスト構造体を、レジストパターンのガラス転移点以上かつ融点未満の加熱温度で加熱する
【選択図】図1

Description

この発明は、フォトレジストパターンの形成方法、およびこの方法を利用した半導体装置の製造方法に関する。
微細加工技術の進展により、近年半導体装置の高性能化、高集積化が進行しており、現在、65〜90nmのデザインルールの半導体装置の開発が行われている。半導体装置の微細化に伴い、製造工程において種々の歩留まり低下要因が顕在化しつつある。その歩留まり低下要因の一つとしてフォトレジストパターンの倒壊が挙げられる。
このフォトレジストパターン倒壊は、たとえば、ゲート形成工程などで形成されるアスペクト比が高い微細なフォトレジストパターンに頻繁に生じる。フォトレジストパターン倒壊は、(1)リソグラフィー工程におけるリンス工程時、および(2)リソグラフィー工程後に行われるドライエッチング工程時に、主に、発生する。
リンス工程時のフォトレジストパターン倒壊は、隣接するフォトレジストパターン間に存在するリンス液(純水)が乾燥する際に生じる表面張力が原因であることが、既に明らかにされている。この対策として、リンス用純水に、表面張力を低下させるイソプロピルアルコールを添加する技術が開示されている(たとえば、特許文献1参照)。
また、リンス工程時のフォトレジストパターン倒壊を抑制するために、基板全面に塗布されたフォトレジストのプリベーク時に、フォトレジスト膜を厚み方向に圧縮し、フォトレジスト膜の密度を高め、フォトレジストの機械的強度を増加させる技術が開示されている(たとえば、特許文献2参照)。
特開平5−285972号公報(第1頁、図4) 特開平11−219886号公報(第1頁)
ところが、特許文献1および特許文献2の方法は、リンス工程時のフォトレジストパターンの倒壊防止には有効性を示すが、原因が明らかでないドライエッチング工程時に発生するフォトレジストパターン倒壊については、解決法を示唆してはいない。
この発明は、このような問題点に鑑みなされたものであり、従ってこの発明の目的は、ドライエッチング工程時に発生するフォトレジストパターン倒壊を抑制することができるフォトレジストパターンの形成方法、および半導体装置の製造方法を提供するにある。
この発明のフォトレジストパターンの形成方法は、前述の課題を解決するために、下地上の反射防止膜と、反射防止膜と接触し、かつ反射防止膜上の化学増幅フォトレジストからなるレジストパターンとを含むフォトレジスト構造体を準備する。そして、このフォトレジスト構造体に、エネルギー線を照射し、その後、フォトレジスト構造体を、レジストパターンのガラス転移点以上かつ融点未満の加熱温度で加熱することを特徴とする。
この発明のフォトレジストパターンの形成方法によれば、フォトレジスト構造体にエネルギー線を照射した後に、フォトレジスト構造体を所定の温度で加熱することにより、レジストパターンを硬化させることができるとともに、フォトレジスト構造体と下地との密着力を増加させることができる。
この発明において、化学増幅フォトレジストとは、紫外線等のエネルギー線の照射により、酸を発生させる酸発生剤を含むものである。化学増幅フォトレジストにおいては、酸発生剤から発生する酸の作用により、フォトレジストのアルカリ可溶化や、架橋反応が進行する。
本発明のフォトレジストパターンの形成方法では、フォトレジスト構造体にエネルギー線照射を行い、エネルギー線照射済みのフォトレジスト構造体を加熱することにより、フォトレジストパターンを形成する。
これにより、レジストパターン内部において、およびレジストパターンと反射防止膜との間において架橋反応が進行すると推測され、得られるフォトレジストパターンが硬化するとともに、下地との密着力が増加する。
よって、その後に、このフォトレジストパターンをマスクとして下地に対するドライエッチングを行ってもフォトレジストパターンの倒壊を抑制することができる。
図1〜図4を参照して、この発明の実施の形態について説明する。尚、各図は、各構成要素の形状、大きさおよび配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例について説明するが、各構成要素の組成および数値的条件などは、単なる好適例に過ぎない。従って、この発明は、以下の実施の形態に何ら限定されない。
(実施の形態1)
図1〜図3を参照して、実施の形態1のフォトレジストパターンの形成方法を含む半導体装置の製造方法の一好適例につき説明する。
図1(A)〜(C)は、半導体装置の製造工程の一例を示す工程断面図である。なお、図1(A)は、成膜工程、リソグラフィー工程およびエッチング工程などが繰り返される半導体装置の製造工程において、現像工程およびリンス工程が終了した後の工程を抜き出して示したものである。
(1)基板の準備工程
図1(A)に示すように、フォトレジスト構造体12が形成されたSi基板10を準備する。
ここで、フォトレジスト構造体21およびSi基板10の構成につき、簡単に説明する。Si基板10の第1主面10a側には、それまでの工程で製造された回路素子や、後の工程で回路素子とされる予備層が形成されている。以下、回路素子および予備層を総称して素子形成予定層11と称する。なお、個々の回路素子は、図面が煩雑となるため図示していない。この素子形成予定層11を含むSi基板10の第1主面10a側の全面には、下地膜13が成膜されている。フォトレジスト構造体12は、下地膜13上の全面に塗布形成された反射防止膜14と、この反射防止膜14上に、所定形状にパターニングされたフォトレジスト層、すなわちレジストパターン16とを含む。レジストパターン16の下面16aが、反射防止膜14の上面14a(下地膜13との接触面の対向面)と接触している。ここで、レジストパターン16の下面16aと反射防止膜14の上面14aとからなる両者14,16の接触面を接合面15とする。
ここで、反射防止膜14は、露光光(ここでは、KrFエキシマレーザ光)の、下地膜13による反射を効果的に防止できる厚みとされている。
また、レジストパターン16は、半導体装置の回路素子設計パターンに応じて、さまざまな形状および寸法に形成されるが、回路素子設計パターンにおいて最も実寸の小さいパターンを必要とするのはゲート領域であり、その幅(ゲート長)W1は、たとえば、約90nmである。また、レジストパターン16の厚みhは、たとえば、400nmである。なお、後述するように、後工程での処理を経ることにより、レジストパターン16は等方的に縮小するので、ここでは、あらかじめゲート長W1を、設計寸法(65nm)よりも幅広く形成しておく。レジストパターン16としては、たとえば、PHS(ポリヒドロキシスチレン)系のポジ型の化学増幅フォトレジストを用いている。
また、下地膜13は、後工程で、所定の平面幾何学形状にエッチングされて、回路素子を構成する部品、たとえば、ゲート電極や配線などとして形成される。ここでは、下地膜13は、たとえば、ポリシリコン膜とする。
なお、レジストパターン16が「所定形状にパターニングされた」とは、レジストパターン16を、Si基板10に形成する予定の回路素子や配線などの平面幾何学形状と合同または相似の形状に形成することをいう。
つづいて、Si基板10に形成されたフォトレジスト構造体12を製造する工程につき、図2を参照して説明する。図2(A)〜(D)は、フォトレジスト構造体12が形成されたSi基板10を製造する工程を示す工程断面図である。
(a)下地膜13上に反射防止膜14を形成する。より詳細には、下地膜13上に反射防止膜溶液をスピンコータなどで約60nmの厚さで塗布し、得られた塗布層を約90℃の温度で乾燥を行なった後、約180℃の温度でベークする。これにより、下地膜13の全面に反射防止膜14が形成される(図2(A))。
(b)反射防止膜14上にポジ型化学増幅レジスト層18を形成する。このポジ型化学増幅レジストとして、たとえば上述したPHS系のポジレジストを用いる。より詳細には、ポジ型化学増幅フォトレジスト溶液をスピンコータなどで約400nmの厚さで塗布し、得られた塗布層を約100℃の温度でプリベークを行う。これにより、反射防止膜14の全面にポジ型化学増幅レジスト層18が形成される(図2(B))。
(c)その後、ポジ型化学増幅レジスト層18に対して露光を行う。より詳細には、Si基板10に対向して、所定のパターンで開口が形成されたマスク22を配置し、このマスク22を介して、露光光を照射して露光を行い、マスクパターンをポジ型化学増幅レジスト層18に転写する。より具体的には、開口数NA(numerical aperture)が0.6であり、0,2/3輪帯照明のKrFエキシマレーザ露光装置を使用して、Si基板10上に光の透過率が約6%のハーフトーンマスクを配置し、約30mJ/cm2のエネルギー量でKrFエキシマレーザ(波長:248nm)を照射する。これにより、露光光が照射された領域18bにおいて、ポジ型化学増幅レジストに含まれる酸発生剤からプロトンが発生し、このプロトンが、主鎖(PHS)の保護基を脱離させる。よって、露光光が照射された領域18bは、アルカリ可溶となる(図2(C))。一方、未露光のポジ型化学増幅レジスト層18の領域18aは、アルカリ不溶領域である。
(d)露光終了後、ポジ型化学増幅レジスト層18のポストエクスポージャベーク(PEB:Post exposure bake)を行う。より詳細には、ホットプレートを用いて、ポジ型化学増幅レジスト層18を約100℃の温度で加熱する。これにより、露光光が照射された領域18bにおいて、主鎖(PHS)から保護基が脱離する反応が促進される。
(e)PEB終了後、ポジ型化学増幅レジスト層18の現像を行う。すなわち、約2.38wt%のテトラメチルアンモニウムハイドロオキサイド(TMAH)で現像を行い、ポジ型化学増幅レジスト層18の不用部分(アルカリ可溶領域18a)を除去する。これにより、反射防止膜14上に、アルカリ不溶領域18aが残存する。領域18aが、所定の平面幾何学形状を有するレジストパターン16である。これにより、レジストパターン16および反射防止膜14からなるフォトレジスト構造体12が形成される(図2(D))。なお、図2(D)に示す、Si基板10上にフォトレジスト構造体12を有する構造体を中間構造体19と称する。
(f)現像終了後、レジストパターン16のリンスを行う。より詳細には、中間構造体19をスピンコータに取り付け、中間構造体19を回転させながら、レジストパターン16に純水を滴下する。この純水には、表面張力を低下させるイソプロピルアルコールが添加されている。レジストパターン16に滴下された純水は、中間構造体19の回転に由来する遠心力により、レジストパターン16の表面を中間構造体19の外周部に向かって移動させられる。これにより、レジストパターン16に残留していた不純物が除去される。
このように、(a)〜(f)の工程を経ることにより、リンス済みの中間構造体19の上側にフォトレジスト構造体12が形成されたSi基板10が得られる。
(2)エネルギー線照射工程
つづいて、図1(B)に示すように、フォトレジスト構造体12にエネルギー線を照射する。より詳細には、少なくとも250〜450nmの波長範囲に亘る紫外線を発生することが可能な高圧水銀ランプを用いて、たとえば、約220mW/cm2の放射照度で、フォトレジスト構造体12に紫外線を照射する。これにより、レジストパターン16に残存する酸発生剤からプロトンが発生し、このプロトンが主鎖(PHS)の保護基を脱離させる。これとともに主鎖(PHS)間で架橋反応が生じ、レジストパターン16を構成するPHSポリマーの自由体積が減少する。なお、脱離した保護基は、たとえば、二酸化炭素などの気体となり、レジストパターン16から離脱する。このように、架橋反応の進行、保護基の気体化による離脱および自由体積の減少により、レジストパターン16は、硬化するとともに等方的に収縮(体積減少)する。また、これにより、レジストパターン16は、ガラス転移温度が150℃を超える温度に上昇する。
(3)加熱工程
つづいて、紫外線が照射されたフォトレジスト構造体12を、レジストパターン16のガラス転移点以上かつ融点未満の加熱温度で加熱する。より詳細には、350℃に加熱されたホットプレートに、フォトレジスト構造体12を、約90秒間載置する。これにより、上述したエネルギー線照射工程で説明した保護基の、気体化による離脱および架橋反応が促進され、レジストパターン16の収縮および硬化が進行する。この条件で加熱を行うことにより、最終的に、レジストパターン16は、幅W1が約65nm(設計寸法)にまで収縮するとともに、その厚みhが約360nmにまで収縮する。
(4)ドライエッチング工程
そののち、レジストパターン16をエッチングマスクとして、下地膜13のドライエッチングを行う(図1(C)参照)。より詳細には、RIE(リアクティブイオンエッチング)法を用いてドライエッチングを行う。すなわち、RIE装置のエッチングチャンバを正極とし、かつSi基板10を陰極として、両者の間に高周波(13.56MHz)を印加する。これにより反応ガスとしてのCF4(ガス圧:約10Pa)を、プラズマ化し、このプラズマにより下地膜13のレジストパターン16で被覆されていない領域を除去する。
上述した(1)〜(4)の各工程を、半導体装置の設計に応じて、繰り返すことにより半導体装置を得る。
この実施の形態の半導体装置の製造方法においては、工程(4)のドライエッチングにおいて、レジストパターン16の倒壊は観察されなかった。
従来からの問題であるドライエッチング時のレジストパターン16の倒壊は、大きく3種類に分類できる。図3(A)〜(C)を参照して、このレジストパターン16の倒壊様式について説明する。図3(A)〜(C)は、レジストパターン16の倒壊様式を模式的に示す断面図である。図3(A)〜(C)において、図1と同様の構造には同符号を付し、その説明を省略する。
(i)図3(A)に示すように、接合面15から剥がれることで、レジストパターン16が倒壊する(以下、(i)型倒壊とも称する)。
(ii)図3(B)に示すように、途中から折れることで、レジストパターン16が倒壊する(以下、(ii)型倒壊とも称する)。
(iii)図3(C)に示すように、途中から湾曲することで、レジストパターン16が倒壊する(以下、(iii)型倒壊とも称する)。
(i)から、レジストパターン16の倒壊原因として、レジストパターン16と反射防止膜14との接合面15における両者14,16の密着力不足が示唆される。同様に、(ii)および(iii)から、レジストパターン16の倒壊原因として、レジストパターン16自体の機械的な強度不足が示唆される。
レジストパターン16の倒壊様式から示唆される倒壊原因を踏まえて、この実施の形態の半導体装置の製造方法において、レジストパターン16の倒壊が抑制される理由を推測すると、以下の2点が挙げられる。
(A)レジストパターン16自体の機械的強度の増加
すなわち、工程(2)において、レジストパターン16に紫外線を照射し、工程(3)において、レジストパターン16を加熱することにより、レジストパターン16では架橋反応が進行する。これにより、レジストパターン16は等方的に収縮するとともに、硬化する。この架橋反応によりレジストパターン16の機械的強度が増加し、前述した(ii)型および(iii)型の倒壊が抑制されたものと推測される。
(B)レジストパターン16と反射防止膜14との間の架橋
すなわち、工程(2)において、紫外線を照射した際に、レジストパターン16と反射防止膜14との間で架橋反応が生じる可能性がある。つまり、接合面15近傍のレジストパターン16の主鎖(PHS)と、接合面15近傍の反射防止膜14の主鎖との間に、接合面を超えたなんらかの架橋反応が生じ、その結果、反射防止膜14とレジストパターン16との密着力が増大し、前述した(i)型の倒壊が抑制されたものと推測される。なお、この点については、後述する実験例において、反射防止膜14とレジストパターン16との密着力が増大したことを示唆する実験結果を示す。
このように、この実施の形態の半導体装置の製造方法においては、フォトレジスト構造体12に紫外線照射を行い、続いて加熱するという構成により、ドライエッチング時におけるレジストパターン16の倒壊が抑制される。
また、工程(2)における加熱温度を、一般にフォトレジストを加熱する工程で用いられる温度(150℃未満)よりも高い温度(150〜360℃)とすることにより、レジストパターン16を効果的に硬化させることができる。
なお、反射防止膜14は、工程(2)における紫外線照射で、レジストパターン16との間に架橋反応を生じる可能性のある組成を有する有機系のものを用いることができる。
たとえば、被膜形成用樹脂(ベース樹脂)、下地膜13からの反射光を吸収するための吸光成分、および架橋剤を成分として含むものを用いることができる。より詳細には、たとえば、ヒドロキシアルキル基やアルコキシルアルキル基で置換された架橋剤、ベンゾフェノン系、ジフェニルスルホン系やスルホキシド系の吸光成分、およびアクリル系樹脂のベース樹脂を含むものなどが挙げられる。
また、反射防止膜14としては、吸光性を導入した被膜形成用樹脂(ベース樹脂)、および架橋剤を成分として含むものを用いることができる。たとえば、キノリニル基、N、OまたはSをヘテロ原子とする環置換基を有するキノリニル誘導体基、フェナントレニル基、アクリジニル基またはアルキレンアントリル基を含むベース樹脂、およびグリコールウリルなどの架橋剤を含むもの、ならびに、エポキシ樹脂にアントラセン環やナフタレン環などを持つ置換基を有する染料を重合させて得られたベース樹脂、およびメラミン系樹脂、尿素系樹脂、ベンゾグアナミン系樹脂、グリコールウリル系樹脂などの架橋剤を含むものが挙げられる。
また、この実施の形態においては、下地膜13の材料として、ポリシリコンを用いているが、たとえば、SiO2、リン珪酸ガラス(PSG)、金属(Alなど)、Si34などのいずれかの任意好適な材料を用いて形成してもよい。
また、レジストパターン16を構成する化学増幅レジストとしては、ポジ型に限らず、ネガ型を用いてもよい。このようにすることにより、ネガ型化学増幅レジストにおいても、ドライエッチング時のレジストパターンの倒壊を抑制することができる。
また、工程(2)において、照射するエネルギー線としては、電子線を用いてもよい。このようにすることにより、紫外線の場合と同様に、レジストパターン16自体が硬化するとともに、レジストパターン16と反射防止膜14との間に架橋反応を起こさせることができ、ドライエッチング時のレジストパターン16の倒壊を抑制することができる。
また、工程(2)において、紫外線の光源としては、高圧水銀ランプを用いているが、光源は、高圧水銀ランプに限らず、低圧水銀ランプ、メタルハライドランプ、g線(波長:365nm)を照射する超高圧水銀ランプなどの任意好適な光源を用いてもよい。
また、工程(2)において、フォトレジスト構造体12に紫外線を照射するための装置としては、露光装置や、フォトレジストのキュアに用いられるキュア装置などの任意好適な照射装置を用いることができる。
また、工程(3)において、フォトレジスト構造体12を加熱する装置としては、ホットプレートに限らず、公知の種々の加熱装置を用いることができる。たとえば、既存の半導体装置製造工程で用いられるコーターなどを用いることができる。
また、工程(4)におけるドライエッチングは、物理的エッチングであればRIEに限らず、たとえば、スパッタエッチング、プラズマエッチングなどであってもよい。
なお、工程(2)において、照射する紫外線は、250nm〜450nmに亘る連続波長ものに限られず、250nm〜450nmの波長範囲内の任意の単一波長の紫外線であってもよい。なお、照射する紫外線の波長が450nmよりも長い場合、または250nmよりも短い場合、酸発生剤の光吸収効率が低下し、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間において架橋反応が進行しないため好ましくない。
また、工程(2)において、照射する紫外線の放射強度は、レジストパターン16と反射防止膜14との間に架橋反応を起こさせることができるだけの強度であることが好ましい。紫外線の放射強度が弱すぎる場合、紫外線が、接合面15にまで到達せず、架橋反応がレジストパターン16の表面付近でのみ進行するために好ましくない。また、紫外線の放射強度が強すぎる場合、レジストパターン16内部から離脱するガスのため、レジストパターン16が発泡し、最悪の場合には破裂してしまい、パーティクル発生の原因となるため好ましくない。より具体的には、紫外線の放射強度は、200mW/cm2以上、700mW/cm2以下であることが好ましい。このような放射強度の紫外線を照射することにより、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間に架橋反応を起こさせることができ、ドライエッチング時のレジストパターン16の倒壊を抑制することができる。
また、工程(3)における加熱温度は、レジストパターン16のガラス転移点以上かつ融点未満であれば、350℃に限られない。加熱温度がガラス転移点未満の場合、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間の架橋反応をほとんど促進しないため好ましくない。また、加熱温度が融点以上の場合、レジストパターン16が熱変形してしまうため好ましくない。加熱温度の好適な範囲は、用いるフォトレジストの種類によっても異なるために、一概にいうことはできないが、この実施の形態のポジ型化学増幅フォトレジストの場合には、150℃以上かつ360℃以下の温度とすることが好ましい。このようにすることにより、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間の架橋反応を促進することができ、ドライエッチング時のレジストパターン16の倒壊を抑制することができる。より好適には、加熱温度は200℃以上かつ360℃以下の温度とすることが好ましい。このようにすることにより、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間に架橋反応をより一層迅速に促進させることができる。
また、工程(3)における加熱時間は、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間の架橋反応を充分に促進できるだけの時間であればよい。加熱時間が短かすぎる場合には、レジストパターン16内部、およびレジストパターン16と反射防止膜14との間の架橋反応がほとんど促進されないため好ましくない。また、加熱時間が長すぎる場合には、工程(3)におけるスループットが低下してしまうために好ましくない。加熱時間の好適な範囲は、これらの要因を考慮すると30秒〜180秒の間とすることが好ましい。
また、工程(3)において、フォトレジスト構造体12を150℃〜360℃の温度で一定時間(30秒〜180秒)保つことができれば、フォトレジスト構造体12を所定の温度プロファイルに沿って加熱してもよい。
また、工程(2)と工程(3)とは、この順序で行われていればよく、工程(2)を終了してから工程(3)を実施するまでの時間間隔に特に制限はない。
また、工程(2)と工程(3)とを同時に実施してもよい。このようにすることにより、工程(2)および工程(3)に要する時間を短縮することができ、これらの工程におけるスループットが向上する。ただし、紫外線照射(工程(2))の初期段階から、加熱(工程(3))を行うことは避けたほうがよい。つまり、紫外線照射開始と同時または紫外線照射開始直後から、加熱を行うと、フォトレジスト構造体12の架橋反応が充分に進行していないため、フォトレジスト構造体12、特にレジストパターン16が熱変形してしまう虞がある。
(実験例)
つづいて、工程(2)および工程(3)を経ることによって、反射防止膜14とレジストパターン16との密着力が増大したことを示唆する実験例を示す。
(実験例1)
実験に用いた試料につき、図4を参照して説明する。図4は、試料の断面図である。
回路素子などが形成されていないベアSiウエハ30(以下、ウエハ30と称する)を準備する。
そして、前述の工程(a)および工程(b)を実施することにより、ウエハ30の第1主面30a上に、反射防止膜36およびポジ型化学増幅レジスト層38をこの順序で成膜する。以下、反射防止膜36およびポジ型化学増幅レジスト層38からなる構造体を、フォトレジスト構造体モデル層40と称する。ここで、反射防止膜36の膜厚、およびポジ型化学増幅レジスト層38の膜厚は、それぞれ実施の形態1と同様である。
つづいて、露光(工程(c))を行わずに、工程(d)のポストエクスポージャベークを実施する。ここで、ポストエクスポージャベークの実施条件は実施の形態1と同様である。
つづいて、前述の工程(2)および工程(3)を実施する。ここで、工程(2)および工程(3)の実施条件は実施の形態1と同様である。
このようにして、第1主面30aにフォトレジスト構造体モデル層40が形成された試料1(ウエハ30)が得られる。
つづいて、フォトレジスト構造体モデル層40と第1主面30aとの密着力を測定した。密着力は、引っかき法(スクラッチ法)を用いて測定した。より詳細には、ウエハ30のフォトレジスト構造体モデル層40に対して垂直に、ダイアモンド探針を押し当てる。そのうえで、ウエハ30を水平方向に等速度で移動させながら、ダイアモンド探針にかける荷重を徐々に増加していく。そして、フォトレジスト構造体モデル層40が第1主面30aから剥離する際に発生するアコースティック・エミッションより、剥離の最小荷重を測定し、密着力とする。なお、測定器としては、ナノスクラッチテスターを用い、ダイアモンド探針にかける荷重は0.1〜30mNの範囲で変化させた。また、ウエハ30の移動距離(測定距離)は約3cmである。
その結果、試料1においては、フォトレジスト構造体モデル層40の第1主面30aに対する密着力は3.39mNであった。
(実験例2)
工程(2)および工程(3)を実施しない以外は、(実験例1)と同様にして、試料2を作成し、フォトレジスト構造体モデル層40と第1主面30aとの密着力を測定した。
その結果、試料2においては、フォトレジスト構造体モデル層40の第1主面30aに対する密着力は1.68mNであった。
(実験例1)および(実験例2)から、反射防止膜36とポジ型化学増幅レジスト層38とからなるフォトレジスト構造体モデル層40を、紫外線照射後にポジ型化学増幅レジスト層38のガラス転移点以上かつ融点未満の温度で加熱することで、フォトレジスト構造体モデル層40と第1主面30aとの密着力が増大することが明らかとなった(実験例1)。
ここで、「密着力が増大する」ことの意味について考える。ここでいう密着力とは、より厳密には、(1)反射防止膜36と第1主面30aとの密着力、および、(2)反射防止膜36とポジ型化学増幅レジスト層38との密着力の和と考えることができる。
ところで、実施の形態1の工程(4)において、(i)型の倒壊、すなわちレジストパターン16の接合面15での剥離に由来する倒壊(図3(A))は確認されなかった。よって、(実験例)および実施の形態1を勘案すると、密着力の増大には、反射防止膜36と第1主面30aとの密着力の増大のみならず、反射防止膜36とポジ型化学増幅レジスト層38との密着力の増大も寄与していることが示唆される。
すなわち、実験例1においては、紫外線照射およびガラス転移点以上かつ融点未満の温度での加熱により、反射防止膜36とポジ型化学増幅レジスト層38との間で密着力を増大させるような現象、たとえば架橋反応などが生じていることが推測される。
(A)〜(C)は、実施の形態1の半導体装置の製造方法を示す工程断面図である。 (A)〜(D)は、フォトレジスト構造体が形成されたSi基板を製造する工程を示す工程断面図である。 (A)〜(C)は、レジストパターンの倒壊様式を模式的に示す断面図である。 実験例に用いる試料の断面図である。
符号の説明
10 Si基板
10a,30a 第1主面
12 フォトレジスト構造体
13 下地膜
14,36 反射防止膜
14a 上面
15 接合面
16 レジストパターン
16a 下面
18,38 ポジ型化学増幅レジスト層
19 中間構造体
22 マスク
30 ベアSiウエハ
40 フォトレジスト構造体モデル層

Claims (7)

  1. 下地上の反射防止膜と、
    該反射防止膜と接触し、かつ該反射防止膜上の化学増幅フォトレジストからなるレジストパターンと
    を含むフォトレジスト構造体を準備する工程と、
    エネルギー線を照射する照射工程と、
    その後、前記フォトレジスト構造体を、前記レジストパターンのガラス転移点以上かつ融点未満の加熱温度で加熱する工程と
    をことを特徴とするフォトレジストパターンの形成方法。
  2. 前記加熱を150℃以上かつ360℃以下の温度で行うことを特徴とする請求項1に記載のフォトレジストパターンの形成方法。
  3. 前記化学増幅フォトレジストとして、ポジ型の化学増幅フォトレジストを用いることを特徴とする請求項1又は2に記載のフォトレジストパターンの形成方法。
  4. 前記エネルギー線の照射を、250〜450nmの波長範囲内の、任意の単一波長の紫外線を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載のフォトレジストパターンの形成方法。
  5. 前記エネルギー線の照射を、250〜450nmの波長範囲に亘る連続波長の紫外線を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載のフォトレジストパターンの形成方法。
  6. 前記エネルギー線の照射を、電子線を用いて行うことを特徴とする請求項1〜3のいずれか1項に記載のフォトレジストパターンの形成方法。
  7. 請求項1〜6のいずれか1項に記載のフォトレジストパターンの形成方法を含む半導体装置の製造方法であって、前記加熱の後に、前記フォトレジスト構造体をマスクとして前記下地のドライエッチングを行うことを特徴とする半導体装置の製造方法。
JP2005060796A 2005-03-04 2005-03-04 フォトレジストパターンの形成方法および半導体装置の製造方法 Pending JP2006243499A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005060796A JP2006243499A (ja) 2005-03-04 2005-03-04 フォトレジストパターンの形成方法および半導体装置の製造方法
US11/366,385 US7592129B2 (en) 2005-03-04 2006-03-03 Method for forming photoresist pattern and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005060796A JP2006243499A (ja) 2005-03-04 2005-03-04 フォトレジストパターンの形成方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006243499A true JP2006243499A (ja) 2006-09-14

Family

ID=36944479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005060796A Pending JP2006243499A (ja) 2005-03-04 2005-03-04 フォトレジストパターンの形成方法および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7592129B2 (ja)
JP (1) JP2006243499A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035908A1 (en) * 2008-09-29 2010-04-01 Fujifilm Corporation Pattern forming method
JP2010079270A (ja) * 2008-08-29 2010-04-08 Fujifilm Corp パターン形成方法及びそれに用いる感光性組成物
JP2014209270A (ja) * 2014-08-15 2014-11-06 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658920B2 (ja) * 2009-06-23 2015-01-28 富士フイルム株式会社 化学増幅型レジスト組成物、並びに、これを用いたモールドの作成方法、及び、レジスト膜
US8533638B2 (en) * 2011-04-05 2013-09-10 Nanya Technology Corporation Post-optical proximity correction photoresist pattern collapse rule
CN107275195B (zh) 2017-07-18 2019-12-31 京东方科技集团股份有限公司 膜层图案化方法、阵列基板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548688A (en) * 1983-05-23 1985-10-22 Fusion Semiconductor Systems Hardening of photoresist
JP2893159B2 (ja) 1993-10-20 1999-05-17 東京エレクトロン株式会社 処理方法及び処理装置
US6117622A (en) * 1997-09-05 2000-09-12 Fusion Systems Corporation Controlled shrinkage of photoresist
JP3391683B2 (ja) 1998-02-03 2003-03-31 日本電信電話株式会社 レジスト塗布装置
US7344825B2 (en) * 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079270A (ja) * 2008-08-29 2010-04-08 Fujifilm Corp パターン形成方法及びそれに用いる感光性組成物
WO2010035908A1 (en) * 2008-09-29 2010-04-01 Fujifilm Corporation Pattern forming method
JP2014209270A (ja) * 2014-08-15 2014-11-06 東京エレクトロン株式会社 半導体装置の製造方法
US10211050B2 (en) 2014-08-15 2019-02-19 Tokyo Electron Limited Method for photo-lithographic processing in semiconductor device manufacturing

Also Published As

Publication number Publication date
US20060199112A1 (en) 2006-09-07
US7592129B2 (en) 2009-09-22

Similar Documents

Publication Publication Date Title
CN106226998B (zh) 光刻方法
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
JP2001109165A (ja) パターン形成方法
KR100555497B1 (ko) 미세 패턴 형성 방법
JP2006243499A (ja) フォトレジストパターンの形成方法および半導体装置の製造方法
KR20010015280A (ko) 포토레지스트패턴의 형성방법
US6908729B2 (en) Pattern formation method
KR101829961B1 (ko) 포토리소그래피 공정 및 물질
CN106154773B (zh) 修正图形的方法
JPH033213B2 (ja)
JP2005107226A (ja) パターン形成方法
JPH10507588A (ja) 基板上の反射防止コーティングの処理方法
JP2019021794A (ja) 機能構造体製造方法及びフォトレジスト処理装置
JPH07335519A (ja) パタン形成方法
JPH0669118A (ja) レジストパターンの形成方法
JP6741540B2 (ja) 基板の表面物性を制御する方法
CN106168739B (zh) 图案化光致抗蚀剂的去除
JPH11242336A (ja) フォトレジストパターンの形成方法
US11803125B2 (en) Method of forming a patterned structure and device thereof
KR100525077B1 (ko) 반도체 소자의 미세 패턴 형성방법
JP4322482B2 (ja) 微細レジストパターンの形成方法、および半導体装置の製造方法
JP2002190469A (ja) コンタクトホールの形成方法
JP3028076B2 (ja) 半導体装置の製造方法
JPH10333340A (ja) レジストパターンの形成方法
KR20040005483A (ko) 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309