JP3028076B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3028076B2
JP3028076B2 JP9143123A JP14312397A JP3028076B2 JP 3028076 B2 JP3028076 B2 JP 3028076B2 JP 9143123 A JP9143123 A JP 9143123A JP 14312397 A JP14312397 A JP 14312397A JP 3028076 B2 JP3028076 B2 JP 3028076B2
Authority
JP
Japan
Prior art keywords
resist
wet etching
semiconductor device
manufacturing
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9143123A
Other languages
English (en)
Other versions
JPH10321593A (ja
Inventor
聡美 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9143123A priority Critical patent/JP3028076B2/ja
Publication of JPH10321593A publication Critical patent/JPH10321593A/ja
Application granted granted Critical
Publication of JP3028076B2 publication Critical patent/JP3028076B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、ウェットエッチング工程によってパ
ターン形成を行う半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、半導体装置では、配線層の多層化
が進んでいる。多層配線形成のプロセスでは、配線間を
接続するホールを上層配線用のアルミ膜形成と同時に埋
め込む方法がよく用いられている。この方法では、埋め
込みと上層配線材料の成膜が同時に行われるため、ホー
ルを埋め込んだ後に、改めて配線用の金属膜を成膜する
方法に比べ工程数が少なく、コストも安く、優れた半導
体デバイスの製造方法であることが知られている。
【0003】しかしながら、配線膜のスパッタと同時に
十分埋め込まれるようにするには、図2に示すような製
造工程(プロセスフロー)を用いて、ホール形状を工夫
する必要がある。
【0004】まず、多層配線の層間膜としてシリコン酸
化膜2を成膜した半導体基板1にレジスト膜3を塗布し
(図2(a)参照)、これに所定のパターンを焼き付
け、現像を行って、ホールレジストパターンを形成する
(図2(b)参照)。
【0005】次に、ウェットエッチングに先立ち、ふっ
酸溶液のぬれ性を向上させ、ウェットエッチング量をウ
ェハ内で均一にするために、薄い界面活性剤水溶液に浸
す処理を行う。
【0006】このレジストパターン付き基板を、緩衝ふ
っ酸溶液に、所定時間浸析して、等方性エッチングを行
う。このとき、活性剤を含む緩衝ふっ酸溶液を用いれ
ば、エッチング前の活性剤処理を行わなくてもよい。
【0007】緩衝ふっ酸溶液によるエッチング時間は、
全体の酸化膜の半分以下をエッチングできる所定時間だ
け処理をすることにより、半球型のホール形状を形成す
る(図2(c)参照)。
【0008】この後脱水ベークをしてから(図2(d)
参照)、ドライエッチングによって、残りの酸化膜をエ
ッチングし、ビア(VIA)ホールを形成する(図2
(e)参照)。
【0009】レジストを剥離し、その結果、図2(f)
に示すような断面形状が得られる。
【0010】このような工程では、G線、またはi線を
光源とした光露光が用いられてきたため、レジストはノ
ボラック樹脂を主成分としたレジストが用いられてき
た。
【0011】この場合、特公平2570493号公報に
記載されているように、ウェットエッチング前に密着性
を強化させる焼き締め工程での耐熱性不足によるパター
ンダレを防止する方法が重要とされてきた。
【0012】
【発明が解決しようとする課題】しかしながら、近年、
これ以外の露光光源が用いられる様になり、レジスト材
料も変化している。
【0013】一つは、短波長の露光光源であるKrFエ
キシマ光、X線、もう一つはレチクルなしでデータから
直接ウェハに露光するEB(電子ボーム)露光であり、
近年、これらには、化学増幅型のレジストが用いられ
る。
【0014】化学増幅型のポジレジストは、図3に示す
ような構成成分からなっている。
【0015】基本樹脂は、ポリヒドロキシスチレン(P
HS)を主成分とし、部分的に−OH基をターシャルブ
トキシカルボニル基(t−boc)(化学式(3)参
照)や、テトラヒドロピラニルエーテル基(THP)
(化学式(4)参照)のような官能基で置換されている
もの(化学式(1)参照)が用いられる。これらの置換
基は保護基と一般に呼ばれている。また、PHS樹脂と
これら保護基で置換したPHSを混合で用いる場合もあ
る。
【0016】レジスト中にはこれ以外に、酸発生剤(化
学式(5)参照)が含まれている。
【0017】露光時の反応は、反応に示すように、露
光された部分に、酸発生剤から生じた酸が触媒となっ
て、露光後にベークを行うことによって、保護基が外
れ、全て−OH基となる。
【0018】
【化1】
【0019】
【化2】
【0020】
【化3】
【0021】
【化4】
【0022】
【化5】
【0023】従って露光された領域がアルカリ現像液に
溶解可能となり、ポジ型パターンが形成される。
【0024】g線やi線露光で用いられてきた保護基の
ない樹脂を主成分とするレジストはウェットエッチング
溶液によって成分は変化しない。
【0025】ところが、保護基がついた樹脂を用いたレ
ジストでは、緩衝ふっ酸溶液に浸けた場合、ふっ酸が接
する部分、もしくは、しみこんだ部分のレジスト(表面
及びホールパターン側壁部分(図2の32))は、非常
に強い酸であるふっ酸の作用によって、保護基が脱離す
る。
【0026】その後、ウェハ乾燥のための加熱時に、脱
離した保護基が揮発し、レジストの表面部分の体積が減
少して収縮し(図2(d)参照)、ホール寸法34の大
幅な増加や、レジストはがれを起こす。
【0027】また、ウェットエッチング前処理に非イオ
ン系界面活性剤を用いた場合には、上記機構によってウ
ェットエッチング時に保護基の脱離した樹脂と非イオン
系界面活性剤との反応により、その後の乾燥のための熱
処理やドライエッチング時にパターンがだれ、これによ
ってホールパターンをつぶす場合もある。
【0028】この結果、ドライエッチング工程のホール
パターンが形成されず、デバイスの不良となる。
【0029】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、化学増幅型ポジ
型レジストをマスクとしてウェットエッチングを行った
場合のレジストのはがれ、パターン変形、及びパターン
の開口不良といった問題を解消する、半導体装置の製造
方法を提供することにある。
【0030】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置の製造方法は、(a)半導
体基板上に形成されたシリコン酸化膜上に化学増幅系ポ
ジ型レジストを塗布して露光し、露光後ベーク及び現像
処理することによりレジストパターンを形成する工程
と、(b)前記レジストパターンをマスクとして、ふっ
酸を含む溶液によってシリコン酸化膜の厚みの一部を等
的なウェットエッチングを行う工程と、(c)前記ウ
ェットエッチングの後、これに続く工程として、ウェハ
を塩基性溶液で処理しウェットエッチング液の染み込ん
だ前記レジストの一部レジスト表面の変質層を溶解除去
する工程と、(d)前記表面の変質層が溶解除去された
状態のレジストパターンをマスクとして用いてドライエ
ッチングにより前記シリコン酸化膜の厚みの残りを異方
性エッチングする工程と、を含むことを特徴とする。
【0031】本発明においては、前記塩基性溶液の濃度
が0.01〜1規定とすることを特徴とする。
【0032】本発明においては、前記塩基性溶液とし
て、テトラメチルアンモニウムヒドロキシドを主成分と
するフォトレジスト用アルカリ現像液を用いることを特
徴とする。
【0033】本発明においては、塩基性溶液処理とこれ
に続く脱水処理ベークをレジストの現像装置を用いて連
続で行うことを特徴とする。
【0034】本発明においては、前記レジスト材料とし
て、樹脂に保護基を有し、この保護基を紫外線、エキシ
マレーザ光、電子線、X線のいずれかを用いて露光した
ときに酸発生剤から生じる酸により、脱離することを特
徴とする化学増幅系ポジ型レジストを用いることを特徴
とする。
【0035】本発明においては、ウェットエッチング時
にウェットエッチング液がレジスト膜中にしみ込む深さ
分だけ所望の寸法より小さくレジストパターンを形成す
ることを特徴とする。
【0036】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置の製造方法は、その好
ましい実施の形態において、化学増幅レジストをマスク
として緩衝ふっ酸溶液によるシリコン酸化膜のウェット
エッチングを行った後に、ウェハを塩基性溶液にて処理
することにより、ウェットエッチングによるレジスト表
面の保護基の脱離した変質層を取り除き、その後の乾燥
ベーク、及びドライエッチングによるレジストパターン
のはがれ、変形及びつぶれを防止するようにしたもので
ある。
【0037】酸によって脱離可能な保護基を有する化学
増幅型レジストをマスクとして、緩衝ふっ酸溶液による
シリコン酸化膜のウェットエッチングを行ったのち、ア
ルカリ溶液による処理を行うことにより、ふっ酸処理時
に保護基の外れた部分の樹脂をアルカリ溶液へ溶解し、
除去することにより、レジスト膜の収縮によるはがれや
寸法の拡大、熱変形を防止することができる。
【0038】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
【0039】図1は、本発明により化学増幅レジストを
マスクに等方性と異方性エッチングを組み合わせて層間
膜にビアホールを形成する方法について、工程順の半導
体装置の断面を模式的に示した工程断面図である。
【0040】まず、ビアホールを形成する層間膜とし
て、半導体基板1上にシリコン酸化膜2を約1μm堆積
した基板に、化学増幅型ポジ型レジスト3をスピン塗布
し、所定の温度でプリベークを行って0.1μm厚に形
成した(図1(a)参照)。
【0041】この化学増幅レジストは、ベース樹脂とし
てポリヒドロキシスチレンの水酸基をターシャルブトキ
シカルボニル基で30%保護した樹脂を、酸発生剤とし
てトリフェニルスルホニウムトリフレートを用い、これ
らをプロピレングリコールモノメチルエーテルアセテー
トに溶解して調整された。この基板を加速電圧50kV
の電子線を用い、所望寸法より0.05μmだけ小さい
寸法(開口径31)になるように露光し、ビアホールパ
ターンを形成した(図1(b)参照)。
【0042】この基板を、非イオン系界面活性剤に浸し
た後、ふっ酸とふっ化アンモニウム混合の緩衝ふっ酸溶
液に浸して、シリコン酸化膜2を約400nm(400
0オングストローム)の深さまで等方的なウェットエッ
チングを行う(図1(c)参照)。
【0043】このウェハを水洗した後、0.3規定濃度
のテトラメチルアンモニウムヒドロキシドの水溶液に浸
けて、ウェットエッチングで、保護基のはずれた変質樹
脂層32を除去し、パターンは所望の寸法33となった
(図1(d)参照)。
【0044】さらに水洗、スピン乾燥、脱水ベーク、ド
ライエッチングを行い(図1(e)参照)、最後にレジ
ストを除去して、ビアホールパターンを形成した(図1
(f)参照)。
【0045】本発明の第2の実施例としては、上記第1
の実施例と同様の方法で、レジストに所望の寸法よりも
0.05μm小さくホールパターンを形成したウェハ
を、緩衝ふっ酸によるウェットエッチング及び水洗を行
い、スピンドライ法によりウェハを乾燥させる。
【0046】このウェハをレジスト現像機を用いてレジ
スト現像液であるテトラメチルアンモニウムヒドロキシ
ドの2.38%水溶液で処理し、水洗を行い、この後、
連続して、現像機に付属のホットプレートを用いて脱水
ベークを行った。
【0047】その後、ドライエッチングを行い、最後に
レジストを剥離し、ビアホールパターンを形成した。こ
の方法においても、第1の実施例と同様ウェットエッチ
ング時に保護基が脱離した領域がアルカリ現像液に溶解
し、所望のパターン寸法が得られた。
【0048】このときベーク後もパターンのはがれやつ
ぶれは見られなかった。
【0049】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0050】本発明の第1の効果は、ウェットエッチン
グの保護基の脱離した領域をアルカリ溶液にて脱水ベー
ク前にとり除くことにより、レジスト表面での体積収縮
をなくし、レジストのはがれが防止できる、ということ
である。また、保護基の脱離した樹脂と非イオン系活性
剤などの高分子との反応を防ぎ、ホール形状のだれ、つ
ぶれを防止することができる、ということである。
【0051】本発明の第2の効果は、レジスト現像機と
アルカリ現像機を用いることで、既存の材料、設備によ
る処理を可能としている、ということである。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の一実施例を製
造工程順に説明するための工程断面図である。
【図2】従来の半導体装置の製造方法の一実施例を製造
工程順に説明するための工程断面図である。
【図3】本発明に用いられるレジスト材料構造とその反
応を説明するための図である。
【符号の説明】
1 半導体基板 2 シリコン酸化膜 3 レジスト膜 31 本発明におけるレジスト開口寸法 32 ウェットエッチング液しみこみ層 33 所望の寸法 34 従来方法でのウェットエッチング後のレジスト開
口寸法
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 H01L 21/306 - 21/308 G03F 7/00 - 7/42

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】(a)半導体基板上に形成されたシリコン
    酸化膜上にレジストを塗布して露光し、露光後ベーク及
    び現像処理することによりレジストパターンを形成する
    工程であって、前記レジストとして、樹脂に保護基を有
    し、この保護基を紫外線、エキシマレーザ光、電子線、
    X線のいずれかを用いて露光したときに酸発生剤から生
    じる酸により脱離する化学増幅系ポジ型レジストを用い
    工程と、 (b)前記レジストパターンをマスクとして、ふっ酸を
    含む溶液によってシリコン酸化膜の厚みの一部を等方
    なウェットエッチングを行う工程と、 (c)前記ウェットエッチングの後、これに続く工程と
    して、ウェハを塩基性溶液で処理しウェットエッチング
    液の染み込んだ前記レジストの一部レジスト表面の変質
    層を溶解除去する工程と、(d)前記表面の変質層が溶解除去された状態のレジス
    トパターンをマスクとして用いてドライエッチングによ
    り前記シリコン酸化膜の厚みの残りを異方性エッチング
    する工程と 、 を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記塩基性溶液の濃度が、0.01乃至1
    規定である、ことを特徴とする請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】前記塩基性溶液として、テトラメチルアン
    モニウムヒドロキシドを主成分とするフォトレジスト用
    アルカリ現像液を用いることを特徴とする請求項1記載
    の半導体装置の製造方法。
  4. 【請求項4】塩基性溶液処理とこれに続く脱水処理ベー
    クを、レジストの現像装置を用いて連続で行う、ことを
    特徴とする請求項1〜3のいずれか一に記載の半導体装
    置の製造方法。
  5. 【請求項5】ウェットエッチング時に、ウェットエッチ
    ング液がレジスト膜中にしみ込む深さ分だけ所望の開口
    寸法よりも小さくレジストパターンを形成することを特
    徴とする請求項1記載の半導体装置の製造方法。
JP9143123A 1997-05-16 1997-05-16 半導体装置の製造方法 Expired - Lifetime JP3028076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9143123A JP3028076B2 (ja) 1997-05-16 1997-05-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9143123A JP3028076B2 (ja) 1997-05-16 1997-05-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10321593A JPH10321593A (ja) 1998-12-04
JP3028076B2 true JP3028076B2 (ja) 2000-04-04

Family

ID=15331458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143123A Expired - Lifetime JP3028076B2 (ja) 1997-05-16 1997-05-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3028076B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3087726B2 (ja) * 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法

Also Published As

Publication number Publication date
JPH10321593A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
US8956981B2 (en) Methods of eliminating pattern collapse on photoresist patterns
JP3287459B2 (ja) 半導体デバイスの製造方法
Lin et al. Practicing the Novolac deep‐UV portable conformable masking technique
KR20010015280A (ko) 포토레지스트패턴의 형성방법
JPH10268526A (ja) 半導体装置の製造方法およびパターン形成方法
JP3028076B2 (ja) 半導体装置の製造方法
JP2901044B2 (ja) 三層レジスト法によるパターン形成方法
JP3118887B2 (ja) パターン形成方法
JPH1195418A (ja) フォトレジスト膜及びパターン形成方法
JP2010027978A (ja) パターン形成方法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP3128335B2 (ja) パターン形成方法
JP3109462B2 (ja) 半導体装置の製造方法
JP3592805B2 (ja) フォトレジストパターン形成方法
JPH08272107A (ja) レジストパターンの形成方法
JP2001358216A (ja) 半導体装置の製造方法、半導体装置の製造方法に使用する埋め込み材料および半導体装置
JPH0669118A (ja) レジストパターンの形成方法
JP2003131364A (ja) フォトレジストおよびそのパターン化方法
JP2002033257A (ja) シリコン含有2層レジストの剥離方法
JP2964533B2 (ja) レジストパターンの形成方法
JP2856593B2 (ja) レジストパターンの形成方法
JP3023882B2 (ja) 多層レジスト形成方法
JP3248502B2 (ja) レジストパターン剥離方法
JPH11305437A (ja) パターン形成方法
JPH05107769A (ja) 多層レジストのパターニング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991207