TW202133224A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW202133224A
TW202133224A TW110100336A TW110100336A TW202133224A TW 202133224 A TW202133224 A TW 202133224A TW 110100336 A TW110100336 A TW 110100336A TW 110100336 A TW110100336 A TW 110100336A TW 202133224 A TW202133224 A TW 202133224A
Authority
TW
Taiwan
Prior art keywords
layer
heat treatment
spin coating
spin
substrate
Prior art date
Application number
TW110100336A
Other languages
English (en)
Inventor
蔡承峯
陳亞倫
黃才育
鄭雅如
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202133224A publication Critical patent/TW202133224A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31058After-treatment of organic layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0276Photolithographic processes using an anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

施加至圖案密度不同的多個第一溝槽與第二溝槽上的旋轉塗佈層作為光阻堆疊中的底層。為減少旋轉塗佈層的厚度差異,在旋轉塗佈層上進行兩步熱處理製程。兩步熱處理製程中的第一熱處理步驟的第一溫度低於旋轉塗佈層的交聯溫度以使旋轉塗佈層流動,而兩步熱處理製程中的第二熱處理步驟的第二溫度使旋轉塗佈層交聯。

Description

半導體結構的形成方法
本發明實施例關於減少不同圖案密度區的旋轉塗佈層之厚度差異的方法。
半導體裝置用於多種電子應用,比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法一般為依序沉積絕緣或介電層、導電層、與半導體層於半導體基板上,並採用微影圖案化多種材料層,以形成電路構件於基板之上及/或之中。
本發明一實施例關於半導體結構的形成方法。方法包括蝕刻基板上的介電層,以形成多個溝槽。溝槽包括多個第一溝槽於第一區中,以及至少第二溝槽於第二區中。第一區的圖案密度大於第二區的圖案密度。方法更包括沉積旋轉塗佈層於基板上。旋轉塗佈層填入溝槽。第一溝槽上的旋轉塗佈層具有第一厚度,至少一第二溝槽上的旋轉塗佈層具有第二厚度。第一厚度大於第二厚度。方法更包括在旋轉塗佈層上進行兩步熱處理製程。兩步熱處理製程中的第一熱處理步驟的第一溫度低於旋轉塗佈層的交聯溫度以使旋轉塗佈層流動,而兩步熱處理製程中的第二熱處理步驟的第二溫度使旋轉塗佈層交聯。
本發明另一實施例關於半導體結構的形成方法。方法包括蝕刻基板上的介電層以形成第一圖案密度的多個第一溝槽於基板的第一區中,並形成第二圖案密度的多個第二溝槽於基板的第二區中。第一圖案密度大於第二圖案密度。方法更包括施加旋轉塗佈層於基板上以填入第一溝槽與第二溝槽。第一溝槽上的旋轉塗佈層比第二溝槽上的旋轉塗佈層厚。方法更包括由第一溫度烘烤旋轉塗佈層以自旋轉塗佈層移除溶劑。方法更包括在第一大氣下加熱旋轉塗佈層至第二溫度,以減少第一區與第二區中的旋轉塗佈層之厚度變異。第二溫度大於第一溫度,且旋轉塗佈層的厚度變異降低至少約50%。方法更包括在第二大氣下由第三溫度交聯旋轉塗佈層。第三溫度高於第二溫度,且第二大氣的氧等級大於第一大氣的氧等級。
本發明又一實施例關於半導體製程系統。系統包括旋轉塗佈單元,設置以施加旋轉塗佈層於基板上。系統更包括至少一熱處理單元,設置以在旋轉塗佈層上進行兩步熱處理製程。兩步熱處理製程的第一熱處理步驟的第一溫度低於旋轉塗佈層的交聯溫度以使旋轉塗佈層流動,而兩步熱處理製程的第二熱處理步驟的第二溫度使旋轉塗佈層交聯。系統更包括至少一傳輸單元,設置以在旋轉塗佈單元與至少一熱處理單元之間傳輸基板。
下述詳細描述可搭配圖式說明,以利理解本發明的各方面。值得注意的是,各種結構僅用於說明目的而未按比例繪製,如本業常態。實際上為了清楚說明,可任意增加或減少各種結構的尺寸。類似標號用於標示圖式與說明中的類似結構。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。下述特定構件、數值、步驟、材料、配置、或類似物的實施例係用以簡化本發明內容而非侷限本發明。亦可實施其他構件、數值、步驟、材料、配置、或類似物。舉例來說,形成第一構件於第二構件上的敘述包含兩者直接接觸,或兩者之間隔有其他額外構件而非直接接觸。此外,本發明之多種實例可重複採用相同標號以求簡潔,但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外,空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件,而非侷限於圖示方向。元件亦可轉動90°或其他角度,因此方向性用語僅用以說明圖示中的方向。
形成圖案化結構所用的一般微影圖案化製程關於施加光阻,並採用光罩定義圖案於光阻中。接著以蝕刻步驟將圖案化的光阻中的圖案轉移至下方層,其中圖案化的光阻作為蝕刻遮罩。在蝕刻步驟之後,移除圖案化的光阻。
隨著半導體裝置的尺寸縮小,多重微影圖案化製程適於形成結構,其小於單一曝光微影解析度極限。在多重圖案化製程中,通常採用旋轉塗佈層使結構輪廓平滑,因此後續形成於旋轉塗佈層上的光阻層具有實質上較少的厚度變異。然而施加旋轉塗佈層於基板上的圖案化結構上時,整個基板的層狀物厚度變化取決於旋轉塗佈層之下的結構圖案密度。輪廓緻密區(如較高圖案密度的結構區)中的旋轉塗佈層之一部分,比疏鬆區(如較低圖案密度的結構區)中的旋轉塗佈層之另一部分厚。旋轉塗佈層的厚度變異可能導致後續的圖案化製程之後的緻密區中的圖案蝕刻不足,及/或加大疏鬆區中的關鍵尺寸,其會影響圖案完整性並降低製作良率。
本發明一些實施例在形成旋轉塗佈層於含有不同圖案密度的結構之基板上之後,進行兩步熱處理製程,其中第一熱處理步驟可調整旋轉塗佈層的流動能力(如黏度),使旋轉塗佈層齊平並降低不同圖案密度的區域中的旋轉塗佈層之厚度變異,而第二熱處理步驟可硬化旋轉塗佈層。藉由本發明實施例的兩步熱處理製程,可改善旋轉塗佈層中至少50%的厚度變異。
圖1係本發明一些實施例中,製作半導體結構200的方法100之流程圖。圖2A至2G係一些實施例中,半導體結構200在方法100的多種階段之剖視圖。方法100將搭配圖2A至2G中的半導體結構200詳述於下。在一些實施例中,可在方法100之前、之中、及/或之後進行額外步驟,且可置換及/或省略一些所述步驟。在一些實施例中,半導體結構200可添加額外結構。在一些實施例中,可置換或省略一些下述結構。本技術領域中具有通常知識者應理解,雖然一些實施例以特定順序進行步驟,但可由其他邏輯性的順序進行步驟。
如圖1及2A所示,方法100的步驟102蝕刻基板202上的介電層210,以形成多個溝槽212。圖2A係蝕刻介電層210以形成多個溝槽212之後的半導體結構200之剖視圖。
首先提供基板202。在一些實施例中,基板202為含矽的基體半導體基板。在其他或額外實施例中,基體半導體基板包含另一半導體元素(如鍺)、半導體化合物(如砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。在一些實施例中,基板202包括磊晶層。舉例來說,基板202具有磊晶層於基體半導體基板上。此外,一些實施例的基板202為絕緣層上半導體基板。舉例來說,基板202包括埋置氧化物層,其形成製程可為隔離佈植氧或其他合適技術(如晶圓接合與研磨)。
在一些實施例中,基板202更包含主動裝置如p型場效電晶體、n型場效電晶體、金氧半電晶體、互補式金氧半電晶體、雙極電晶體、高電壓電晶體、及/或高頻電晶體。在一些實施例中,電晶體為平面電晶體或三維鰭狀電晶體。在一些實施例中,基板202更包含被動裝置如電阻、電容器、及/或電感。基板202可進一步包含隔離結構如淺溝槽隔離結構,使多種主動及/或被動裝置彼此分隔。
介電層210位於基板202上。在圖2A的一些實施例中,介電層210直接沉積於基板202上並接觸基板202。在一些實施例中,含有接點結構於其中的一或多個介電層位於介電層210與基板202之間。
在一些實施例中,介電層210包括氧化矽。在一些實施例中,介電層210包含介電常數小於4的低介電常數的介電材料。在一些實施例中,低介電常數的介電材料之介電常數為約1.2至約3.5。此處所用的用語大約指的是實際數值可大於或小於所述數值或範圍,比如在所述數值的±20%中。在其他實施例中,大約指的是實際數值在所述數值的±15%中。在其他實施例中,大約指的是實際數值在所述數值的±10%中。在其他實施例中,大約指的是實際數值在所述數值的±5%中。在其他實施例中,大約指的是實際數值在所述數值的±1%中。在些實施例中,介電層210包括四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃(如硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、磷矽酸鹽玻璃、或硼矽酸鹽玻璃)、及/或其他合適的介電材料。在一些實施例中,介電層210的沉積方法為化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、或旋轉塗佈。在一些實施例中,以平坦化製程平坦化介電層210,或使介電層210凹陷,以提供平坦的上表面。在一些實施例中,使介電層210的上表面平坦化的方法可採用化學機械研磨製程。
接著蝕刻介電層210以形成多個溝槽212於其中。在一些實施例中,多個溝槽212包括多個第一溝槽212A形成於基板202的第一區202A中,以及一或多個第二溝槽212B (只顯示一個)形成於基板202的第二區202B中。在一些實施例中,第一區202A為高圖案密度區,其中溝槽的圖案密度較高。第二區202B為低圖案密度區,其中溝槽的圖案密度較低。第一區202A中的第一溝槽212A各自具有較小的寬度W1,而第二區202B中的第二溝槽212B具有較大的寬度W2。在圖2A所示的一些實施例中,形成第一溝槽212A與第二溝槽212B以延伸穿過介電層210,並露出基板202的表面。在一些實施例中,形成第一溝槽與第二溝槽以延伸至介電層210的一部分中,並露出介電層210的子層(未圖示)。
以一或多道微影與蝕刻製程,蝕刻介電層210。在一些實施例中,微影製程包括施加光阻層(未圖示)於介電層210上、以開口圖案曝光光阻層、進行曝光後烘烤、以及顯影光阻以形成圖案化的光阻層(未圖示)。圖案化的光阻層所露出的介電層210之部分,即之後形成第一溝槽212A與第二溝槽212B處。之後蝕刻圖案化的光阻層所露出的介電層210之部分,以形成第一溝槽212A與第二溝槽212B。在一些實施例中,採用乾蝕刻(如反應性離子蝕刻)以蝕刻介電層210。在一些實施例中,採用濕蝕刻以蝕刻介電層210。在形成第一溝槽212A與第二溝槽212B於介電層210中之後,移除圖案化的光阻層,且移除方法可為濕式剝除或電漿灰化。一些其他實施例採用硬遮罩,以第一蝕刻自圖案化的光阻層轉移溝槽圖案至硬遮罩,接著以第二蝕刻自硬遮罩轉移溝槽圖案至介電層210。
如圖1及2B所示,方法100的步驟104沉積旋轉塗佈層220於基板202上,以填入第一溝槽212A與第二溝槽212B。圖2B係圖2A的半導體結構200在沉積旋轉塗佈層220於基板202上,以填入第一溝槽212A與第二溝槽212B之後的剖視圖。
旋轉塗佈層220可為三層圖案化堆疊(亦視作三層光阻)的底層。在一些實施例中,旋轉塗佈層220包括前驅的聚合物,其可在升高的溫度中交聯。在一些實施例中,前驅的聚合物包含可交聯的官能基如—OH、—SH、 —NH2、—NH—、—CO—NH2、 —CO—NH—、—O—CO—NH—、—NH—CO—NH—、—CO—OH、—CO—O—、—CO—O—、—CS—OH、—CO—SH、—CS—SH、—CO—O—CO—、—SO3H、—SO2(O−)、—PO3H2、—PO(O−)2、—SO2—NH2、—SO2—NH—、—CO—CH2—CO—、—CH=CH—、—CH=CH2、—CO—CH=CH2、—CO—C(CH3)=CH2、或環氧基如
Figure 02_image001
Figure 02_image003
。在一些實施例中,前驅的聚合物包含碳、氧、與氫,且可視情況包含矽及/或氟。在一些實施例中,前驅的聚合物為非光活化的聚合物。
在一些實施例中,旋轉塗佈層220的施加方法為旋轉塗佈。但亦可採用其他合適的溶液施加技術如噴塗、浸塗、與噴墨列印等方法形成旋轉塗佈層220。在旋轉塗佈製程中,先將前驅的聚合物溶於合適溶劑中,以形成前驅的聚合物溶液。溶劑的例子可包含但不限於丙酮、氯仿、乙酸乙酯、甲苯、二甲苯、或甲乙酮。之後可將前驅的聚合物溶液塗佈基板202的表面,接著旋轉基板202以形成旋轉塗佈層220於基板202上。在環境大氣(如空氣中)進行旋轉塗佈製程,其溫度為室溫至約80℃。控制旋轉塗佈層220的厚度,使旋轉塗佈層220的上表面高於介電層210的上表面。綜上所述,旋轉塗佈層220完全填入第一溝槽212A與第二溝槽212B。在一些實施例中,旋轉塗佈層220的厚度為約5 nm至約500 nm。前驅的聚合物溶液濃度與旋轉塗佈的條件如旋轉速度與旋轉時間,可影響旋轉塗佈層220的厚度。在一些實施例中,旋轉速度設定為約200每分鐘轉數(rpm)至約500 rpm。
基板200包含不同密度的溝槽。隨著旋轉塗佈層220施加至基板202上,不同圖案密度的區域具有層狀物的厚度變異。綜上所述,高圖案密度區如第一區202A中的旋轉塗佈層220之厚度T1大於低圖案密度區如第二區202B中的旋轉塗佈層220之厚度T2,如圖2B所示。高圖案密度區如第一區220A與相鄰的低圖案密度區如第二區202B之間的厚度差異ΔT1可高達約100 nm至約300 nm或更高。這些高度差異會造成高圖案密度區如第一區202A中的蝕刻不足,及/或加大低圖案密度區如第二區202B的關鍵尺寸,其將負面影響後續圖案化製程的完整性。
在一些實施例中,沉積之後在旋轉塗佈層220上進行軟烘烤製程,以將大部分的溶劑驅出旋轉塗佈層220,並增加旋轉塗佈層220的機械強度。在一些實施例中,軟烘烤的溫度為約80℃至約110℃,且烘烤時間為約30秒至約10分鐘。在一些實施例中,進行軟烘烤的環境大氣之氧等級大於20%。在軟烘烤步驟之後,旋轉塗佈層220基本上無溶劑。
如圖1及2C所示,方法100的步驟106進行兩步熱處理製程中的第一熱處理步驟,以平坦化旋轉塗佈層220。圖2C係圖2B的半導體結構200在第一熱處理步驟平坦化旋轉塗佈層220之後的剖視圖。
第一熱處理步驟為低溫熱處理步驟,其可控制溫度以降低旋轉塗佈層220中前驅的聚合物黏度,但不會造成前驅的聚合物交聯。前驅的聚合物黏度降低有利於流動,造成平坦的旋轉塗佈層220。因此第一熱處理步驟的溫度設定為低於前驅的聚合物之交聯溫度。在一些實施例中,第一熱處理溫度設定為比前驅的聚合物之交聯溫度低至少20℃。在一些實施例中,第一熱處理的溫度為約120℃至約200℃。在惰性大氣(如氮氣或氬氣)下進行第一熱處理步驟,其氧等級小於約5%、小於約4%、小於約3%、小於約2%、或小於約1%。在一些實施例中,惰性大氣含小於1%的氧。若氧等級過高,則第一熱處理階段可能會使旋轉塗佈層220中前驅的聚合物交聯。在一些實施例中,旋轉塗佈層220的加熱時間為約15秒至10分鐘。具有較高圖案密度的結構及/或較高黏度的前驅的聚合物,需要較長的熱處理時間。
第一熱處理步驟有助於減少整個基板202的旋轉塗佈層220之厚度差異。如圖2C所示,第一熱處理步驟後的高圖案密度區如第一區202A與低圖案密度區如第二區202B之間的旋轉塗佈層220之厚度差異ΔT縮小。在一些實施例中,可改善至少50%的厚度變異。減少旋轉塗佈層220的厚度變異,有助於減少後續圖案化製程時的蝕刻缺陷,進而幫助增加產能。
如圖1及2D所示,方法100的步驟108進行兩步的熱處理製程中的第二熱處理步驟,以交聯旋轉塗佈層220。圖2D係圖2C的半導體結構200在使旋轉塗佈層220交聯的第二熱處理步驟之後的剖視圖。
第二熱處理步驟為高溫熱處理步驟,其控制溫度以誘發旋轉塗佈層220中前驅的聚合物交聯。交聯可硬化旋轉塗佈層220,並使其不溶於溶劑(如光阻剝除液與用於溶解之後沉積其上的材料的溶劑)中。在一些實施例中,第二熱處理溫度設定為150℃至300℃。第二熱處理步驟的環境大氣之氧等級,高於第一熱處理步驟的環境大氣之氧等級。在一些實施例中,環境大氣的氧等級大於約20%。較高的氧等級有利於前驅的聚合物交聯。
如圖1及2E所示,方法100的步驟110形成中間層230於旋轉塗佈層220上,接著形成圖案化的光阻層240於中間層230上。圖2E係圖2D的半導體結構200在形成中間層230於旋轉塗佈層220,接著形成圖案化的光阻層240於中間層230上之後的剖視圖。
在一些實施例中,中間層230為三層圖案化堆疊的第二層。中間層230的組成可提供微影製程所用的抗反射性及/或硬遮罩性。在一些實施例中,中間層230包括含矽層(如矽硬遮罩材料)。在一些實施例中,中間層包括含係的無機聚合物。在一些實施例中,中間層230包括矽氧烷聚合物(如具有-O-Si-O-Si-或類似物的主鏈之聚合物)。可控制中間層材料的矽比例,以控制蝕刻速率。在其他實施例中,中間層230包含氧化矽(如旋轉塗佈玻璃)、氮化矽、氮氧化矽、多晶矽、含金屬(如鈦、氮化鈦、鋁、及/或鉭)的有機聚合物材料、及/或其他合適材料。
在一些實施中,沉積中間層230於旋轉塗佈層220上的方法可為化學氣相沉積、物理氣相沉積、或旋轉塗佈。在一些實施例中,中間層230的厚度為約50 nm至約200 nm。
接著形成圖案化的光阻層240於中間層230上。圖案化的光阻層240包括多個開口,且開口未覆蓋中間層230的部分。圖案化的光阻層240中的開口依據預定圖案設置。圖案化的光阻層240之厚度可為約10 nm至約500 nm。圖案化的光阻層240可包含正型光阻或負型光阻。對採用及紫外射線束的進階的半導體圖案化製程而言,圖案化的光阻層240可包含化學放大光阻。圖案化的光阻層240之形成方法可為微影製程,其可包含製程步驟如塗佈光阻、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影、與硬烘烤。
如圖1及2F所示,方法100的步驟112採用圖案化的光阻層作為蝕刻遮罩,並蝕刻中間層230與旋轉塗佈層220。圖2F係圖2E的半導體結構200在蝕刻中間層230與旋轉塗佈層220之後的剖視圖。
進行至少一蝕刻製程,以移除圖案化的光阻層240之開口所露出的中間層230與旋轉塗佈層220的材料。蝕刻製程可採用四氟化碳、八氟丙烷、八氟環丁烷、或二氟乙烯的乾蝕刻,或緩衝氫氟酸的濕蝕刻,並採用圖案化的光阻層240作為蝕刻遮罩,以蝕刻中間層230與旋轉塗佈層220。在一些實施例中,可進行單一蝕刻以同時移除中間層230與旋轉塗佈層220的材料,並露出介電層210的部分。在一些其他實施例中,以不同蝕刻化學劑的兩步蝕刻製程,蝕刻中間層230與旋轉塗佈層220。舉例來說,進行第一蝕刻製程以蝕刻中間層230而不影響旋轉塗佈層220,接著進行第二蝕刻製程以蝕刻旋轉塗佈層220而不影響中間層230。若在蝕刻中間層230與旋轉塗佈層220時未消耗圖案化的光阻層240,則可在蝕刻中間層230與旋轉塗佈層220之後除圖案化的光阻層240,且移除方法可為濕式剝除或電漿灰化。
如圖1及2G所示,方法100的步驟114蝕刻介電層210以形成多個第三溝槽212C。圖2G係圖2F的半導體結構200在蝕刻介電層210以形成多個第三溝槽212C之後的剖視圖。
對介電層210進行蝕刻製程,以移除中間層230與旋轉塗佈層220的開口所露出的介電層210的部分,進而形成第三溝槽212C於介電層210中。在一些實施例中,蝕刻製程為乾蝕刻(如反應性離子蝕刻)或濕蝕刻,其可選擇性地蝕刻介電層210。在蝕刻介電層210之後,可移除中間層230與旋轉塗佈層220,且移除方法可為電漿蝕刻。
本發明所用的兩步熱處理製程有助於減少旋轉塗佈層220的厚度差異,因此使整個基板202的輪廓平滑。使輪廓平滑有助於減少蝕刻缺陷,比如在蝕刻介電層210時之高圖案密度區如第一區202A的蝕刻不足及/或加大低圖案密度區如第二區202B的關鍵尺寸。如此一來,可形成第三溝槽212C以符合設計規格,其有助於改善產品良率。
圖2A至2G所示的製程可用於多種應用。舉例來說,一些實施例中的第一溝槽212A、第二溝槽212B、與第三溝槽212C可作為接點開口。可形成接點結構於第一溝槽212A、第二溝槽212B、及第三溝槽212C中,以提供電性連接至基板202之中及/或之上的裝置。
圖3為一些實施例中,半導體製程系統300的平面圖,其可用於進行圖2C及2D所示的上述兩步熱處理製程。
如圖3所示的一些實施例,半導體製程系統300包含裝載單元310、第一傳輸單元320、旋轉塗佈單元330、第一熱處理單元340、第二熱處理單元350、與第二傳輸單元360。
裝載單元310包含多個裝載埠312。裝載埠312設置以支撐一或多個基板。
第一傳輸單元320與裝載單元310、旋轉塗佈單元330、與第二熱處理單元350相連。第一傳輸單元320可包含機器人(未圖示),其適於在裝載單元310、旋轉塗佈單元330、與第二熱處理單元350之間傳輸基板。在一些實施例中,第一傳輸單元320維持在環境大氣下(如空氣中)。在一些實施例中,環境大氣中的氧等級大於20%。
旋轉塗佈單元330包括多個旋轉塗佈器332。旋轉塗佈器332適於沉積旋轉塗佈層220 (見圖2B)於基板202上。在一些實施例中,旋轉塗佈單元330維持在環境大氣下(如空氣中)。在一些實施例中,環境大氣中的氧等級大於20%。
第一熱處理單元340包括多個第一烘烤站點342。第一烘烤站點342適於進行低溫熱處理(如圖2C所示的第一熱處理步驟),以平坦化旋轉塗佈層220。第一熱處理單元340維持在惰性大氣中。在一些實施例中,第一熱處理單元340中的氧等級小於約5%、小於約4%、小於約3%、小於約2%、或小於約1%。若氧等級過高,則增加旋轉塗佈層中前驅的聚合物之交聯風險。使惰性氣體如氮氣或氬氣流入第一熱處理單元340,以產生惰性大氣。
第二熱處理單元350包括多個第二烘烤站點352。第二烘烤站點352適於進行高溫熱處理(如圖2D所示的上述第二熱處理步驟),使旋轉塗佈層220之前驅的聚合物交聯。第一熱處理單元340維持在環境大氣(如空氣)下。在一些實施例中,第二熱處理單元350維持在氧等級大於20%的大氣中。
第二傳輸單元360與第一傳輸單元320、第一熱處理單元340、與第二熱處理單元350相連。第二傳輸單元360可包含適於傳輸基板於旋轉塗佈單元330、第一熱處理單元340、與第二熱處理單元350之間的機器人(未圖示)。在一些實施例中,第一傳輸單元320維持在惰性大氣下。
在一些實施例中,半導體製程系統300更包含控制器370以控制半導體製程系統300的一或多個操作。舉例來說,多種實施例中的控制器370可控制旋轉塗佈條件、加熱溫度、與氧等級。在一些實施例中,控制器370可控制一或多個機器人機制(比如機械手臂或可動的機器人結構)的操作,以在不同單元(如裝載單元310、第一傳輸單元320、旋轉塗佈單元330、第一熱處理單元340、第二熱處理單元350、與第二傳輸單元360)之間移動基板202。
控制器370可包含處理器372與電腦可讀的記憶體374。記憶體374可包含機械可讀指令。在處理器372執行指令時,控制器370可傳輸命令訊號至半導體製程系統300的一或多個單元,比如裝載單元310、第一傳輸單元320、選轉塗佈單元330、第一熱處理單元340、第二熱處理單元350、與第二傳輸單元360。
在操作時,先由第一傳輸單元320將基板(如圖2A中的基板202)自裝載埠312傳輸至旋轉塗佈單元330中。在旋轉塗佈單元330中,以旋轉塗佈層220塗佈基板202。裝載埠312、第一傳輸單元320、與旋轉塗佈單元330的環境大氣中的氧等級維持在大於20%。一些實施例在沉積之後,在環境大氣下進行軟烘烤步驟,以實質上移除旋轉塗佈層220中的溶劑。接著經由第一傳輸單元320與第二傳輸單元360,將基板202傳輸至第一熱處理單元340中。第二傳輸單元360與第一熱處理單元340維持在惰性大氣下。在一些實施例中,惰性大氣的氧等級小於約5%、小於約4%、小於約3%、小於約2%、或小於約1%。在第一熱處理單元340中,以低於前驅的聚合物之交聯溫度的第一溫度進行第一熱處理步驟,使旋轉塗佈層220流動以降低整個基板202的旋轉塗佈層220的厚度變異。接著經由第二傳輸單元360將基板202傳輸至第二熱處理單元350中。第二熱處理單元350維持在環境大氣下。在一些實施例中,環境大氣的氧等級大於20%。在第二熱處理單元350中,第二熱處理步驟的第二溫度高於前驅的聚合物之交聯溫度,以交聯前驅的聚合物。最終交聯的旋轉塗佈層220在整個基板202的厚度變異降低。
圖4係一些實施例中,可用於進行圖2C及2D所示的上述兩步熱處理製程之半導體製程系統400的平面圖。
如圖4所示的一些實施例,半導體製程系統400包含裝載單元310、第一傳輸單元320、旋轉塗佈單元330、熱處理單元440、第二傳輸單元360、與控制器370。與圖3的半導體製程系統300相較,半導體製程系統400包含單一的熱處理單元440,其可用於進行第一熱處理步驟與第二熱處理步驟。半導體製程系統400與圖3中相同或類似的構件以相同標號標示,因此省略其詳細說明。
半導體製程系統400中的熱處理單元440耦接至惰性氣體源與氧氣源。設置惰性氣體源以提供惰性氣體至熱處理單元440,進而產生惰性大氣。在一些實施例中,惰性大氣中的氧等級小於約1%。設置氧氣源以提供氧氣或空氣至熱處理單元440,進而產生環境大氣。在一些實施例中,環境大氣的氧等級大於約20%。
在操作時,先以第一傳輸單元320將基板如圖2A中的基板202先自裝載埠312傳輸至旋轉塗佈單元330中,並在旋轉塗佈單元中將旋轉塗佈層220塗佈至基板202。一些實施例在沉積之後,在環境大氣下進行軟烘烤步驟,以實質上移除旋轉塗佈層220中的溶劑。接著由第一傳輸單元320與第二傳輸單元360將基板202傳輸至熱處理單元440。先以惰性氣體淨化熱處理單元440,直到熱處理單元440中的惰性大氣之氧等級小於約5%、小於約4%、小於約3%、小於約2%、或小於約1%。接著進行第一熱處理步驟,其第一溫度低於前驅的聚合物之交聯溫度,使旋轉塗佈層220流動以減少整個基板202的旋轉塗佈層220之厚度變異。接著輸送氧至熱處理單元440中,以產生氧大於20%的環境大氣。接著進行第二熱處理步驟,其第二溫度高於前驅的聚合物之交聯溫度,以交聯前驅的聚合物。因此最終交聯的旋轉塗佈層220在整個基板202上的厚度變異降低。
圖5係一些實施例中,進行圖2C及2D所示的上述兩步熱處理製程所用的半導體製程系統500之平面圖。
如圖5所示的一些實施例,半導體製程系統500包括裝載單元310、第一傳輸單元320、旋轉塗佈單元330、熱處理單元440、第二熱處理單元350、第二傳輸單元360、與控制器370。與圖3的半導體製程系統300相較,半導體製程系統500為串聯式製程系統,其中製程站點如旋轉塗佈器332、第一烘烤站點342、與第二烘烤站點352成對分組。每一對的製程站點如旋轉塗佈器332、第一烘烤站點342、與第二烘烤站點352位於提供共用製程源(如共同製程液體及/或共同抽氣/泵氣系統)的共同外殼中。半導體製程系統500與圖3中相同或類似的構件以相同標號標示,因此省略其詳細說明。半導體製程系統500的操作與圖3所示的半導體製程系統300類似,因此省略其詳細說明。
圖6係一些實施例中,進行圖2C及2D所述的兩步熱處理製程所用的半導體製程系統600之平面圖。
如圖6所示的一些實施例,半導體製程系統600包括裝載單元310、第一傳輸單元320、旋轉塗佈單元330、熱處理單元440、第二傳輸單元360、與控制器370。與圖5的半導體製程系統500相較,半導體製程系統600包括單一的熱處理單元440,其可用於進行第一熱處理步驟與第二熱處理步驟。半導體製程系統600與圖3至5中類似或相同的構件可採用相同標號標示,因此省略其詳細說明。半導體製程系統600的操作與圖4中的上述半導體製程系統400的操作類似,因此省略其詳細說明。
本發明一實施例關於半導體結構的形成方法。方法包括蝕刻基板上的介電層,以形成多個溝槽。溝槽包括多個第一溝槽於第一區中,以及至少第二溝槽於第二區中。第一區的圖案密度大於第二區的圖案密度。方法更包括沉積旋轉塗佈層於基板上。旋轉塗佈層填入溝槽。第一溝槽上的旋轉塗佈層具有第一厚度,至少一第二溝槽上的旋轉塗佈層具有第二厚度。第一厚度大於第二厚度。方法更包括在旋轉塗佈層上進行兩步熱處理製程。兩步熱處理製程中的第一熱處理步驟的第一溫度低於旋轉塗佈層的交聯溫度以使旋轉塗佈層流動,而兩步熱處理製程中的第二熱處理步驟的第二溫度使旋轉塗佈層交聯。
在一些實施例中,使旋轉塗佈層流動的步驟使第一厚度與第二厚度之間的差異降低至少約50%。
在一些實施例中,第一溫度比交聯溫度低約20℃。
在一些實施例中,第一熱處理步驟在氧等級小於約5%的惰性大氣下進行。
在一些實施例中,方法更包括以第三溫度軟烘烤旋轉塗佈層,以自旋轉塗佈層移除溶劑,其中第三溫度低於第一溫度。
在一些實施例中,第二熱處理步驟在環境大氣下進行。
在一些實施例中,環境大氣的氧等級大於20%。
在一些實施例中,基板上的旋轉塗佈層之沉積方法為旋轉塗佈前驅的聚合物溶液於基板上。
在一些實施例中,前驅的聚合物包括交聯官能基。
在一些實施例中,方法更包括形成圖案化的光阻層於旋轉塗佈層上。
在一些實施例中,方法更包括採用圖案化的光阻層作為蝕刻遮罩並蝕刻旋轉塗佈層。
在一些實施例中,方法更包括採用蝕刻後的旋轉塗佈層作為蝕刻遮罩,並蝕刻介電層以形成多個第三溝槽。
在一些實施例中,方法更包括在形成圖案化的光阻層之前,沉積中間層於旋轉塗佈層上,且方法更包括採用圖案化的光阻層作為蝕刻遮罩並蝕刻中間層。
本發明另一實施例關於半導體結構的形成方法。方法包括蝕刻基板上的介電層以形成第一圖案密度的多個第一溝槽於基板的第一區中,並形成第二圖案密度的多個第二溝槽於基板的第二區中。第一圖案密度大於第二圖案密度。方法更包括施加旋轉塗佈層於基板上以填入第一溝槽與第二溝槽。第一溝槽上的旋轉塗佈層比第二溝槽上的旋轉塗佈層厚。方法更包括由第一溫度烘烤旋轉塗佈層以自旋轉塗佈層移除溶劑。方法更包括在第一大氣下加熱旋轉塗佈層至第二溫度,以減少第一區與第二區中的旋轉塗佈層之厚度變異。第二溫度大於第一溫度,且旋轉塗佈層的厚度變異降低至少約50%。方法更包括在第二大氣下由第三溫度交聯旋轉塗佈層。第三溫度高於第二溫度,且第二大氣的氧等級大於第一大氣的氧等級。
在一些實施例中,第二溫度設置以減少旋轉塗佈層的黏度,而不使旋轉塗佈層交聯。
在一些實施例中,第一大氣為惰性大氣,其氧等級小於約5%。
在一些實施例中,第二大氣的氧等級大於約20%。
本發明又一實施例關於半導體製程系統。系統包括旋轉塗佈單元,設置以施加旋轉塗佈層於基板上。系統更包括至少一熱處理單元,設置以在旋轉塗佈層上進行兩步熱處理製程。兩步熱處理製程的第一熱處理步驟的第一溫度低於旋轉塗佈層的交聯溫度以使旋轉塗佈層流動,而兩步熱處理製程的第二熱處理步驟的第二溫度使旋轉塗佈層交聯。系統更包括至少一傳輸單元,設置以在旋轉塗佈單元與至少一熱處理單元之間傳輸基板。
在一些實施例中,至少一熱處理單元包括第一熱處理單元設置以進行第一熱處理步驟,以及第二熱處理單元設置以進行第二熱處理步驟。
在一些實施例中,第一熱處理單元維持在惰性大氣下,而第二熱處理單元維持在環境大氣下,且環境大氣的氧等級高於惰性大氣的氧等級。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎,設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解,這些等效置換並未脫離本發明精神與範疇,並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
ΔT, ΔT1:厚度差異 T1,T2:厚度 W1,W2:寬度 100:方法 102,104,106,108,110,112,114:步驟 200:半導體結構 202:基板 202A:第一區 202B:第二區 210:介電層 212:溝槽 212A:第一溝槽 212B:第二溝槽 212C:第三溝槽 220:旋轉塗佈層 230:中間層 240:光阻層 310:裝載單元 312:裝載埠 320:第一傳輸單元 330:旋轉塗佈單元 332:旋轉塗佈器 340:第一熱處理單元 342:第一烘烤站點 350:第二熱處理單元 352:第二烘烤站點 350:第二熱處理單元 360:第二傳輸單元 370:控制器 372:處理器 374:記憶體 300,400,500,600:半導體製程系統 440:熱處理單元
圖1係一些實施例中,製作半導體結構的方法之流程圖。 圖2A至2G係一些實施例中,半導體結構於圖1的方法之多種階段的剖視圖。 圖3係一些實施例中,半導體製程系統的平面圖。 圖4係一些實施例中,半導體製程系統的平面圖。 圖5係一些實施例中,半導體製程系統的平面圖。 圖6係一些實施例中,半導體製程系統的平面圖。
100:方法
102,104,106,108,110,112,114:步驟

Claims (1)

  1. 一種半導體結構的形成方法,包括: 蝕刻一基板上的一介電層,以形成多個溝槽,且該些溝槽包括多個第一溝槽於一第一區中,以及至少一第二溝槽於一第二區中,而該第一區的圖案密度大於該第二區的圖案密度; 沉積一旋轉塗佈層於該基板上,該旋轉塗佈層填入該些溝槽,該些第一溝槽上的該旋轉塗佈層具有一第一厚度,該至少一第二溝槽上的該旋轉塗佈層具有一第二厚度,且該第一厚度大於該第二厚度;以及 在該旋轉塗佈層上進行一兩步熱處理製程,其中該兩步熱處理製程中的一第一熱處理步驟的一第一溫度低於該旋轉塗佈層的交聯溫度以使該旋轉塗佈層流動,而該兩步熱處理製程中的一第二熱處理步驟的一第二溫度使該旋轉塗佈層交聯。
TW110100336A 2020-02-27 2021-01-06 半導體結構的形成方法 TW202133224A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982692P 2020-02-27 2020-02-27
US62/982,692 2020-02-27
US16/951,955 US11901189B2 (en) 2020-02-27 2020-11-18 Ambient controlled two-step thermal treatment for spin-on coating layer planarization
US16/951,955 2020-11-18

Publications (1)

Publication Number Publication Date
TW202133224A true TW202133224A (zh) 2021-09-01

Family

ID=77464219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110100336A TW202133224A (zh) 2020-02-27 2021-01-06 半導體結構的形成方法

Country Status (2)

Country Link
US (1) US11901189B2 (zh)
TW (1) TW202133224A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113301A (zh) * 2020-02-27 2021-07-13 台湾积体电路制造股份有限公司 半导体结构的形成方法
US12100599B2 (en) * 2022-09-12 2024-09-24 Tokyo Electron Limited Wet etch process and method to provide uniform etching of material formed within features having different critical dimension (CD)
CN116230507B (zh) * 2023-05-09 2023-07-28 粤芯半导体技术股份有限公司 半导体结构的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JP6726142B2 (ja) * 2017-08-28 2020-07-22 信越化学工業株式会社 有機膜形成用組成物、半導体装置製造用基板、有機膜の形成方法、パターン形成方法、及び重合体

Also Published As

Publication number Publication date
US11901189B2 (en) 2024-02-13
US20210272816A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
TW202133224A (zh) 半導體結構的形成方法
JP5060129B2 (ja) ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
TWI653515B (zh) Light lithography processing method
KR20080109886A (ko) 손상된 유전체 재료를 제거하는 제거 방법
TWI713147B (zh) 半導體裝置的形成方法
US20120266810A1 (en) Planarization system for high wafer topography
US7053005B2 (en) Method of forming a silicon oxide layer in a semiconductor manufacturing process
TW201941362A (zh) 製作積體電路裝置的方法
US10861739B2 (en) Method of patterning low-k materials using thermal decomposition materials
TWI284374B (en) Semiconductor device manufacturing method
CN102738076B (zh) 通孔优先铜互连制作方法
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
US12087592B2 (en) Ambient controlled two-step thermal treatment for spin-on coating layer planarization
TW201944539A (zh) 記憶體裝置及其製造方法
TW201813001A (zh) 半導體裝置及其形成方法
US6143644A (en) Method to prevent passivation from keyhole damage and resist extrusion
TWI685040B (zh) 半導體裝置的製造方法
US20140235065A1 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
US20180138050A1 (en) Topographic planarization method for lithography process
US20080060534A1 (en) Method and apparatus for planarizing gap-filling material
TWI833204B (zh) 光阻之製造方法
US20230095956A1 (en) Hard mask removal without damaging top epitaxial layer
US11915933B2 (en) Manufacturing method of semiconductor structure
KR100685618B1 (ko) 반도체 소자의 제조 방법
US6277754B1 (en) Method of planarizing dielectric layer