CN113113301A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113113301A
CN113113301A CN202110143571.0A CN202110143571A CN113113301A CN 113113301 A CN113113301 A CN 113113301A CN 202110143571 A CN202110143571 A CN 202110143571A CN 113113301 A CN113113301 A CN 113113301A
Authority
CN
China
Prior art keywords
spin
layer
heat treatment
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110143571.0A
Other languages
English (en)
Inventor
蔡承峯
陈亚伦
黄才育
郑雅如
张惠政
杨育佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/951,955 external-priority patent/US11901189B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113113301A publication Critical patent/CN113113301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明实施例提供一种半导体结构的形成方法。施加至图案密度不同的多个第一沟槽与第二沟槽上的旋转涂布层作为光刻胶堆叠中的底层。为减少旋转涂布层的厚度差异，在旋转涂布层上进行两步热处理工艺。两步热处理工艺中的第一热处理步骤的第一温度低于旋转涂布层的交联温度以使旋转涂布层流动，而两步热处理工艺中的第二热处理步骤的第二温度使旋转涂布层交联。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及减少不同图案密度区的旋转涂布层的厚度差异的方法。
背景技术
半导体装置用于多种电子应用，比如个人电脑、手机、数字相机与其他电子设备。半导体装置的制作方法一般为依序沉积绝缘或介电层、导电层与半导体层于半导体基板上，并采用光刻图案化多种材料层，以形成电路构件于基板之上及/或之中。
发明内容
本发明实施例的目的在于提供一种半导体结构的形成方法，以解决上述至少一个问题。
本发明一实施例关于半导体结构的形成方法。方法包括蚀刻基板上的介电层，以形成多个沟槽。沟槽包括多个第一沟槽于第一区中，以及至少第二沟槽于第二区中。第一区的图案密度大于第二区的图案密度。方法还包括沉积旋转涂布层于基板上。旋转涂布层填入沟槽。第一沟槽上的旋转涂布层具有第一厚度，至少一第二沟槽上的旋转涂布层具有第二厚度。第一厚度大于第二厚度。方法还包括在旋转涂布层上进行两步热处理工艺。两步热处理工艺中的第一热处理步骤的第一温度低于旋转涂布层的交联温度以使旋转涂布层流动，而两步热处理工艺中的第二热处理步骤的第二温度使旋转涂布层交联。
本发明另一实施例关于半导体结构的形成方法。方法包括蚀刻基板上的介电层以形成第一图案密度的多个第一沟槽于基板的第一区中，并形成第二图案密度的多个第二沟槽于基板的第二区中。第一图案密度大于第二图案密度。方法还包括施加旋转涂布层于基板上以填入第一沟槽与第二沟槽。第一沟槽上的旋转涂布层比第二沟槽上的旋转涂布层厚。方法还包括由第一温度烘烤旋转涂布层以自旋转涂布层移除溶剂。方法还包括在第一大气下加热旋转涂布层至第二温度，以减少第一区与第二区中的旋转涂布层的厚度变异。第二温度大于第一温度，且旋转涂布层的厚度变异降低至少约50％。方法还包括在第二大气下由第三温度交联旋转涂布层。第三温度高于第二温度，且第二大气的氧等级大于第一大气的氧等级。
本发明又一实施例关于半导体工艺系统。系统包括旋转涂布单元，设置以施加旋转涂布层于基板上。系统还包括至少一热处理单元，设置以在旋转涂布层上进行两步热处理工艺。两步热处理工艺的第一热处理步骤的第一温度低于旋转涂布层的交联温度以使旋转涂布层流动，而两步热处理工艺的第二热处理步骤的第二温度使旋转涂布层交联。系统还包括至少一传输单元，设置以在旋转涂布单元与至少一热处理单元之间传输基板。
附图说明
图1为一些实施例中，制作半导体结构的方法的流程图。
图2A至图2G为一些实施例中，半导体结构于图1的方法的多种阶段的剖视图。
图3为一些实施例中，半导体工艺系统的平面图。
图4为一些实施例中，半导体工艺系统的平面图。
图5为一些实施例中，半导体工艺系统的平面图。
图6为一些实施例中，半导体工艺系统的平面图。
附图标记如下：
ΔT,ΔT1:厚度差异
T1,T2:厚度
W1,W2:宽度
100:方法
102,104,106,108,110,112,114:步骤
200:半导体结构
202:基板
202A:第一区
202B:第二区
210:介电层
212:沟槽
212A:第一沟槽
212B:第二沟槽
212C:第三沟槽
220:旋转涂布层
230:中间层
240:光刻胶层
310:装载单元
312:装载端口
320:第一传输单元
330:旋转涂布单元
332:旋转涂布器
340:第一热处理单元
342:第一烘烤站点
350:第二热处理单元
352:第二烘烤站点
350:第二热处理单元
360:第二传输单元
370:控制器
372:处理器
374:存储器
300,400,500,600:半导体工艺系统
440:热处理单元
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。类似标号用于标示附图与说明中的类似结构。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。下述特定构件、数值、步骤、材料、配置或类似物的实施例用以简化本发明内容而非局限本发明。亦可实施其他构件、数值、步骤、材料、配置或类似物。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
形成图案化结构所用的一般光刻图案化工艺关于施加光刻胶，并采用光掩膜定义图案于光刻胶中。接着以蚀刻步骤将图案化的光刻胶中的图案转移至下方层，其中图案化的光刻胶作为蚀刻掩模。在蚀刻步骤之后，移除图案化的光刻胶。
随着半导体装置的尺寸缩小，多重光刻图案化工艺适于形成结构，其小于单一曝光光刻解析度极限。在多重图案化工艺中，通常采用旋转涂布层使结构轮廓平滑，因此后续形成于旋转涂布层上的光刻胶层具有实质上较少的厚度变异。然而施加旋转涂布层于基板上的图案化结构上时，整个基板的层状物厚度变化取决于旋转涂布层之下的结构图案密度。轮廓致密区(如较高图案密度的结构区)中的旋转涂布层的一部分，比疏松区(如较低图案密度的结构区)中的旋转涂布层的另一部分厚。旋转涂布层的厚度变异可能导致后续的图案化工艺之后的致密区中的图案蚀刻不足，及/或加大疏松区中的关键尺寸，其会影响图案完整性并降低制作良率。
本发明一些实施例在形成旋转涂布层于含有不同图案密度的结构的基板上之后，进行两步热处理工艺，其中第一热处理步骤可调整旋转涂布层的流动能力(如黏度)，使旋转涂布层齐平并降低不同图案密度的区域中的旋转涂布层的厚度变异，而第二热处理步骤可硬化旋转涂布层。通过本发明实施例的两步热处理工艺，可改善旋转涂布层中至少50％的厚度变异。
图1为本发明一些实施例中，制作半导体结构200的方法100的流程图。图2A至图2G为一些实施例中，半导体结构200在方法100的多种阶段的剖视图。方法100将搭配图2A至图2G中的半导体结构200详述于下。在一些实施例中，可在方法100之前、之中及/或之后进行额外步骤，且可置换及/或省略一些所述步骤。在一些实施例中，半导体结构200可添加额外结构。在一些实施例中，可置换或省略一些下述结构。本技术领域中技术人员应理解，虽然一些实施例以特定顺序进行步骤，但可由其他逻辑性的顺序进行步骤。
如图1及图2A所示，方法100的步骤102蚀刻基板202上的介电层210，以形成多个沟槽212。图2A为蚀刻介电层210以形成多个沟槽212之后的半导体结构200的剖视图。
首先提供基板202。在一些实施例中，基板202为含硅的基体半导体基板。在其他或额外实施例中，基体半导体基板包含另一半导体元素(如锗)、半导体化合物(如砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟)、半导体合金(如硅锗、磷砷化镓、砷化铝镓、砷化镓铟、磷化镓铟及/或磷砷化镓铟)或上述的组合。在一些实施例中，基板202包括外延层。举例来说，基板202具有外延层于基体半导体基板上。此外，一些实施例的基板202为绝缘层上半导体基板。举例来说，基板202包括埋置氧化物层，其形成工艺可为隔离注入氧或其他合适技术(如晶片接合与研磨)。
在一些实施例中，基板202还包含有源装置如p型场效晶体管、n型场效晶体管、金属氧化物半导体晶体管、互补式金属氧化物半导体晶体管、双极晶体管、高电压晶体管及/或高频晶体管。在一些实施例中，晶体管为平面晶体管或三维鳍状晶体管。在一些实施例中，基板202还包含无源装置如电阻、电容器及/或电感。基板202可进一步包含隔离结构如浅沟槽隔离结构，使多种有源及/或无源装置彼此分隔。
介电层210位于基板202上。在图2A的一些实施例中，介电层210直接沉积于基板202上并接触基板202。在一些实施例中，含有接点结构于其中的一或多个介电层位于介电层210与基板202之间。
在一些实施例中，介电层210包括氧化硅。在一些实施例中，介电层210包含介电常数小于4的低介电常数的介电材料。在一些实施例中，低介电常数的介电材料的介电常数为约1.2至约3.5。此处所用的用语大约指的是实际数值可大于或小于所述数值或范围，比如在所述数值的±20％中。在其他实施例中，大约指的是实际数值在所述数值的±15％中。在其他实施例中，大约指的是实际数值在所述数值的±10％中。在其他实施例中，大约指的是实际数值在所述数值的±5％中。在其他实施例中，大约指的是实际数值在所述数值的±1％中。在些实施例中，介电层210包括四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃(如硼磷硅酸盐玻璃、氟硅酸盐玻璃、磷硅酸盐玻璃或硼硅酸盐玻璃)及/或其他合适的介电材料。在一些实施例中，介电层210的沉积方法为化学气相沉积、等离子体辅助化学气相沉积、物理气相沉积或旋转涂布。在一些实施例中，以平坦化工艺平坦化介电层210，或使介电层210凹陷，以提供平坦的上表面。在一些实施例中，使介电层210的上表面平坦化的方法可采用化学机械研磨工艺。
接着蚀刻介电层210以形成多个沟槽212于其中。在一些实施例中，多个沟槽212包括多个第一沟槽212A形成于基板202的第一区202A中，以及一或多个第二沟槽212B(只显示一个)形成于基板202的第二区202B中。在一些实施例中，第一区202A为高图案密度区，其中沟槽的图案密度较高。第二区202B为低图案密度区，其中沟槽的图案密度较低。第一区202A中的第一沟槽212A各自具有较小的宽度W1，而第二区202B中的第二沟槽212B具有较大的宽度W2。在图2A所示的一些实施例中，形成第一沟槽212A与第二沟槽212B以延伸穿过介电层210，并露出基板202的表面。在一些实施例中，形成第一沟槽与第二沟槽以延伸至介电层210的一部分中，并露出介电层210的子层(未图示)。
以一或多道光刻与蚀刻工艺，蚀刻介电层210。在一些实施例中，光刻工艺包括施加光刻胶层(未图示)于介电层210上、以开口图案曝光光刻胶层、进行曝光后烘烤、以及显影光刻胶以形成图案化的光刻胶层(未图示)。图案化的光刻胶层所露出的介电层210的部分，即之后形成第一沟槽212A与第二沟槽212B处。之后蚀刻图案化的光刻胶层所露出的介电层210的部分，以形成第一沟槽212A与第二沟槽212B。在一些实施例中，采用干蚀刻(如反应性离子蚀刻)以蚀刻介电层210。在一些实施例中，采用湿蚀刻以蚀刻介电层210。在形成第一沟槽212A与第二沟槽212B于介电层210中之后，移除图案化的光刻胶层，且移除方法可为湿式剥除或等离子体灰化。一些其他实施例采用硬掩模，以第一蚀刻自图案化的光刻胶层转移沟槽图案至硬掩模，接着以第二蚀刻自硬掩模转移沟槽图案至介电层210。
如图1及图2B所示，方法100的步骤104沉积旋转涂布层220于基板202上，以填入第一沟槽212A与第二沟槽212B。图2B为图2A的半导体结构200在沉积旋转涂布层220于基板202上，以填入第一沟槽212A与第二沟槽212B之后的剖视图。
旋转涂布层220可为三层图案化堆叠(亦视作三层光刻胶)的底层。在一些实施例中，旋转涂布层220包括前驱的聚合物，其可在升高的温度中交联。在一些实施例中，前驱的聚合物包含可交联的官能基如—OH、—SH、—NH2、—NH—、—CO—NH2、—CO—NH—、—O—CO—NH—、—NH—CO—NH—、—CO—OH、—CO—O—、—CO—O—、—CS—OH、—CO—SH、—CS—SH、—CO—O—CO—、—SO3H、—SO2(O-)、—PO3H2、—PO(O-)2、—SO2—NH2、—SO2—NH—、—CO—CH2—CO—、—CH＝CH—、—CH＝CH2、—CO—CH＝CH2、—CO—C(CH3)＝CH2或环氧基如
Figure BDA0002929314440000071
在一些实施例中，前驱的聚合物包含碳、氧与氢，且可视情况包含硅及/或氟。在一些实施例中，前驱的聚合物为非光活化的聚合物。
在一些实施例中，旋转涂布层220的施加方法为旋转涂布。但亦可采用其他合适的溶液施加技术如喷涂、浸涂与喷墨打印等方法形成旋转涂布层220。在旋转涂布工艺中，先将前驱的聚合物溶于合适溶剂中，以形成前驱的聚合物溶液。溶剂的例子可包含但不限于丙酮、氯仿、乙酸乙酯、甲苯、二甲苯或甲乙酮。之后可将前驱的聚合物溶液涂布基板202的表面，接着旋转基板202以形成旋转涂布层220于基板202上。在环境大气(如空气中)进行旋转涂布工艺，其温度为室温至约80℃。控制旋转涂布层220的厚度，使旋转涂布层220的上表面高于介电层210的上表面。综上所述，旋转涂布层220完全填入第一沟槽212A与第二沟槽212B。在一些实施例中，旋转涂布层220的厚度为约5nm至约500nm。前驱的聚合物溶液浓度与旋转涂布的条件如旋转速度与旋转时间，可影响旋转涂布层220的厚度。在一些实施例中，旋转速度设定为约200每分钟转数(rpm)至约500rpm。
基板200包含不同密度的沟槽。随着旋转涂布层220施加至基板202上，不同图案密度的区域具有层状物的厚度变异。综上所述，高图案密度区如第一区202A中的旋转涂布层220的厚度T1大于低图案密度区如第二区202B中的旋转涂布层220的厚度T2，如图2B所示。高图案密度区如第一区220A与相邻的低图案密度区如第二区202B之间的厚度差异ΔT1可高达约100nm至约300nm或更高。这些高度差异会造成高图案密度区如第一区202A中的蚀刻不足，及/或加大低图案密度区如第二区202B的关键尺寸，其将负面影响后续图案化工艺的完整性。
在一些实施例中，沉积之后在旋转涂布层220上进行软烘烤工艺，以将大部分的溶剂驱出旋转涂布层220，并增加旋转涂布层220的机械强度。在一些实施例中，软烘烤的温度为约80℃至约110℃，且烘烤时间为约30秒至约10分钟。在一些实施例中，进行软烘烤的环境大气的氧等级大于20％。在软烘烤步骤之后，旋转涂布层220基本上无溶剂。
如图1及图2C所示，方法100的步骤106进行两步热处理工艺中的第一热处理步骤，以平坦化旋转涂布层220。图2C为图2B的半导体结构200在第一热处理步骤平坦化旋转涂布层220之后的剖视图。
第一热处理步骤为低温热处理步骤，其可控制温度以降低旋转涂布层220中前驱的聚合物粘度，但不会造成前驱的聚合物交联。前驱的聚合物粘度降低有利于流动，造成平坦的旋转涂布层220。因此第一热处理步骤的温度设定为低于前驱的聚合物的交联温度。在一些实施例中，第一热处理温度设定为比前驱的聚合物的交联温度低至少20℃。在一些实施例中，第一热处理的温度为约120℃至约200℃。在惰性大气(如氮气或氩气)下进行第一热处理步骤，其氧等级小于约5％、小于约4％、小于约3％、小于约2％或小于约1％。在一些实施例中，惰性大气含小于1％的氧。若氧等级过高，则第一热处理阶段可能会使旋转涂布层220中前驱的聚合物交联。在一些实施例中，旋转涂布层220的加热时间为约15秒至10分钟。具有较高图案密度的结构及/或较高粘度的前驱的聚合物，需要较长的热处理时间。
第一热处理步骤有助于减少整个基板202的旋转涂布层220的厚度差异。如图2C所示，第一热处理步骤后的高图案密度区如第一区202A与低图案密度区如第二区202B之间的旋转涂布层220的厚度差异ΔT缩小。在一些实施例中，可改善至少50％的厚度变异。减少旋转涂布层220的厚度变异，有助于减少后续图案化工艺时的蚀刻缺陷，进而帮助增加产能。
如图1及图2D所示，方法100的步骤108进行两步的热处理工艺中的第二热处理步骤，以交联旋转涂布层220。图2D为图2C的半导体结构200在使旋转涂布层220交联的第二热处理步骤之后的剖视图。
第二热处理步骤为高温热处理步骤，其控制温度以诱发旋转涂布层220中前驱的聚合物交联。交联可硬化旋转涂布层220，并使其不溶于溶剂(如光刻胶剥除液与用于溶解之后沉积其上的材料的溶剂)中。在一些实施例中，第二热处理温度设定为150℃至300℃。第二热处理步骤的环境大气的氧等级，高于第一热处理步骤的环境大气的氧等级。在一些实施例中，环境大气的氧等级大于约20％。较高的氧等级有利于前驱的聚合物交联。
如图1及图2E所示，方法100的步骤110形成中间层230于旋转涂布层220上，接着形成图案化的光刻胶层240于中间层230上。图2E为图2D的半导体结构200在形成中间层230于旋转涂布层220，接着形成图案化的光刻胶层240于中间层230上之后的剖视图。
在一些实施例中，中间层230为三层图案化堆叠的第二层。中间层230的组成可提供光刻工艺所用的抗反射性及/或硬掩模性。在一些实施例中，中间层230包括含硅层(如硅硬掩模材料)。在一些实施例中，中间层包括含的无机聚合物。在一些实施例中，中间层230包括硅氧烷聚合物(如具有-O-Si-O-Si-或类似物的主链的聚合物)。可控制中间层材料的硅比例，以控制蚀刻速率。在其他实施例中，中间层230包含氧化硅(如旋转涂布玻璃)、氮化硅、氮氧化硅、多晶硅、含金属(如钛、氮化钛、铝及/或钽)的有机聚合物材料及/或其他合适材料。
在一些实施中，沉积中间层230于旋转涂布层220上的方法可为化学气相沉积、物理气相沉积或旋转涂布。在一些实施例中，中间层230的厚度为约50nm至约200nm。
接着形成图案化的光刻胶层240于中间层230上。图案化的光刻胶层240包括多个开口，且开口未覆盖中间层230的部分。图案化的光刻胶层240中的开口依据预定图案设置。图案化的光刻胶层240的厚度可为约10nm至约500nm。图案化的光刻胶层240可包含正型光刻胶或负型光刻胶。对采用及紫外射线束的进阶的半导体图案化工艺而言，图案化的光刻胶层240可包含化学放大光刻胶。图案化的光刻胶层240的形成方法可为光刻工艺，其可包含工艺步骤如涂布光刻胶、软烘烤、对准光掩膜、曝光、曝光后烘烤、显影与硬烘烤。
如图1及图2F所示，方法100的步骤112采用图案化的光刻胶层作为蚀刻掩模，并蚀刻中间层230与旋转涂布层220。图2F为图2E的半导体结构200在蚀刻中间层230与旋转涂布层220之后的剖视图。
进行至少一蚀刻工艺，以移除图案化的光刻胶层240的开口所露出的中间层230与旋转涂布层220的材料。蚀刻工艺可采用四氟化碳、八氟丙烷、八氟环丁烷或二氟乙烯的干蚀刻，或缓冲氢氟酸的湿蚀刻，并采用图案化的光刻胶层240作为蚀刻掩模，以蚀刻中间层230与旋转涂布层220。在一些实施例中，可进行单一蚀刻以同时移除中间层230与旋转涂布层220的材料，并露出介电层210的部分。在一些其他实施例中，以不同蚀刻化学剂的两步蚀刻工艺，蚀刻中间层230与旋转涂布层220。举例来说，进行第一蚀刻工艺以蚀刻中间层230而不影响旋转涂布层220，接着进行第二蚀刻工艺以蚀刻旋转涂布层220而不影响中间层230。若在蚀刻中间层230与旋转涂布层220时未消耗图案化的光刻胶层240，则可在蚀刻中间层230与旋转涂布层220之后除图案化的光刻胶层240，且移除方法可为湿式剥除或等离子体灰化。
如图1及图2G所示，方法100的步骤114蚀刻介电层210以形成多个第三沟槽212C。图2G为图2F的半导体结构200在蚀刻介电层210以形成多个第三沟槽212C之后的剖视图。
对介电层210进行蚀刻工艺，以移除中间层230与旋转涂布层220的开口所露出的介电层210的部分，进而形成第三沟槽212C于介电层210中。在一些实施例中，蚀刻工艺为干蚀刻(如反应性离子蚀刻)或湿蚀刻，其可选择性地蚀刻介电层210。在蚀刻介电层210之后，可移除中间层230与旋转涂布层220，且移除方法可为等离子体蚀刻。
本发明所用的两步热处理工艺有助于减少旋转涂布层220的厚度差异，因此使整个基板202的轮廓平滑。使轮廓平滑有助于减少蚀刻缺陷，比如在蚀刻介电层210时的高图案密度区如第一区202A的蚀刻不足及/或加大低图案密度区如第二区202B的关键尺寸。如此一来，可形成第三沟槽212C以符合设计规格，其有助于改善产品良率。
图2A至图2G所示的工艺可用于多种应用。举例来说，一些实施例中的第一沟槽212A、第二沟槽212B与第三沟槽212C可作为接点开口。可形成接点结构于第一沟槽212A、第二沟槽212B及第三沟槽212C中，以提供电性连接至基板202之中及/或之上的装置。
图3为一些实施例中，半导体工艺系统300的平面图，其可用于进行图2C及图2D所示的上述两步热处理工艺。
如图3所示的一些实施例，半导体工艺系统300包含装载单元310、第一传输单元320、旋转涂布单元330、第一热处理单元340、第二热处理单元350与第二传输单元360。
装载单元310包含多个装载端口312。装载端口312设置以支撑一或多个基板。
第一传输单元320与装载单元310、旋转涂布单元330与第二热处理单元350相连。第一传输单元320可包含机器人(未图示)，其适于在装载单元310、旋转涂布单元330与第二热处理单元350之间传输基板。在一些实施例中，第一传输单元320维持在环境大气下(如空气中)。在一些实施例中，环境大气中的氧等级大于20％。
旋转涂布单元330包括多个旋转涂布器332。旋转涂布器332适于沉积旋转涂布层220(见图2B)于基板202上。在一些实施例中，旋转涂布单元330维持在环境大气下(如空气中)。在一些实施例中，环境大气中的氧等级大于20％。
第一热处理单元340包括多个第一烘烤站点342。第一烘烤站点342适于进行低温热处理(如图2C所示的第一热处理步骤)，以平坦化旋转涂布层220。第一热处理单元340维持在惰性大气中。在一些实施例中，第一热处理单元340中的氧等级小于约5％、小于约4％、小于约3％、小于约2％或小于约1％。若氧等级过高，则增加旋转涂布层中前驱的聚合物的交联风险。使惰性气体如氮气或氩气流入第一热处理单元340，以产生惰性大气。
第二热处理单元350包括多个第二烘烤站点352。第二烘烤站点352适于进行高温热处理(如图2D所示的上述第二热处理步骤)，使旋转涂布层220之前驱的聚合物交联。第一热处理单元340维持在环境大气(如空气)下。在一些实施例中，第二热处理单元350维持在氧等级大于20％的大气中。
第二传输单元360与第一传输单元320、第一热处理单元340与第二热处理单元350相连。第二传输单元360可包含适于传输基板于旋转涂布单元330、第一热处理单元340与第二热处理单元350之间的机器人(未图示)。在一些实施例中，第一传输单元320维持在惰性大气下。
在一些实施例中，半导体工艺系统300还包含控制器370以控制半导体工艺系统300的一或多个操作。举例来说，多种实施例中的控制器370可控制旋转涂布条件、加热温度与氧等级。在一些实施例中，控制器370可控制一或多个机器人机制(比如机械手臂或可动的机器人结构)的操作，以在不同单元(如装载单元310、第一传输单元320、旋转涂布单元330、第一热处理单元340、第二热处理单元350与第二传输单元360)之间移动基板202。
控制器370可包含处理器372与电脑可读的存储器374。存储器374可包含机械可读指令。在处理器372执行指令时，控制器370可传输命令信号至半导体工艺系统300的一或多个单元，比如装载单元310、第一传输单元320、选转涂布单元330、第一热处理单元340、第二热处理单元350与第二传输单元360。
在操作时，先由第一传输单元320将基板(如图2A中的基板202)自装载端口312传输至旋转涂布单元330中。在旋转涂布单元330中，以旋转涂布层220涂布基板202。装载端口312、第一传输单元320与旋转涂布单元330的环境大气中的氧等级维持在大于20％。一些实施例在沉积之后，在环境大气下进行软烘烤步骤，以实质上移除旋转涂布层220中的溶剂。接着经由第一传输单元320与第二传输单元360，将基板202传输至第一热处理单元340中。第二传输单元360与第一热处理单元340维持在惰性大气下。在一些实施例中，惰性大气的氧等级小于约5％、小于约4％、小于约3％、小于约2％或小于约1％。在第一热处理单元340中，以低于前驱的聚合物的交联温度的第一温度进行第一热处理步骤，使旋转涂布层220流动以降低整个基板202的旋转涂布层220的厚度变异。接着经由第二传输单元360将基板202传输至第二热处理单元350中。第二热处理单元350维持在环境大气下。在一些实施例中，环境大气的氧等级大于20％。在第二热处理单元350中，第二热处理步骤的第二温度高于前驱的聚合物的交联温度，以交联前驱的聚合物。最终交联的旋转涂布层220在整个基板202的厚度变异降低。
图4为一些实施例中，可用于进行图2C及图2D所示的上述两步热处理工艺的半导体工艺系统400的平面图。
如图4所示的一些实施例，半导体工艺系统400包含装载单元310、第一传输单元320、旋转涂布单元330、热处理单元440、第二传输单元360与控制器370。与图3的半导体工艺系统300相较，半导体工艺系统400包含单一的热处理单元440，其可用于进行第一热处理步骤与第二热处理步骤。半导体工艺系统400与图3中相同或类似的构件以相同标号标示，因此省略其详细说明。
半导体工艺系统400中的热处理单元440耦接至惰性气体源与氧气源。设置惰性气体源以提供惰性气体至热处理单元440，进而产生惰性大气。在一些实施例中，惰性大气中的氧等级小于约1％。设置氧气源以提供氧气或空气至热处理单元440，进而产生环境大气。在一些实施例中，环境大气的氧等级大于约20％。
在操作时，先以第一传输单元320将基板如图2A中的基板202先自装载端口312传输至旋转涂布单元330中，并在旋转涂布单元中将旋转涂布层220涂布至基板202。一些实施例在沉积之后，在环境大气下进行软烘烤步骤，以实质上移除旋转涂布层220中的溶剂。接着由第一传输单元320与第二传输单元360将基板202传输至热处理单元440。先以惰性气体净化热处理单元440，直到热处理单元440中的惰性大气的氧等级小于约5％、小于约4％、小于约3％、小于约2％或小于约1％。接着进行第一热处理步骤，其第一温度低于前驱的聚合物的交联温度，使旋转涂布层220流动以减少整个基板202的旋转涂布层220的厚度变异。接着输送氧至热处理单元440中，以产生氧大于20％的环境大气。接着进行第二热处理步骤，其第二温度高于前驱的聚合物的交联温度，以交联前驱的聚合物。因此最终交联的旋转涂布层220在整个基板202上的厚度变异降低。
图5为一些实施例中，进行图2C及图2D所示的上述两步热处理工艺所用的半导体工艺系统500的平面图。
如图5所示的一些实施例，半导体工艺系统500包括装载单元310、第一传输单元320、旋转涂布单元330、热处理单元440、第二热处理单元350、第二传输单元360与控制器370。与图3的半导体工艺系统300相较，半导体工艺系统500为串联式工艺系统，其中工艺站点如旋转涂布器332、第一烘烤站点342与第二烘烤站点352成对分组。每一对的工艺站点如旋转涂布器332、第一烘烤站点342与第二烘烤站点352位于提供共用工艺源(如共同工艺液体及/或共同抽气/泵气系统)的共同外壳中。半导体工艺系统500与图3中相同或类似的构件以相同标号标示，因此省略其详细说明。半导体工艺系统500的操作与图3所示的半导体工艺系统300类似，因此省略其详细说明。
图6为一些实施例中，进行图2C及图2D所述的两步热处理工艺所用的半导体工艺系统600的平面图。
如图6所示的一些实施例，半导体工艺系统600包括装载单元310、第一传输单元320、旋转涂布单元330、热处理单元440、第二传输单元360与控制器370。与图5的半导体工艺系统500相较，半导体工艺系统600包括单一的热处理单元440，其可用于进行第一热处理步骤与第二热处理步骤。半导体工艺系统600与图3至图5中类似或相同的构件可采用相同标号标示，因此省略其详细说明。半导体工艺系统600的操作与图4中的上述半导体工艺系统400的操作类似，因此省略其详细说明。
本发明一实施例关于半导体结构的形成方法。方法包括蚀刻基板上的介电层，以形成多个沟槽。沟槽包括多个第一沟槽于第一区中，以及至少第二沟槽于第二区中。第一区的图案密度大于第二区的图案密度。方法还包括沉积旋转涂布层于基板上。旋转涂布层填入沟槽。第一沟槽上的旋转涂布层具有第一厚度，至少一第二沟槽上的旋转涂布层具有第二厚度。第一厚度大于第二厚度。方法还包括在旋转涂布层上进行两步热处理工艺。两步热处理工艺中的第一热处理步骤的第一温度低于旋转涂布层的交联温度以使旋转涂布层流动，而两步热处理工艺中的第二热处理步骤的第二温度使旋转涂布层交联。
在一些实施例中，使旋转涂布层流动的步骤使第一厚度与第二厚度之间的差异降低至少约50％。
在一些实施例中，第一温度比交联温度低约20℃。
在一些实施例中，第一热处理步骤在氧等级小于约5％的惰性大气下进行。
在一些实施例中，方法还包括以第三温度软烘烤旋转涂布层，以自旋转涂布层移除溶剂，其中第三温度低于第一温度。
在一些实施例中，第二热处理步骤在环境大气下进行。
在一些实施例中，环境大气的氧等级大于20％。
在一些实施例中，基板上的旋转涂布层的沉积方法为旋转涂布前驱的聚合物溶液于基板上。
在一些实施例中，前驱的聚合物包括交联官能基。
在一些实施例中，方法还包括形成图案化的光刻胶层于旋转涂布层上。
在一些实施例中，方法还包括采用图案化的光刻胶层作为蚀刻掩模并蚀刻旋转涂布层。
在一些实施例中，方法还包括采用蚀刻后的旋转涂布层作为蚀刻掩模，并蚀刻介电层以形成多个第三沟槽。
在一些实施例中，方法还包括在形成图案化的光刻胶层之前，沉积中间层于旋转涂布层上，且方法还包括采用图案化的光刻胶层作为蚀刻掩模并蚀刻中间层。
本发明另一实施例关于半导体结构的形成方法。方法包括蚀刻基板上的介电层以形成第一图案密度的多个第一沟槽于基板的第一区中，并形成第二图案密度的多个第二沟槽于基板的第二区中。第一图案密度大于第二图案密度。方法还包括施加旋转涂布层于基板上以填入第一沟槽与第二沟槽。第一沟槽上的旋转涂布层比第二沟槽上的旋转涂布层厚。方法还包括由第一温度烘烤旋转涂布层以自旋转涂布层移除溶剂。方法还包括在第一大气下加热旋转涂布层至第二温度，以减少第一区与第二区中的旋转涂布层的厚度变异。第二温度大于第一温度，且旋转涂布层的厚度变异降低至少约50％。方法还包括在第二大气下由第三温度交联旋转涂布层。第三温度高于第二温度，且第二大气的氧等级大于第一大气的氧等级。
在一些实施例中，第二温度设置以减少旋转涂布层的粘度，而不使旋转涂布层交联。
在一些实施例中，第一大气为惰性大气，其氧等级小于约5％。
在一些实施例中，第二大气的氧等级大于约20％。
本发明又一实施例关于半导体工艺系统。系统包括旋转涂布单元，设置以施加旋转涂布层于基板上。系统还包括至少一热处理单元，设置以在旋转涂布层上进行两步热处理工艺。两步热处理工艺的第一热处理步骤的第一温度低于旋转涂布层的交联温度以使旋转涂布层流动，而两步热处理工艺的第二热处理步骤的第二温度使旋转涂布层交联。系统还包括至少一传输单元，设置以在旋转涂布单元与至少一热处理单元之间传输基板。
在一些实施例中，至少一热处理单元包括第一热处理单元设置以进行第一热处理步骤，以及第二热处理单元设置以进行第二热处理步骤。
在一些实施例中，第一热处理单元维持在惰性大气下，而第二热处理单元维持在环境大气下，且环境大气的氧等级高于惰性大气的氧等级。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (1)

1.一种半导体结构的形成方法，包括：
蚀刻一基板上的一介电层，以形成多个沟槽，且多个所述沟槽包括多个第一沟槽于一第一区中，以及至少一第二沟槽于一第二区中，而该第一区的图案密度大于该第二区的图案密度；
沉积一旋转涂布层于该基板上，该旋转涂布层填入多个所述沟槽，多个所述第一沟槽上的该旋转涂布层具有一第一厚度，该至少一第二沟槽上的该旋转涂布层具有一第二厚度，且该第一厚度大于该第二厚度；以及
在该旋转涂布层上进行一两步热处理工艺，其中该两步热处理工艺中的一第一热处理步骤的一第一温度低于该旋转涂布层的交联温度以使该旋转涂布层流动，而该两步热处理工艺中的一第二热处理步骤的一第二温度使该旋转涂布层交联。
CN202110143571.0A 2020-02-27 2021-02-02 半导体结构的形成方法 Pending CN113113301A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982692P 2020-02-27 2020-02-27
US62/982,692 2020-02-27
US16/951,955 2020-11-18
US16/951,955 US11901189B2 (en) 2020-02-27 2020-11-18 Ambient controlled two-step thermal treatment for spin-on coating layer planarization

Publications (1)

Publication Number Publication Date
CN113113301A true CN113113301A (zh) 2021-07-13

Family

ID=76709396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110143571.0A Pending CN113113301A (zh) 2020-02-27 2021-02-02 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US20230386852A1 (zh)
CN (1) CN113113301A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901189B2 (en) * 2020-02-27 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Ambient controlled two-step thermal treatment for spin-on coating layer planarization

Also Published As

Publication number Publication date
US20230386852A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US5920796A (en) In-situ etch of BARC layer during formation of local interconnects
US11901189B2 (en) Ambient controlled two-step thermal treatment for spin-on coating layer planarization
KR101103922B1 (ko) 비아-우선 듀얼 다마신 인터커넥트를 형성하는 구조 충전 방법
US8420541B2 (en) Method for increasing adhesion between polysilazane and silicon nitride
US7015144B2 (en) Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same
US7053005B2 (en) Method of forming a silicon oxide layer in a semiconductor manufacturing process
TWI713147B (zh) 半導體裝置的形成方法
US20080318169A1 (en) Pattern forming method
US7393779B2 (en) Shrinking contact apertures through LPD oxide
US5554560A (en) Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5283208A (en) Method of making a submicrometer local structure using an organic mandrel
US5578531A (en) Method for manufacturing semiconductor device
US20120276714A1 (en) Method of oxidizing polysilazane
EP1655774B1 (en) Method of manufacturing a MOSFET
EP1421615A2 (en) Electronic devices and methods of manufacture
US10861739B2 (en) Method of patterning low-k materials using thermal decomposition materials
CN113113301A (zh) 半导体结构的形成方法
JP4242158B2 (ja) シリコンと窒素を含む材料をウエットエッチングする方法
TW201813001A (zh) 半導體裝置及其形成方法
US11915933B2 (en) Manufacturing method of semiconductor structure
CN110544631B (zh) 制造半导体结构的方法
CN113097065B (zh) 半导体结构及其形成方法
US20230154753A1 (en) Patterned Semiconductor Device and Method
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR100250757B1 (ko) 반도체 소자의 금속층간 절연막 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210713

WD01 Invention patent application deemed withdrawn after publication