JPS5854635A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5854635A JPS5854635A JP56153059A JP15305981A JPS5854635A JP S5854635 A JPS5854635 A JP S5854635A JP 56153059 A JP56153059 A JP 56153059A JP 15305981 A JP15305981 A JP 15305981A JP S5854635 A JPS5854635 A JP S5854635A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- resist
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P95/064—
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかわり、４１に半導
体基板表面を平坦化する方法にかかわる。
体基板表面を平坦化する方法にかかわる。
半導体装置の製造工程中に形成される半導体基板表面の
段差を含む凹凸は、その後のリソグラフィー精度を低下
させ、かつ、メタル配線などＯ信頼性を着しく低下させ
る０例えばＭＯ８Ｉｌ半導体装置の製造方法を例にして
、上記問題を考えてみる。３１１図（→に示すように、
ｓｌ化ｊＩＩｌＯ上に］（ターニングした配線用の馬（
例え１ｄ Ｐｕ１ｙ ８ｉ又はＭ馬等）２があ）、その
上に、層閣絶緻属として例えばリン硫化ポラス３がＣＶ
Ｄ法によ）堆積されている場合を考えてみる。この時、
図に示すようにりン礒化ガラスの表面には段差が形成さ
れ、後に形成するＭ等の金属配線紘上記表ｍ段差部で薄
くなりえり、切断し九シして配−〇信頼性が着しく低下
する問題があつ九〇さらにこのような表面膜差部ではレ
ジストを用いたリングラフイー技術において、レジス１
）ＩＩ厚が不均一にな）、リソグラフィー精度を低下さ
せる丸め１表面断差は微細パターン形成の大急な妨げと
なっていた。その丸め従来法においては、１１見は、リ
ン硫化ガラス３を＾温処理して溶融する事によｐ、（呻
に示すように平坦化し、次に（Ｃ）に示すようにその上
に、例えば配線用のＭ属４を堆積し、バターニングする
事が行われている。しかし、このような従来のりン礒化
ガラスを溶融して表面を平坦化する方法はリン硫化ガラ
ス中のリン識度を十分高くしても、なおかつ、１０００
℃以上の＾温処理を行わなければ十分な嬉融による表面
の平坦化が達成で自１に％Ａ６ところが、こＯような高
温処理は牛導体中にあらかじめ拡歓されている不純物Ｏ
再分布をひ自ｓＰヒし、微細デバイス形成には好ましく
ない。
段差を含む凹凸は、その後のリソグラフィー精度を低下
させ、かつ、メタル配線などＯ信頼性を着しく低下させ
る０例えばＭＯ８Ｉｌ半導体装置の製造方法を例にして
、上記問題を考えてみる。３１１図（→に示すように、
ｓｌ化ｊＩＩｌＯ上に］（ターニングした配線用の馬（
例え１ｄ Ｐｕ１ｙ ８ｉ又はＭ馬等）２があ）、その
上に、層閣絶緻属として例えばリン硫化ポラス３がＣＶ
Ｄ法によ）堆積されている場合を考えてみる。この時、
図に示すようにりン礒化ガラスの表面には段差が形成さ
れ、後に形成するＭ等の金属配線紘上記表ｍ段差部で薄
くなりえり、切断し九シして配−〇信頼性が着しく低下
する問題があつ九〇さらにこのような表面膜差部ではレ
ジストを用いたリングラフイー技術において、レジス１
）ＩＩ厚が不均一にな）、リソグラフィー精度を低下さ
せる丸め１表面断差は微細パターン形成の大急な妨げと
なっていた。その丸め従来法においては、１１見は、リ
ン硫化ガラス３を＾温処理して溶融する事によｐ、（呻
に示すように平坦化し、次に（Ｃ）に示すようにその上
に、例えば配線用のＭ属４を堆積し、バターニングする
事が行われている。しかし、このような従来のりン礒化
ガラスを溶融して表面を平坦化する方法はリン硫化ガラ
ス中のリン識度を十分高くしても、なおかつ、１０００
℃以上の＾温処理を行わなければ十分な嬉融による表面
の平坦化が達成で自１に％Ａ６ところが、こＯような高
温処理は牛導体中にあらかじめ拡歓されている不純物Ｏ
再分布をひ自ｓＰヒし、微細デバイス形成には好ましく
ない。
そζで、高温＃＆環を必畳としないで、表面を平坦化す
る方法が１例えば８ｏ１ｉｄ ８１ａｌｅ Ｔａ＠ｌｕ
ｉｏｌｅｇＡｐｒｉｌ １９８１ 、Ｐ１７１１− Ｐ
１８１ （人、 Ｃ、Ａｄａｍｓ ） Ｋ １−ｓ ？
報告されている。この方法をＩＩ２図を用いて説明する
。（萄に示すように第１図（→と同様、酸化膜塁の上ｆ
ＣＰａｌｙ組ｎがパター二ンダされ、その上にリン硫化
ガラスＡが堆積されている。次にこのリン硫化ガラスツ
を平坦化するために有機態（例えばポリミド、又はフォ
トレジスト）Ｕが表面が平坦になるようＫｌｌ布される
。
る方法が１例えば８ｏ１ｉｄ ８１ａｌｅ Ｔａ＠ｌｕ
ｉｏｌｅｇＡｐｒｉｌ １９８１ 、Ｐ１７１１− Ｐ
１８１ （人、 Ｃ、Ａｄａｍｓ ） Ｋ １−ｓ ？
報告されている。この方法をＩＩ２図を用いて説明する
。（萄に示すように第１図（→と同様、酸化膜塁の上ｆ
ＣＰａｌｙ組ｎがパター二ンダされ、その上にリン硫化
ガラスＡが堆積されている。次にこのリン硫化ガラスツ
を平坦化するために有機態（例えばポリミド、又はフォ
トレジスト）Ｕが表面が平坦になるようＫｌｌ布される
。
次Ｋ（呻図に示すように表面から一部エッチング（Ｃ′
ｙ″４ガスと０２ガスの混合ガスを使用）すると。
ｙ″４ガスと０２ガスの混合ガスを使用）すると。
リン硫化ガラスる０表Ｅｌｉ％平坦化されて成る０しか
しながら、現在まで使用が報告されている上記平坦化の
ために使われる有機、膜では、それぞれ次Ｏような関越
、ダ６つ九〇まず、フォトレジストを用いたｊａ会には
、１ラズマエツチング中雇射される執−６ｙクスーヤ紫
外ＳＯため、上記レジストのエツチング速梳は時間とと
もに増大する傾向を示し、リン硫化ガラスと同じエツチ
ング速度を得る夢が事実と小町症であ−ａ ＩＬ ｏそ
のため、上記フォトレジストで一部を平坦化しても、エ
ツチング中尉ｙａ（ｉ）ブー７アイルは変化してしまい
、十分な半ｍｌｌ造を侍る争がで龜なかった０ 次にポリミドを用いる方法が述べられているがポリミド
は塗布の礒會基板とのｖＢｌＩＩ性が感く、シかｔ膜厚
をウェハー全ｒｋＪに対して、均一に塗布する事が困−
である＠ざらをこ、ポリミドにおｉてはリン嬶化ガラス
と同じエツチング速度が得られないという問題があり、
−平坦化用の有嶺瞑としては不十分である。
しながら、現在まで使用が報告されている上記平坦化の
ために使われる有機、膜では、それぞれ次Ｏような関越
、ダ６つ九〇まず、フォトレジストを用いたｊａ会には
、１ラズマエツチング中雇射される執−６ｙクスーヤ紫
外ＳＯため、上記レジストのエツチング速梳は時間とと
もに増大する傾向を示し、リン硫化ガラスと同じエツチ
ング速度を得る夢が事実と小町症であ−ａ ＩＬ ｏそ
のため、上記フォトレジストで一部を平坦化しても、エ
ツチング中尉ｙａ（ｉ）ブー７アイルは変化してしまい
、十分な半ｍｌｌ造を侍る争がで龜なかった０ 次にポリミドを用いる方法が述べられているがポリミド
は塗布の礒會基板とのｖＢｌＩＩ性が感く、シかｔ膜厚
をウェハー全ｒｋＪに対して、均一に塗布する事が困−
である＠ざらをこ、ポリミドにおｉてはリン嬶化ガラス
と同じエツチング速度が得られないという問題があり、
−平坦化用の有嶺瞑としては不十分である。
次１ｃ％戚化−〇粉水七有機解媒に溶かして、億嶺する
ｈｋ％述べられているが、ポリミドｒｉＪＪ 悼。
ｈｋ％述べられているが、ポリミドｒｉＪＪ 悼。
陶−に瞳姻するのが１麺でしかもピンフォールが出来中
す匹欠ａｔ持−・てＶまた。
す匹欠ａｔ持−・てＶまた。
しかも、従来方法では異方性ドライエツチングとして、
ＣＦ４とＯｓガスの混合ガスを用いているが、このよう
な工Ｖチ／ダ条件では、シリコンもエツチングする九め
Ｉｓ２図（呻に示すようにリン硫化ガラスコのビンフォ
ールを通して、バター二ン／１れたＰｏ１ｙ ８１ ｄ
［２２の一部がエツチングされてし重うＯ 本発明はかかる従来法の欠、ａＫ鑑みなされえもので、
重合体を分子間架橋させ、三次元Ｏａ■構造を有し九架
橋重合レジストを用い、かつ、７レオン系ガスを用いた
反応性イオンエツチング挟置を用いる事によシ半導体基
板表面の酸化績をビンフォール中膜厚の不均一性の問題
なく、平坦化する方法を提供す６事を目的とする。
ＣＦ４とＯｓガスの混合ガスを用いているが、このよう
な工Ｖチ／ダ条件では、シリコンもエツチングする九め
Ｉｓ２図（呻に示すようにリン硫化ガラスコのビンフォ
ールを通して、バター二ン／１れたＰｏ１ｙ ８１ ｄ
［２２の一部がエツチングされてし重うＯ 本発明はかかる従来法の欠、ａＫ鑑みなされえもので、
重合体を分子間架橋させ、三次元Ｏａ■構造を有し九架
橋重合レジストを用い、かつ、７レオン系ガスを用いた
反応性イオンエツチング挟置を用いる事によシ半導体基
板表面の酸化績をビンフォール中膜厚の不均一性の問題
なく、平坦化する方法を提供す６事を目的とする。
本発明においては、上記重合体を分子間架橋盲ジス）
（ＰＭＡＨ）膜を平坦化用の有機層として使用する丸め
、プラズマエツチング中、ＪＩＩＪｔされゐ軟エックス
線中紫外線の九めにエツチング速度が時間とともに変動
（増大）する傾向がほとんどない１嬉３図にエツチング
時間とエツチング深さの関係を示Ｔｏ図かられかるよう
に、 ＰＭＡＲレジストは、エツチング速度の時間いぞ
ん性が１１とんどなく、シかもＣＶ ｉ）８ｉ０ｇ膜と
ほぼ等しいエツチング速度が得られる。ま７１ｊ ＰＭ
ＡＲレジストに代表されるメタクリル＃無水物重合体か
らなるレジスト膜は粘性のコントロールが６易であり、
塗布後の表面は十分に一１’坦化される。また、塗布時
の膜厚均一性も優れている。さらにＰＭＡＨｊ［はシリ
コンおよびシリコン酸化膜との密着性に優れている。ま
た膜中のピンホール密度も本発明に使用する膜厚ではほ
とんど０である。そのため従来有＊膜を用いた方法に比
べ、ＰＭＡＨ膜を用いた本発明は平坦化プロセスの再現
性と信頼性を着しく向上させる事ができる。また本発明
においては、ＰＭＡＨ膜とその下の酸化績の表面を７レ
オン系ガスを使用した反応性イオンエツチングで行なっ
ている。このような異方性のエツチング技術を用いるた
め、最終的な酸化績の表向はエツチング前の平坦化され
さＰＭＡＨ３ｌ１表向とほぼ同じ形状で平坦化される。
（ＰＭＡＨ）膜を平坦化用の有機層として使用する丸め
、プラズマエツチング中、ＪＩＩＪｔされゐ軟エックス
線中紫外線の九めにエツチング速度が時間とともに変動
（増大）する傾向がほとんどない１嬉３図にエツチング
時間とエツチング深さの関係を示Ｔｏ図かられかるよう
に、 ＰＭＡＲレジストは、エツチング速度の時間いぞ
ん性が１１とんどなく、シかもＣＶ ｉ）８ｉ０ｇ膜と
ほぼ等しいエツチング速度が得られる。ま７１ｊ ＰＭ
ＡＲレジストに代表されるメタクリル＃無水物重合体か
らなるレジスト膜は粘性のコントロールが６易であり、
塗布後の表面は十分に一１’坦化される。また、塗布時
の膜厚均一性も優れている。さらにＰＭＡＨｊ［はシリ
コンおよびシリコン酸化膜との密着性に優れている。ま
た膜中のピンホール密度も本発明に使用する膜厚ではほ
とんど０である。そのため従来有＊膜を用いた方法に比
べ、ＰＭＡＨ膜を用いた本発明は平坦化プロセスの再現
性と信頼性を着しく向上させる事ができる。また本発明
においては、ＰＭＡＨ膜とその下の酸化績の表面を７レ
オン系ガスを使用した反応性イオンエツチングで行なっ
ている。このような異方性のエツチング技術を用いるた
め、最終的な酸化績の表向はエツチング前の平坦化され
さＰＭＡＨ３ｌ１表向とほぼ同じ形状で平坦化される。
またフレオン系ガスに、０〜５０ｓ程度のＨｓガスを添
加すると、シリコンのエツチング速度は小さくな！ｌ）
、２５１１ｉ以上ではほとんどシリコンはエツチングさ
れなくなる。そのため、 Ｈ２を混入したエツチング条
件で酸化膜表面をエツチングすれば酸化膜の下の例えば
ポリシリコン中シリコンが、ピンホールを介してエツチ
ングされる心配はなくなる。
加すると、シリコンのエツチング速度は小さくな！ｌ）
、２５１１ｉ以上ではほとんどシリコンはエツチングさ
れなくなる。そのため、 Ｈ２を混入したエツチング条
件で酸化膜表面をエツチングすれば酸化膜の下の例えば
ポリシリコン中シリコンが、ピンホールを介してエツチ
ングされる心配はなくなる。
以下本発明の方法を実施例によって説明する。
〔実施例１〕
第４図（１）に示すように酸化ｊ［３１上に配ＩＩＩ＃
料として用いる代表的には、不純物をドープしたｐｏｌ
ｙ８ｉｊ［３２がパターニングされ、その上に層間絶ａ
ｉｍとして用いるシリコン酸化膜おが堆積されている。
料として用いる代表的には、不純物をドープしたｐｏｌ
ｙ８ｉｊ［３２がパターニングされ、その上に層間絶ａ
ｉｍとして用いるシリコン酸化膜おが堆積されている。
脅呻からなるレジスト膜（ＰＭＡＨ）を塗布するＯその
後、代表的には２００℃で印分ｉ処通を行ない。
後、代表的には２００℃で印分ｉ処通を行ない。
該レジストの焼き固めを行うＯ同図において、舎膜の膜
厚に代表的には、ｐｏｌｙ ８ｉ ３１１３２がα４μ
、シリコン酸化貞議が１．０〜２．０μ、 ＰＭＡＨｉ
［が１．０μ程度である０次に第２図に示すようにエツ
チング条件で、少なくともＰＭＡＨ朧のすべてと、シリ
コン酸化酸あの＆面の一部をエツチングする＠代表的に
はシリコン酸化１Ｘ３３を０．５μ〜１．０μ膜厚穆度
残してエツチングを終了させる。するとＰＭＡＨ膜とシ
リコン酸化膜のエツチング速度がほぼ等しいため、塗布
後のＰＭＡ）ｌ＠のほぼ平坦な表面形状が、エツチング
中も保たれ、結果としてエツチングのシリコン膜あの表
面はほぼ平坦になる。膜厚倉コ／トロールするため平坦
化したＩＩＩ面にさらに７リコ／酸化膜を層積する事が
できる事は当然である。その後は１通常の方法に１９、
所定の位置にあるコノタクト穴を通して、電気的な導通
を持つ九配線用のメタル膿のパターニングを行う。
厚に代表的には、ｐｏｌｙ ８ｉ ３１１３２がα４μ
、シリコン酸化貞議が１．０〜２．０μ、 ＰＭＡＨｉ
［が１．０μ程度である０次に第２図に示すようにエツ
チング条件で、少なくともＰＭＡＨ朧のすべてと、シリ
コン酸化酸あの＆面の一部をエツチングする＠代表的に
はシリコン酸化１Ｘ３３を０．５μ〜１．０μ膜厚穆度
残してエツチングを終了させる。するとＰＭＡＨ膜とシ
リコン酸化膜のエツチング速度がほぼ等しいため、塗布
後のＰＭＡ）ｌ＠のほぼ平坦な表面形状が、エツチング
中も保たれ、結果としてエツチングのシリコン膜あの表
面はほぼ平坦になる。膜厚倉コ／トロールするため平坦
化したＩＩＩ面にさらに７リコ／酸化膜を層積する事が
できる事は当然である。その後は１通常の方法に１９、
所定の位置にあるコノタクト穴を通して、電気的な導通
を持つ九配線用のメタル膿のパターニングを行う。
本発明の方法によれば、平坦化工程に高温処理を用いな
いなめ、不純物の再分布やプロ令ス鱒起欠陥が抑制され
る事はもちろん、従来の２オドレジストをＣＦ４と０２
ガスを用いたプラズマ雰囲気中でエツチングする方法に
比べて、ビンフォール密度が低減し、かつ十分な平坦形
状が再現性良く。
いなめ、不純物の再分布やプロ令ス鱒起欠陥が抑制され
る事はもちろん、従来の２オドレジストをＣＦ４と０２
ガスを用いたプラズマ雰囲気中でエツチングする方法に
比べて、ビンフォール密度が低減し、かつ十分な平坦形
状が再現性良く。
高い信鯛性で得られるようになった。
〔実施例２〕
第５図（→に示したように、半導体基板４１０１１Ｉ画
の素子間分離領域（フィールド領域）Ｋ代表的には０．
５〜１．０μｍｌｉ度の深さの溝を形成し、代表的には
りフトオフ加工技術を用いて誼溝の周辺に一定断面形状
を持つ空＃ＩＯを残して、シリコン酸化属稔を麿め込む
。次に（ｂ）図に示すように、全１ｉＫシリコン酸化膜
Ｉを堆積し、その上に本発明の方法によｆｉ ＰＭＡＲ
レジスト膜を４５を表面が平坦になるように塗布する。
の素子間分離領域（フィールド領域）Ｋ代表的には０．
５〜１．０μｍｌｉ度の深さの溝を形成し、代表的には
りフトオフ加工技術を用いて誼溝の周辺に一定断面形状
を持つ空＃ＩＯを残して、シリコン酸化属稔を麿め込む
。次に（ｂ）図に示すように、全１ｉＫシリコン酸化膜
Ｉを堆積し、その上に本発明の方法によｆｉ ＰＭＡＲ
レジスト膜を４５を表面が平坦になるように塗布する。
その後、該レジストの焼自薦めを行ない、第２図に示し
たようなエツチング条件で、ＰＭＡＨ膜と少なくともシ
リコン酸化膜Ｉの表面を一部エッチングする０次に（Ｃ
）図に示すように第２図に示し九エツチング条件で、Ｃ
Ｆ４ガスにＨ４ガスを添加する事によｐ ８ｉ０ｚ７６
１（Ｄ選択比を大自くして、素子形成予定領域上のシリ
コン酸化属を除去すれば、腋フィールド領域にはシリコ
ン酸化膜がほぼ表面が平坦な形状で埋め込まれる０重た
本実施例においては、エツチング＊＊子形成予定領域上
に践されたシリコ／１ｍｌ化膜を例えば緩衝弗酸でエツ
チングしてもｊＬ％／−ｈ事は轟然である０以上説明し
たように本発明はプラズマエラチンクリル酸無水物会会
律からなるレジスト（ＰＭＡＨレジスト）をシリコン酸
化膜上に塗布し、ＰＭＡＲレジストと該シリコン酸化膜
表面を少なくとも一部を７レオ／系ガスを使用した反応
性イオンエツチング技術でエツチングする参により、咳
シリコン酸化真の表面を平坦化するものである。本発明
により平坦化プロセスの再楓性と信麺性を着しく向上さ
せる事かで龜る。さらに、本発明の方法によれば、１１
１１い幅の空溝をシリコン酸化膜で完全に堀め込む事か
で龜る０
たようなエツチング条件で、ＰＭＡＨ膜と少なくともシ
リコン酸化膜Ｉの表面を一部エッチングする０次に（Ｃ
）図に示すように第２図に示し九エツチング条件で、Ｃ
Ｆ４ガスにＨ４ガスを添加する事によｐ ８ｉ０ｚ７６
１（Ｄ選択比を大自くして、素子形成予定領域上のシリ
コン酸化属を除去すれば、腋フィールド領域にはシリコ
ン酸化膜がほぼ表面が平坦な形状で埋め込まれる０重た
本実施例においては、エツチング＊＊子形成予定領域上
に践されたシリコ／１ｍｌ化膜を例えば緩衝弗酸でエツ
チングしてもｊＬ％／−ｈ事は轟然である０以上説明し
たように本発明はプラズマエラチンクリル酸無水物会会
律からなるレジスト（ＰＭＡＨレジスト）をシリコン酸
化膜上に塗布し、ＰＭＡＲレジストと該シリコン酸化膜
表面を少なくとも一部を７レオ／系ガスを使用した反応
性イオンエツチング技術でエツチングする参により、咳
シリコン酸化真の表面を平坦化するものである。本発明
により平坦化プロセスの再楓性と信麺性を着しく向上さ
せる事かで龜る。さらに、本発明の方法によれば、１１
１１い幅の空溝をシリコン酸化膜で完全に堀め込む事か
で龜る０
＃Ｉ１図（→〜（Ｃ）は、従来のリン硫化ガラスの溶融
現象を用い九緻化膜表面の平坦化技術を説明する工ａｍ
圓図、嬉２図（→（ｂ）は従来のフォトレジストを用い
た酸化膜表面の平坦化技術を説明するためホ０９ の工種−面図、第３図はトテタクリル酸無水物番会尊か
らなるレジスト（ＰＭＡＨレジスト）ト、シリコン験化
膜のエツチング特性を比較し九４１１性図。 第４図（→（呻け、本尭明の平坦化技術を説明する丸め
の工程断面図、第５図（呻〜（Ｃ）は１本発明の平坦化
技術を用いてシリコン験化膜をフィールド領域に形成し
た篩に場め込む方法を説明するための工程断面図である
〇 図に於いて、 １ 、３．２１，２３，３１．３３，４２．４４，４６
・・・シリコン酸化膜。 ２ 、４．２２．３２・・・酸線材料、ス、３４・・・
フォトレジスト属。 砺・・・メタクリル酸無水物重合体からなるレジスト。 ４１・・・半導体基板。 −・・・空 溝。 第１図 第２図 （ｂ） 第８図 ρ ５１ρ １５ 、−ρ
現象を用い九緻化膜表面の平坦化技術を説明する工ａｍ
圓図、嬉２図（→（ｂ）は従来のフォトレジストを用い
た酸化膜表面の平坦化技術を説明するためホ０９ の工種−面図、第３図はトテタクリル酸無水物番会尊か
らなるレジスト（ＰＭＡＨレジスト）ト、シリコン験化
膜のエツチング特性を比較し九４１１性図。 第４図（→（呻け、本尭明の平坦化技術を説明する丸め
の工程断面図、第５図（呻〜（Ｃ）は１本発明の平坦化
技術を用いてシリコン験化膜をフィールド領域に形成し
た篩に場め込む方法を説明するための工程断面図である
〇 図に於いて、 １ 、３．２１，２３，３１．３３，４２．４４，４６
・・・シリコン酸化膜。 ２ 、４．２２．３２・・・酸線材料、ス、３４・・・
フォトレジスト属。 砺・・・メタクリル酸無水物重合体からなるレジスト。 ４１・・・半導体基板。 −・・・空 溝。 第１図 第２図 （ｂ） 第８図 ρ ５１ρ １５ 、−ρ
Claims (1)
- 【特許請求の範囲】 段差を含む凹凸をもつ半導体基板表面上に菖−の属を堆
積する工程と、前記真上に重合体を分子間架橋させ三次
元の綱目構造を有し九架橋重合レジストを塗布する工程
と、−起１１１（Ｄｊ［とレジスト属のエツチング速度
が等しくなるようなエツチング条件で異方性のドライエ
ツチングを行ない。 繭記レジスト＠（Ｄ全部と、すくなくとも１ＩＥ１０属
の一部なエッチフグ除去する工程を含む半導体装置の製
造方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153059A JPS5854635A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153059A JPS5854635A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5854635A true JPS5854635A (ja) | 1983-03-31 |
Family
ID=15554075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153059A Pending JPS5854635A (ja) | 1981-09-29 | 1981-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854635A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339074A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Burying method of photoresist films |
| JPS5471579A (en) * | 1977-11-17 | 1979-06-08 | Matsushita Electric Ind Co Ltd | Electron beam resist |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-09-29 JP JP56153059A patent/JPS5854635A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5339074A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Burying method of photoresist films |
| JPS5471579A (en) * | 1977-11-17 | 1979-06-08 | Matsushita Electric Ind Co Ltd | Electron beam resist |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63114213A (ja) | 平担化方法 | |
| JPS6041231A (ja) | レプリカパタ−ニングを使用した集積回路構成体の製造方法 | |
| JPH0722160B2 (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JPH07120650B2 (ja) | スピンオンしたゲルマニウムガラス | |
| JPH10112503A (ja) | 半導体装置の製造方法 | |
| US20070178712A1 (en) | Planarization for Integrated Circuits | |
| JPS5854635A (ja) | 半導体装置の製造方法 | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS5893329A (ja) | 絶縁層の平担化方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP2001097787A (ja) | 平坦化膜の形成方法、セラミック基板、および電子部品 | |
| JPS60501583A (ja) | 半導体構造の形成方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| JPH04234123A (ja) | 半導体装置の製造方法 | |
| JPS6132554A (ja) | 多層配線構造の形成方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH021921A (ja) | 半導体装置におけるオルガノシラノール膜の形成方法 | |
| KR950034424A (ko) | 글로벌평탄화방법 | |
| JPH0534839B2 (ja) | ||
| JPS62189734A (ja) | ホトレジスト被膜の埋込方法 | |
| JPS59225529A (ja) | 絶縁層の平坦化方法 | |
| JPH01137649A (ja) | 半導体装置の平坦化方法 |