JPS60501583A - 半導体構造の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体構造の製造方法 技術分野 この発明は半導体ウェハ上にシリコン・オノ・インシュレータ（ＳＯＩ）構造を 製造する方法に関し、その方法はシリコン基板をエッチングしてシリコンの領域 を形成し、該シリコン領域の上及び側部をシリコン・エッチャント・マスクで被 覆する工程を含む。

この発明は又、シリコン・アイランドを有する半導体ウエハの表面を平坦にする 方法に関する。

背景技術 シリコン・オン・インンユレータ（ＳＯＩ）構造を形成するに適切な方法は最近 の大規模な研究の課題であった。その状況は半導体チップの凹所絶縁又は多層構 造に帰因する問題をカバーする工程を除去するか又はほとんど減少するに適切な 平坦化技術についても同様である。しかし、従来その研究から生じた方法はその コストが高いか、複雑な方法を追加するか、又はアクティブ装置の性能劣化をも たらすかのために一般的に受け入れるには制限があった。

米国特許第４，３６１，６００号は半導体ウエハ上に電気的に絶縁したシリコン ・アイランドを形成する方法全開示している。この既知の方法はシリコンに支持 されたソリコン・メサ構造を形成し、そのメサ構造を窒化シリコンで完全にカバ ーされたメサの表面と共に酸化する各工程を含む。この既知の方法は電気的に絶 縁された単結晶シリコンの島（アイランド）を形成する方法を提供するものであ るが、比較的狭い寸法のアイランド及び比較的広いアイランド間分離帯を有する 応用面に使用されるシリコン構造に向くものとして、その横方向酸化特性による 制限を受けていた。故に、その既知の方法では、シリコン基板を酸化するときに 、二酸化シリコンをメサの下で横方向に進行させる前にまず下方に成長させなけ ればならない。この余分な距離に酸素を有効に拡散することを要求するその特別 な処理はこの既知の方法では許容された欠陥でちった。

米国特許第４，４　０　７，８　５　１号は半導体基板に平坦なフィールド領域 を形成する方法を開示しており、それは基板に凹所を形成し、全表面上にＣＶＤ 酸化物層を形成し、該酸化物層を選択的に除去して凹所の側部と第１の絶縁層と の間にＶ形溝を形成し、該Ｖ形溝を第２のＣＶＤ酸化物層で満たし、レジスト・ フイルムをデポジションする各工程を含む。次に、その構造全体の表面を反応性 イオン・エッチングでエッチングする。レジストフイルムのエッチング速度と第 ２のＣＶＤ酸化物層のエッチング速度とは大体同一でよい。

発明の開示 この発明は、その第１の面によると、シリコン基板をエッチングしてシリコンの 領域を形成し、該シリコン領域の上及び側部をシリコン・エッチャント・マスク で被覆する各工程を含む半導体ウエハにシリコン・オン・インシュレータ構造を 製造する方法であって、前記シリコン領域間の前記シリコン基板をエッチングし て前記領域の相対的高さ全増加し、前記被覆されたシリコンが前記シリコン基板 から電気的に絶縁されるまで露出のシリコンを酸化してシリコン・アイランドを 形成し、前記アイランドの高さより厚さが厚くなるよう誘電体層をデポジットし 、前記誘電体層の上に平坦化されたポリマ層を形成し、ボリマ層と誘電体層とを 同時にエッチングして前記ポリマ層がなくなるまで大体等しい速度でポリマ及び 誘電体材料を除去し、誘電体層及び電気的に絶縁されたシリコンを同時にエッチ ングして誘電体材料及びシリコンを大体等しい速度で除去する各工程を含むシリ コン・オン・インシュレータ構造の製造方法を提供する。

この発明の第１の面による方法は米国特許第４．３６１，６００号の方法におけ る寸法の制限問題を解決すると共に考察された同平面（コプラナ）ウエハ・トポ ロジを提供するものであるということがわかる。その利益はこの処理方法におけ る適切な段階において、多結晶シリコン基板をエッチングし、露出したシリコン を酸化する前に被覆したシリコン・アイランド領域の高さを有効に高くすること によって得られる。この処理方法で形成されたメサ形構造のトポロジ的変化を減 少するために、このウエハに従来のアクティブ装置及び電気接続線の製造のため にするアクティブ面を平坦にする過程において、更に新規な平坦化工程シーケン スを受けさせる。この方法により、前の製造工程で作成された不平坦なトポロジ はこの後の方の処理工程で十分に平坦化される。

これら処理方法の特徴は製造マスクで規定されたアイランドの周囲（ペリミタ） と実際に形成されたシリコン・アイランドの周囲との間の線幅制御全優秀になし うる構造を作成することができることである。そのような結果はアイランドの上 表面に酸化物が存在しないということによって生ずるものである。

更に考察すると、シリコン・アイランドとそれヲ取囲む誘電体との間のコプラナ 又は同平面関係は最も普通の電界効果トランジスタ用半導体装置のゲート電極を 形成するために行われる異方性エッチングの利用を増加させるということで重要 であるということが理解でき、認識しうるであろう。もし、シリコン・アイラン ドがその周囲の誘電体の上に突出していると、ゲート電極材料の異方性エッチン グによって、アイランドの周囲に狭い糸状帯のゲート電極材料が残り、その残留 物がアイランドの周囲において電気短絡回路を生じさせることになるであろう。

この発明は、他の一面によると、シリコン基板をエノチングしてシリコン領域を 形成し、前記シリコン領域の上及び側部にシリコン・エッチャント・マスクを被 覆する各工程を含み、半導体ウエハにＳＯＩ構造を製造する方法であって、シリ コン領域間のシリコン基板をエノチングして前記シリコン領域の相対的高さを増 加し、前記被覆したシリコンがシリコン基板から電気的に絶縁されるまで露出の シリコンを酸化してシリコン・アイランドを形成する各工程を含むことを特徴と するＳＯＩ構造の製造方法を提供するものである。

この発明は、更に他の面によると、アイランドの高さより厚く誘電体層をデポノ ットし、誘電体層の上に平坦化されたポリマ層を形成し、前記ポリマ及び誘電体 層を同時にエッチングして前記ポリマがなくなるまでほとんど等しい速度でポリ マ材料及び誘電体材料を除去し、前記誘電体層及びシリコン・アイランドを同時 にエッチングしてほとんど等しい速度で誘電体材料及びシリコンを除去する各工 程全含み、シリコン・アイランドを備えた半導体ウエハの表面を平坦にする方法 を提供するものである。

この方法は、その実施例により単結晶シリコン基板から集積回路を製造した場合 、精密に規定した周囲の線を備え、結晶シリコン基板材料の本来の質を低下させ ることなく互いに接近して配置されたシリコン・アイランドを形成する能力を具 備するものである。

この発明は、その実施の一形態において、上に向って順にＰＡＤ二酸化シリコン （ＰＡＤ酸化物）層、窒化シリコン（窒化物）層、及び厚い酸化物層で被覆され た単結晶シリコン基板を有するホトレジストマスクされたウエハの異方性エッチ ングから始まる。そのエッチングは基板シリコンのアイランド状構造が形成され るまで続けられる。その後、簡単な酸化に続き窒化物層のデポジション及び異方 性窒化物エッチング動作が行われる。窒化物エッチングが終ると、シリコン・ア イランドは壁の窒化物と上部台地の窒化物／酸化物複合層とによって被覆される 。

次の製造段階において、被覆シリコン・アイランドは別の異方性シリコン・エッ チングを受けて更に基板の一部を除去し、被覆領域の相対的高さを有効に高くす る。次に続く熱酸化工程は今高くされた被覆アイランドの下の横方向に露出した シリコン領域が完全に酸化されるまで続けられ、誘電体の上に誘電的に絶縁され た単結晶シリコンのアイランドを形成する。窒化物被覆はシリコン・アイランド を酸化しないように保護する。そこで、窒化物及び酸化物被覆材料は取除かれ、 その後の処理のために単結晶シリコン・アイランドを露出する。

以上の初期製造工程中に形成されたアイランド構造はアイランドの台地の高さよ り厚くなるように気相成長（ＣＶＤ）された酸化物層で被覆される。酸化物デポ ジションの次には１又は１以上のポリマ層のデポジションが続き、ウエハのトポ ロジを平坦化する。好ましいポリマとしては、溶解状態において低粘度及び低表 面張力を有するものがよい。

次に、ポリマ被覆ウエハは最初のエッチング・シーケンスを受け、その間中エッ チャント剤はポリマ及び直下の酸化物に対して等しいエッチング速度を維持する ように調節される。それによって、酸化物の起伏はポリマ層と同時に除去される 。ポリマ／酸化物エッチング・シーケンスの終了により、シリコン　アイランド は薄い酸化物層でマスクされて残る。次に、酸化物を除去し、シリコン・アイラ ンドの表面を露出するために別のエッチングが行われ、このときはほとんど同一 速度で酸化物とシリコンとを除去するエッチャントを用いてそれを達成する。シ リコン・アイランドの上の酸化物すべてが除去されたときに、エッチングは終了 する。

以上実施したように、完成した構造は誘電体材料の周囲の領域と同平面にあり、 それで絶縁された質の高い単結晶シリコン・アイランドによって構成される。

図面の簡単な説明 次に、下記添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は、パターン化したホトレジストでマスクされ、アイランドの位置を規定 した基板及び被覆層の模式的横断面図である。

第２図は、アイランド構造の初期エッチング及び窒化物のデポジションの後の模 式的横断面図である。

第３図は、窒化物の異方性エッチング後の形状を例示する図である。

第４図は、基板シリコンの異方性エッチング後の領域を示す図である。

第５図は、熱酸化の効果を示す図である。

第６図は、酸化物及びポリマを平坦化するデポジション後の構造の形状を例示す る図である。

第７図は、ポリマ／酸化物のエッチングの効果を示す図である。

第８図は、酸化物／シリコン　エッチングの終了によって得られた最終構造を描 いた図である。

発明を実施するための最良の形態 この発明の実施を例示した図を見ると、それは全体的に２つの区別しうるシーケ ンスから成る複合処理方法を開示している。第１図乃至第５図から成る第１のシ ーケンスはシリコン・アイランドを形成し、第６図乃至第８図を形成する第２の シーケンスはアイランドとそれを取囲む誘電体とを平坦化する。それら各部分は それら自体正当に新規々特徴を使用している上、その独特な組合せは、後のシー ケンス工程が先のシーケンス工程の構造的効果を補足するという複合的処理方法 を提供する。この処理方法の色々な面をより十分に認識するために、以下にて説 明するような好ましい実施例を考察する。

第１図に描く模式的横断面図は公称３０ナノメートル（ｎｍ）に熱成長したＰＡ Ｄ酸化物層２と、公称１５０ナノメートルの窒化物層３とで被覆された単結晶シ リコン（シリコンという）基板１を表わす。層２及び３は普通に使用される方法 を利用することができる。窒化物層３は公称２００ナノメートル厚にプラズマ強 化気相成長（ＣＶＤ）された酸化物層４で更に被覆される。

酸化物層４はその後の反応性イオン・エッチング（ＲＩＥ）の適用で窒化物及び シリコンを除去する処理中に遮蔽として作用する。

次に、ホトレジスト（ＰＲ）がデポノットされ、ホトリングラフ処理されて、第 １図に示すようにＰＲ区分６，７を残す。各ＰＲ区分はその下に形成されるべき アイランドの位置を規定する。各ＰＲ区分の公称幅は１乃至２マイクロメートル 間にあるのが好ましくＰＲ区分６，７間は少くとも１マイクロメートル分離する のが好ましい。

その場所にホトレジスト・マスクがあるときに、ウエハをＲＩＥエッチング８し て、シリコン１が公称１マイクロメートルの深さまでエッチングされるまで酸化 物４、窒化物３、酸化物２及びシリコン１を除去する。

そのエッチングはアプライド・マテリアルス（ＡｐｐｌｉｅｄＭａｔｅｒｉａｌ ｓ　）のＡＭ−　８１１０　ＲＩＥリアクタを使用して行うことができる。公称 エッチング条件は酸化物層及び窒化物層についてデープルＡに示したとおりであ る。

ＲＩＥエッチング８によるシリコン１のエッチングはテーブルＢに記載した条件 を利用する。

第２図に描いた構造とする過程において、ウエハは、次に、熱酸化により、露出 しているすべてのシリコン１の上に公称３０ナノメートルの新たなＰＡＤ酸化物 ９を成長させる。その後、公称１５０ナノメートルの低圧ＣＶＤ窒化物１１を半 導体ウエハの上に形成する。この窒化物層はシリコン・アイランドの側壁が直接 熱酸化を受けないように保護する。その結果生じた構造は第２図に示す複合体の 総体的外観を有する。

次に続くその処理工程は場所１３及び１４にあるシリコン・アイランドの上及び 側壁を露出することなく、少くとも１５０ナノメートルの窒化物と３０ナノメー トルのＰＡＤ酸化物と全異方性に除去するために行うＲＩＥエッチング１２を含 む。そのエッチングはテーブルＣに引用した条件にあるものと同じリアクタを使 用して行うことができる。

次に作成する構造は第３図に表わす。窒化物の側壁１１は異方性エッチングの特 性により、ほとんど完全にそのまま残るということに注目する。

次に、この処理方法は、この技術で前に実施したにも拘わらず、第３図の構造と なるように別のエッチングＲ■Ｅ１６を適用することを規定する。この実施例に おいて、基板シリコン１をエッチングする異方性エッチングは１〜２マイクロメ ートル厚のシリコン層が追加除去されるまで続けられる。追加エッチングの深さ はＰＲマスク６，７によって先に設定したアイランドの幅に比例するということ に注意を要する。エッチングＲＩＥ　１６はテーブルＤに規定した条件に従って ドライテック（Ｄｒｙｔｅｋ）　ＤＲＩＥ−１００を使用して行うのが好ましい 。

第４図に示すように、シリコン・アイランド１３，１４は酸化物、窒化物及びＰ ＡＤ酸化物層２，３，４，９，１１で被覆されるだけでなく、シリコン基板の表 面１７から高くされ、その後の処理のためにその下にあるシリコンの横方向の壁 １８を露出する。

第４図に描く構造はその後熱酸化工程を受ける。その酸化は基板シリコンの選ば れた領域を単結晶シリコンの電気絶縁アイランドを形成する過程において酸化物 に変換する。その好ましい処理方法の結果は第５図に例示してあり、そこでシリ コン・アイランド１９，２１が酸化物２２によって基板シリコン１から絶縁され るように形成される。その酸化処理は下にあるアイランド　シリコンのあるもの を消費し、窒化物被覆の下端をわずか上昇させるが、各アイランドの上にあるシ リコンはそのまま残る。この方法により、各アイランドの上表面の周囲はマスク 窒化物２で設定したパターンに対応して正確に残される。

点線２３は酸化前の構造の全体的概要を描く。すなわち、シリコン基板の空所は 、単結晶シリコンを二酸化シリコンに変換するときに行われる２．１の材料の容 積増加によってその酸化中に満される。この酸化は、又基板１の中まで下方に浸 透するということに注意するべきである。各アイランドの下方の酸化はアイラン ド１９．２１の誘電体絶縁の一貫性及び信頼性を保証するだけでなく、基板１と アイランド１９．２１との間の電界結合を完全に除去するに適切な物理的分離を 与える程度の大きさである。

上記で規定した熱酸化を実行するに適切な処理環境は１０〜２０時間、９５０〜 １１００℃におけるＯ２＋Ｈ２０（ガス）環境を含む。

アイランドが形成され、分離誘電体がその場所にある状態で、ウエハは酸化物及 び窒化物除去動作を受ける。好ましくは、その除去動作は層４を除去するための 緩衝ＨＦによるデグレーズ又は減成と、残留窒化物被覆層３，１１を除去するた めのホットＨ３ＰＯ４によるエッチングとから成る。

次に、メサ構造の平坦化を行う。最初、第６図に示すように、酸化物２２と単結 晶シリコン・アイランド１９．２１との上に１２０ナノメートル厚のプラズマ強 化ＣＶＤ酸化物層２４を形成する。この製造段階における重要な処理拘束は、デ ポジットされた酸化物２４の厚さがシリコン・アイランド１９．２１の台地レベ ル２７の上方少くとも公称１０ナノメートル以上のレベル２６に達するのを保証 することである。この高さの差の大きさはエッチングの均一性、平坦化効率、及 び酸化物２４の厚さの均一性のような事由によって影響を受けるということを理 解するべきである。これら要因の影響は終末の複合処理工程を説明することによ って十分理解することができる。

デポジットされた酸化物２４がその場所にあるときにポリメチルメタクリレート （ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）又はポリスチレン（ｐｏｌ ｙｓｔｙｒｅｎｅ）のような低分子量及び低表面張力のポリマ溶液をウエハの表 面に対して供給し続ける。これは合成物の溶液でウエハをスピン・コーティング することによって達成することができる。

ポリマがベーキング中再び流れ、平坦化するのを保証するために、溶解したポリ マが５センチストローク以下の粘度及び比較的低い表面張力を有するようにポリ マ合成物及び温度を選ぶべきである。コーティング及びベーキング工程は希望す る程度の表面平坦化を達成するまで繰返すことができる。ポリマ合成物は第６図 における２８で表わす。

次に、ポリマで平坦化したウエハは１対のエッチング工程を受ける。そのエッチ ング工程はシリコン・アイランド１９．２１を露出するほか、周囲の誘電体とと もに均一な表面を維持するに適したものである。最初、ウエハにＲＩＥエッチン グ２９を受けさせる。エッチング・パラメータはポリマ２８及び酸化物２４をほ とんど等しい速度で除去するように選ばれる。それによって、エッチングが２６ と２７との間のレベルまで下ってきたときには、ウエハの表面は大体平坦となり 、すでにすべてのポリマは存在しない。このエッチング処理ではポリマ残留物を 監視してエッチング・シーケンスの最初の区分の終了点を設定することができる 。

このエッチングを実行するに適切な一組の条件の中に、テーブルＥに表わしたア プライド・マテリアルス（Ａｐｐｌｉｅｄ　Ｍａｔｅｒｉａｌｓ）のＡＭ−　８ １１０リアクタの使用が含まれる。

正確なパラメータは選ばれたポリマの化学的合成と親密な関係にあるので特定化 したテストによってのみ設定することができるということを認識するに疑いがな い。それでもなお、その下にある目的物はそのまま残される。すなわち、それは Ｏ２及びＣＨＦ３のポリマ及びＳｉ０２に対する反応速度を調節してウェハ表面 からほとんど等しい速度で両材料を除去することによって達成される。

ＲＩＥエッチング２９の終了により、その表面は第７図に示すようになる。第６ 図のレベル２６と２７との間の酸化物の存在目的はここで明らかとなる。夫々の シリコン・アイランド１９．２１の上の薄い酸化物層３１，３２は十分に酸化物 層をオーバーエッチングすることを可能にして、シリコン自体にＲＩＥエッチン グ２９を受けさせることなく、完全なポリマ２８の除去を保証することができる 。その上、酸化物層３１．３２の残留物はウエハの処理中の取扱い及び貯蔵に対 する優秀な保護マスクとなる。

アイランドの製造はＲＩＢ３３で終了する。このエッチングにおいて、パラメー タは酸化物２４とシリコン１９．２１がほとんど等しい速度でエッチングされる ことを保証するように選ばれる。前述したＡＭ−８１１０　リアクタのために適 切な一組の条件をテーブルＦに表わす。

酸化物３１　．３２を除去するだめの第７図のウェハのエッチングを完了すると 、その構造は第８図に描くように現われる。表面３４．３６は周囲の酸化物領域 ２４と同平面であり、単結晶シリコン・アイランド１９．２１は酸化物２２によ って基板シリコンかラ電気的に絶縁され、アイランド１９．２１は本来基板シリ コンのもつ結晶の質を保有するということに注意するべきである。又、シリコン ・アイランド１９，２１はその周囲の線が正確に規定され、その寸法は比較的広 く、互いに接近して存在するということがわかる。

これら後者の特徴はチップ面積の有効利用をなしうるものである。

この製造方法を全体的に考察すると、以上列挙した構造的特徴は単一のマスク動 作と、比較的処理の変動に鈍感なシーケンス工程とによって達成することができ るということに注意するべきである。その点で、臨界的な製造工程は明確に回避 してある。

第１図乃至第５図に表わすシーケンス工程で遂行される動作は第５図に表わすシ リコン被覆の除去で終了することができるということを理解し、認識するべきで ある。そのウエハ・トポロジはまだ平坦化されていないが、そこに形成されたシ リコン・アイランドにアクティブ装置を作成することができる。

独立して行う類似の動作シーケンスは第６図乃至第８図に描くものによって行う ことができる。故に、平坦化工程は他のトポロジ的構造の形成にも適用すること ができる。例えば、第６図乃至第８図で２２と指定した領域は誘電的に満たされ た溝又は四所で分離されたシリコン領域のトポロジを形成するような単結晶シリ コンとすることも等しく可能である。この発明で開示した平坦化方法の部分はそ のような構造の製造に十分適用することができる。

Claims (1)

1. 【特許請求の範囲】 １、　シリコン基板をエツチングしてシリコン領域（１３１４）を形成し、前記 シリコン領域（１３，１４）のと及び側部をシリコン・工、チャント・マスクで 被覆する各工程を含む半導体ウェハ上にシリコン・オン・インシーレータ構造全 製造する方法であって、シリコン領域（１３，１４）間の前記シリコン基板をエ ツチングして前記領域（１３，１４）の相対的高さを増加し、前記被覆されたシ リコンが前記シリコン基板から電気的に絶縁されるまで露出のシリコンを酸化し てシリコン・アイランド（１９，２１）’ｉ影形成、前記アイランド（１９，２ １）の高さより大きな厚さとなるまで誘電体層（２４）’！ｚデポジ・／ヨンし 、前記誘電体層の上に平坦化したポリマ層（２８）’ｉ−形成し、前記、５　Ｉ Ｊマ（２８）及び誘電体（２４）層を同時にエツチングして前記ポリマ層（２８ ）がなくなるまでポリマ及び誘電体材料をほとんど等しい速度で除去し、前記誘 電体層（２４）と電気的に絶縁されたシリコンとを同時にエツチングして誘電体 材料とシリコンとをほとんど等しい速度で除去する各工程を含む半導体構造の製 造方法。 ２　前記シリコン領域（１３，１４）間のシリコン基板をエツチングして前記／ リコン領域（１３，１４）の相対的高さを増加する工程は前記シリコン領域（１ ３゜を含む請求の範囲１項記載の製造方法。 ３、前記誘電体層（２４）の上に平坦化したポリマ層（２８）を形成する工程は ポリスチレン又はポリメチルメタクリレートをデポソ、トシ、再流出する工程を 含む請求の範囲２項記載の製造方法。 ４　前記誘電体層（２４）’！ｒデポジションする工程は二酸化シリコンのプラ ズマ強化気相成長デポノンヨンを含む請求の範囲３項記載の製造方法。 ５　前記誘電体層（２４）をデポ２ションする工程は前記シリコン・アイランド （１９，２１）から被覆材料を除去する工程の後にくる請求の範囲４項記載の製 造方法。 ６　被覆されたシリコンがシリコン基板から電気的に絶縁されるまで露出された シリコンを酸化する前記工程は熱酸化によシ前記被覆されたシリコンのレベルま で二酸化シリコンを成長させる工程を含む請求の範囲５項記載の製造方法。 ７、　前記シリコン領域（１３，１４）の上及び側部を被覆する工程はすでにそ の上にＰＡＤ酸化物（２）と窒化シリコン（３）と二酸化シリコン（４）とを有 するシリコン領域（１３，１４）の上に窒化シリコン層（１１）を形成し、前記 窒化シリコン層（１１）’！−異方性にエツチングして前記領域（１３，１４） の上と前記シリコン領域（１３、１４）間の前記シリコン基板（１）の上にある 二酸化シリコン（４）を露出する各工程を含む請求の範囲６項記載の製造方法。 ８　シリコン基板をエッチングしてシリコン領域（１３，１４）を形成し、シリ コン・エッチャント・マスクで前記シリコン領域（１３．１４）の上及び側部を 被覆する各工程を含み、半導体ウエハ・上にシリコン・オン・インシュレータ構 造を製造する方法であって、前記シリコン領域（１３．１４）間のシリコン基板 を工，チングして前記シリコン領域（１３．１４）の相対的高さ全増加し、前記 被覆されたシリコンが前記シリコン基板から電気的に絶縁されるまで露出したシ リコンを酸化してシリコン・アイランド（１９．２１）を形成する各工程を含む 半導体構造の製造力法。 ９　アイランド（１９，２１）の高さより大きい厚さとなるように誘電体層（２ ４）をデポジションし、前記誘電体層（２４）の上に平坦化されたポリマ層（２ ８）を形成し、前記ポリマ（２８）及び誘電体（２４）層を同時にエノチングし て前記ポリマ層がなくなるまでポリマ及び誘電体材料をほとんど等しい速度で除 去し、前記誘電体層（２４）及びシリコン・アイランド（１９，２１）を同時に エッチングして誘電体材料及びシリコンをほとんど等しい速度で除去する各工程 を含み、シリコン・アイランド（１９．２１）を具備する半導体ウエハの表面を 平坦にする半導体の製造方法。