CN116130338A - 用于半导体制备的刻蚀方法、设备、应用、半导体结构 - Google Patents

用于半导体制备的刻蚀方法、设备、应用、半导体结构 Download PDF

Info

Publication number
CN116130338A
CN116130338A CN202111339550.2A CN202111339550A CN116130338A CN 116130338 A CN116130338 A CN 116130338A CN 202111339550 A CN202111339550 A CN 202111339550A CN 116130338 A CN116130338 A CN 116130338A
Authority
CN
China
Prior art keywords
hard mask
film layer
etching
semiconductor
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111339550.2A
Other languages
English (en)
Inventor
南兌澔
李大烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Gaozhen Technology Co ltd
Original Assignee
Chengdu Gaozhen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Gaozhen Technology Co ltd filed Critical Chengdu Gaozhen Technology Co ltd
Priority to CN202111339550.2A priority Critical patent/CN116130338A/zh
Publication of CN116130338A publication Critical patent/CN116130338A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种用于半导体制备的刻蚀方法、设备，包括在图案形成后依次对光刻胶层、绝缘膜层、硬掩膜、硬掩膜的下部膜层进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理，增强了硬掩膜层的结构强度，从而增强SOC或SOH的耐蚀性。在进行下部膜层的刻蚀时避免过刻蚀现象，SOC或SOH的膜层厚度就可以达到理想的最佳的厚度，从而满足对尺寸的要求，避免后续工艺的不良。此刻蚀方法及设备可以应用于制备半导体结构。

Description

用于半导体制备的刻蚀方法、设备、应用、半导体结构
技术领域
本发明涉及半导体制备技术领域，具体涉及一种用于半导体制备的刻蚀方法、设备、应用、半导体结构。
背景技术
在半导体工艺中，图案的形成过程包括：在以氧化层或多晶硅层构成的下部膜层上沉积硬掩膜、绝缘膜层、进行光刻胶层的涂覆、光刻，以及在形成图案后对光刻胶层、绝缘膜层、硬掩膜、下部膜层进行刻蚀。
现有的技术中，以耐久性能良好的无定形碳层(ACL)作为硬掩膜，但是以ACL作为硬掩膜的方法，会导致工艺时间长、成本高、并在进行光刻时散射而影响图案对齐等缺点。因此采用涂覆碳(SOC)来代替ACL作为硬掩膜，以涂覆碳作为硬掩膜后在产能和投资层面的确带来的很多优点，但是SOC相较于ACL耐腐蚀性较弱，因此导致在实际应用中会存在由于SOC的支撑作用不够导致在对下部膜层进行刻蚀时出现过蚀刻的不良，导致硬掩膜层的膜厚变薄，而无法满足半导体制备中对于半导体结构特征尺寸的要求。
发明内容
本发明所要解决的技术问题是现有以SOC作为硬掩膜进行刻蚀时存在过蚀刻的不良，目的在于提供一种用于半导体制备的刻蚀方法、设备、应用、半导体结构，解决了以上问题。
本发明通过下述技术方案实现：
本发明的第一个目的是提供一种用于半导体制备的刻蚀方法，包括在图案形成后依次对光刻胶层、绝缘膜层、硬掩膜、硬掩膜的下部膜层进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理。
优选地，所述硬掩膜为旋涂碳或旋涂硬掩膜，所述绝缘膜层为SiON。
优选地，所述硬化处理为烘烤处理，所述烘烤为紫外烘烤或烘箱烘烤。
优选地，所述烘烤的温度为110℃～240℃，可以为110℃、120℃、130℃、140℃、145℃、150℃、170℃、190℃、210℃、230℃、240℃。
优选地，所述烘烤的温度为110℃～145℃，更优选地为110℃、130℃、145℃。
优选地，所述烘烤的时间为30～80s，可以为30s、50s、80s，优选地为50s。
现有半导体制备的工艺中，利用SOC作为硬掩膜进行下部膜层的刻蚀后，理论上是图1中A所示，但是在实际工艺过程中对下部膜层刻蚀后却是如图1中B所示，得到的硬掩膜层的膜厚变薄，为了克服此问题，对刻蚀的流程进行改进，在进行硬掩膜刻蚀后、对下部膜层进行刻蚀前，对作为硬掩膜的SOC进行硬化处理，以增强SOC自身结构强度，提高支撑力，用来消除SOC以溶液状态进行沉积导致的结构较脆弱、支撑力不足并而带来的后续工艺不良。
本发明的第二个目的是提供一种用于以上的刻蚀方法的设备，所述设备包括烘烤装置，所述烘烤装置为烘箱或紫外烘烤装置。
本发明的第三个目的是提供一种上述刻蚀方法在制备半导体结构中的应用。
本发明的第四个目的是提供一种半导体结构，采用上述的刻蚀方法制备得到。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明实施例提供的一种用于半导体制备的刻蚀方法，通过对作为硬掩膜的结构脆弱的SOC或SOH进行硬化处理，增强了硬掩膜层的结构强度，从而增强SOC或SOH的耐蚀性。在进行下部膜层的刻蚀时，SOC或SOH就不会被刻蚀掉，避免过蚀刻发生，SOC或SOH的膜层厚度就可以达到理想的最佳的厚度，从而满足对尺寸的要求，避免后续工艺的不良。此刻蚀方法可以应用于制备半导体结构。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
图1为采用现有的刻蚀方法刻蚀下部膜层后的结构示意图；
附图中的各部件名称及标记如下：101-光刻胶层，102-绝缘膜层，103-硬掩膜，104-下部膜层，105-衬底。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
在以下描述中，为了提供对本发明的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实施例中，为了避免混淆本发明，未具体描述公知的结构、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
在本发明的描述中，术语“前”、“后”、“上”、“下”、“内”、“外”等仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制。
现有半导体制备的工艺中，图案的形成过程包括：以氧化层或多晶硅层构成的下部膜层104上沉积硬掩膜103、绝缘膜层102、进行光刻胶层101的涂覆、光刻，以及在形成图案后对光刻胶层101、绝缘膜层102、硬掩膜103、下部膜层104进行刻蚀，其中下部膜层104位于衬底105上。
利用SOC作为硬掩膜进行下部膜层的刻蚀后，理论上是图1中A所示，但是在实际工艺过程中对下部膜层刻蚀后却是如图1中B所示，得到的硬掩膜层的膜厚变薄。这主要是由于图案形成过程中，SOC在沉积时是以溶液状态进行的，这种沉积方式虽然得到的硬掩膜层的均匀性较好，但是也存在结构脆弱的问题，导致支撑度不够。
为了解决以上的问题，本发明的发明构思是对这种结构脆弱的硬掩膜层进行硬化处理，其目的是为了增强硬掩膜层的结构强度，使硬化处理后的SOC或SOH的内部结构发生变化，，从而增强SOC或SOH的耐蚀性。这样处理的好处是在进行下部膜层的刻蚀时，SOC或SOH就不会被刻蚀掉，SOC或SOH的膜层厚度就可以达到理想的最佳的厚度，从而满足对尺寸的要求，避免后续工艺的不良。
以下通过具体实施例来说明。
实施例1
一种用于半导体制备的刻蚀方法，包括在图案形成后依次对光刻胶层(PR)、绝缘膜层、硬掩膜、硬掩膜的下部膜层(under layer)进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理。
其中，硬掩膜为旋涂硬掩膜(SOH)，绝缘膜层为SiON。
硬化处理具体为烘烤处理，通过紫外烘烤的方式进行，将包括SOH、下部膜层、衬底在内的半导体结构置于紫外烘烤设备内对SOH烘烤，烘烤的温度为110℃，烘烤的时间为30s。
其中紫外烘烤设备可以置于光刻设备内，也可以另外单独设置，置于光刻设备的外部。
实施例2
一种用于半导体制备的刻蚀方法，包括在图案形成后依次对光刻胶层、绝缘膜层、硬掩膜、硬掩膜的下部膜层进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理。
其中，硬掩膜为旋涂碳SOC，绝缘膜层为SiON。
硬化处理具体为烘烤处理，通过紫外烘烤的方式进行，将包括SOH、下部膜层、衬底在内的半导体结构置于紫外烘烤设备内对SOH烘烤，烘烤的温度为130℃，烘烤的时间为50s。
其中紫外烘烤设备可以置于光刻设备内，也可以另外单独设置，置于光刻设备的外部。
实施例3
一种用于半导体制备的刻蚀方法，包括在图案形成后依次对光刻胶层、绝缘膜层、硬掩膜、硬掩膜的下部膜层进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理。
其中，硬掩膜为旋涂碳SOH，绝缘膜层为SiON。
硬化处理为烘烤处理，通过紫外烘烤的方式进行，将包括SOH、下部膜层、衬底在内的半导体结构置于紫外烘烤设备内对SOH烘烤，烘烤的温度为145℃，烘烤的时间为80s。
其中紫外烘烤设备可以置于光刻设备内，也可以另外单独设置，置于光刻设备的外部。
实施例4
与实施例1的区别为采用烘箱进行烘烤，烘烤温度为130℃、烘烤时间为50s。
实施例5
与实施例1的区别为采用烘箱进行烘烤，烘烤温度为145℃、烘烤时间为50s。
实施例6
一种设备，用于进行以上各实施例的刻蚀方法。
该设备包括烘烤装置，烘烤装置为烘箱或紫外烘烤装置。
实施例7
一种应用，以上实施例1～5中的刻蚀方法用于制备半导体结构。此半导体结构的尺寸满足使用需求。
本发明各实施例中未提及的过程、方法及设备均为已知技术。在此不进行详述。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于半导体制备的刻蚀方法，包括在图案形成后依次对光刻胶层、绝缘膜层、硬掩膜、硬掩膜的下部膜层进行刻蚀，在对硬掩膜的下部膜层进行刻蚀前对硬掩膜硬化处理。
2.根据权利要求1所述的一种用于半导体制备的刻蚀方法，其特征在于，所述硬掩膜为旋涂碳或旋涂硬掩膜，所述绝缘膜层为SiON。
3.根据权利要求1所述的一种用于半导体制备的刻蚀方法，其特征在于，所述硬化处理为烘烤处理，所述烘烤为紫外烘烤或烘箱烘烤。
4.根据权利要求3所述的一种用于半导体制备的刻蚀方法，其特征在于，所述烘烤的温度为110℃～240℃。
5.根据权利要求3所述的一种用于半导体制备的刻蚀方法，其特征在于，所述烘烤的温度为110℃～145℃。
6.根据权利要求3所述的一种用于半导体制备的刻蚀方法，其特征在于，所述烘烤的时间为30～80秒。
7.一种用于如权利要求1～6任一项所述的刻蚀方法的设备，所述设备包括烘烤装置，所述烘烤装置为烘箱或紫外烘烤装置。
8.一种如权利要求1～6任一项所述的用于半导体制备的刻蚀方法在制备半导体结构中的应用。
9.一种半导体结构，其特征在于：利用如权利要求1～6任一项所述的刻蚀方法制备得到。
CN202111339550.2A 2021-11-12 2021-11-12 用于半导体制备的刻蚀方法、设备、应用、半导体结构 Pending CN116130338A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111339550.2A CN116130338A (zh) 2021-11-12 2021-11-12 用于半导体制备的刻蚀方法、设备、应用、半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111339550.2A CN116130338A (zh) 2021-11-12 2021-11-12 用于半导体制备的刻蚀方法、设备、应用、半导体结构

Publications (1)

Publication Number Publication Date
CN116130338A true CN116130338A (zh) 2023-05-16

Family

ID=86301406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111339550.2A Pending CN116130338A (zh) 2021-11-12 2021-11-12 用于半导体制备的刻蚀方法、设备、应用、半导体结构

Country Status (1)

Country Link
CN (1) CN116130338A (zh)

Similar Documents

Publication Publication Date Title
US4152195A (en) Method of improving the adherence of metallic conductive lines on polyimide layers
US4045594A (en) Planar insulation of conductive patterns by chemical vapor deposition and sputtering
JPH0645327A (ja) 半導体装置の製造方法
JP3023684B2 (ja) Ｘ線マスクの製造方法
JPH08181210A (ja) 半導体装置の製造方法
JPH08279599A (ja) 強誘電性キャパシタの製造方法
JPH08203887A (ja) 半導体装置の製造方法
CN116130338A (zh) 用于半导体制备的刻蚀方法、设备、应用、半导体结构
JP2005003737A (ja) 薄膜パターンの形成方法
TW544696B (en) Process for fabricating an electronic component incorporating an inductive microcomponent
JPS6377122A (ja) 半導体装置の製造方法
CN111696849A (zh) 一种复合薄膜、复合硅晶圆及其制备方法与应用
CN108281349B (zh) 一种实现高陡直度深硅刻蚀结构的光刻工艺方法
JPS60182134A (ja) パタ−ン形成方法
JPS5893270A (ja) 半導体装置の製造方法
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
US20210233866A1 (en) Controlled Induced Warping of Electronic Substrates
JPS63272037A (ja) 半導体基板の処理方法
RU2211505C2 (ru) СПОСОБ ПЛАЗМЕННОГО ТРАВЛЕНИЯ ДИЭЛЕКТРИЧЕСКИХ СЛОЕВ SiC-Si3N4
JPH07130568A (ja) 薄膜コイルの製造方法
CN116246846A (zh) 一种微型变压器隔离层的制备方法
CN111261513A (zh) 半导体结构及其制备方法
JPH0494127A (ja) 半導体装置の製造方法
KR20110041715A (ko) Ｄｄｉ 프로브 제조방법
JPH03257850A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination