CN108281349B - 一种实现高陡直度深硅刻蚀结构的光刻工艺方法 - Google Patents

一种实现高陡直度深硅刻蚀结构的光刻工艺方法 Download PDF

Info

Publication number
CN108281349B
CN108281349B CN201810093853.2A CN201810093853A CN108281349B CN 108281349 B CN108281349 B CN 108281349B CN 201810093853 A CN201810093853 A CN 201810093853A CN 108281349 B CN108281349 B CN 108281349B
Authority
CN
China
Prior art keywords
photoresist
wafer
deep silicon
silicon etching
realizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810093853.2A
Other languages
English (en)
Other versions
CN108281349A (zh
Inventor
李新坤
庄海涵
梁德春
刘福民
吴浩越
王风娇
徐宇新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Wanda Hi Tech Ltd
Original Assignee
Beijing Aerospace Wanda Hi Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Wanda Hi Tech Ltd filed Critical Beijing Aerospace Wanda Hi Tech Ltd
Priority to CN201810093853.2A priority Critical patent/CN108281349B/zh
Publication of CN108281349A publication Critical patent/CN108281349A/zh
Application granted granted Critical
Publication of CN108281349B publication Critical patent/CN108281349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一种实现高陡直度深硅刻蚀结构的光刻工艺方法，涉及硅微机械加工技术领域；包括如下步骤：步骤(一)、在待刻蚀晶圆上表面涂覆光刻胶；步骤(二)、采用热板对涂覆有光刻胶的晶圆进行烘烤；步骤(三)、在光刻胶的上表面进行曝光显影，形成预先设计图形的光刻胶掩膜；步骤(四)、采用氩等离子体对光刻胶掩膜的外表面进行轰击处理；步骤(五)、在光刻胶掩膜的上表面，采用氧等离子体对光刻胶掩膜进行边角削除；得到最终图形成型的光刻胶掩膜；步骤(六)、通过最终图形成型的光刻胶掩膜，对待刻蚀晶圆进行深硅刻蚀；本发明使光刻胶掩膜具有更强的抗刻蚀能力、更高的图形符合度，有利于实现高陡直度深硅刻蚀结构。

Description

一种实现高陡直度深硅刻蚀结构的光刻工艺方法
技术领域
本发明涉及一种硅微机械加工技术领域，特别是一种实现高陡直度深硅刻蚀结构的光刻工艺方法。
背景技术
深硅刻蚀工艺是硅微机械加工中的关键工艺流程之一。侧壁陡直度是深硅刻蚀结构主要关注的重要指标。众所周知，刻蚀掩膜是影响深硅刻蚀结构形貌的首要因素。深硅刻蚀工艺常采用的刻蚀掩膜主要有两类，第一类是采用一定厚度的光刻胶图形作为掩膜，第二类是采用薄层光刻胶和介质层的复合图形作为掩膜。采用单层光刻胶掩膜时，要求光刻胶层具有足够的厚度，以防在硅片达到所需刻蚀深度之前，过薄的刻胶掩膜就被消耗完毕。例如，以硅和光刻胶40:1的刻蚀选择比计算，刻蚀120μm的深硅结构，光刻胶掩膜的厚度必须大于3μm。然而较厚的光刻胶掩膜图形存在结构形貌、线宽符合度差等问题，直接影响深硅刻蚀结构的质量。采用光刻胶和介质层的复合掩膜时，可以采用薄层光刻胶，但是介质层掩膜的制备和去除明显增加了工艺的复杂性。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种实现高陡直度深硅刻蚀结构的光刻工艺方法，使光刻胶掩膜具有更强的抗刻蚀能力、更高的图形符合度，有利于实现高陡直度深硅刻蚀结构。
本发明的上述目的是通过如下技术方案予以实现的：
一种实现高陡直度深硅刻蚀结构的光刻工艺方法，包括如下步骤：
步骤(一)、将待刻蚀晶圆水平放置在热氮气中；并在待刻蚀晶圆的上表面涂覆光刻胶；
步骤(二)、采用热板对涂覆有光刻胶的晶圆进行烘烤；
步骤(三)、在光刻胶的上表面进行曝光显影，形成预先设计图形的光刻胶掩膜；
步骤(四)、采用氩等离子体对光刻胶掩膜的外表面进行轰击处理；
步骤(五)、在光刻胶掩膜的上表面，采用氧等离子体对光刻胶掩膜进行边角削除；得到最终图形成型的光刻胶掩膜；
步骤(六)、通过最终图形成型的光刻胶掩膜，对待刻蚀晶圆进行深硅刻蚀。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述的步骤(一)中，热氮气的温度为85-105℃。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述的步骤(一)中，涂覆光刻胶的厚度为2-5μm。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述的步骤(二)中，热板固定设置在晶圆的下表面；热板对晶圆的底部进行烘烤。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述的步骤(二)中，烘烤温度为105-125℃；烘烤时间为5-10min。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述的步骤(四)中，氩等离子体反应功率为500～2000W；轰击时间为1-120s。
在上述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，所述步骤(五)中，氧等离子体反应功率为500-2000W，削除时间为3-30s。
本发明与现有技术相比具有如下优点：
(1)本发明在热氮气氛围中进行光刻胶涂覆，与传统室温下进行光刻胶涂覆相比，有利于提高光刻胶的致密性，使光刻胶掩膜具有了更强的抗刻蚀能力；
(2)本发明采用氩等离子体和氧等离子体依次对光刻胶掩膜进行轰击处理，与未进行上述处理的光刻胶掩膜相比，使光刻胶掩膜具有了更高的图形符合度；
(3)本发明通过采用上述光刻工艺方法，提升了光刻胶掩膜的抗刻蚀能力和图形符合度，利用该光刻胶掩膜可以实现高陡直度深硅刻蚀结构。
附图说明
图1为本发明光刻工艺方法步骤流程图；
图2为本发明图像成型后光刻胶的剖面示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述：
如图1所示为光刻工艺方法步骤流程图，由图1可知，一种实现高陡直度深硅刻蚀结构的光刻工艺方法，包括如下步骤：
步骤(一)、清洗待刻蚀的晶圆301并烘干，将待刻蚀的晶圆301水平放置在热氮气中，热氮气的温度为85-105℃；然后利用匀胶机在待刻蚀的晶圆301的上表面涂覆光刻胶303；涂覆光刻胶303的厚度为2-5μm。
步骤(二)、采用热板对涂覆有光刻胶303的晶圆301进行烘烤；热板固定设置在晶圆301的下表面；热板对晶圆301的底部进行烘烤；烘烤温度为105-125℃；烘烤时间为5-10min。
步骤(三)、待硅片自然冷却至室温后，在光刻胶303的上表面进行曝光显影，形成预先设计图形的光刻胶303；
步骤(四)、采用氩等离子体对光刻胶303的外表面进行轰击处理；氩等离子体反应功率为500～2000W；轰击时间为1-120s。
步骤(五)、在光刻胶303的上表面，采用氧等离子体对光刻胶303进行边角削除；如图2所示为图像成型后光刻胶的剖面示意图，由图2可知，得到最终图形成型的光刻胶303；氧等离子体反应功率为500-2000W，削除时间为3-30s。
步骤(六)、通过最终图形成型的光刻胶303，对待刻蚀的晶圆301进行深硅刻蚀。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (4)

1.一种实现高陡直度深硅刻蚀结构的光刻工艺方法，其特征在于：包括如下步骤：
步骤(一)、将待刻蚀的晶圆(301)水平放置在热氮气中；并在待刻蚀的晶圆(301)的上表面涂覆光刻胶(303)；热氮气的温度为85-105℃；
步骤(二)、采用热板对涂覆有光刻胶(303)的晶圆(301)进行烘烤；
步骤(三)、在光刻胶(303)的上表面进行曝光显影，形成预先设计图形的光刻胶(303)；
步骤(四)、采用氩等离子体对光刻胶(303)的外表面进行轰击处理；氩等离子体反应功率为500～2000W；轰击时间为1-120s；
步骤(五)、在光刻胶(303)的上表面采用氧等离子体对光刻胶(303)进行边角削除；得到最终图形成型的光刻胶(303)；氧等离子体反应功率为500-2000W，削除时间为3-30s；
步骤(六)、通过最终图形成型的光刻胶(303)对待刻蚀的晶圆(301)进行深硅刻蚀。
2.根据权利要求1所述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，其特征在于：所述的步骤(一)中，涂覆光刻胶(303)的厚度为2-5μm。
3.根据权利要求2所述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，其特征在于：所述的步骤(二)中，热板固定设置在晶圆(301)的下表面；热板对晶圆(301)的底部进行烘烤。
4.根据权利要求3所述的一种实现高陡直度深硅刻蚀结构的光刻工艺方法，其特征在于：所述的步骤(二)中，烘烤温度为105-125℃；烘烤时间为5-10min。
CN201810093853.2A 2018-01-31 2018-01-31 一种实现高陡直度深硅刻蚀结构的光刻工艺方法 Active CN108281349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810093853.2A CN108281349B (zh) 2018-01-31 2018-01-31 一种实现高陡直度深硅刻蚀结构的光刻工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810093853.2A CN108281349B (zh) 2018-01-31 2018-01-31 一种实现高陡直度深硅刻蚀结构的光刻工艺方法

Publications (2)

Publication Number Publication Date
CN108281349A CN108281349A (zh) 2018-07-13
CN108281349B true CN108281349B (zh) 2020-04-10

Family

ID=62807096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810093853.2A Active CN108281349B (zh) 2018-01-31 2018-01-31 一种实现高陡直度深硅刻蚀结构的光刻工艺方法

Country Status (1)

Country Link
CN (1) CN108281349B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101852893A (zh) * 2009-03-30 2010-10-06 中国科学院半导体研究所 以光刻胶为掩膜对二氧化硅进行深刻蚀的方法
CN102897709A (zh) * 2012-09-17 2013-01-30 大连理工大学 一种低成本微纳一体化结构的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283255B2 (en) * 2007-05-24 2012-10-09 Lam Research Corporation In-situ photoresist strip during plasma etching of active hard mask

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101852893A (zh) * 2009-03-30 2010-10-06 中国科学院半导体研究所 以光刻胶为掩膜对二氧化硅进行深刻蚀的方法
CN102897709A (zh) * 2012-09-17 2013-01-30 大连理工大学 一种低成本微纳一体化结构的制作方法

Also Published As

Publication number Publication date
CN108281349A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
US8933542B2 (en) Method to reduce magnetic film stress for better yield
JP2016105465A (ja) 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク
US20120220132A1 (en) Semiconductor device manufacturing method
KR0179792B1 (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
US20150144883A1 (en) Forming recessed structure with liquid-deposited solution
WO2014000361A1 (zh) 一种阵列基板过孔的制作方法及阵列基板制作工艺
US20180239244A1 (en) Method For Reducing Lithography Defects and Pattern Transfer
CN110010431B (zh) 一种具有防离子反馈膜的微通道板的制备方法
JP4184851B2 (ja) プラズマ処理方法
CN108281349B (zh) 一种实现高陡直度深硅刻蚀结构的光刻工艺方法
CN102092673A (zh) Mems的缓变侧壁的形成方法
CN106611701A (zh) 一种半导体器件的制备方法
CN103035506A (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
JPH02219227A (ja) プラズマ散乱現象を利用した蝕刻方法
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
CN103928290A (zh) 晶圆边缘的刻蚀方法
CN107658323B (zh) 一种深通孔形成方法
CN103730350A (zh) 一种粗化材料表面粗化图形的去除方法
KR100668875B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN113104806B (zh) 一种mems器件复合金属牺牲层的制备方法
WO2018102088A1 (en) Method for generating vertical profiles in organic layer etches
JP3259282B2 (ja) 膜堆積方法及び微細加工方法
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
KR20010005130A (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
RU2211505C2 (ru) СПОСОБ ПЛАЗМЕННОГО ТРАВЛЕНИЯ ДИЭЛЕКТРИЧЕСКИХ СЛОЕВ SiC-Si3N4

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant