KR20010005130A - 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 - Google Patents

시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 Download PDF

Info

Publication number
KR20010005130A
KR20010005130A KR1019990025928A KR19990025928A KR20010005130A KR 20010005130 A KR20010005130 A KR 20010005130A KR 1019990025928 A KR1019990025928 A KR 1019990025928A KR 19990025928 A KR19990025928 A KR 19990025928A KR 20010005130 A KR20010005130 A KR 20010005130A
Authority
KR
South Korea
Prior art keywords
etching
photoresist
nitride film
cylation
mask
Prior art date
Application number
KR1019990025928A
Other languages
English (en)
Other versions
KR100596431B1 (ko
Inventor
김종국
김원길
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025928A priority Critical patent/KR100596431B1/ko
Publication of KR20010005130A publication Critical patent/KR20010005130A/ko
Application granted granted Critical
Publication of KR100596431B1 publication Critical patent/KR100596431B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/265Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체기판상에 식각대상막을 형성하는 단계와, 상기 식각대상막 상부에 포토레지스트를 도포하는 단계, 소정의 마스크를 이용하여 얕은 노광을 실시하여 상기 포토레지스트의 표면의 소정부위를 선택적으로 노광시키는 단계, 상기 노광된 포토레지스트에 대하여 베이크 및 시릴레이션을 실시하는 단계, 건식현상을 실시하여 상기 포토레지스트를 패터닝하는 단계, 및 상기 포토레지스트패턴을 마스크로 하여 상기 식각대상막을 식각하는바, 첫번째 단계에서 폴리머를 많이 발생시켜 포토레지스트패턴 측면의 요철부에 폴리머가 증착되도록 한 후, 두번째 단계에서 상기 포토레지스트패턴을 마스크로 상기 식각대상막을 식각하는 단계를 포함하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법을 제공함으로써 기존의 TIPS공정으로 건식 현상할때 발생하는 포토레지스트패턴의 라인 엣지 요철을 감소시켜 식각대상막 패턴 측면의 라인 엣지 요철을 감소시킨다.

Description

시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법{Patterning method using top surface imaging process by silylation}
본 발명은 포토레지스트를 이용한 패턴 형성방법에 관한 것으로, 특히 TIPS(Top surface imaging process by silylation)을 이용한 패턴 형성방법에 관한 것이다.
현재 리소그래피에서 포토레지스트를 패터닝할때 이용하는 현상(develop)방식은 크게 습식방식과 건식방식이 있는데, TIPS공정을 사용하여 건식 현상하는 방법이 현재 연구중에 있다. TIPS공정을 사용할 경우 몇가지 이점이 있다. 즉, 높은 종횡비(aspect ratio)일때 패턴붕괴가 없고, 기판 의존성이 없으며, 큰 촛점 마진으로 미세한 해상도를 얻을 수 있다는 장점을 가진다.
종래의 TIPS공정을 도 1a 내지 1e를 참조하여 설명하면 다음과 같다.
먼저, 도 1a에 나타낸 바와 같이 실리콘기판(1)상에 하부 패드산화막(2)과 상부 패드질화막(3)을 차례로 형성하고, 이위에 포토레지스트(4)를 도포한 후, 소정의 마스크를 이용하여 얕은 노광(shallow exposure)을 실시하여 포토레지스트(4)의 표면의 소정부위(5)를 선택적으로 노광시킨다.
이어서 도 1b에 나타낸 바와 같이 상기 노광된 포토레지스트에 대하여 베이크(bake) 및 시릴레이션(silylation)을 실시하여 포토레지스트의 노광된 부분을 시릴화(6)한 후, 도 1c에 나타낸 바와 같이 O2 플라즈마 식각하는 건식현상을 실시하여 상기 시릴화된 포토레지스트 부위를 SiOx(7)로 만듬과 동시에 이를 마스크로 하여 포토레지스트(4)를 패터닝한다.
다음에 도 1d에 나타낸 바와 같이 상기 포토레지스트패턴을 마스크로 하여 상부 패드질화막(3)을 식각한다. 이때, 포토레지스트 패터닝시 발생한 라인 엣지의 요철로 인하여 상부 패드질화막(3)에도 포토레지스트패턴의 프로파일과 같이 라인 엣지 요철이 형성된다.
이어서 도 1e에 나타낸 바와 같이 상기 포토레지스트패턴을 마스크로 하여 기판(1)을 식각하여 트렌치를 형성한다. 이때, 상기 공정에서 생성된 라인 엣지 요철이 트렌치의 측면(A)에 그대로 전사되게 된다.
상기와 같이 TIPS공정은 상술한 여러가지 장점을 가지는 반면에 단점도 있는데 가장 큰 단점은 포토레지스트 패터닝후 포토레지스트 패턴의 프로파일의 라인 엣지(ling edge)가 거칠기 때문에 포토레지스트패턴을 마스크로 패드질화막등을 식각할 경우 포토레지스트패턴의 측면의 요철이 패드질화막에 전사되고, 그 다음 포토레지스트패턴을 마스크로 기판을 트렌치 식각할때도 역시 트렌치의 측면에 전사되기 때문에 트렌치의 전기적 특성이 나빠질 우려가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, TIPS공정시 발생하는 포토레지스트패턴의 라인 엣지 요철을 감소시키기 위하여 포토레지스트패턴을 이용하여 식각하는 식각대상막의 식각되는 측면에 폴리머를 생성하여 라인엣지 요철을 감소시키는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법은 반도체기판상에 식각대상막을 형성하는 단계와, 상기 식각대상막 상부에 포토레지스트를 도포하는 단계, 소정의 마스크를 이용하여 얕은 노광을 실시하여 상기 포토레지스트의 표면의 소정부위를 선택적으로 노광시키는 단계, 상기 노광된 포토레지스트에 대하여 베이크 및 시릴레이션을 실시하는 단계, 건식현상을 실시하여 상기 포토레지스트를 패터닝하는 단계, 및 상기 포토레지스트패턴을 마스크로 하여 상기 식각대상막을 식각하는바, 첫번째 단계에서 폴리머를 많이 발생시켜 포토레지스트패턴 측면의 요철부에 폴리머가 증착되도록 한 후, 두번째 단계에서 상기 포토레지스트패턴을 마스크로 상기 식각대상막을 식각하는 단계를 포함하여 구성된다.
도 1a 내지 1e는 종래의 TIPS공정을 이용한 패턴 형성방법을 도시한 공정순서도,
도 2a 내지 2c는 본 발명에 의한 TIPS공정을 이용한 패턴 형성방법을 도시한 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
1.반도체기판 2.패드산화막
3.질화막 4.포토레지스트
5.포토레지스트의 노광된 부분 6.포토레지스트의 시릴화된 부분
7.포토레지스트의 SiOx층 10.폴리머
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저 리소그래피에서의 건식현상방법으로 2단계 TIPS공정과 3단계 TIPS공정이 있는데, 2단계 TIPS공정은 O2/CxFy기체를 사용하는 브레이크쓰루(break through)단계와 O2 플라즈마로 식각하는 주식각단계로 이루어진다. 3단계 TIPS공정은 O2/CxFy기체를 사용하는 브레이크쓰루(break through)단계와 O2 플라즈마로 식각하는 주식각단계 및 O2/CxFy기체를 사용하는 과도식각단계로 이루어지며, 과도식각단계의 식각가스는 브레이크쓰루 단계와 같지만 과도식각의 식각시간을 브레이크쓰루 단계보다 짧게 한다.
본 발명은 상기한 TIPS공정을 이용하여 포토레지스트를 건식현상하여 패턴을 형성한 후, 그 하부의 식각대상막을 식각할때 첫번째 단계에 폴리머 생성단계를 추가한다. 그리고 두번째 단계인 주식각단계에서 식각대상막을 식각하면 첫번째 단계에서 생성된 폴리머가 포토레지스트패턴 측벽의 요철부의 들어간 부분에 증착되어 전체적으로 라인 엣지가 평탄하게 되므로 식각대상막 식각시 이 식각대상막의 라인 엣지 거칠기도 역시 줄일 수 있게 된다.
도 2a 내지 2c에 본 발명의 일실시예에 의한 포토레지스트 패터닝방법을 도시하였다.
먼저, 도 2a에 나타낸 바와 같이 실리콘기판(1)상에 하부 패드산화막(2)과 상부 패드질화막(3)을 차례로 형성하고, 이위에 포토레지스트(4)를 도포한 후, 소정의 마스크를 이용하여 얕은 노광(shallow exposure)을 실시하여 포토레지스트(4)의 표면의 소정부위를 선택적으로 노광시킨다. 상기 패드질화막(3)은 800-3000Å두께로 형성한다. 이어서 상기 노광된 포토레지스트에 대하여 베이크(bake) 및 시릴레이션(silylation)을 실시하여 포토레지스트의 노광된 부분을 시릴화한 후, O2 플라즈마 식각하는 건식현상을 실시하여 상기 시릴화된 포토레지스트 부위를 SiOx(7)로 만듬과 동시에 이를 마스크로 하여 포토레지스트(4)를 패터닝한다.
이어서 도 2b에 나타낸 바와 같이 상기 포토레지스트패턴(4)을 마스크로 하여 상부 패드질화막(3)을 식각하는데, 우선 첫번째 단계에서는 폴리머(10)를 많이 발생시켜 포토레지스트패턴(4) 측면의 라인 엣지 요철부에 증착되도록 하여 포토레지스트패턴 측면을 평탄하게 한 후, 두번째 단계에서 질화막(3)을 식각하여 질화막패턴의 라인 엣지를 평탄하게 한다.
상기 질화막 식각시 폴리머를 생성하는 첫번째 단계에서 CxHyFz/Ar가스를 이용한다. 이때, CxHyFz의 유량은 10-100sccm으로 하고, Ar의 유량은 50-300sccm으로 하며, 압력 범위는 10-100mTorr로 하는 것이 바람직하다. 상기 질화막 식각시 폴리머를 생성하는 첫번째 단계에서 질화막이 50-500Å정도 식각되도록 한다.
상기 질화막을 식각하는 두번째 단계에서는 식각가스로 CxHyFz/Ar 또는 CxHyFz/CxFy를 사용하는데, CxHyFz의 유량은 10-100sccm으로 하고, Ar은 50-300sccm, CxFy는 10-100sccm으로 하고, 압력은 10-50mTorr로 하는 것이 바람직하다. 그리고 식각 타겟은 10-50%까지 하거나 기판이 10-300Å까지 식각될때까지 질화막을 식각한다.
상기 폴리머를 생성하는 단계와 질화막을 식각하는 단계는 인시튜로 진행한다.
다음에 도 2c에 나타낸 바와 같이 상기 포토레지스트패턴(4)을 마스크로 하여 실리콘기판(1)을 식각하여 트렌치를 형성한 후, 포토레지스트패턴을 제거한다. 이때, 포토레지스트패턴 측면의 요철부가 폴리머에 의해 제거되었기 때문에 트렌치의 측면에도 요철부는 형성되지 않는다. 이때, 기판을 식각하여 트렌치를 형성하는 단계에서 상기 질화막을 하드마스크로 사용하여 기판을 식각한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의하면, 기존의 TIPS공정으로 건식 현상할때 발생하는 포토레지스트패턴의 라인 엣지 요철을 줄일 수 있으므로 식각대상막 패턴 측면의 라인 엣지 요철을 감소시킬 수 있다. 따라서 TIPS공정을 STI(shallow trench isolation)공정에 적용할 경우 트렌치 측면에 라인 엣지 요철이 형성되지 않도록 할 수 있어 반도체소자에서 트랜지스터의 전기적 특성이 양호하게 되므로 수율을 증가시킬 수 있게 된다.

Claims (13)

  1. 반도체기판상에 식각대상막을 형성하는 단계와,
    상기 식각대상막 상부에 포토레지스트를 도포하는 단계,
    소정의 마스크를 이용하여 얕은 노광을 실시하여 상기 포토레지스트의 표면의 소정부위를 선택적으로 노광시키는 단계,
    상기 노광된 포토레지스트에 대하여 베이크 및 시릴레이션을 실시하는 단계,
    건식현상을 실시하여 상기 포토레지스트를 패터닝하는 단계, 및
    상기 포토레지스트패턴을 마스크로 하여 상기 식각대상막을 식각하는바, 첫번째 단계에서 폴리머를 많이 발생시켜 포토레지스트패턴 측면의 요철부에 폴리머가 증착되도록 한 후, 두번째 단계에서 상기 포토레지스트패턴을 마스크로 상기 식각대상막을 식각하는 단계를 포함하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  2. 반도체기판상에 패드산화막과 질화막을 차례로 형성하는 단계와,
    상기 질화막 상부에 포토레지스트를 도포하는 단계,
    소정의 마스크를 이용하여 얕은 노광을 실시하여 상기 포토레지스트의 표면의 소정부위를 선택적으로 노광시키는 단계,
    상기 노광된 포토레지스트에 대하여 베이크 및 시릴레이션을 실시하는 단계,
    건식현상을 실시하여 상기 포토레지스트를 패터닝하는 단계,
    상기 포토레지스트패턴을 마스크로 하여 상기 질화막을 식각하는바, 첫번째 단계에서 폴리머를 많이 발생시켜 포토레지스트패턴 측면의 요철부에 폴리머가 증착되도록 한 후, 두번째 단계에서 상기 포토레지스트패턴을 마스크로 상기 질화막을 식각하는 단계, 및
    상기 포토레지스트패턴을 마스크로하여 노출된 기판부위를 식각하여 트렌치를 형성하는 단계를 포함하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  3. 제2항에 있어서,
    상기 질화막 식각시 폴리머를 생성하는 첫번째 단계에서 CxHyFz/Ar가스를 이용하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  4. 제3항에 있어서,
    CxHyFz의 유량은 10-100sccm으로 하고, Ar의 유량은 50-300sccm으로 하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  5. 제2항에 있어서,
    상기 질화막 식각시 폴리머를 생성하는 첫번째 단계에서 압력 범위를 10-100mTorr로 하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  6. 제2항에 있어서,
    상기 질화막을 800-3000Å 두께로 형성하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  7. 제2항에 있어서,
    상기 질화막 식각시 폴리머를 생성하는 첫번째 단계에서 질화막을 50-500Å정도 식각하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  8. 제2항에 있어서,
    상기 질화막을 식각하는 두번째 단계에서 식각가스로 CxHyFz/Ar 또는 CxHyFz/CxFy를 사용하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  9. 제8항에 있어서,
    CxHyFz의 유량은 10-100sccm으로 하고, Ar은 50-300sccm, CxFy는 10-100sccm으로 하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  10. 제2항에 있어서,
    상기 질화막을 식각하는 두번째 단계에서 압력을 10-50mTorr로 하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  11. 제2항에 있어서,
    상기 질화막을 식각하는 두번째 단계에서 식각 타겟을 10-50%까지 하거나 기판이 10-300Å까지 식각될때까지 식각하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  12. 제2항에 있어서,
    상기 폴리머를 생성하는 단계와 질화막을 식각하는 단계를 인시튜로 진행하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
  13. 제2항에 있어서,
    상기 기판을 식각하여 트렌치를 형성하는 단계에서 질화막을 하드마스크로 사용하여 기판을 식각하는 것을 특징으로 하는 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법.
KR1019990025928A 1999-06-30 1999-06-30 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법 KR100596431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025928A KR100596431B1 (ko) 1999-06-30 1999-06-30 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025928A KR100596431B1 (ko) 1999-06-30 1999-06-30 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법

Publications (2)

Publication Number Publication Date
KR20010005130A true KR20010005130A (ko) 2001-01-15
KR100596431B1 KR100596431B1 (ko) 2006-07-06

Family

ID=19597963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025928A KR100596431B1 (ko) 1999-06-30 1999-06-30 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법

Country Status (1)

Country Link
KR (1) KR100596431B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100861289B1 (ko) * 2002-06-29 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 제조방법
CN107527797A (zh) * 2017-08-16 2017-12-29 江苏鲁汶仪器有限公司 一种改善光刻胶线条边缘粗糙度的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082851A (ko) 2017-01-11 2018-07-19 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146241B1 (ko) * 1994-06-30 1998-11-02 김주용 리소그라피 공정방법
JPH0831726A (ja) * 1994-07-18 1996-02-02 Ricoh Co Ltd フォトレジストパターンの形成方法
KR100403324B1 (ko) * 1996-12-31 2004-02-11 주식회사 하이닉스반도체 반도체소자의 미세패턴 제조방법
KR19980060617A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 미세패턴 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100861289B1 (ko) * 2002-06-29 2008-10-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 제조방법
CN107527797A (zh) * 2017-08-16 2017-12-29 江苏鲁汶仪器有限公司 一种改善光刻胶线条边缘粗糙度的方法
CN107527797B (zh) * 2017-08-16 2022-04-05 江苏鲁汶仪器有限公司 一种改善光刻胶线条边缘粗糙度的方法

Also Published As

Publication number Publication date
KR100596431B1 (ko) 2006-07-06

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
US5922516A (en) Bi-layer silylation process
KR100596431B1 (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
KR100856614B1 (ko) 반도체 소자의 sti 형성 방법 및 그 구조
KR20070000204A (ko) 미세 패턴 형성 방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR101161797B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20090122673A (ko) 반도체 소자의 제조 방법
KR100338091B1 (ko) 반도체소자제조방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
KR100499410B1 (ko) 반도체소자의 소자분리막 형성방법
KR100299517B1 (ko) 반도체 소자의 제조방법
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
KR20010084523A (ko) 반도체소자의 격리영역 형성방법
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR100770534B1 (ko) 반도체 소자의 제조 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR100821852B1 (ko) 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법
KR20070044983A (ko) 미세 패턴 형성 방법
KR20040063489A (ko) 반도체 제조 공정의 트렌치 형성 방법
KR20050010147A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee