JP3259282B2 - 膜堆積方法及び微細加工方法 - Google Patents

膜堆積方法及び微細加工方法

Info

Publication number
JP3259282B2
JP3259282B2 JP05658491A JP5658491A JP3259282B2 JP 3259282 B2 JP3259282 B2 JP 3259282B2 JP 05658491 A JP05658491 A JP 05658491A JP 5658491 A JP5658491 A JP 5658491A JP 3259282 B2 JP3259282 B2 JP 3259282B2
Authority
JP
Japan
Prior art keywords
etching
deposit
etched
film
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05658491A
Other languages
English (en)
Other versions
JPH04213821A (ja
Inventor
徳彦 玉置
有 鍋島
久 小川
千秋 工藤
洋司 益田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP05658491A priority Critical patent/JP3259282B2/ja
Publication of JPH04213821A publication Critical patent/JPH04213821A/ja
Application granted granted Critical
Publication of JP3259282B2 publication Critical patent/JP3259282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、良質な膜の堆積方法、
及びこの膜堆積方法によって作成された堆積膜を利用す
ることにより、微細コンタクト及び配線パターン形成に
おいて、フォトリソ工程での最小寸法以下の最終形状寸
法を達成する微細加工方法に関する。
【０００２】
【従来の技術】従来の微細加工では、フォトリソ工程で
パターン出ししたレジストがそのままエッチングマスク
となっていた。従って、反応性イオンエッチング（ＲＩ
Ｅ）等の異方性エッチングを用いて寸法シフトを極力抑
えても、フォトリソ工程での最小寸法以下の最終形状は
得ることができない。
【０００３】レジストパターンで形成される最小寸法を
更に微細化する方法として、従来３つの方法が提案され
ている。第１の方法としては、形成されたレジストパタ
ーンを有機溶剤あるいは水で膨潤させ、スペースを縮小
させるプロセスであるが、線幅制御が極めて困難であ
り、サブミクロンプロセスには適用出来ないということ
で、採用されていない。また第２の方法としては、コン
タクト形成プロセスへの適用に限られるが、コンタクト
ホール形成後、コンタクトホールを縮小する技術は一部
で用いられている。これはエッチング工程で絶縁膜への
コンタクトホールを形成した後、前記エッチング工程と
は別の堆積工程で別の絶縁膜を堆積し、また異方性エッ
チングでエッチバックする方法であるが、工程数を増加
させ歩留りを劣化させてしまう等、量産性に難があり、
採用は困難な状況である。
【０００４】第３の方法としては、形成されたレジスト
パターン上にプラズマデポジシションにより、有機物薄
膜を形成した後、異方性エッチングを行うことにより、
開口寸法を縮小する方法（特開昭５９ー１６３８２９号
公報参照）である。図６はこの従来例における微細加工
方法の工程断面図を示す。
【０００５】図６（ａ）では、基板５１上にレジストパ
ターン５２を形成する。次に図６（ｂ）では、プラズマ
重合を用いてレジストパターン５２上に有機物薄膜５３
を形成する。その後図６（ｃ）では、異方性エッチング
により基板平坦部及びレジスト平坦部の有機物薄膜５３
を除去することにより、開口部が有機物薄膜５３の厚み
分だけ縮小された微細パターンを形成する。
【０００６】
【発明が解決しようとする課題】従来の薄膜形成では、
高段差を有する基板上で良好なステップカバレッジと良
好な膜質を両立させるためには、基板の加熱による堆積
物の表面移動度向上を利用していた。例えば、テトラエ
トオキシシラン（Ｓｉ（Ｃ2Ｈ5Ｏ）4）を用いたプラズ
マＣＶＤ法によるＳｉＯ2膜形成などは実用化されてい
るが、良質な膜を堆積するため、基板温度を３００℃以
上にする必要がある。しかし、デバイス寸法を縮小する
上で、不純物拡散の抑制が必要で、薄膜形成工程でのプ
ロセス低温化は不可欠である。
【０００７】また前記第３の方法による微細加工法にお
いても、レジスト５２上に有機物薄膜５３を堆積する必
要があるため、基板温度を２００℃以上に設定すること
はできない。そのため、前記特開昭５９ー１６３８２９
公報中に記載されているように、有機物薄膜を形成する
際、エチレンやメチルメタクリレートを使用すると高段
差部での膜質が劣化する。従って、この特許公報で提案
されているように、有機物薄膜５３をエッチングマスク
として使用した際、充分な耐ドライエッチ性が確保でき
ず、図６（ｄ）で示すように、基板５１をエッチングし
溝５４を形成した際、有機物薄膜５３がなくなり溝開口
部が広がってしまう。
【０００８】また、前記特許公報中では、堆積圧力を
０.６Ｔｏｒｒ（８０Ｐａ）としているが、この圧力帯
域では良好なステップカバレッジを得ることができず、
サブミクロンパターンを開口したレジスト側壁に均一な
膜厚で膜を堆積することは不可能である。従って、この
場合も同様に、有機物薄膜をエッチングマスクとして使
用した際、基板をエッチングし溝を形成した際、溝開口
部が広がってしまう。
【０００９】さらに、フォトリソグラフィーでは、使用
波長を短くすることにより解像度を向上させてきている
が、波長が短いほど焦点深度が浅くなるため、レジスト
を薄くする必要がある。しかし、ドライエッチ工程で異
方性を保ちながら、対レジスト選択比を向上させるのは
非常に困難である。
【００１０】本発明はかかる点に鑑み、薄膜形成工程で
のプロセス低温化を行いながら、高段差を有する基板上
で良好なステップカバレッジと良好な膜質を両立させる
膜堆積方法を提供することを目的とする。
【００１１】また本発明は、工程数を増加させることな
く、デバイス面積の縮小を律速しているパターンにおい
て、フォトリソ工程での最小寸法以下の最終形状を容易
かつ確実に達成する量産性に優れた微細加工方法を提供
することを目的とする。
【００１２】
【課題を解決するための手段】本発明の請求項１記載の
膜堆積方法は、塩素原子または臭素原子を含む堆積ガス
系を用いたプラズマデポジションにより膜堆積を行うこ
とを特徴とする。
【００１３】また本発明の請求項２記載の微細加工方法
は、被エッチング材料上にレジストパターンを形成する
工程と、前記レジストパターンの上面、側壁及び前記レ
ジストパターン開口部の被エッチング材料上に塩素原子
または臭素原子を含むガス系を用いて堆積物を形成する
工程と、前記堆積物をエッチングして前記レジストパタ
ーン側壁に前記堆積物を残存させる工程と、前記レジス
トパターン及び残存させた堆積物をエッチングマスクと
して前記被エッチング材料をエッチングし、前記被エッ
チング材料の開口部の寸法を前記レジストパターン寸法
より小さくする工程とを備えたものである。
【００１４】さらに本発明の請求項３記載の微細加工方
法は、被エッチング材料上にレジストパターンを形成す
る工程と、前記レジストパターンの上面、側壁及び前記
レジストパターン開口部の被エッチング材料上に堆積物
を形成する工程と、前記堆積物をエッチングして前記レ
ジストパターン上部及び側壁に前記堆積物を残存させる
工程と、前記レジストパターン及び残存させた堆積物を
エッチングマスクとして前記被エッチング材料をエッチ
ングし、前記被エッチング材料の開口部の寸法を前記レ
ジストパターン寸法より小さくする工程とを備えたもの
である。
【００１５】
【作用】本発明の請求項１記載の膜形成方法において
は、塩素原子または臭素原子を含むガス系を用いること
により、基板上に塩素あるいは臭素ラジカルを吸着さ
せ、堆積膜の基となる重合物の基板との吸着を制御し、
重合物の表面反応率を低減させ、低温プロセスで堆積物
のステップカバレッジの改善および段差部での膜質の改
善が可能となる。
【００１６】また本発明の請求項２記載の微細加工方法
においても、レジストパターンの上面、側壁及び前記レ
ジストパターン開口部の被エッチング材料上に塩素原子
または臭素原子を含むガス系を用いて堆積物を形成する
ことにより、同様に重合物の表面反応率を低減させ、堆
積物のステップカバレッジの改善および膜質の改善を行
い、充分な耐ドライエッチ性を堆積物に持たせることが
できる。この堆積物をエッチングして前記レジストパタ
ーン側壁に堆積物を残存させ、レジスト及び側壁に形成
された堆積物をマスクに被エッチング材料のエッチング
を行なうことにより、フォトリソ工程での最小寸法以下
のコンタクトホール及び配線スペースを確実に形成で
き、半導体デバイスの微細化に対して極めて有効であ
る。
【００１７】堆積物形成及び被エッチング材料のエッチ
ングを、１つのマルチチャンバー装置の別個のチャンバ
ーで行えば、実質的な工程数の増加なく、半導体デバイ
スの微細化が可能であり、量産性にも優れている。
【００１８】さらに本発明の請求項３記載の微細加工方
法は、レジストパターンの上面、側壁及び前記レジスト
パターン開口部の被エッチング材料上に堆積物を形成す
る際に、基板に入射するイオンのエネルギーを抑えるこ
とにより、レジストパターン上部の堆積物膜厚を底部の
膜厚より大きくし、堆積物エッチング後にレジストパタ
ーン上部及び側壁に堆積物を残存させ、下地膜のエッチ
ング時のレジスト膜減りを抑制できる。
【００１９】
【実施例】（実施例１） 図１は、本発明の実施例１における膜堆積方法の工程断
面図を示すものである。
【００２０】図１（ａ）では、ｐ型シリコン基板１上に
０.７μｍ厚のＢＰＳＧ膜２を常圧ＣＶＤを用いて堆積
する。その後、公知技術を用いて膜厚０.８μｍ、パタ
ーン幅及び間隔が０.５μｍの第１のアルミ配線パター
ン３をＢＰＳＧ膜２上に作成する。
【００２１】次に図１（ｂ）では、プラズマ装置の試料
台に基板１を設置し、１.３μｍ厚のシリコン酸化膜４
を堆積する。プラズマ装置としては、ＥＣＲ型プラズマ
装置を使用し、（表１）に示す堆積条件を用いる。この
堆積条件では、１３.５６ＭＨｚのＲＦパワー（１５０
Ｗ）を試料台に印加することにより、約−１００Ｖの陰
極降下電圧ＶDCが発生し、基板に入射する各種イオンは
ほぼ１００ｅＶのエネルギーを持っている。
【００２２】
【表１】
【００２３】図７は、シリコン酸化膜４の堆積時間３０
０秒経過後のアルミ配線３の上部膜厚ｔT、ＢＰＳＧ膜
２の上部膜厚ｔBのＲＦパワー依存性を示す特性図であ
る。ＲＦパワーを増加させると、基板に入射するイオン
のイオンエネルギーが増加し、アルミ配線３上部に吸着
した重合物の表面移動度が増加することになり、アルミ
配線３上部に薄く、そしてＢＰＳＧ膜２上に厚く膜が堆
積する。図７から明かなように、本実施例ではアルミ配
線３上とＢＰＳＧ膜２上の膜厚をほぼ等しくするため、
ＲＦパワーは１５０Ｗ程度とした。
【００２４】シリコン酸化膜４の堆積中、基板１の温度
は２００℃程度に抑えられているが、Ｃｌ2ガスを添加
しているため、Ｃｌ2ガスを添加せずステージ温度を３
５０℃に設定した膜と比較して同等以上の膜質を得るこ
とができる。
【００２５】図８は、Ｃｌ2ガスを添加した場合の表面
反応模式図を示したものである。プラズマ重合では、反
応系が複雑であるため、全ての現象を表現することはで
きないが、主反応は以下に示すようなものであると考え
られる。モノマー（本実施例中ではＳｉ（Ｃ2Ｈ5Ｏ）4
分子６１）がＢＰＳＧ膜２表面に吸着し、プラズマ６６
中で発生したＣｌイオン６４や電子６５が衝突すること
によりＳｉ（Ｃ2Ｈ5Ｏ）4分子６１が活性化され、他の
Ｓｉ（Ｃ2Ｈ5Ｏ）4分子６１と反応して重合されてい
く。ところが、Ｃｌ2ガス（Ｂｒ2ガスも同様）を添加し
た場合、図８に示すようにＣｌ2ガス分子６２あるいは
プラズマ６６中で発生した塩素ラジカル６３もＢＰＳＧ
膜２表面に吸着するため、Ｓｉ（Ｃ2Ｈ5Ｏ）4分子６１
はＢＰＳＧ膜２表面全面には吸着できず、結果として吸
着密度が抑制される。この吸着密度の低減により、Ｓｉ
（Ｃ2Ｈ5Ｏ）4分子６１の表面反応率も低減され、ステ
ップカバレッジの改善および段差部での膜質の改善が可
能となる。Ｃｌ2ガス分子６２は膜組成に大きな変化を
及ぼさず、上記の効果を発揮できる。
【００２６】また、Ｂｒ2、ＳｉＣｌ4その他塩素原子ま
たは臭素原子を含むガスとの混合ガスを用いても、同様
の現象により、良質な層間膜を得る事が可能である。な
お、同じハロゲンガスでもＳＦ6、Ｆ2ガス等塩素原子や
臭素原子を含まないガスでは表面への吸着率が低くこの
ような効果は発生しない。
【００２７】しかる後、図１（ｃ）では、既知のレジス
トを用いたエッチバック法によりシリコン酸化膜４を平
坦化し、更にシリコン酸化膜４上にアルミ合金を堆積
し、写真食刻法を用いて第２のアルミ配線パターン５を
形成する。
【００２８】以上のように、この方法によれば、塩素原
子または臭素原子を含むガス系を用いたプラズマデポジ
ションにより膜堆積を行うことにより、基板上に塩素
（臭素）ガス及びラジカルを吸着させ堆積膜の基となる
重合物の基板との吸着を制御し、重合物の表面反応率を
低減させ、低温プロセスで堆積物のステップカバレッジ
の改善および段差部での膜質の改善が可能となる。
【００２９】なお、本実施例においては、堆積装置とし
てＥＣＲ型プラズマ装置を使用したが、平行平板型ＲＩ
Ｅ装置,トライオード型ＲＩＥ装置,マグネトロンＲＩＥ
装置,高周波ＲＩＥ装置（ＲＦ：２０ＭＨｚ以上）にお
いても同等の効果を得ることができる。
【００３０】また、基板に高周波電力を印加しないダウ
ンフロー型プラスマ装置においてもアルミ配線３上とＢ
ＰＳＧ膜２上の膜厚を制御することはできないまでも、
ステップカバレッジ及び膜質の改善に限っては同様の効
果を得ることができる。
【００３１】（実施例２） 図２は本発明の実施例２における微細加工方法の工程断
面図を示すものである。
【００３２】図２（ａ）では、ｐ型シリコン基板１１内
にｎ＋拡散層１２を形成後、その後被エッチング物とな
る層間絶縁膜としての厚さ０.７μｍのＢＰＳＧ膜１３
を堆積し、コンタクトホール１のパターンを形成した膜
厚１.２μｍのフォトレジスト１４をＢＰＳＧ膜１３上
に形成する。コンタクトホール１の径は、例えば０.５
μｍ角とする。
【００３３】次に図２（ｂ）では、デポ性の大きいＣＨ
2Ｆ2とＳｉＣｌ4の混合ガスを用い、ＢＰＳＧ膜１３及
びフォトレジスト１４上全面にポリマー系デポ物２５を
堆積する。堆積装置としては、ＥＣＲ型プラズマ装置を
使用し、（表２）に示す堆積条件を用いる。
【００３４】
【表２】
【００３５】ＣＨ2Ｆ2は、シリコン窒化膜の異方性エッ
チングによく用いられているが、ＣＨ2Ｆ2単体では堆積
してしまうため、Ｏ2,ＣＦ4等との混合ガスとして用い
られるのが普通である。本実施例では、堆積ガスである
ＣＨ2Ｆ2と同じく堆積ガスであるＳｉＣｌ4の混合ガス
を用い、積極的に厚い堆積膜をフォトレジスト１４全面
に形成する。ＳｉＣｌ4との混合ガスを用いるのは、Ｓ
ｉＣｌ4中の塩素原子が、ＣＨ2Ｆ2の基板との表面反応
率を低減させ、堆積物のステップカバレッジの改善およ
び膜質の改善を行うことと、ＳｉＣｌ4中のシリコン原
子が、ポリマー系デポ物２５の中に取り込まれ、耐ドラ
イエッチ性をさらに向上させることができるという理由
からである。
【００３６】なおＣＨ2Ｆ2との混合ガスとして、Ｃｌ2,
Ｂｒ2その他塩素原子または臭素原子を含むガスとの混
合ガスを用いても、平滑な表面形状を得る事が可能であ
る。但し、ポリマー系デポ物２５の中にはシリコン原子
を含まない為、耐ドライエッチ性はＳｉＣｌ4を用いる
場合に比べて劣る。
【００３７】また、ＣＨ2Ｆ2の代わりにＣＨＦ3,ＣＨ3
Ｆを用いることも可能であるし、ＣＨ3Ｂｒ,ＣＣｌ4及
びＳｉＣｌ4単体ガスも使用可能である。すなわち、塩
素原子または臭素原子を含み、かつ炭素原子またはシリ
コン原子を含んだ堆積性のあるガス系であれば、同等の
効果が得られる。ただし、ＳｉＣｌ4単体ガスを使用す
る場合には、堆積膜に吸湿性があるため堆積とエッチン
グの間は乾燥雰囲気あるいは真空中で搬送する必要があ
る。
【００３８】図９は、ポリマー系デポ物２５の堆積時間
１８０秒経過後のフォトレジスト１４上部の堆積膜厚ｔ
T、フォトレジスト１４側壁の堆積膜厚ｔS、ＢＰＳＧ膜
１３上部の堆積膜厚ｔBのＲＦパワー依存性を示す特性
図である。実施例１で図７を用いて説明したのと同様、
ＲＦパワーを増加させると、基板に入射するイオンのイ
オンエネルギーが増加し、フォトレジスト１４上部に吸
着した重合物の表面移動度が増加することとなり、フォ
トレジスト１４上部に薄く、そしてフォトレジスト１４
及び側壁ＢＰＳＧ膜１３上に厚く膜が堆積する。本実施
例では、ＲＦパワーを１５０Ｗにし（基板への入射イオ
ンエネルギー１００ｅＶ）、フォトレジスト１４上部の
膜厚ｔTと、ＢＰＳＧ膜１３上の膜厚ｔBを同一になるよ
う形成した。
【００３９】図９で示すように、この堆積条件ではフォ
トレジスト１４側壁に堆積したポリマー系デポ物２５の
厚さ（ｔS）は０.１μｍであり、フォトレジスト１４上
部及びＢＰＳＧ膜１３上のデポ膜厚（ｔT及びｔB）は
０.３μｍである。
【００４０】次に図２（ｃ）では、Ｏ2を用いたマグネ
トロンＲＩＥ装置を用い、ポリマー系デポ物２５の異方
性エッチングを行なう。エッチング条件は、例えば（表
３）に示す条件を用いる。
【００４１】
【表３】
【００４２】ここでのエッチングでは、異方性を強める
ため、エッチング圧力を低くする必要がある。この異方
性エッチングにより、フォトレジスト１４側壁を除い
て、ポリマー系デポ物２５は除去され、また、Ｏ2ガス
を用いているため、下地ＢＰＳＧ膜１３は全くエッチン
グされない。
【００４３】以下図２（ｄ）では、フォトレジスト１４
及びポリマー系デポ物２５をエッチングマスクとして、
ＢＰＳＧ膜１３のエッチングを行いコンタクトホール１
６を形成する。エッチング装置としては、ＲＩＥ装置を
使用し、エッチング条件は、例えば（表４）に示す条件
を用いる。
【００４４】
【表４】
【００４５】ＣＨ3ＢｒとＳｉＣｌ4との混合ガスを用い
て、ポリマー系デポ物２５を形成している為、耐ドライ
エッチ性は良好でエッチングマスクの後退がなく、垂直
なコンタクトホール形状が得られる。
【００４６】この後図２（ｅ）では、フォトレジスト１
４及びポリマー系デポ物２５をＯ2プラズマ及び硫酸洗
浄により除去し、フォトレジストでのホール径０.５μ
ｍから０.２μｍ縮小された０.３μｍ角のコンタクトホ
ール１６を形成する。
【００４７】しかる後、図２（ｆ）では、既知の方法に
より、Ａｌ等の配線パターン１７を形成する。
【００４８】なお、本実施例はポリマー系デポ物のエッ
チング条件とＢＰＳＧ膜エッチング条件を変えたが、こ
れは必ずしも必要ではなく、ＢＰＳＧ膜エッチング条件
を使用し、ポリマー系デポ物２５とＢＰＳＧ膜１３を連
続でエッチングすることも可能である。また、このと
き、マルチチャンバー（２チャンバー）装置を用い、第
１チャンバーでポリマー系デポ物２５の堆積を、第２チ
ャンバーでＢＰＳＧ膜１３及びポリマー系デポ物２５の
エッチングを行うことにより、実質的な工程数の増加を
なくすことが可能である。
【００４９】以上のようにこの実施例によれば、レジス
トパターン１４の上面、側壁及びレジストパターン開口
部の被エッチング材料１３上に塩素原子または臭素原子
を含むガス系を用いてポリマー系デポ物２５を容易かつ
制御性良く正確に堆積することにより、重合物の表面反
応率を低減させ、ポリマー系デポ物２５のステップカバ
レッジの改善および膜質の改善を行い、充分な耐ドライ
エッチ性をポリマー系デポ物２５に持たせることができ
ると共に、フォトリソ工程での最小寸法以下のコンタク
トホールを確実に形成することができる。また、このポ
リマー系デポ物２５にはシリコン原子が取り込まれてい
るため、大きな耐ドライエッチ性を有し、フォトリソ工
程での最小寸法以下のコンタクトホールを容易かつ制御
性良く正確に形成することができる。
【００５０】（実施例３） 図３は本発明の実施例３における微細加工方法の工程断
面図を示すものである。
【００５１】図３（ａ）では、ｐ型シリコン基板１１内
にｎ＋拡散層１２を形成後、その後被エッチング物とな
る層間絶縁膜としての厚さ０.７μｍのＢＰＳＧ膜１３
を作成し、コンタクトホール１のパターンを形成した膜
厚１.２μｍのフォトレジスト１４をＢＰＳＧ膜１３上
に形成する。コンタクトホール１の径は、例えば０.５
μｍ角とする。
【００５２】次に図３（ｂ）では、実施例２と同様、Ｃ
Ｈ2Ｆ2とＳｉＣｌ4の混合ガスを用い、ＢＰＳＧ膜１３
及びフォトレジスト１４上全面にポリマー系デポ物２５
を堆積する。堆積装置としては、ＥＣＲ型プラズマ装置
を使用し、（表５）に示す堆積条件を用いる。
【００５３】
【表５】
【００５４】ＣＨ2Ｆ2とＳｉＣｌ4の混合ガスを用いる
のは、実施例２で説明したのと同様、ＳｉＣｌ4中の塩
素原子が、ＣＨ2Ｆ2の基板との表面反応率を低減させ、
堆積物のステップカバレッジの改善および膜質の改善を
行うことと、ＳｉＣｌ4中のシリコン原子が、ポリマー
系デポ物２５の中に取り込まれ、耐ドライエッチ性をさ
らに向上させることができるという理由からである。
【００５５】実施例２で図９を用いて説明したように、
フォトレジスト１４上部、フォトレジスト１４側壁及び
ＢＰＳＧ膜１３上のデポ膜厚は試料台に印加するＲＦパ
ワーにそれぞれ依存する。ここでは、後のＢＰＳＧ膜１
３のエッチング工程で、ポリマー系デポ物２５がフォト
レジスト１４上部を保護し、フォトレジスト１４の膜減
りを抑える目的で、フォトレジスト１４上部の膜厚ｔT
を、ＢＰＳＧ膜１３上の膜厚ｔBより厚く形成してい
る。図９で明かなように、ＲＦパワーを１５０Ｗ以下に
（イオンエネルギーを１００ｅＶ以下）すれば、フォト
レジスト１４上部の膜厚ｔTを、ＢＰＳＧ膜１３上の膜
厚ｔBより厚く形成することが可能であるが、本実施例
では５０Ｗを用いた。
【００５６】図９で示すように、この堆積条件ではフォ
トレジスト１４側壁及びＢＰＳＧ膜１３上に堆積したポ
リマー系デポ物２５の厚さ（ｔS及びｔB）は０.１μｍ
であり、フォトレジスト１４上部のデポ膜厚（ｔT）は
０.４μｍである。
【００５７】また、図１０にホールパターンが形成され
たフォトレジスト上にポリマー系デポ物を堆積した場合
を模式的に示すが、一般的にＲＦパワーが１５０Ｗ以下
（イオンエネルギーを１００ｅＶ以下）の場合、ＣＶＤ
堆積膜は開口部付近（ｔT,ｔ S(MAX)）には厚く堆積し、
底部（ｔB,ｔS(MIN)）には薄くしか堆積しない。この現
象は、ホールパターンで特に顕著に現れる。
【００５８】図１１は、圧力と最小側壁膜厚
（ｔS(MIN)）／最大側壁膜厚（ｔS(MAX)）比を示したも
のである。堆積圧力を高くするとデポレートが増加する
が、この図は最大側壁膜厚（ｔS(MAX)）を０.２μｍ程
度となる堆積時間で処理した時のデータをプロットして
得られた。１０Ｐａ以上の堆積圧力ではｔS(MAX)はｔ
S(MIN)の１０倍以上となり、安定なエッチングマスクと
なり得ない。このことから、堆積圧力は５Ｐａ以下が望
ましい。
【００５９】次に図３（ｃ）では、実施例２と同様、Ｏ
2を用いたマグネトロンＲＩＥ装置を用い、ポリマー系
デポ物２５の異方性エッチングを行なう。エッチング条
件は、実施例２と同様の（表３）に示す条件を用いる。
【００６０】この異方性エッチングにより、フォトレジ
スト１４側壁及びフォトレジスト１４上部を除いて、ポ
リマー系デポ物２５は除去される。また、Ｏ2ガスを用
いているため、下地ＢＰＳＧ膜１３は全くエッチングさ
れない。
【００６１】フォトレジスト１４上部に、０.２５μｍ
厚のポリマー系デポ物２５が残存するのは、先に述べた
ようにフォトレジスト１４上部のデポ膜厚が０.４μｍ
に対して、ＢＰＳＧ膜１３上のデポ膜厚は０.１μｍで
ある為である。
【００６２】以下図３（ｄ）では、フォトレジスト１４
及びポリマー系デポ物２５をエッチングマスクとして、
ＢＰＳＧ膜１３のエッチングを行いコンタクトホール１
６を形成する。エッチング装置としては、ＲＩＥ装置を
使用し、エッチング条件は、実施例２と同様の（表４）
に示す条件を用いる。
【００６３】ポリマー系デポ物２５の耐ドライエッチ性
は、フォトレジスト１４に比べて劣るが、フォトレジス
ト１４上部に膜厚０.２５μｍのポリマー系デポ物２５
が残存していた為、エッチングによるフォトレジスト１
４の膜減りは抑えられる。このように、本実施例の方法
を用いることにより見かけ上対レジスト選択比が向上す
る。従って、この点を考慮に入れフォトレジスト１４膜
厚は従来法に比べて薄くできるため、微細化に伴い薄膜
化するフォトレジスト１４に対応できる。
【００６４】また、ＣＨ3ＢｒとＳｉＣｌ4との混合ガス
を用いて、ポリマー系デポ物を形成している為、耐ドラ
イエッチ性は良好でエッチングマスクの後退がなく、垂
直なコンタクトホール形状が得られる。
【００６５】この後図３（ｅ）では、フォトレジスト１
４及びポリマー系デポ物２５をＯ2プラズマ及び硫酸洗
浄により除去し、フォトレジストでのホール径０.５μ
ｍから０.２μｍ縮小された０.３μｍ角のコンタクトホ
ール１６を形成する。
【００６６】しかる後、図３（ｆ）では、第２の実施例
と同様に、Ａｌ等の配線パターン１７を形成する。
【００６７】なお、本実施例は実施例２と同様にポリマ
ー系デポ物のエッチング条件とＢＰＳＧ膜エッチング条
件を変えたが、これは必ずしも必要ではなく、ＢＰＳＧ
膜エッチング条件を使用し、ポリマー系デポ物２５とＢ
ＰＳＧ膜１３を連続でエッチングすることも可能であ
る。また、このとき、マルチチャンバー（２チャンバ
ー）装置を用い、第１チャンバーでポリマー系デポ物２
５の堆積を、第２チャンバーでＢＰＳＧ膜１３及びポリ
マー系デポ物２５のエッチングを行うことにより、実質
的な工程数の増加をなくすことが可能である。
【００６８】以上のようにこの実施例によれば、ＢＰＳ
Ｇ膜１３及びフォトレジスト１４上全面にデポ物を容易
かつ制御性良く正確に堆積することにより、フォトリソ
工程での最小寸法以下のコンタクトホールを形成するこ
とができる。さらにレジストパターン１４の上面、側壁
及びレジストパターン開口部の被エッチング材料１３上
にポリマー系デポ物２５を堆積する際に、基板に入射す
るイオンのエネルギーを抑える（１００ｅＶ以下）こと
により、レジストパターン１４上部のポリマー系デポ物
２５の膜厚を底部の膜厚より大きくし、ポリマー系デポ
物２５のエッチング後にレジストパターン上部及び側壁
にポリマー系デポ物２５を残存させることにより、下地
膜のエッチング時のレジスト膜減りを抑制できる。焦点
深度が浅くなるフォトリソグラフィーに伴い、薄くなる
レジストに対応しながら、フォトリソ工程での最小寸法
以下のコンタクトホールを容易かつ制御性良く正確に形
成することができる。
【００６９】なお、以上の実施例２および３において、
被エッチング材料としてＢＰＳＧ膜１３（層間絶縁
膜）、フォトレジスト１４はコンタクトホールパターン
としたが、他の絶縁膜でもよいと共に、フォトレジスト
に配線パターンを形成し、被エッチング材料としてアル
ミ合金、ｐｏｌｙＳｉ、タングステン等の配線材料を用
いてエッチングする場合も同様に本発明を適用できるこ
とは当然である。
【００７０】また、以上の実施例１、２および３におい
て、堆積装置としてＥＣＲ型プラズマ装置を使用した
が、平行平板型ＲＩＥ装置、トライオード型ＲＩＥ装
置、マグネトロンＲＩＥ装置、高周波ＲＩＥ装置（Ｒ
Ｆ：２０ＭＨｚ以上）においても同等の効果を得ること
ができる。
【００７１】更に、基板に高周波電力を印加しないダウ
ンフロー型プラスマ装置においてもフォトレジスト１４
上とＢＰＳＧ膜１３上の膜厚を制御することはできない
までも、膜質の改善に限っては同様の効果を得ることが
できるため、実施例３において、ＥＣＲ型プラズマ装置
の替わりに使用することができる。
【００７２】（実施例４） 次に、本微細加工方法を実デバイスに応用した際の実施
例を示す。
【００７３】図４は、従来の１６ＭＤＲＡＭセル部の要
部概略平面図であり、簡単の為、ワード線３１、ビット
線３２及びストレージノード用のコンタクト１６のみを
抜き出したものである。ここでは０.５μｍライン＆ス
ペースが解像限界のステッパーを使用しているが、この
場合コンタクトホールパターンは０.６μｍ角が解像限
界となる。フォトリソ工程でのマスク合わせ精度を０.
２５μｍとすると、ワード線３１スペース及びビット線
３２スペースは、０.６＋０.２５＊２で１.１μｍ必要
となる。ワード線３１方向及びビット線３２方向のセル
のピッチは、ワード線３１幅及びビット線３２幅を最小
寸法の０.５μｍとしても、ホールパターン３３が面積
をとるため、１.１＋０.５で１.６μｍが限界となる
（図４（ａ））。 図４（ｂ）は本発明を用いてコンタ
クトホールを形成した場合の平面図であるが、従来の
０.６μｍ角のホールパターン３７（破線）から０.４μ
ｍのコンタクトホール１６を形成することにより、ワー
ド線３１方向及びビット線３２方向共、セルのピッチを
１.６μｍから１.４μｍへ縮小し、結果的にセル面積を
ほぼ４分の３に縮小できる。このことは、膨大な数のコ
ンタクトホールを必要とするＤＲＡＭその他のＬＳＩの
面積縮小に大きく寄与する。
【００７４】１６ＭＤＲＡＭのストレージノード用コン
タクトエッチング時に本発明を適用した際の、セル部の
ビット線方向の工程断面図を図５に示す。図５は、図４
（ｂ）のＩ―Ｉ’線断面図に相当する。
【００７５】図５（ａ）では、シリコン基板１１上に、
素子分離領域であるＬＯＣＯＳ酸化膜４０を作成後、公
知の技術を用いてビット線３２及び層間絶縁膜である酸
化膜層１３を形成する。この酸化膜層１３上にストレー
ジノード用コンタクトのパターン出しされたフォトレジ
スト１４を形成する。
【００７６】図５（ｂ）では、フォトレジスト１４側壁
にポリマー系デポ物１５（２５）を形成し、フォトレジ
スト１４及びポリマー系デポ物１５（２５）をマスクと
して、ワード線及びビット線３２に囲まれた酸化膜層１
３にコンタクト１６を開口する。しかるのち、図５
（ｃ）ではストレージノード３３を形成する。
【００７７】
【発明の効果】以上説明したように、本発明によれば、
請求項１記載の膜形成方法においては、塩素原子または
臭素原子を含むガス系を用い膜形成を行うことにより、
基板上に塩素（臭素）ガスおよびラジカルを吸着させ堆
積膜の基となる重合物の基板との吸着を制御し、重合物
の表面反応率を低減させ、低温プロセスで堆積物のステ
ップカバレッジの改善および段差部での膜質の改善が可
能となる。
【００７８】また本発明の請求項２記載の微細加工方法
においても、レジストパターンの上面、側壁及び前記レ
ジストパターン開口部の被エッチング材料上に塩素原子
または臭素原子を含むガス系を用いて堆積物を形成する
ことにより、重合物の表面反応率を低減させ、堆積物の
ステップカバレッジの改善および膜質の改善を行い、充
分な耐ドライエッチ性を堆積物に持たせることができ
る。この堆積物の大きな耐ドライエッチ性により、フォ
トリソ工程での最小寸法以下のコンタクトホール及び配
線スペースを制御性、量産性、容易性よく達成でき、半
導体デバイスの微細化に対し大きく寄与することができ
る。また、本発明では、コンタクト径は制御性良く形成
される側壁デポ物膜厚に依存するため、フォトリソ工程
でのコンタクト径バラツキを抑える効果もあり、その工
業的価値は大きい。
【００７９】さらに本発明の請求項３記載の微細加工方
法は、レジストパターンの上面、側壁及びレジストパタ
ーン開口部の被エッチング材料上に堆積物を形成する際
に、基板に入射するイオンのエネルギーを抑える（１０
０ｅＶ以下）ことにより、レジストパターン上部の堆積
物膜厚を底部の膜厚より大きくし、堆積物エッチング後
にレジストパターン上部及び側壁に堆積物を残存させる
ことにより、下地膜のエッチング時のレジスト膜減りを
抑制できる。焦点深度が浅くなるフォトリソグラフィー
に伴い、薄くなるレジストに対応しながら、フォトリソ
工程での最小寸法以下のコンタクトホールを容易かつ制
御性良く正確に形成することができる。
【００８０】従って、ますます低温化するプロセスおよ
び微細化するデバイスに対応する、非常に工業的価値の
高い発明である。
【図面の簡単な説明】
【図１】本発明の第１の実施例における膜堆積方法の工
程断面図である。
【図２】本発明の第２の実施例における微細加工方法の
工程断面図である。
【図３】本発明の第３の実施例における微細加工方法の
工程断面図である。
【図４】１６ＭＤＲＡＭセル部の要部概略平面図であ
る。
【図５】本発明の他の実施例における１６ＭＤＲＡＭの
ストレージノード用コンタクト形成時のセル部の工程断
面図である。
【図６】従来例における微細加工方法の工程断面図であ
る。
【図７】基板に入射するイオンのイオンエネルギーと配
線各部上に堆積する膜の膜厚との関係を示した特性図で
ある。
【図８】表面反応における模式図である。
【図９】基板に入射するイオンのイオンエネルギーと基
板各部上に堆積する膜の膜厚との関係を示した特性図で
ある。
【図１０】ＣＶＤ堆積膜の堆積形状の模式図である。
【図１１】堆積圧力と最大側壁膜厚（ｔS(MAX)）及び最
小側壁膜厚（ｔS(MIN)）を示した特性図である。
【符号の説明】
１１ ｐ型シリコン基板 １２ ｎ＋拡散層 １３ ＢＰＳＧ膜 １４ フォトレジスト １５,２５ ポリマー系デポ物 １６ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 工藤 千秋 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 益田 洋司 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭62−194624（ＪＰ，Ａ) 特開 平１−194325（ＪＰ，Ａ) 特開 昭61−63020（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/316

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】塩素原子または臭素原子を含み、かつ炭素
    原子およびシリコン原子を含んだ堆積ガス系を用いたプ
    ラズマデポジションにより段差を有する基板上に膜堆積
    を行う工程とを備え、 前記堆積ガス系のプラズマ中で発生した塩素ラジカルま
    たは臭素ラジカルの表面吸着が高く、前記炭素原子およ
    びシリコン原子を含むガス分子の吸着密度が抑制される
    ことを特徴とする膜堆積方法。
  2. 【請求項２】被エッチング材料上に第１のマスクパター
    ンを形成する工程と、前記第１のマスクパターンの上
    面、側壁及び前記第１のマスクパターン開口部の前記被
    エッチング材料上に、塩素原子または臭素原子を含み、
    かつ炭素原子およびシリコン原子を含んだ堆積ガス系を
    用いたプラズマデポジションにより堆積物を形成する工
    程と、前記堆積物をエッチングして前記第１のマスクパ
    ターン側壁に前記堆積物を残存させて第２のマスクパタ
    ーンを形成する工程と、前記第１のマスクパターン及び
    前記第２のマスクパターンをエッチングマスクとして前
    記被エッチング材料をエッチングし、前記被エッチング
    材料の開口部の寸法を前記第１のマスクパターン開口部
    寸法より小さくする工程とを備え、 前記堆積ガス系のプラズマ中で発生した塩素ラジカルま
    たは臭素ラジカルの表面吸着が高く、前記炭素原子を含
    むガス分子の吸着密度が抑制される ことを特徴とする微
    細加工方法。
  3. 【請求項３】被エッチング材料上に第１のマスクパター
    ンを形成する工程と、前記第１のマスクパターンの上
    面、側壁及び前記第１のマスクパターン開口部の被エッ
    チング材料上に、塩素原子または臭素原子を含み、かつ
    炭素原子およびシリコン原子を含んだ堆積ガス系を用い
    たプラズマデポジションにより堆積物を形成する工程
    と、前記堆積物をエッチングして前記第１のマスクパタ
    ーン上部及び側壁に前記堆積物を残存させて第２のマス
    クパターンを形成する工程と、前記第１のマスクパター
    ン及び前記第２のマスクパターンをエッチングマスクと
    して前記被エッチング材料をエッチングし、前記被エッ
    チング材料の開口部の寸法を前記第１のマスクパターン
    開口部寸法より小さくする工程とを備え、 前記堆積ガス系のプラズマ中で発生した塩素ラジカルま
    たは臭素ラジカルの表 面吸着が高く、前記炭素原子を含
    むガス分子の吸着密度が抑制される ことを特徴とする微
    細加工方法。
  4. 【請求項４】前記堆積物内に、シリコン原子を含むこと
    を特徴とする請求項２又は請求項３記載の微細加工方
    法。
  5. 【請求項５】前記被エッチング材料はシリコン酸化膜で
    あり、前記第１のマスクパターンはレジストパターンで
    あることを特徴とする請求項２〜４の何れか１項記載の
    微細加工方法。
  6. 【請求項６】堆積物形成及び被エッチング材料のエッチ
    ングを、１つのマルチチャンバー装置の別個のプラズマ
    チャンバーで行なうことを特徴とする請求項２又は請求
    項３記載の微細加工方法。
  7. 【請求項７】堆積物のエッチング及び被エッチング材料
    のエッチングを、同一チャンバー内で行なうことを特徴
    とする請求項２又は請求項３記載の微細加工方法。
  8. 【請求項８】堆積物のエッチング及び被エッチング材料
    のエッチングを、同一エッチング条件で行なうことを特
    徴とする請求項２又は請求項３記載の微細加工方法。
JP05658491A 1990-11-30 1991-03-20 膜堆積方法及び微細加工方法 Expired - Fee Related JP3259282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05658491A JP3259282B2 (ja) 1990-11-30 1991-03-20 膜堆積方法及び微細加工方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33814490 1990-11-30
JP2-338144 1990-11-30
JP05658491A JP3259282B2 (ja) 1990-11-30 1991-03-20 膜堆積方法及び微細加工方法

Publications (2)

Publication Number Publication Date
JPH04213821A JPH04213821A (ja) 1992-08-04
JP3259282B2 true JP3259282B2 (ja) 2002-02-25

Family

ID=26397537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05658491A Expired - Fee Related JP3259282B2 (ja) 1990-11-30 1991-03-20 膜堆積方法及び微細加工方法

Country Status (1)

Country Link
JP (1) JP3259282B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8262920B2 (en) * 2007-06-18 2012-09-11 Lam Research Corporation Minimization of mask undercut on deep silicon etch
JP6661487B2 (ja) * 2016-07-13 2020-03-11 東京エレクトロン株式会社 シリコン窒化膜の成膜方法

Also Published As

Publication number Publication date
JPH04213821A (ja) 1992-08-04

Similar Documents

Publication Publication Date Title
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
KR101991198B1 (ko) 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법
US5562801A (en) Method of etching an oxide layer
US5691246A (en) In situ etch process for insulating and conductive materials
US5468342A (en) Method of etching an oxide layer
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6168726B1 (en) Etching an oxidized organo-silane film
US6686295B2 (en) Anisotropic etch method
US4472237A (en) Reactive ion etching of tantalum and silicon
US20020177322A1 (en) Method of plasma etching of silicon carbide
TW200823998A (en) Self-aligned contact etch with high sensitivity to nitride shoulder
JP2988455B2 (ja) プラズマエッチング方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
TWI810396B (zh) 乾式蝕刻方法
US5639345A (en) Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate
JP4008352B2 (ja) 絶縁膜のエッチング方法
JPH11186236A (ja) エッチング方法
JP6997923B2 (ja) ラインエッジ粗さ及び他の集積化目標を満たすラズマ処理方法
US4937643A (en) Devices having tantalum silicide structures
JP3259282B2 (ja) 膜堆積方法及び微細加工方法
JPH05152255A (ja) ドライエツチング方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JPH10144633A (ja) 半導体装置の製造方法
JP3460436B2 (ja) 半導体装置の製造方法
JP2000077396A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees