CN106611701A - 一种半导体器件的制备方法 - Google Patents

一种半导体器件的制备方法 Download PDF

Info

Publication number
CN106611701A
CN106611701A CN201510705640.7A CN201510705640A CN106611701A CN 106611701 A CN106611701 A CN 106611701A CN 201510705640 A CN201510705640 A CN 201510705640A CN 106611701 A CN106611701 A CN 106611701A
Authority
CN
China
Prior art keywords
reaction chamber
semiconductor device
etching
gas
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510705640.7A
Other languages
English (en)
Inventor
谢小兵
刘身健
周虎
严利均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201510705640.7A priority Critical patent/CN106611701A/zh
Publication of CN106611701A publication Critical patent/CN106611701A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

本发明提供了一种半导体器件制备方法，在同一等离子体反应腔室内进行，包括：向反应腔室中通入第一刻蚀工艺气体，调节反应腔室内的第一刻蚀工艺所需的工艺参数，对半导体器件衬底进行第一刻蚀工艺；判断第一刻蚀工艺已达到刻蚀终点，停止反应腔室内第一刻蚀工艺所需的工艺参数控制；向反应腔室中通入至少两种沉积工艺气体，调节反应腔室内的沉积工艺所需的工艺参数，在完成第一刻蚀工艺的半导体器件衬底表面进行等离子体沉积工艺；两种沉积工艺气体交替循环通入反应腔室，以得到致密的沉积薄膜；判断沉积工艺结束后，停止反应腔室内沉积工艺所需的工艺参数控制；对半导体器件衬底表面得到的沉积薄膜进行第二刻蚀工艺。

Description

一种半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件的制备方法。
背景技术
半导体制备工艺中，等离子体沉积工艺和等离子干法刻蚀工艺是经常使用的两种工艺，并且两者通常穿插进行。当一定量的化学气体进入真空反应腔室中时，对真空反应腔室施加射频功率，产生电弧放电，上述化学气体被解离呈大量的离子和自由电子，这种由部分离化的气体组成的气相物质被称为等离子体。等离子体中的电子不仅与气体原子发生碰撞使气体被离子化后产生更多的电子，还会直接轰击电极表面，发生能量交换和反应，与具有一定能量活性的原子、原子团、离子等基团一起，通过化学反应和物理轰击刻蚀电极上的材料，从而达到刻蚀目的，也即是等离子体干法刻蚀工艺；不同气体产生的等离子体还会在半导体衬底表面互相结合，发生沉积反应。
现有的工艺中，等离子体刻蚀工艺只采用特定的等离子体刻蚀腔室来完成，等离子体沉积工艺只采用特定的等离子体沉积腔室来完成。在某些工艺中，刻蚀反应通常需要若干步骤，利用不同的保护膜层实现刻蚀图案的转移。有的保护膜层需要在刻蚀进程中通过沉积反应产生，因此需要在对衬底进行部分刻蚀工艺之后，将衬底移入等离子体沉积腔室中，在衬底上完成沉积薄膜后将衬底从等离子体沉积腔室中取出并再次移入等离子体刻蚀腔室中，以沉积在衬底上的薄膜作为保护膜进行后续刻蚀工艺，直至制备出所需半导体器件。
然而，上述现有工艺中，将衬底多次在等离子体刻蚀腔室和等离子体沉积腔室之间转换，在转换过程中，衬底反复暴露于空气中，以及反复安装衬底等，都会给衬底表面带来很多界面缺陷，最终影响器件的性能，例如，电学性能、光学性能、以及光电转换等。并且，多次转换延长了工艺时间和增加了工艺繁琐性，从而导致生产效率降低。
因此，如何能避免衬底过多的在不同反应腔之间进出，并保证沉积在衬底上的薄膜致密，是业界一直以来存在的难题。
发明内容
为了克服以上问题，本发明旨在提供一种半导体器件的制备方法，通过在同一等离子体反应腔室内进行刻蚀工艺和沉积工艺，从而简化了工艺步骤，避免了器件中产生大量的界面缺陷，进一步提高了生产效率。
为了实现上述目的，本发明提供了半导体器件制备方法，在一等离子体反应腔室内进行；所述反应腔室内具有承载半导体器件衬底的支撑台，所述半导体器件制备方法包括：
步骤01：将一半导体器件衬底置于所述反应腔室中的所述支撑台上；
步骤02：向所述反应腔室中通入第一刻蚀工艺气体，调节所述反应腔室内的第一刻蚀工艺所需的工艺参数，然后，对所述半导体器件衬底进行所述第一刻蚀工艺；
步骤03：通过终点检测技术判断所述第一刻蚀工艺已达到刻蚀终点，停止所述反应腔室内所述第一刻蚀工艺所需的工艺参数控制；
步骤04：向所述反应腔室中通入至少两种沉积工艺气体，调节所述反应腔室内的所述沉积工艺所需的工艺参数，然后，在完成所述第一刻蚀工艺的所述半导体器件衬底表面进行等离子体沉积工艺；所述两种沉积工艺气体交替循环通入所述反应腔室，从而在所述半导体器件衬底表面得到致密的沉积薄膜；
步骤05：判断所述沉积工艺结束后，停止所述反应腔室内所述沉积工艺所需的工艺参数控制；
步骤06：对所述半导体衬底表面得到的所述沉积薄膜进行第二刻蚀工艺。
优选地，所述沉积工艺得到的沉积薄膜的材料由至少两种化学元素组成；每种反应气体分别具有构成所述沉积薄膜的材料中的一种化学元素；非最后进入所述反应腔室的反应气体解离出的所述化学元素等离子体附着在待沉积的材料表面，最后一个进入所述反应腔室的反应气体解离出的化学元素与附着在待沉积的材料表面的所述化学元素等离子体进行反应生成所述沉积薄膜的材料，如此反复循环，从而得到致密的所述沉积薄膜。
优选地，所述半导体器件衬底为绝缘体上的硅衬底，其包括底层硅、层间介质和顶层硅；所述步骤01中，包括：在所述顶层硅表面形成具有刻蚀图案的光刻胶，将所述绝缘体上的硅衬底置于所述反应腔室中；
优选地，所述步骤02中，第一刻蚀工艺包括：通入第一刻蚀工艺气体为卤族元素气体Cl2或HBr，采用刻蚀反应压强为5mT～100mT、刻蚀反应温度为0℃～100℃和刻蚀反应功率为100W～3000W，以所述具有刻蚀图案的光刻胶为保护膜，来刻蚀所述顶层硅，以形成栅极。
优选地，所述步骤04中，所述沉积工艺气体为含硅的气体以及O2，采用沉积反应压强为5mT～100mT、沉积反应温度为0℃～300℃和沉积反应功率为100W～3000W，在所述栅极侧壁和顶部、以及暴露的所述层间介质表面形成侧墙材料层。
优选地，所述含硅的气体和O2在一个周期内交替通入的时间为0.1～1S。
优选地，所述的含硅气体为SiH4和SiCl4中的至少一种。
优选地，所述第二刻蚀工艺包括：通入第二刻蚀工艺气体CF4，采用刻蚀反应压强5mT～100mT、刻蚀反应温度0℃～100℃和刻蚀反应功率100W～3000W，刻蚀所述侧墙材料层，以形成侧墙结构。
优选地，所述步骤03之后，且在所述步骤04之前，还包括：对所述反应腔室进行抽真空处理。
优选地，所述步骤05包括：通过终点检测技术判断所述沉积工艺已达到沉积终点。
优选地，在所述步骤05之后，所述步骤06之前还包括：对所述反应腔室进行抽真空处理。
本发明的半导体器件的制备方法，通过在同一等离子体反应腔室内进行刻蚀工艺、沉积工艺和再刻蚀工艺，在沉积工艺中利用交替循环通入反应气体来得到致密的沉积薄膜，从而克服了刻蚀和沉积工艺无法在同一反应腔室内完成或者即使完成但是所沉积的薄膜疏松缺陷影响整个工艺的质量和器件的质量，因此，本发明能够实现在同一反应腔室内高质量完成刻蚀工艺和沉积工艺，避免了现有的多次将衬底从反应腔室内取出造成衬底表面产生大量界面缺陷的问题，提高了器件的性能；并且，简化了工艺步骤，提高了工艺效率。
附图说明
图1为本发明的一个较佳实施例的等离子体反应腔室的结构示意图
图2为本发明的一个较佳实施例的半导体器件的制备方法的流程示意图
图3a-3d为本发明的一个较佳实施例的半导体器件的制备方法的各个步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的半导体器件的制备方法，通过在同一等离子体反应腔室内进行刻蚀工艺、沉积工艺和再刻蚀工艺，在沉积工艺中利用交替循环通入反应气体来降低反应温度并且得到致密的沉积薄膜，从而克服了刻蚀和沉积工艺无法在同一反应腔室内完成或者即使完成但是所沉积的薄膜疏松缺陷影响整个工艺的质量和器件的质量。
在一较佳实施例中，沉积工艺得到的沉积薄膜的材料由至少两种化学元素组成；每种反应气体分别具有构成沉积薄膜的材料中的一种化学元素；非最后进入反应腔室的反应气体解离出的化学元素等离子体附着在待沉积的材料表面，最后一个进入反应腔室的最后一种反应气体解离出的最后一种化学元素与附着在待沉积的材料表面的化学元素等离子体进行反应生成沉积薄膜的材料，如此反复循环，从而得到致密的沉积薄膜。
需要说明的是，本发明中所采用的等离子体反应腔室可以为任意常规的等离子体反应腔室，可以包括：静电吸盘、上电极、下电极、通气管道、莲蓬头、真空排气管道等，这里不再赘述。
以下结合附图1-3d和具体实施例对本发明的半导体器件的制备方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，请参阅图1，所采用的等离子体反应腔室100内具有侧壁105，在等离子体反应腔室100内底部具有承载半导体器件衬底120的支撑台115，支撑台115可以是具有静电吸盘和夹持部件；支撑台115底部通过轴110进行旋转；在支撑台115上方的反应腔室100顶部具有上电极140，上电极140与射频电源145相连；在侧壁105的上方具有进气口150，用于向反应腔室100内供给反应气体，反应气体在上电极140的放电环境中解离出等离子体160，用于进行刻蚀工艺或沉积工艺；在反应腔室100底部具有抽真空装置125，用于对反应腔室进行抽真空。
本实施例中，在同一等离子体反应腔室中进行第一刻蚀工艺、等离子体沉积工艺和第二刻蚀工艺，以形成栅极和侧墙为例来示例性说明，但不用于限制本发明的范围；请参阅图2，本实施例的半导体器件的制备方法具体包括以下步骤：
步骤01：将一半导体器件衬底置于反应腔室中的支撑台上，对反应腔室抽真空；
具体的，将半导体器件衬底置于静电吸盘上，并被夹持部件夹持住；通过排气管道进行抽真空过程，反应腔室内的真空度越高越好，这里，可以为10-3～10-5Pa。抽真空的设备可以但不限于是机械真空泵。
这里，如图3a所示，半导体器件衬底可以为绝缘体上的硅衬底，其包括底层硅01、层间介质02和顶层硅03；在置于反应腔室之前，在顶层硅03表面涂覆光刻胶，并光刻光刻胶，以在光刻胶中形成刻蚀图案04；然后将绝缘体上的硅衬底置于反应腔室中。
步骤02：向反应腔室中通入第一刻蚀工艺气体，调节反应腔室内的第一刻蚀工艺所需的工艺参数，然后，对半导体器件衬底进行第一刻蚀工艺；
具体的，可以通过软件或程序操作界面来设定第一刻蚀工艺所需的工艺参数；这里，通入第一刻蚀工艺气体为Cl2或HBr，采用刻蚀反应压强为5mT～100mT、刻蚀反应温度为0℃～100℃和刻蚀反应功率为100W～3000W，如图3a-3b所示，以光刻胶刻蚀图案04为保护膜，来刻蚀顶层硅03，以使顶层硅03形成核芯图案03’。
步骤03：通过终点检测技术判断第一刻蚀工艺已达到刻蚀终点，停止反应腔室内第一刻蚀工艺所需的工艺参数控制；
具体的，采用终点检测技术可以为常规的终点检测技术，这里不再赘述。当刻蚀顶层硅时，如果暴露出顶层硅下方的层间介质，则说明已经刻蚀形成核芯图案，此时，通过终点检测技术可以判断出刻蚀已经达到终点。
关闭第一管道之后，还对反应腔室进行抽真空处理，从而排除掉刻蚀工艺的等离子体，以避免对绝缘体上的硅衬底表面造成影响以及避免对后续沉积工艺造成影响，减少后续沉积工艺中沉积薄膜中的杂质含量，提高沉积薄膜质量。当然，在本发明的其它实施例中，也可以不采用抽真空处理，只是抽真空的刻蚀精度或沉积精度更高。
步骤04：向反应腔室中通入至少两种沉积工艺气体，调节反应腔室内的沉积工艺所需的工艺参数，然后，对完成第一刻蚀工艺的半导体器件衬底表面进行等离子体沉积工艺；两种沉积工艺气体交替循环通入反应腔室，从而在半导体器件衬底表面得到致密的沉积薄膜；
具体的，本步骤04中，沉积工艺气体包括至少两种反应气体，采用交替循环式通入沉积工艺气体的方式来进行沉积工艺；这是因为：通常为了得到致密度较高的沉积薄膜，沉积工艺的温度要比刻蚀工艺高很多，如果在同一个反应腔室内同时进行刻蚀工艺和沉积工艺，要求反应腔室的温度从低温极短的时间内升到高温，但是，当高温和低温相差的特别多的时候，很难在极短时间内实现上述要求。因此，本实施例中采用交替循环式通入沉积工艺气体的方式，可以克服上述问题，能够在较低的温度下沉积得到较为致密的沉积薄膜。
这里，沉积工艺得到的沉积薄膜的材料由至少两种化学元素组成；每种反应气体分别具有构成沉积薄膜的材料中的一种化学元素，例如，沉积薄膜材料为氧化硅，一种反应气体具有硅元素，另一种反应气体具有氧元素；非最后进入反应腔室的每种反应气体解离出的每种化学元素等离子体附着在待沉积的材料表面，最后一个进入反应腔室的反应气体解离出的化学元素与附着在待沉积的材料表面的每种化学元素等离子体进行反应生成沉积薄膜的材料，如此反复循环，从而得到致密的沉积薄膜。
以两种反应气体组成沉积工艺气体为例，此时，沉积薄膜的材料由两种化学元素构成，两种气体分别具有构成沉积薄膜材料的一种化学元素，以沉积反应生成该沉积薄膜；脉冲式通入沉积工艺气体的方式可以为：先通入沉积工艺气体中的一种反应气体，该种气体解离出上述一种化学元素的等离子体，该一种化学元素的等离子体附着在待沉积的材料表面，较佳的，通入该气体的时间为0.1～1S，然后停止通入该气体，并且通入沉积工艺气体中的另一种反应气体，该另一种气体解离出另一种化学元素的等离子体，该另一种化学元素的等离子体与附着在待沉积的材料表面的上述一种化学元素反应生成沉积薄膜的材料，较佳的，通入该气体的时间为0.1～1S，然后停止通入该另一种反应气体，并且通入沉积工艺气体中的上述一种反应气体，如此反复循环，以完成沉积工艺，得到致密的沉积薄膜。同理，当沉积薄膜的材料由三种及以上化学元素构成时，也可以具有类似的沉积过程和原理。
需要说明的是，上述交替循环式通入沉积工艺气体时，沉积工艺气体的多种气体可以通过相应的多个管道以及每个管道上设置阀门来控制该多种气体的通入或停止通入。并且，由于采用交替循环式气体通入方式，可以使得沉积工艺的温度与刻蚀工艺的接近，例如，可以在0～100℃来沉积得到的较高致密度的沉积薄膜。
这里，采用脉冲式通入沉积工艺气体的沉积工艺，可以通过软件或程序操作界面来设定刻蚀工艺所需的工艺参数；这里所采用的沉积工艺气体包括含硅气体和O2，含硅的气体和O2在一个周期内交替通入的时间为0.1～1S，含硅气体可以为SiH4和SiCl4中的至少一种；采用沉积反应压强为5mT～100mT、沉积反应温度为0℃～300℃和沉积反应功率为100W～3000W，如图3c所示，在核芯图案03’侧壁和顶部、以及暴露的层间介质02表面形成侧墙材料层05。所沉积的侧墙材料层05可以但不限于为氮化硅、氧化硅的一种或多种，例如，可以为单层侧墙材料层，也可以为多层侧墙材料层。例如，当侧墙材料层为氧化硅薄膜时，沉积工艺气体为SiCl4和O2时，先向反应腔室通入SiCl4气体，SiCl4气体解离出硅等离子体附着在待沉积的材料表面，比如侧壁等位置，等0.1～1S之后，停止通入SiCl4气体，并且通入O2气体，O2气体解离出氧等离子体，氧等离子体与附着在待沉积的材料表面的硅等离子体反应生成氧化硅，等0.1～1S之后，停止通入O2气体，并且通入SiCl4气体，如此反复循环，最终得到致密的氧化硅薄膜。当侧墙材料层为氮化硅薄膜时，沉积工艺气体为SiCl4和N2时，先向反应腔室通入SiCl4气体，SiCl4气体解离出硅等离子体附着在需刻蚀的材料表面，比如侧壁等位置，等0.1～1S之后，停止通入SiCl4气体，并且通入N2气体，N2气体解离出氧等离子体，氧等离子体与附着在需刻蚀的材料表面的硅等离子体反应生成氧化硅，等0.1～1S之后，停止通入N2气体，并且通入SiCl4气体，如此反复循环，最终得到致密的氮化硅薄膜。此外，侧墙材料层的厚度可以根据实际工艺要求来设定。
还需要说明的是，在本发明的其它实施例中，对沉积薄膜的致密度要求不高，则可以采用非脉冲式气体通入方式，以实现低温沉积。
步骤05：判断沉积工艺结束后，停止反应腔室内沉积工艺所需的工艺参数控制；
具体的，采用终点检测技术判断沉积工艺是否达到沉积终点，例如，当达到沉积终点时，通过在线电子显微镜监控到沉积薄膜的厚度达到目标厚度，则说明已经达到沉积终点。当侧墙材料层沉积时，通过终点检测技术判断出所沉积的侧墙材料层的厚度已经达到所需厚度时，则说明已经达到沉积终点。
然后，还对反应腔室进行抽真空处理。当然，在本发明的其它实施例中，也可以不采用抽真空处理，只是抽真空的刻蚀精度或沉积精度更高。
步骤06：对半导体衬底表面得到的沉积薄膜进行第二刻蚀工艺。
具体的，可以通过软件或程序操作界面来设定第二刻蚀工艺所需的工艺参数；这里，第二刻蚀工艺包括：通入第二刻蚀工艺气体CF4，采用刻蚀反应压强5mT～100mT、刻蚀反应温度0℃～100℃和刻蚀反应功率100W～3000W，如图3d所示，以刻蚀位于层间介质02表面和核芯图案03’顶部的侧墙材料层部分，从而形成侧墙结构05’。
当第二刻蚀工艺进行时，终点检测技术检测到层间介质02顶部和核心图案03’顶部暴露出来，从而判断侧墙结构05’已经形成完毕。
本实施例中，上述已经进行了刻蚀-沉积-刻蚀三个过程的循环，在此之后还可以进行多个沉积和刻蚀循环，完成最终的器件结构。
综上所述，本发明的半导体器件的制备方法，通过在同一等离子体反应腔室内进行刻蚀工艺、沉积工艺和再刻蚀工艺，在沉积工艺中利用交替循环通入反应气体得到致密的沉积薄膜，从而克服了刻蚀和沉积工艺无法在同一反应腔室内完成或者即使完成但是所沉积的薄膜疏松缺陷影响整个工艺的质量和器件的质量，因此，本发明能够实现在同一反应腔室内高质量完成刻蚀工艺和沉积工艺，避免了现有的多次将衬底从反应腔室内取出造成衬底表面产生大量界面缺陷的问题，提高了器件的性能；并且，简化了工艺步骤，提高了工艺效率。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (11)

1.一种半导体器件制备方法，在一等离子体反应腔室内进行；所述反应腔室内具有承载半导体器件衬底的支撑台，其特征在于，所述半导体器件制备方法包括：
步骤01：将一半导体器件衬底置于所述反应腔室中的所述支撑台上；
步骤02：向所述反应腔室中通入第一刻蚀工艺气体，调节所述反应腔室内的第一刻蚀工艺所需的工艺参数，然后，对所述半导体器件衬底进行所述第一刻蚀工艺；
步骤03：通过终点检测技术判断所述第一刻蚀工艺已达到刻蚀终点，停止所述反应腔室内所述第一刻蚀工艺所需的工艺参数控制；
步骤04：向所述反应腔室中通入至少两种沉积工艺气体，调节所述反应腔室内的所述沉积工艺所需的工艺参数，然后，在完成所述第一刻蚀工艺的所述半导体器件衬底表面进行等离子体沉积工艺；所述两种沉积工艺气体交替循环通入所述反应腔室，从而在所述半导体器件衬底表面得到致密的沉积薄膜；
步骤05：判断所述沉积工艺结束后，停止所述反应腔室内所述沉积工艺所需的工艺参数控制；
步骤06：对所述半导体衬底表面得到的所述沉积薄膜进行第二刻蚀工艺。
2.根据权利要求1所述的半导体器件制备方法，其特征在于，所述沉积工艺得到的沉积薄膜的材料由至少两种化学元素组成；每种反应气体分别具有构成所述沉积薄膜的材料中的一种化学元素；非最后进入所述反应腔室的反应气体解离出的所述化学元素等离子体附着在待沉积的材料表面，最后一个进入所述反应腔室的反应气体解离出的化学元素与附着在待沉积的材料表面的所述化学元素等离子体进行反应生成所述沉积薄膜的材料，如此反复循环，从而得到致密的所述沉积薄膜。
3.根据权利要求1或2所述的半导体器件制备方法，其特征在于，所述半导体器件衬底为绝缘体上的硅衬底，其包括底层硅、层间介质和顶层硅；所述步骤01中，包括：在所述顶层硅表面形成具有刻蚀图案的光刻胶，将所述绝缘体上的硅衬底置于所述反应腔室中。
4.根据权利要求3所述的半导体器件制备方法，其特征在于，所述步骤02中，第一刻蚀工艺包括：通入第一刻蚀工艺气体为卤族元素气体Cl2或HBr，采用刻蚀反应压强为5mT～100mT、刻蚀反应温度为0℃～100℃和刻蚀反应功率为100W～3000W，以所述具有刻蚀图案的光刻胶为保护膜，来刻蚀所述顶层硅，以形成栅极。
5.根据权利要求3所述的半导体器件制备方法，其特征在于，所述步骤04中，所述沉积工艺气体为含硅的气体以及O2，采用沉积反应压强为5mT～100mT、沉积反应温度为0℃～300℃和沉积反应功率为100W～3000W，在所述栅极侧壁和顶部、以及暴露的所述层间介质表面形成侧墙材料层。
6.根据权利要求5所述的半导体器件制备方法，其特征在于，所述含硅的气体和O2在一个周期内交替通入的时间为0.1～1S。
7.根据权利要求5或6所述的半导体器件制备方法，其特征在于，所述的含硅气体为SiH4和SiCl4中的至少一种。
8.根据权利要求3所述的半导体器件制备方法，其特征在于，所述第二刻蚀工艺包括：通入第二刻蚀工艺气体CF4，采用刻蚀反应压强5mT～100mT、刻蚀反应温度0℃～100℃和刻蚀反应功率100W～3000W，刻蚀所述侧墙材料层，以形成侧墙结构。
9.根据权利要求1所述的半导体器件制备方法，其特征在于，所述步骤03之后，且在所述步骤04之前，还包括：对所述反应腔室进行抽真空处理。
10.根据权利要求1所述的半导体器件制备方法，其特征在于，所述步骤05包括：通过终点检测技术判断所述沉积工艺已达到沉积终点。
11.根据权利要求1所述的半导体器件制备方法，其特征在于，在所述步骤05之后，所述步骤06之前还包括：对所述反应腔室进行抽真空处理。
CN201510705640.7A 2015-10-27 2015-10-27 一种半导体器件的制备方法 Pending CN106611701A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510705640.7A CN106611701A (zh) 2015-10-27 2015-10-27 一种半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510705640.7A CN106611701A (zh) 2015-10-27 2015-10-27 一种半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN106611701A true CN106611701A (zh) 2017-05-03

Family

ID=58615417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510705640.7A Pending CN106611701A (zh) 2015-10-27 2015-10-27 一种半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN106611701A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN111584411A (zh) * 2020-06-11 2020-08-25 中国科学院微电子研究所 半导体加工设备、沉积钝化层方法及pram制作方法
CN112530780A (zh) * 2020-11-27 2021-03-19 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN116825628A (zh) * 2023-08-30 2023-09-29 粤芯半导体技术股份有限公司 侧墙形成方法及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228763B (en) * 2003-10-17 2005-03-01 Taiwan Semiconductor Mfg Method of fabricating gate structures having a high-k gate dielectric layer
US20060009041A1 (en) * 2004-07-06 2006-01-12 Iyer R S Silicon nitride film with stress control
KR20060124398A (ko) * 2005-05-31 2006-12-05 주식회사 하이닉스반도체 게이트 스페이서의 형성 방법
CN102272886A (zh) * 2009-01-09 2011-12-07 朗姆研究公司 用于形成阵列双图案的间隔物
CN102282657A (zh) * 2005-01-04 2011-12-14 英特尔公司 通过cvd蚀刻与淀积顺序形成的cmos晶体管结区
CN103972146A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104465378A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN104616979A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228763B (en) * 2003-10-17 2005-03-01 Taiwan Semiconductor Mfg Method of fabricating gate structures having a high-k gate dielectric layer
US20060009041A1 (en) * 2004-07-06 2006-01-12 Iyer R S Silicon nitride film with stress control
CN102282657A (zh) * 2005-01-04 2011-12-14 英特尔公司 通过cvd蚀刻与淀积顺序形成的cmos晶体管结区
KR20060124398A (ko) * 2005-05-31 2006-12-05 주식회사 하이닉스반도체 게이트 스페이서의 형성 방법
CN102272886A (zh) * 2009-01-09 2011-12-07 朗姆研究公司 用于形成阵列双图案的间隔物
CN103972146A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的形成方法
CN104465378A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN104616979A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
施敏等: "《半导体器件物理与工艺》", 30 April 2014, 苏州大学出版社 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN111584411A (zh) * 2020-06-11 2020-08-25 中国科学院微电子研究所 半导体加工设备、沉积钝化层方法及pram制作方法
CN112530780A (zh) * 2020-11-27 2021-03-19 北京北方华创微电子装备有限公司 半导体刻蚀方法
CN116825628A (zh) * 2023-08-30 2023-09-29 粤芯半导体技术股份有限公司 侧墙形成方法及半导体器件

Similar Documents

Publication Publication Date Title
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
KR102262750B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
US11658036B2 (en) Apparatus for processing substrate
KR101108613B1 (ko) 미세 패턴의 형성 방법 및 성막 장치
EP3007205B1 (en) Workpiece processing method
TWI682461B (zh) 被處理體之處理方法
TW201820461A (zh) 用於半導體圖案化應用之高度乾蝕刻率材料
CN106611701A (zh) 一种半导体器件的制备方法
JP2016129227A (ja) 酸化物層のエッチング方法及びエッチング装置
WO2013114882A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20150048646A (ko) 감소된 트리밍 레이트에서 탄소 함유 막을 트리밍하는 방법
TW202022922A (zh) 從腔室清除ＳｎＯ膜的方法
US20140080307A1 (en) Pattern-forming method and method for manufacturing semiconductor device
CN110010431B (zh) 一种具有防离子反馈膜的微通道板的制备方法
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
US10692726B2 (en) Method for processing workpiece
WO2019169009A1 (en) Systems and methods to form airgaps
TW202036718A (zh) 矽介質材料蝕刻方法
US9773649B2 (en) Dry development and image transfer of si-containing self-assembled block copolymers
US9721766B2 (en) Method for processing target object
JP7203531B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2023551182A (ja) 堆積残留物制御のためのシステム及び方法
CN111627833A (zh) 一种半导体芯片生产制备系统
KR20240036477A (ko) 맨드릴과 스페이서를 형성하기 위한 방법, 관련 구조체, 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Applicant after: China micro semiconductor equipment (Shanghai) Co.,Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Applicant before: ADVANCED MICRO FABRICATION EQUIPMENT Inc. SHANGHAI

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170503