CN111584411A - 半导体加工设备、沉积钝化层方法及pram制作方法 - Google Patents

半导体加工设备、沉积钝化层方法及pram制作方法 Download PDF

Info

Publication number
CN111584411A
CN111584411A CN202010527570.1A CN202010527570A CN111584411A CN 111584411 A CN111584411 A CN 111584411A CN 202010527570 A CN202010527570 A CN 202010527570A CN 111584411 A CN111584411 A CN 111584411A
Authority
CN
China
Prior art keywords
layer
gas
passivation layer
precursor
etching chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010527570.1A
Other languages
English (en)
Inventor
黄元泰
周娜
李俊杰
李琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010527570.1A priority Critical patent/CN111584411A/zh
Publication of CN111584411A publication Critical patent/CN111584411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及半导体器件加工技术领域，尤其涉及半导体加工设备、沉积钝化层方法及PRAM制作方法，包括：在对刻蚀腔室中的目标膜层刻蚀后，原位循环执行钝化层沉积过程，以在目标膜层上沉积钝化层；钝化层沉积过程包括：顺次执行前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序；前驱气体吸附工序包括：通过前驱气体供给装置向刻蚀腔室中供给前驱气体，以使目标膜层的表面吸附前驱气体形成前驱体膜；第一次吹扫工序包括：先向刻蚀腔室供给吹扫气体，再抽出吹扫气体；活化工序包括：对前驱体膜进行活化；第二次吹扫工序包括：先向刻蚀腔室供给吹扫气体，再抽出吹扫气体。本发明不仅避免了目标膜层发生氧化，而且钝化层的厚度精确可控。

Description

半导体加工设备、沉积钝化层方法及PRAM制作方法
技术领域
本发明涉及半导体器件加工技术领域，尤其涉及半导体加工设备、沉积钝化层方法及PRAM制作方法。
背景技术
相变随机存储器(Phase-Change Random Access Memory，PRAM)具有不挥发、高速度、小尺寸的优点。近年来PRAM发展迅猛，被认为是最有可能替代闪存的下一类新型存储器。
在PRAM中，相变材料层和选通器件层是决定其最重要特性的膜层。这两种膜层极易氧化，一旦氧化，将会导致PRAM失效。现有技术在制作PRAM的过程中，刻蚀工序在刻蚀腔室中完成，沉积工序在沉积腔室中完成。由于刻蚀腔室和沉积腔室是两个相互独立的反应腔室，器件在刻蚀腔室中刻蚀后需要移动至沉积腔室。而在移动器件的过程中，难免会使相变材料层和选通器件层与空气接触，发生氧化。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的半导体加工设备、沉积钝化层方法及PRAM制作方法。
依据第一个方面，本发明提供一种半导体加工设备，包括刻蚀腔室、前驱气体供给装置、反应气体供给装置和气体传输管路；
所述前驱气体供给装置和所述反应气体供给装置分别通过所述气体传输管路与所述刻蚀腔室连通；
所述前驱气体供给装置用于通过所述气体传输管路向所述刻蚀腔室供给前驱气体，所述反应气体供给装置用于通过所述气体传输管路向所述刻蚀腔室供给反应气体，以利用所述前驱气体和所述反应气体对所述刻蚀腔室中的晶圆进行钝化。
依据第二个方面，本发明提供一种沉积钝化层的方法，应用在上述第一个方面所述的半导体加工设备中，所述方法包括：
在对所述刻蚀腔室中的目标膜层刻蚀后，原位循环执行钝化层沉积过程，以在所述目标膜层上沉积钝化层；
其中，所述钝化层沉积过程包括：顺次执行前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序；
其中，所述前驱气体吸附工序包括：通过所述前驱气体供给装置向所述刻蚀腔室中供给所述前驱气体，以使所述目标膜层的表面吸附所述前驱气体形成前驱体膜；
其中，所述第一次吹扫工序包括：先向所述刻蚀腔室供给吹扫气体，再抽出所述吹扫气体，以使所述前驱气体随所述吹扫气体从所述刻蚀腔室中排出；
其中，所述活化工序包括：对所述前驱体膜进行活化；
其中，所述第二次吹扫工序包括：先向所述刻蚀腔室供给所述吹扫气体，再抽出所述吹扫气体，以使所述活化工序中的活化产物随所述吹扫气体从所述刻蚀腔室中排出。
优选的，所述前驱气体为TMS或SiH4，所述钝化层为SiO2。
优选的，所述对所述前驱体膜进行活化，包括：
通过所述反应气体供给装置向所述刻蚀腔室中供给惰性气体，并施加低偏置功率的射频功率脉冲，以产生等离子体；
利用所述等离子体对所述前驱体膜进行活化。
优选的，所述原位循环执行钝化层沉积过程，包括：
根据所述钝化层的目标沉积厚度，确定执行所述钝化层沉积过程的循环次数；
基于所述循环次数，原位循环执行所述钝化层沉积过程。
优选的，所述前驱气体吸附工序和所述活化工序的处理时间均控制在10秒以内。
优选的，所述第一次吹扫工序和所述第二次吹扫工序的处理时间均控制在3-10秒的范围内。
依据第三个方面，本发明提供一种相变随机存储器的制作方法，所述方法包括：
将待刻蚀的晶圆放置于刻蚀腔室，其中，所述待刻蚀的晶圆包括顺次形成的半导体衬底、第一阻挡层、选通器件层、第二阻挡层、电极层、第三阻挡层、相变材料层、第四阻挡层和掩膜层；
对所述掩膜层、所述第四阻挡层和所述相变材料层进行刻蚀，并在刻蚀后，执行前述第二个方面所述的沉积钝化层的方法，在所述晶圆的表面原位沉积第一钝化层；
对所述第一钝化层、所述第三阻挡层、所述电极层、所述第二阻挡层和所述选通器件层进行刻蚀，并在刻蚀后，执行前述第二个方面所述的沉积钝化层的方法，在所述晶圆的表面原位沉积第二钝化层。
优选的，所述相变材料层为GST层，所述GST层的材料为Ge2Sb2Te5，所述选通器件层为OTS层，所述OTS层的材料为GeSeAl。
优选的，所述电极层为钨层或碳钨层，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层和所述第四阻挡层均为碳层。
本发明的半导体加工设备，包括刻蚀腔室、前驱气体供给装置、反应气体供给装置和气体传输管路。前驱气体供给装置和反应气体供给装置分别通过气体传输管路与刻蚀腔室连通。前驱气体供给装置用于通过气体传输管路向刻蚀腔室供给前驱气体，反应气体供给装置用于通过气体传输管路向刻蚀腔室供给反应气体，以利用前驱气体和反应气体对刻蚀腔室中的晶圆进行钝化。本发明利用前驱气体供给装置和气体传输管路，实现了为刻蚀腔室添加前驱气路，利用反应气体供给装置和气体传输管路，实现了为刻蚀腔室添加反应气路。从而，利用刻蚀腔室不仅能够对晶圆进行刻蚀，还能够对晶圆进行沉积钝化，无需移动器件，实现了原位沉积钝化，避免了晶圆发生氧化，保证了半导体器件的有效性。
本发明的沉积钝化层的方法利用半导体加工设备先对刻蚀腔室中的目标膜层刻蚀，再原位循环执行由前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序构成的钝化层沉积过程。前驱气体吸附工序包括：通过前驱气体供给装置向刻蚀腔室中供给前驱气体，以使目标膜层的表面吸附前驱气体形成前驱体膜。第一次吹扫工序包括：先向刻蚀腔室供给吹扫气体，再抽出吹扫气体，以使前驱气体随吹扫气体从刻蚀腔室中排出。活化工序包括：对前驱体膜进行活化。第二次吹扫工序包括：先向刻蚀腔室供给吹扫气体，再抽出吹扫气体，以使活化工序中的活化产物随吹扫气体从刻蚀腔室中排出。最终，通过原位循环执行该钝化层沉积过程，在目标膜层上逐渐沉积钝化层。不仅能够避免目标膜层发生氧化，还能够使钝化层的厚度精确可控。
本发明的相变随机存储器的制作方法，首先将待刻蚀的晶圆放置于刻蚀腔室，其中，待刻蚀的晶圆包括顺次形成的半导体衬底、第一阻挡层、选通器件层、第二阻挡层、电极层、第三阻挡层、相变材料层、第四阻挡层和掩膜层。接着，对掩膜层、第四阻挡层和相变材料层进行刻蚀，并在刻蚀后，通过循环执行钝化层沉积过程在晶圆的表面原位沉积第一钝化层。然后，对第一钝化层、第三阻挡层、电极层、第二阻挡层和选通器件层进行刻蚀，并在刻蚀后，通过循环执行钝化层沉积过程在晶圆的表面原位沉积第二钝化层。本发明通过先后在相变材料层和选通器件层的侧壁上沉积钝化层，实现了对相变材料层和选通器件层侧壁的保护，避免相变材料层和选通器件层侧壁发生氧化，保证了相变随机存储器的有效性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例中半导体加工设备的结构示意图。
图2示出了本发明实施例中沉积钝化层的方法的流程图。
图3示出了本发明实施例中钝化层沉积过程的流程图。
图4示出了本发明实施例中对掩膜层、第四阻挡层和相变材料层刻蚀后，晶圆的结构示意图。
图5示出了本发明实施例中沉积第一钝化层后晶圆的结构示意图。
图6示出了本发明实施例中对第一钝化层、第三阻挡层、电极层、第二阻挡层、选通器件层刻蚀后，晶圆的结构示意图。
图7示出了本发明实施例中沉积第二钝化层后晶圆的结构示意图。
其中，101为刻蚀腔室，102为气体传输管路，103为前驱气体供给装置，104为反应气体供给装置，9为半导体衬底，8为第一阻挡层，7为选通器件层，6为第二阻挡层，5为电极层，4为第三阻挡层，3为相变材料层，2为第四阻挡层，1为掩膜层，10为第一钝化层，11为第二钝化层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明第一实施例提供一种半导体加工设备，如图1所示，该半导体加工设备包括刻蚀腔室101、前驱气体供给装置103、反应气体供给装置104和气体传输管路102，前驱气体供给装置103和反应气体供给装置104分别通过气体传输管路102与刻蚀腔室101连通。
其中，刻蚀腔室101中放置有晶圆，在刻蚀腔室101中能够对晶圆进行刻蚀工序。前驱气体供给装置103可以为产生前驱气体或存储有前驱气体的装置。为了便于控制前驱气体供给装置103，可以将其设置在刻蚀腔室101的外部，进而，通过气体传输管路102将前驱气体供给装置103与刻蚀腔室101连通。反应气体供给装置104可以为产生反应气体或存储有反应气体的装置，同样，反应气体供给装置104通过气体传输管路102与刻蚀腔室101连通。
进一步，前驱气体供给装置103用于通过气体传输管路102向刻蚀腔室101供给前驱气体，反应气体供给装置104用于通过气体传输管路102向刻蚀腔室101供给反应气体。从而，利用前驱气体和反应气体对刻蚀腔室101中刻蚀后的晶圆进行钝化。从而，在刻蚀腔室101中还实现了对晶圆的原位沉积钝化。
本发明利用前驱气体供给装置103和气体传输管路102，实现了为刻蚀腔室101添加前驱气路，利用反应气体供给装置104和气体传输管路102，实现了为刻蚀腔室101添加反应气路。因此，利用刻蚀腔室101不仅能够对晶圆进行刻蚀，还能够对晶圆进行沉积钝化，无需移动器件，实现了原位沉积钝化，避免了晶圆发生氧化，保证了半导体器件的有效性。
基于同一发明构思，本发明第二实施例提供一种沉积钝化层的方法，应用在第一实施例所述的半导体加工设备中，所述方法包括以下步骤：
在对刻蚀腔室101中的目标膜层刻蚀后，原位循环执行钝化层沉积过程，以在目标膜层上沉积钝化层。
具体来讲，目标膜层为易氧化膜层。对于不同的半导体器件，其包含的目标膜层的类型不同。具体地，对于PRAM而言，目标膜层可以为相变材料层3和/或选通器件层7。本发明的目的在于对目标膜层进行原位钝化，在目标膜层的表面形成钝化层，以防止目标膜层发生氧化。
进一步来讲，首先，对放置在刻蚀腔室101中的目标膜层进行刻蚀。接着，为避免目标膜层氧化，对刻蚀后的目标膜层原位循环执行钝化层沉积过程。其中，如图2所示，钝化层沉积过程包括以下步骤：
顺次执行前驱气体吸附工序201、第一次吹扫工序202、活化工序203和第二次吹扫工序204。
对于前驱气体吸附工序201而言，其包括以下过程：
通过前驱气体供给装置103向刻蚀腔室101中供给前驱气体，以使目标膜层的表面吸附前驱气体形成前驱体膜。
具体来讲，前驱气体的类型与钝化层的类型相对应。为了生成不同的钝化层，通入的前驱气体的类型也不同。钝化层的材料可以为SiO2或Si3N4。由于SiO2相对容易生成，因此，在本发明实施例中将SiO2作为钝化层。进而，与SiO2对应的前驱气体可以为TMS或SiH4，对应地，前驱气体供给装置103为TMS供给装置或SiH4供给装置。进一步，在前驱气体吸附工序201中，控制前驱气体供给装置103向刻蚀腔室101供给TMS或SiH4，使目标膜层的表面吸附前驱气体，形成前驱体膜。通常，刻蚀腔室101会配备O2气路，刻蚀腔室101中会存在O2，前驱体膜与O2发生化学反应能够生成钝化层。
对于第一次吹扫工序202而言，其包括以下过程：
先向刻蚀腔室101供给吹扫气体，再抽出吹扫气体，以使前驱气体随吹扫气体从刻蚀腔室101中排出。
具体来讲，在完成前驱气体的吸附之后进行吹扫，以清除刻蚀腔室101中的前驱气体。在第一次吹扫工序202中，首先，通过泵送阀在预定开度下向刻蚀腔室101中供给吹扫气体，然后再通过泵送阀抽出吹扫气体。在抽出吹扫气体时，可以将泵送阀的状态设定为全开的开度，以充分的使刻蚀腔室101中的前驱气体随吹扫气体抽出到刻蚀腔室101之外。其中，吹扫气体为Ar。
需要说明的是，在本发明实施例中，刻蚀腔室101还通过管路与吹扫气体供给装置连接，吹扫气体供给装置用于向刻蚀腔室101供给吹扫气体。
对于活化工序203而言，其包括以下过程：
对前驱体膜进行活化。
具体来讲，在活化工序203中，通过反应气体供给装置104向刻蚀腔室101中供给惰性气体，并施加低偏置功率(LowBias)的射频功率脉冲，以产生等离子体。其中，在活化工序中，反应气体为惰性气体，利用反应气体供给装置104提供惰性气体，惰性气体为He、Ne、Ar、Kr或Xe。进而，通过向惰性气体施加射频功率脉冲，能够产生惰性气体的等离子体。进而，利用等离子体对前驱体膜进行活化，通过发生化学反应形成钝化层，以对目标膜层进行保护。
对于第二次吹扫工序204而言，其包括以下过程：
先向刻蚀腔室101供给吹扫气体，再抽出吹扫气体，以使活化工序中的活化产物随吹扫气体从刻蚀腔室101中排出。
具体来讲，在完成活化后再次进行吹扫，以清除刻蚀腔室101中的活化产物。在第二次吹扫工序204中，首先，通过泵送阀在预定开度下向刻蚀腔室101中供给吹扫气体，然后再通过泵送阀抽出吹扫气体。在抽出吹扫气体时，可以将泵送阀的状态设定为全开的开度，以充分的将聚合物前驱体吸附物的活化刻蚀反应产物随吹扫气体抽出到刻蚀腔室101之外。其中，吹扫气体为Ar。
进一步来讲，在本发明实施例中，原位循环执行钝化层沉积过程，包括以下步骤：
根据钝化层的目标沉积厚度，确定执行钝化层沉积过程的循环次数；
基于循环次数，原位循环执行钝化层沉积过程。
具体来讲，由前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序组成一次钝化层沉积过程。在一次钝化层沉积过程中，前驱气体吸附工序和活化工序的处理时间均控制在10秒以内，第一次吹扫工序和第二次吹扫工序的处理时间均控制在3-10秒的范围内。一次钝化层沉积过程能够将形成的钝化层的厚度控制在0.1～10nm的范围内。本发明通过循环执行上述钝化层沉积过程，能够不断使钝化层增厚，直至目标沉积厚度。因此，在本发明中，先根据钝化层的目标沉积厚度，确定循环次数。再根据循环次数，循环执行钝化层沉积过程，直至钝化层达到目标沉积厚度。其中，循环次数的范围可以为1～100次。本发明通过循环执行钝化层沉积过程，在目标膜层上以尽量慢地速率逐渐沉积钝化层，使得钝化层的厚度精确可控。
基于同一发明构思，本发明第三实施例还提供一种相变随机存储器的制作方法，如图3所示，所述方法包括以下步骤：
步骤301：将待刻蚀的晶圆放置于刻蚀腔室101，其中，待刻蚀的晶圆包括顺次形成的半导体衬底9、第一阻挡层8、选通器件层7、第二阻挡层6、电极层5、第三阻挡层4、相变材料层3、第四阻挡层2和掩膜层1。
步骤302：对掩膜层1、第四阻挡层2和相变材料层3进行刻蚀，并在刻蚀后，执行如第二实施例的沉积钝化层的方法，在晶圆的表面原位沉积第一钝化层10。
步骤303：对第一钝化层10、第三阻挡层4、电极层5、第二阻挡层6和选通器件层7进行刻蚀，并在刻蚀后，执行如第二实施例的沉积钝化层的方法，在晶圆的表面原位沉积第二钝化层11。
具体来讲，本发明的PRAM包含以下结构：半导体衬底9、第一阻挡层8、选通器件层7、第二阻挡层6、电极层5、第三阻挡层4、相变材料层3、第四阻挡层2和掩膜层1。在形成包含上述膜层的晶圆之后，在刻蚀腔室101中对该晶圆进行刻蚀。
首先，对掩膜层1、第四阻挡层2和相变材料层3进行刻蚀，形成如图4所示的晶圆。接着，执行上述第二实施例所述的沉积钝化层的方法，通过原位循环执行钝化层沉积过程，在图4的晶圆的表面沉积第一钝化层10，形成如图5所示的晶圆。从而实现了对相变材料层3侧壁的钝化，避免相变材料层3侧壁发生氧化。
然后，对第一钝化层10、第三阻挡层4、电极层5、第二阻挡层6和选通器件层7进行刻蚀，形成如图6所示的晶圆。接着，执行上述第二实施例所述的沉积钝化层的方法，通过原位循环执行钝化层沉积过程，在图6的晶圆的表面沉积第二钝化层11，形成如图7所示的晶圆。从而实现了对选通器件层7侧壁的钝化，避免选通器件层7侧壁发生氧化。
需要说明的是，由于第二实施例已经对沉积钝化层的方法进行详细说明，在第三实施例中，对于如何原位沉积第一钝化层10和第二钝化层11，将不再赘述。
进一步，在本发明实施例中，第一阻挡层8、第二阻挡层6、第三阻挡层4和第四阻挡层2可以均选用碳层。电极层5可以选用钨层或碳钨层。相变材料层3可以选用锗锑碲(GST)层，GST层的材料为Ge2Sb2Te5。选通器件层7可以选用双向阈值开关(Ovonic ThresholdSwitch，OTS)层，OTS层的材料为GeSeAl。由于GST层和OTS层极易氧化，因此，通过沉积第一钝化层10和第二钝化层11实现了对GST层和OTS层的保护，避免GST层和OTS层发生氧化，影响PRAM的特性。
由于PRAM中的选通器件层7和相变材料层3极易氧化，因此，本发明利用同时支持刻蚀工序和沉积工序的刻蚀腔室101，实现原位沉积钝化。并结合由前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序构成的循环沉积钝化层方法，先后在相变材料层3和选通器件层7的侧壁上沉积钝化层，实现了对相变材料层3和选通器件层7侧壁的保护，避免相变材料层3和选通器件层7侧壁发生氧化，保证了PRAM器件的有效性。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体加工设备，其特征在于，包括刻蚀腔室、前驱气体供给装置、反应气体供给装置和气体传输管路；
所述前驱气体供给装置和所述反应气体供给装置分别通过所述气体传输管路与所述刻蚀腔室连通；
所述前驱气体供给装置用于通过所述气体传输管路向所述刻蚀腔室供给前驱气体，所述反应气体供给装置用于通过所述气体传输管路向所述刻蚀腔室供给反应气体，以利用所述前驱气体和所述反应气体对所述刻蚀腔室中的晶圆进行钝化。
2.一种沉积钝化层的方法，其特征在于，应用在如权利要求1所述的半导体加工设备中，所述方法包括：
在对所述刻蚀腔室中的目标膜层刻蚀后，原位循环执行钝化层沉积过程，以在所述目标膜层上沉积钝化层；
其中，所述钝化层沉积过程包括：顺次执行前驱气体吸附工序、第一次吹扫工序、活化工序和第二次吹扫工序；
其中，所述前驱气体吸附工序包括：通过所述前驱气体供给装置向所述刻蚀腔室中供给所述前驱气体，以使所述目标膜层的表面吸附所述前驱气体形成前驱体膜；
其中，所述第一次吹扫工序包括：先向所述刻蚀腔室供给吹扫气体，再抽出所述吹扫气体，以使所述前驱气体随所述吹扫气体从所述刻蚀腔室中排出；
其中，所述活化工序包括：对所述前驱体膜进行活化；
其中，所述第二次吹扫工序包括：先向所述刻蚀腔室供给所述吹扫气体，再抽出所述吹扫气体，以使所述活化工序中的活化产物随所述吹扫气体从所述刻蚀腔室中排出。
3.如权利要求2所述的方法，其特征在于，所述前驱气体为TMS或SiH4，所述钝化层为SiO2。
4.如权利要求2所述的方法，其特征在于，所述对所述前驱体膜进行活化，包括：
通过所述反应气体供给装置向所述刻蚀腔室中供给惰性气体，并施加低偏置功率的射频功率脉冲，以产生等离子体；
利用所述等离子体对所述前驱体膜进行活化。
5.如权利要求2所述的方法，其特征在于，所述原位循环执行钝化层沉积过程，包括：
根据所述钝化层的目标沉积厚度，确定执行所述钝化层沉积过程的循环次数；
基于所述循环次数，原位循环执行所述钝化层沉积过程。
6.如权利要求2所述的方法，其特征在于，所述前驱气体吸附工序和所述活化工序的处理时间均控制在10秒以内。
7.如权利要求2所述的方法，其特征在于，所述第一次吹扫工序和所述第二次吹扫工序的处理时间均控制在3-10秒的范围内。
8.一种相变随机存储器的制作方法，其特征在于，所述方法包括：
将待刻蚀的晶圆放置于刻蚀腔室，其中，所述待刻蚀的晶圆包括顺次形成的半导体衬底、第一阻挡层、选通器件层、第二阻挡层、电极层、第三阻挡层、相变材料层、第四阻挡层和掩膜层；
对所述掩膜层、所述第四阻挡层和所述相变材料层进行刻蚀，并在刻蚀后，执行如权利要求2-7中任一项所述的沉积钝化层的方法，在所述晶圆的表面原位沉积第一钝化层；
对所述第一钝化层、所述第三阻挡层、所述电极层、所述第二阻挡层和所述选通器件层进行刻蚀，并在刻蚀后，执行如权利要求2-7中任一项所述的沉积钝化层的方法，在所述晶圆的表面原位沉积第二钝化层。
9.如权利要求8所述的方法，其特征在于，所述相变材料层为GST层，所述GST层的材料为Ge2Sb2Te5，所述选通器件层为OTS层，所述OTS层的材料为GeSeAl。
10.如权利要求8所述的方法，其特征在于，所述电极层为钨层或碳钨层，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层和所述第四阻挡层均为碳层。
CN202010527570.1A 2020-06-11 2020-06-11 半导体加工设备、沉积钝化层方法及pram制作方法 Pending CN111584411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010527570.1A CN111584411A (zh) 2020-06-11 2020-06-11 半导体加工设备、沉积钝化层方法及pram制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010527570.1A CN111584411A (zh) 2020-06-11 2020-06-11 半导体加工设备、沉积钝化层方法及pram制作方法

Publications (1)

Publication Number Publication Date
CN111584411A true CN111584411A (zh) 2020-08-25

Family

ID=72124065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010527570.1A Pending CN111584411A (zh) 2020-06-11 2020-06-11 半导体加工设备、沉积钝化层方法及pram制作方法

Country Status (1)

Country Link
CN (1) CN111584411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121609A1 (en) * 2020-12-11 2022-06-16 International Business Machines Corporation Phase change memory cell with ovonic threshold switch

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103975419A (zh) * 2011-09-01 2014-08-06 诺发系统公司 等离子体活化保形电介质膜沉积
US20150287916A1 (en) * 2014-04-03 2015-10-08 Micron Technology, Inc. Semiconductor structures including multi-portion liners and related methods
TW201715609A (zh) * 2015-07-28 2017-05-01 蘭姆研究公司 敏感材料上之含鹵化物原子層沉積膜的整合方法
CN106611701A (zh) * 2015-10-27 2017-05-03 中微半导体设备(上海)有限公司 一种半导体器件的制备方法
US20200044149A1 (en) * 2018-08-06 2020-02-06 Toshiba Memory Corporation Semiconductor memory device
CN110998805A (zh) * 2017-08-04 2020-04-10 朗姆研究公司 Tcp蚀刻室中的集成原子层钝化和原位蚀刻-alp方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103975419A (zh) * 2011-09-01 2014-08-06 诺发系统公司 等离子体活化保形电介质膜沉积
US20150287916A1 (en) * 2014-04-03 2015-10-08 Micron Technology, Inc. Semiconductor structures including multi-portion liners and related methods
TW201715609A (zh) * 2015-07-28 2017-05-01 蘭姆研究公司 敏感材料上之含鹵化物原子層沉積膜的整合方法
CN106611701A (zh) * 2015-10-27 2017-05-03 中微半导体设备(上海)有限公司 一种半导体器件的制备方法
CN110998805A (zh) * 2017-08-04 2020-04-10 朗姆研究公司 Tcp蚀刻室中的集成原子层钝化和原位蚀刻-alp方法
US20200044149A1 (en) * 2018-08-06 2020-02-06 Toshiba Memory Corporation Semiconductor memory device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121609A1 (en) * 2020-12-11 2022-06-16 International Business Machines Corporation Phase change memory cell with ovonic threshold switch
US11665983B2 (en) 2020-12-11 2023-05-30 International Business Machines Corporation Phase change memory cell with ovonic threshold switch
US11910734B2 (en) 2020-12-11 2024-02-20 International Business Machines Corporation Phase change memory cell with ovonic threshold switch

Similar Documents

Publication Publication Date Title
KR102648476B1 (ko) Mram 스택을 패터닝하기 위한 건식 플라즈마 에칭 방법
US10515816B2 (en) Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9870899B2 (en) Cobalt etch back
US20190311909A1 (en) Gas-phase selective etching systems and methods
JP7454773B2 (ja) 自己律速型で有限溶解度の反応を使用した湿式原子層エッチングのための処理システム及びプラットフォーム
JP2018182322A (ja) 原子層エッチングのリセットを伴う選択的堆積
JP2006214005A (ja) 化学気相蒸着法によるＧｅＳｂＴｅ薄膜の製造方法
CN105870119A (zh) 用于字线应用的钨
TW201626456A (zh) 用於新興記憶體裝置的介電修復
TW201839849A (zh) 具有選擇性阻隔層的結構
TW201925513A (zh) 增強選擇性沉積製程
US20160099160A1 (en) Method for collapse-free drying of high aspect ratio structures
TW202029359A (zh) 半導體裝置的形成方法
JP2008098645A (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
CN111584411A (zh) 半导体加工设备、沉积钝化层方法及pram制作方法
US9306166B1 (en) Fabrication method of resistance variable memory apparatus
US11552265B2 (en) Resistance-switching polymer films and methods of manufacture
JP2023550907A (ja) ピラーセルＰＣＭ用のｉｎ－ｓｉｔｕドリフト緩和ライナ
CN114207808A (zh) 处理动态随机存取存储器的方法
JP5699516B2 (ja) 電極に接する絶縁膜の製造方法及びその絶縁膜を含む半導体装置
TW201903834A (zh) 自對準觸點與閘極處理流程
KR102283500B1 (ko) 박막 증착 방법
US20200106012A1 (en) Methods of forming nickel-containing films
KR20120004849A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825

RJ01 Rejection of invention patent application after publication