CN114207808A - 处理动态随机存取存储器的方法 - Google Patents

处理动态随机存取存储器的方法 Download PDF

Info

Publication number
CN114207808A
CN114207808A CN202080056052.4A CN202080056052A CN114207808A CN 114207808 A CN114207808 A CN 114207808A CN 202080056052 A CN202080056052 A CN 202080056052A CN 114207808 A CN114207808 A CN 114207808A
Authority
CN
China
Prior art keywords
substrate
bit line
grain size
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080056052.4A
Other languages
English (en)
Inventor
刘乐群
普里亚达希·潘达
乔纳森·C·肖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114207808A publication Critical patent/CN114207808A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述形成DRAM位线以改进线边缘粗糙度(LER)并降低电阻的方法。所述方法包含以下步骤：将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于第一晶粒尺寸。接着将膜堆叠物沉积于非晶化位线金属层上。蚀刻膜堆叠物和非晶化位线金属层，以于基板上形成图案化膜堆叠物。热退火基板上的图案化膜堆叠物。

Description

处理动态随机存取存储器的方法
技术领域
本发明的多个实施方式涉及电子装置制造的领域。具体而言，多个实施方式涉及用于动态随机存取存储器(DRAM)位线堆叠工艺的方法。
背景技术
集成电路已经发展成为复杂的装置，这种复杂的装置可以在单个芯片上包括数百万个晶体管、电容器和电阻器。在集成电路发展的过程中，功能密度(即，每个芯片区域的互连装置的数量)通常增加了，而几何尺寸(即，可以使用制造工艺创建的最小部件(或线))却减小了。
减小集成电路(IC)的尺寸导致改良的性能、增加的容量和/或降低的成本。每次减小尺寸都需要更复杂的技术来形成IC。例如，缩减的晶体管尺寸允许在芯片上合并更多数量的存储器或逻辑装置，从而有助于制造更大容量的产品。但是，永远追求容量并非没有问题。优化各装置性能的必要性变得越来越重要。
非易失性存储器是一类集成电路，在这类集成电路中，在供应至装置的电源关闭之后，存储器单元或元件不会失去它们的状态。由可在两个方向磁化的铁氧体环制成的早期计算机存储器是非易失性的。随着半导体技术发展到小型化的更高层级，铁氧体装置由于更常见的易失性存储器(例如DRAM(动态随机存取存储器)和SRAM(静态RAM))而被舍弃。如本文所用，术语“动态随机存取存储器”或“DRAM”是指通过将电荷(即，二进制1)或无电荷(即，二进制0)的数据包储存于电容器上来储存数据位的存储单元。电荷通过存取晶体管被选通加至电容器上，且通过以下方法检测：启动相同的晶体管并查看将电荷数据包投放(dump)在晶体管输出上的互联线(interconnect line)上而产生的电压扰动。因此，单一DRAM单元是由一个晶体管和一个电容器制成。由DRAM单元的数组形成DRAM装置。由字线链接存取晶体管上的行，且由位线链接晶体管输入/输出。历史上，DRAM电容器已从平面多晶硅-氧化物-基板板状电容器发展到3-D结构，所述3-D结构已分成“堆叠”电容器(两片板均位于基板上方)和“沟槽”电容器(使用基板中的经蚀刻腔体作为公共板(common plate))。在这样的DRAM装置中，难以形成同时具有低电阻和良好线边缘粗糙度的DRAM位线。
因此，需要能制造同时具有低电阻和良好线边缘粗糙度的位线的DRAM装置的方法。
发明内容
本公开内容的一个或多个实施方式涉及形成DRAM位线的方法，所述方法包含以下步骤：将惰性物质(species)注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，第二晶粒尺寸小于第一晶粒尺寸；将膜堆叠物沉积于非晶化位线金属层上；蚀刻膜堆叠物和非晶化位线金属层，以于基板上形成图案化膜堆叠物；和热退火基板上的图案化膜堆叠物。
本公开内容的一个或多个实施方式涉及群集工具，用于执行动态随机存取存储器(DRAM)位线堆叠工艺。在一个实施方式中，群集工具包含：中央传送站，构造为接收基板，所述基板具有形成于基板上的多晶硅插塞，且中央传送站构造为将基板传送至多个工艺腔室和离开多个工艺腔室，多个工艺腔室各自独立地连接至中央传送站，以于基板上执行多个DRAM位线工艺中的一个，多个工艺腔室包含：预清洁腔室，构造为从基板的表面移除原生氧化物；阻挡层沉积腔室，构造为将阻挡层沉积于基板的表面上；位线金属沉积腔室，构造为将位线金属层沉积于基板的表面上；和硬模沉积腔室，构造为将硬模层沉积于基板的表面上。
本公开内容的一个或多个实施方式涉及非暂时性计算机可读取介质，所述非暂时性计算机可读取介质包括指令，当所述指令被工艺腔室的控制器执行时，导致工艺腔室执行以下操作：控制将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，其中第二晶粒尺寸小于第一晶粒尺寸；控制将膜堆叠物沉积于非晶化位线金属层上；接收用于第三结构的数据，以控制蚀刻膜堆叠物和非晶化位线金属层，以于基板上形成图案化膜堆叠物；和控制热退火基板上的图案化膜堆叠物。
附图说明
因此，为了能详细理解本公开内容的上述特征的方式，可参照多个实施方式得到上文简要概述的本公开内容的更具体描述，其中一些实施方式图示于附图中。然而，请注意，附图仅示出了此公开内容的多个典型实施方式，因此不应视为对本公开内容范围的限制，因为本公开内容可以允许其他多个等效实施方式。
图1描绘根据本文所述的多个实施方式的方法的流程图；
图2描绘根据一个或多个实施方式的电子装置；
图3描绘根据一个或多个实施方式的电子装置；
图4A描绘根据一个或多个实施方式的电子装置；
图4B描绘根据一个或多个实施方式的电子装置；
图4C描绘根据一个或多个实施方式的电子装置；和
图5描绘根据本公开内容的一个或多个实施方式的群集工具系统的方块图。
具体实施方式
在描述本公开内容的数个示例性实施方式之前，应了解到本公开内容不受限于下面说明书中所阐述的结构或处理步骤的细节。本公开内容能够具有其他多个实施方式，并能够被由各种方式实践或执行。
如在此说明书和随附权利要求中所使用，术语“基板(substrate)”指的是表面，或表面的部分，其中处理在所述表面或表面的部分上进行。本案所属技术领域中一般技术人员也将理解的是，除非上下文另有明确指示，否则参照基板可仅指基板的一部分。此外，参照在基板上沉积可指裸基板和具有在基板上沉积或形成的一个或多个膜或结构的基板二者。
如本文所用，“基板”指的是任何基板或形成于基板上的材料表面，在制造工艺期间，在所述基板或形成于基板上的材料表面上进行膜处理。举例而言，取决于应用，在基板表面上面能进行处理的基板表面包括：诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂的氧化硅、非晶硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石之类的材料，和任何其他材料(如金属、金属氮化物、金属合金和其它导电材料)。基板可包括，但不限于，半导体晶片。可将基板暴露于预处理工艺，以研磨、蚀刻、还原、氧化、羟基化、退火、UV硬化、电子束硬化和/或烘烤基板表面。除了在基板本身的表面上直接进行膜处理之外，在本公开内容中，也可在形成于基板上的下方层(underlayer)上进行本文所公开的任何膜处理步骤(如下文更详细地公开)，且术语“基板表面”意图包括前后文所指的这种下方层。因此，例如，当膜/层或部分膜/层已被沉积至基板表面上，新沉积的膜/层的暴露表面便为基板表面。
如本说明书和随附权利要求所用，术语“前驱物”、“反应物”、“反应性气体”和类似术语可互换使用，以指称可与基板表面反应的任何气态物质。
如本文所用，术语“动态随机存取存储器”或“DRAM”是指通过将电荷(即，二进制1)或无电荷(即，二进制0)的数据包储存于电容器上来储存数据位的存储单元。电荷通过存取晶体管被选通加至电容器上，且通过以下方式来检测：启动相同的晶体管并查看将电荷数据包投放在晶体管输出上的互联线上而产生的电压扰动。因此，单一DRAM单元是由一个晶体管和一个电容器制成。由DRAM单元的阵列形成DRAM装置。由字线链接存取晶体管上的行，且由位线链接晶体管输入/输出。历史上，DRAM电容器已从平面多晶硅-氧化物-基板板状电容器发展到3-D结构，所述3-D结构已分成“堆叠”电容器(两片板均位于基板上方)和“沟槽”电容器(使用基板中的经蚀刻腔体作为公共板)。
本文参照多个截面图来描述多个示例性实施方式，这些截面图是多个示例性实施方式(和中间结构)的示意图。由此，例如由于制造技术和/或容差所导致的图示形状的变化是可以预期的。因此，示例性实施方式不应被解释为限于本文所示区域的特定形状，而是可以包括例如由制造引起的形状偏差。
本公开内容的多个实施方式涉及处理DRAM位线以便有利地改进线边缘粗糙度(LER)并降低电阻的方法。
图1描绘根据本公开内容的一个或多个实施方式的方法10的流程图。参照图1，方法10通过将惰性物质注入到位线金属层中而在操作20处开始。在操作30处，沉积膜堆叠物。在操作40处，蚀刻膜堆叠物以形成图案化膜堆叠物。在操作50处，热退火图案化膜堆叠物。
图2至图4C描绘根据一个或多个实施方式的电子装置100的截面图。参照第2和3图，惰性物质112被注入到基板102上的具有第一晶粒尺寸的位线金属层107中，以形成具有第二晶粒尺寸的非晶化位线金属层108，第二晶粒尺寸小于第一晶粒尺寸。在一个或多个实施方式中，通过本案所属技术领域中一般技术人员已知的任何合适的技术来沉积位线金属层107，且位线金属层107是本案所属技术领域中一般技术人员已知的任何合适的材料。在一个或多个实施方式中，位线金属层107包含钌，具有第一晶粒尺寸。在一个或多个实施方式中，非晶化位线金属层108包含非晶化钌，具有小于第一晶粒尺寸的第二晶粒尺寸。
在一个或多个实施方式中，由原子力显微镜(AFM)测量的第一晶粒尺寸在约
Figure BDA0003495647420000051
至约
Figure BDA0003495647420000052
的范围内。在一个或多个实施方式中，由原子力显微镜(AFM)测量的第二晶粒尺寸在约
Figure BDA0003495647420000053
至约
Figure BDA0003495647420000054
的范围内。在一个或多个实施方式中，由原子力显微镜(AFM)测量的第三晶粒尺寸在约
Figure BDA0003495647420000055
至约
Figure BDA0003495647420000056
的范围内。
在一个或多个实施方式中，惰性物质112包含以下一种或多种：氩(Ar)、氦(He)、氖(Ne)、氪(Kr)、氙(Xe)或氡(Rn)。在一个或多个实施方式中，注入到位线金属层107的惰性物质112的剂量大于1 x 1015个原子/cm2。在一个或多个实施方式中，注入惰性物质112包含惰性物质112的成束线注入(beamlineimplant)或等离子体注入(plasma implant；PLAD)。
在一些实施方式中，所述方法进一步包含以下步骤：在注入惰性物质112之前，将覆盖层110沉积于位线金属层107上。能通过本案所属技术领域中一般技术人员已知的任何方法来沉积覆盖层110，所述方法包括，但不限于：原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)。在一个或多个实施方式中，覆盖层的厚度在约
Figure BDA0003495647420000057
至约
Figure BDA0003495647420000058
的范围内，包括约
Figure BDA0003495647420000059
至约
Figure BDA00034956474200000510
或约
Figure BDA00034956474200000511
至约
Figure BDA00034956474200000512
在一个或多个实施方式中，覆盖层110具有约
Figure BDA00034956474200000513
或约
Figure BDA00034956474200000514
或约
Figure BDA00034956474200000515
或约
Figure BDA00034956474200000516
或约
Figure BDA00034956474200000517
或约
Figure BDA00034956474200000518
或约
Figure BDA00034956474200000519
或约
Figure BDA00034956474200000520
或约
Figure BDA00034956474200000521
的厚度。在一个或多个实施方式中，覆盖层110包含氮化物或氧化物中的一种或多种。在一个或多个实施方式中，覆盖层110包含氮化硅(SiN)或氧化硅(SiO)中的一种或多种。
在一个或多个实施方式中，基板102具有表面，所述表面包含第一表面材料103和第二表面材料104。在一个或多个实施方式中，第一表面材料103包含氧化物。在一个或多个实施方式中，第二表面材料包含一种包含多晶硅的第二表面材料104。在一个或多个实施方式中，基板102包含先前在基板上被制造的多晶硅插塞(多晶插塞)作为第二表面材料104。
在一个或多个实施方式中，基板102包含位于基板102的顶表面上的阻挡层106。在一个或多个实施方式中，阻挡层包含阻挡材料。在一个或多个实施方式中，阻挡层106包含以下一种或多种：钽(Ta)、钛(Ti)、钨(W)、氮化钽(TaN)、氮化钛(TiN)或氮化钨(WN)。
参照图3，膜堆叠物113沉积于非晶化位线金属层108上。在一个或多个实施方式中，膜堆叠物113包含选自一个氮化物层、一个氧化物层、一个碳硬模层或一个氧氮化物层的一个或多个层。在图3描绘的实施方式中，膜堆叠物113包含氮化物层114、氧化物层116、碳硬模层118和氧氮化物层120。
参照图4A至图4C，膜堆叠物113和非晶化位线金属层108经蚀刻以于基板102上形成图案化膜堆叠物。
参照图4A，基板被蚀刻而使得膜堆叠物113和非晶化位线金属层108被蚀刻。在一个或多个实施方式中，阻挡层106或第二表面材料104中的一个或多个被蚀刻。参照图4B，阻挡层106被蚀刻。参照图4C，在一个或多个实施方式中，第二表面材料104被蚀刻。因为第二晶粒尺寸小，因此有助于提高蚀刻均匀性，并因而减小位线的线边缘粗糙度。
在一个或多个实施方式中，接着热退火基板上的图案化膜堆叠物。在一个或多个实施方式中，热退火基板包含将基板暴露于约500℃至约900℃的范围内的温度。在一个或多个实施方式中，热退火基板将非晶化位线金属层108的晶粒尺寸从第二晶粒尺寸增加至比第二晶粒尺寸更大的第三晶粒尺寸，且因此，较大的晶粒尺寸有助于降低位线接触电阻Rs和薄层电阻(sheet resistance)Rc。在一个或多个实施方式中，由原子力显微镜(AFM)测量的第三晶粒尺寸在约
Figure BDA0003495647420000061
至约
Figure BDA0003495647420000062
的范围内。
在一个或多个实施方式中，与不按照本文所述方法制造的装置相比，根据本文所述的多个实施方式制造的装置具有降低的位线的线边缘粗糙度。此外，在一个或多个实施方式中，根据本文描述的方法生产的装置的位线电阻、Rc和Rs低于没有根据本文描述的方法生产的装置的位线电阻。在一个或多个实施方式中，可通过计量学或SEM来测量线边缘粗糙度，且可通过针对位线电阻Rc和Rs的DRAM或位线测试模块的电性能来测量电阻Rc和Rs。
根据一个或多个实施方式，基板在形成层之前和/或之后受到处理。能在相同腔室中或在一个或多个单独的工艺腔室中进行此处理。在一些实施方式中，将基板从第一腔室移至单独的第二腔室以进行进一步处理。可将基板直接从第一腔室移动至单独的工艺腔室，或可将基板从第一腔室移动至一个或多个传送腔室，并接着移动至单独的工艺腔室。因此，工艺设备可包含与传送站连通的多个腔室。这种类型的设备可称为“群集工具(clustertool)”或“群集式系统(clustered system)”和类似术语。
参照图5，本公开内容的额外实施方式涉及用于执行本文描述的方法的处理系统900。图5绘示根据本公开内容的一个或多个实施方式的能用于处理基板的系统900。系统900可指称群集工具。系统900包括中央传送站910，中央传送站910中有机械臂912。机械臂912被绘示为单一叶片机械臂；然而，本案所属技术领域中一般技术人员将认知到，其他机械臂912结构可落入本公开内容的范围内。机械臂912被构造为在连接至中央传送站910的腔室之间移动一个或多个基板。
至少一个预清洁/缓冲腔室920连接到中央传送站910。预清洁/缓冲腔室920可包括加热器、自由基源或等离子体源中的一个或多个。预清洁/缓冲腔室920可用作单独半导体基板的保持区域或用作用于处理的芯片盒的保持区域。预清洁/缓冲室920可以执行预清洁工艺，或者可以预加热基板以进行处理，或者可以简单地作为用于处理序的暂存区域(staging area)。在一些实施方式中，有两个预清洁/缓冲室920连接至中央传送站910。
在图5所示的实施方式中，预清洁腔室920可用作工厂接口905与中央传送站910之间的穿越腔室(pass through chamber)。工厂接口905可包括一个或多个机械臂906，以将基板从盒移动至预清洁/缓冲腔室920。机械臂912可接着将基板从预清洁/缓冲腔室920移动至系统900内的其他腔室。在一个或多个实施方式中，预清洁腔室920构造为从基板的表面移除原生氧化物。
第一工艺腔室930可连接至中央传送站910。第一工艺腔室930可构造作为惰性物质注入腔室，构造为于位线金属层上注入一种或多种惰性物质。可通过机械臂912穿越隔离阀914移动基板往返工艺腔室930。
工艺腔室940也可连接至中央传送站910。在一些实施方式中，工艺腔室940包含阻挡层沉积腔室，构造为于基板的表面上沉积阻挡层，且与一个或多个反应性气体源流体连通，以将反应性气体流提供至工艺腔室940，以将阻挡层沉积于基板上。可通过机械臂912穿越隔离阀914移动基板往返工艺腔室940。
工艺腔室945也可连接至中央传送站910。在一些实施方式中，工艺腔室945与工艺腔室940相同类型，构造为执行与工艺腔室940相同的工艺。当在工艺腔室940中进行的工艺比工艺腔室930中的工艺花费更长的时间时，这样的结构可能是有益的。
在其他多个实施方式中，工艺腔室940包含位线金属沉积腔室，构造为将位线金属层沉积于基板的表面上。
在一些实施方式中，各工艺腔室930、940、945和960被构造为执行处理方法的不同部分。举例而言，工艺腔室930可构造为将一种或多种惰性物质注入到位线金属层中，工艺腔室940可构造为将位线金属层沉积于基板的表面上，工艺腔室945可构造为计量站或执行工艺腔室的净化，且工艺腔室960可构造为执行第二净化工艺。本案所属技术领域中一般技术人员将认知到，可以改变工具上的各个工艺腔室的数量和布置，且图5中所示的实施方式仅表示一种可能的结构。
在一些实施方式中，处理系统900包括一个或多个计量站。例如，计量站可以位于预清洁/缓冲腔室920内、位于中央传送站910内或位于任何独立工艺腔室内。计量站可以在系统900内的任何位置，该位置允许在不使基板暴露于氧化环境的情况下测量凹槽(recess)的距离。
至少一个控制器950耦接至中央传送站910、预清洁/缓冲腔室920、工艺腔室930、940、945或960中的一个或多个。在一些实施方式中，有超过一个控制器950连接至个别腔室或站，且主控制处理器耦接到各个单独的处理器以控制系统900。控制器950可以是任何形式的通用计算机处理器、微控制器、微处理器等中的一种，控制器950可用在工业环境中以控制各种腔室和子处理器。
至少一个控制器950可具有处理器952、耦接至处理器952的存储器954、耦接至处理器952的输入/输出装置956和支持电路958，以在不同电子部件之间进行通信。存储器954可以包括瞬时暂时性存储器(如，随机存取存储器)和非暂时性存储器(例如，储存装置)中的一种或多种。
处理器的存储器954或计算机可读介质可以是一种或多种容易获得的存储器，如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或任何其他形式的数字储存装置，无论本地或远程。存储器954可保留指令集，可由处理器952操作所述指令集，以控制系统900的参数和部件。支持电路958耦接至处理器952，以利用习知方式支持处理器。电路可包括如高速缓存、电源、时钟电路、输入/输出电路、子系统和类似电路。
通常可将工艺储存在存储器中作为软件例程，当由处理器执行该软件例程时，可致使工艺腔室执行本公开内容的工艺。也可由位于受处理器控制的硬件的远程的第二处理器(未示出)储存和/或执行该软件例程。也可在硬件中执行本公开内容的一些或全部方法。由此，可将工艺在软件中实现并使用计算机系统来执行、在硬件中作为例如，专用集成电路或其他类型的硬件实作，或作为软件和硬件的组合。当由处理器执行时，软件例程将通用计算机转换成控制腔室操作以执行处理的专用计算机(控制器)。
在一些实施方式中，控制器950具有一种或多种结构以执行单独的工艺或子工艺以执行该方法。控制器950可连接到中间部件并构造为操作中间部件，以执行该方法的功能。举例而言，控制器950可连接到并构造为控制气体阀、致动器、马达、狭缝阀，真空控制等中的一个或多个。
某些实施方式的控制器950具有一种或多种结构，该结构选自：在多个工艺腔室与计量站之间的机械臂上移动基板的结构；装载基板和/或从系统卸除基板；将基板暴露于金属有机前驱物；将基板暴露于氧化剂以与金属有机前驱物反应；净化工艺腔室的金属有机前驱物；净化工艺腔室的氧化剂；和重复该循环的结构。
一个或多个实施方式涉及一种群集工具，用于执行动态随机存取存储器(DRAM)位线堆叠工艺。在一个或多个实施方式中，群集工具包含：中央传送站，构造为接收基板，基板具有形成于基板上的多晶硅插塞，且中央传送站构造为将基板传送至多个工艺腔室和离开多个工艺腔室，多个工艺腔室各自独立地连接至中央传送站，以于基板上执行多个DRAM位线工艺中的一个，多个工艺腔室包含：预清洁腔室，构造为从基板的表面移除原生氧化物；注入腔室，构造为于位线金属层上注入一种或多种惰性物质；阻挡层沉积腔室，构造为将阻挡层沉积于基板的表面上；位线金属沉积腔室，构造为将位线金属层沉积于基板的表面上；和硬模沉积腔室，构造为将硬模层沉积于基板的表面上。在一个或多个实施方式中，位线金属层包含一个位线金属层。在一个或多个实施方式中，注入腔室构造为将惰性物质注入到位线金属层的表面中。
在一个或多个实施方式中，群集工具进一步包含：退火腔室，构造为于基板上执行退火工艺；和覆盖腔室，构造为将覆盖层沉积于基板的表面上。在一个或多个实施方式中，群集工具进一步包含：控制器，构造为控制多个工艺腔室。
一个或多个实施方式涉及非暂时性计算机可读取介质，所述非暂时性计算机可读取介质包括指令，当所述指令被工艺腔室的控制器执行时，导致工艺腔室执行以下操作：控制将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，其中第二晶粒尺寸小于第一晶粒尺寸；控制将膜堆叠物沉积于非晶化位线金属层上；接收用于第三结构的数据，以控制蚀刻膜堆叠物和非晶化位线金属层，以于基板上形成图案化膜堆叠物；和控制热退火基板上的图案化膜堆叠物。
在一个或多个实施方式中，使用成束线注入工艺将惰性物质注入位线金属层107中。在这种实施方式中，基板被传送出来并接着被安置于成束线注入工具中以运行成束线注入，接着将基板传送回到群集系统进行其余膜堆叠物沉积。
在整个说明书中对“一个实施方式”、“某些实施方式”、“一个或多个实施方式”或“一实施方式”的参照意味着结合该实施方式描述的具体特征、结构、材料或特性包括在本公开内容的至少一个实施方式中。因此，在整个说明书多处出现的词组，如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在实施方式中”不必然指称本公开内容的相同实施方式。此外，在一个或多个实施方式中，具体特征、结构、材料或特性可以任何方式组合。
尽管已参照多个特定实施方式描述本文的公开内容，但本案所属技术领域中一般技术人员将了解这些实施方式仅是对本公开内容的原理和应用的解说。对本案所属技术领域中一般技术人员而言显然可对本公开内容的方法和设备进行各种修改和变化，而不脱离本公开内容的精神和范畴。因此，本公开内容能包括随附权利要求和权利要求等价物范围内的修改和变化。
权利要求书(按照条约第19条的修改)
1.一种形成DRAM位线的方法，所述方法包含以下步骤：
将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于所述第一晶粒尺寸；
将膜堆叠物沉积于所述非晶化位线金属层上；
蚀刻所述膜堆叠物和非晶化位线金属层，以于所述基板上形成图案化膜堆叠物；和
热退火所述基板上的所述图案化膜堆叠物，以形成所述非晶化位线金属层的第三晶粒尺寸，其中所述第三晶粒尺寸大于所述第二晶粒尺寸。
2.如权利要求1所述的方法，其中所述基板具有表面和阻挡层，所述表面包含第一表面材料和第二表面材料，所述阻挡层在所述基板的所述表面上，所述第一表面材料包含氧化物，且所述第二表面材料包含多晶硅。
3.如权利要求2所述的方法，其中所述阻挡层包含阻挡金属。
4.如权利要求1所述的方法，其中注入包含以下的一种或多种：惰性物质的成束线注入或等离子体注入。
5.如权利要求4所述的方法，其中所述惰性物质包含以下的一种或多种：氩(Ar)、氦(He)、氖(Ne)、氪(Kr)、氙(Xe)或氡(Rn)。
6.如权利要求4所述的方法，其中被注入到所述位线金属层中的所述惰性物质的剂量大于1x1015个原子/cm2。
7.如权利要求1所述的方法，进一步包含以下步骤：于注入所述惰性物质之前，将覆盖层沉积于所述位线金属层上。
8.如权利要求7所述的方法，其中所述覆盖层具有在约
Figure FDA0003495647470000011
至约
Figure FDA0003495647470000012
的范围中的厚度。
9.如权利要求7所述的方法，其中所述覆盖层包含氮化物或氧化物中的一种或多种。
10.如权利要求1所述的方法，其中所述膜堆叠物包含选自氮化物层、氧化物层、碳硬模层或氧氮化物层中的一个或多个层。
11.如权利要求2所述的方法，进一步包含以下步骤：蚀刻所述阻挡层或所述第二表面材料中的一个或多个。
12.如权利要求1所述的方法，其中热退火所述基板包含以下步骤：将所述基板暴露于约500℃至约900℃的范围中的一个温度。
13.如权利要求1所述的方法，其中热退火所述基板将所述非晶化位线金属层的所述晶粒尺寸从所述第二晶粒尺寸增加至大于所述第二晶粒尺寸的第三晶粒尺寸。
14.如权利要求13所述的方法，其中所述第三晶粒尺寸在约
Figure FDA0003495647470000021
至约
Figure FDA0003495647470000022
的范围中。
15.如权利要求1所述的方法，其中所述位线金属层包含钌。
16.一种群集工具，用于执行动态随机存取存储器(DRAM)位线堆叠工艺，所述群集工具包含：
中央传送站，构造为接收基板，所述基板具有形成于所述基板上的多晶硅插塞，且所述中央传送站构造为将所述基板传送至多个工艺腔室和离开多个工艺腔室，所述多个工艺腔室各自独立地连接至所述中央传送站，以于所述基板上执行多个DRAM位线工艺中的一个DRAM位线工艺，所述多个工艺腔室包含：
预清洁腔室，构造为从所述基板的表面移除原生氧化物；
阻挡层沉积腔室，构造为将阻挡层沉积于所述基板的所述表面上；
位线金属沉积腔室，构造为将位线金属层沉积于所述基板的所述表面上；
硬模沉积腔室，构造为将硬模层沉积于所述基板的所述表面上。
退火腔室，构造为于所述基板上执行退火工艺；和
覆盖腔室，构造为将覆盖层沉积于所述基板的所述表面上。
17.如权利要求16所述的群集工具，其中所述多个工艺腔室进一步包含：注入腔室，所述注入腔室构造为将惰性物质注入到所述位线金属层的表面中。
18.如权利要求16所述的群集工具，进一步包含：控制器，所述控制器构造为控制所述多个工艺腔室。
19.一种非暂时性计算机可读取介质，包括多个指令，当所述多个指令被工艺腔室的控制器执行时，导致所述工艺腔室执行以下操作：
控制将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于所述第一晶粒尺寸；
控制将膜堆叠物沉积于所述非晶化位线金属层上；
接收用于第三结构的数据，以控制蚀刻所述膜堆叠物和非晶化位线金属层，以于所述基板上形成图案化膜堆叠物；和
控制热退火所述基板上的所述图案化膜堆叠物。

Claims (20)

1.一种形成DRAM位线的方法，所述方法包含以下步骤：
将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于所述第一晶粒尺寸；
将膜堆叠物沉积于所述非晶化位线金属层上；
蚀刻所述膜堆叠物和非晶化位线金属层，以于所述基板上形成图案化膜堆叠物；和
热退火所述基板上的所述图案化膜堆叠物，以形成所述非晶化位线金属层的第三晶粒尺寸，其中所述第三晶粒尺寸大于所述第二晶粒尺寸。
2.如权利要求1所述的方法，其中所述基板具有表面和阻挡层，所述表面包含第一表面材料和第二表面材料，所述阻挡层在所述基板的所述表面上，所述第一表面材料包含氧化物，且所述第二表面材料包含多晶硅。
3.如权利要求2所述的方法，其中所述阻挡层包含阻挡金属。
4.如权利要求1所述的方法，其中注入包含以下的一种或多种：惰性物质的成束线注入或等离子体注入。
5.如权利要求4所述的方法，其中所述惰性物质包含以下的一种或多种：氩(Ar)、氦(He)、氖(Ne)、氪(Kr)、氙(Xe)或氡(Rn)。
6.如权利要求4所述的方法，其中被注入到所述位线金属层中的所述惰性物质的剂量大于1x1015个原子/cm2。
7.如权利要求1所述的方法，进一步包含以下步骤：于注入所述惰性物质之前，将覆盖层沉积于所述位线金属层上。
8.如权利要求7所述的方法，其中所述覆盖层具有在约
Figure FDA0003495647410000011
至约
Figure FDA0003495647410000012
的范围中的厚度。
9.如权利要求7所述的方法，其中所述覆盖层包含氮化物或氧化物中的一种或多种。
10.如权利要求1所述的方法，其中所述膜堆叠物包含选自氮化物层、氧化物层、碳硬模层或氧氮化物层中的一个或多个层。
11.如权利要求2所述的方法，进一步包含以下步骤：蚀刻所述阻挡层或所述第二表面材料中的一个或多个。
12.如权利要求1所述的方法，其中热退火所述基板包含以下步骤：将所述基板暴露于约500℃至约900℃的范围中的一个温度。
13.如权利要求1所述的方法，其中热退火所述基板将所述非晶化位线金属层的所述晶粒尺寸从所述第二晶粒尺寸增加至大于所述第二晶粒尺寸的第三晶粒尺寸。
14.如权利要求13所述的方法，其中所述第三晶粒尺寸在约
Figure FDA0003495647410000021
至约
Figure FDA0003495647410000022
的范围中。
15.如权利要求1所述的方法，其中所述位线金属层包含钌。
16.一种群集工具，用于执行动态随机存取存储器(DRAM)位线堆叠工艺，所述群集工具包含：
中央传送站，构造为接收基板，所述基板具有形成于所述基板上的多晶硅插塞，且所述中央传送站构造为将所述基板传送至多个工艺腔室和离开多个工艺腔室，所述多个工艺腔室各自独立地连接至所述中央传送站，以于所述基板上执行多个DRAM位线工艺中的一个DRAM位线工艺，所述多个工艺腔室包含：
预清洁腔室，构造为从所述基板的表面移除原生氧化物；
阻挡层沉积腔室，构造为将阻挡层沉积于所述基板的所述表面上；
位线金属沉积腔室，构造为将位线金属层沉积于所述基板的所述表面上；和
硬模沉积腔室，构造为将硬模层沉积于所述基板的所述表面上。
17.如权利要求16所述的群集工具，其中所述多个工艺腔室进一步包含：
退火腔室，构造为于所述基板上执行退火工艺；和
覆盖腔室，构造为将覆盖层沉积于所述基板的所述表面上。
18.如权利要求16所述的群集工具，其中所述多个工艺腔室进一步包含：注入腔室，所述注入腔室构造为将惰性物质注入到所述位线金属层的表面中。
19.如权利要求16所述的群集工具，进一步包含：控制器，所述控制器构造为控制所述多个工艺腔室。
20.一种非暂时性计算机可读取介质，包括多个指令，当所述多个指令被工艺腔室的控制器执行时，导致所述工艺腔室执行以下操作：
控制将惰性物质注入到基板上的具有第一晶粒尺寸的位线金属层中，以形成具有第二晶粒尺寸的非晶化位线金属层，所述第二晶粒尺寸小于所述第一晶粒尺寸；
控制将膜堆叠物沉积于所述非晶化位线金属层上；
接收用于第三结构的数据，以控制蚀刻所述膜堆叠物和非晶化位线金属层，以于所述基板上形成图案化膜堆叠物；和
控制热退火所述基板上的所述图案化膜堆叠物。
CN202080056052.4A 2019-08-02 2020-07-29 处理动态随机存取存储器的方法 Pending CN114207808A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962882418P 2019-08-02 2019-08-02
US62/882,418 2019-08-02
US16/939,361 US11329052B2 (en) 2019-08-02 2020-07-27 Method of processing DRAM
US16/939,361 2020-07-27
PCT/US2020/043932 WO2021025907A1 (en) 2019-08-02 2020-07-29 Method of processing dram

Publications (1)

Publication Number Publication Date
CN114207808A true CN114207808A (zh) 2022-03-18

Family

ID=74260538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080056052.4A Pending CN114207808A (zh) 2019-08-02 2020-07-29 处理动态随机存取存储器的方法

Country Status (6)

Country Link
US (2) US11329052B2 (zh)
JP (1) JP7389889B2 (zh)
KR (1) KR20220041158A (zh)
CN (1) CN114207808A (zh)
TW (1) TW202114077A (zh)
WO (1) WO2021025907A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240172414A1 (en) * 2022-11-18 2024-05-23 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188120A (ja) * 1983-03-12 1984-10-25 Ricoh Co Ltd 薄膜形成方法
JPH0727902B2 (ja) * 1988-05-27 1995-03-29 シャープ株式会社 半導体装置の製造方法
JPH03187226A (ja) * 1989-12-15 1991-08-15 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04192332A (ja) * 1990-11-22 1992-07-10 Hitachi Ltd 薄膜配線の製造方法並びに薄膜配線及び半導体装置
JP2643870B2 (ja) * 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
JPH08186114A (ja) * 1994-12-29 1996-07-16 Ulvac Japan Ltd 配線薄膜、及び配線薄膜製造方法
JPH09120991A (ja) * 1995-08-07 1997-05-06 Applied Materials Inc 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
JPH10321610A (ja) * 1997-03-19 1998-12-04 Fujitsu Ltd 半導体装置の製造方法
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000195970A (ja) * 1998-12-24 2000-07-14 Sony Corp 半導体記憶装置およびその製造方法
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
TWI262561B (en) * 2001-06-12 2006-09-21 Promos Technologies Inc Method of forming ultra-shallow junction devices and its application in a memory device
US6544888B2 (en) * 2001-06-28 2003-04-08 Promos Technologies, Inc. Advanced contact integration scheme for deep-sub-150 nm devices
US7183611B2 (en) * 2003-06-03 2007-02-27 Micron Technology, Inc. SRAM constructions, and electronic systems comprising SRAM constructions
JP5434967B2 (ja) * 2003-11-28 2014-03-05 ソニー株式会社 記憶素子及び記憶装置
US7763935B2 (en) * 2005-06-23 2010-07-27 Macronix International Co., Ltd. ONO formation of semiconductor memory device and method of fabricating the same
US7476927B2 (en) * 2005-08-24 2009-01-13 Micron Technology, Inc. Scalable multi-functional and multi-level nano-crystal non-volatile memory device
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
KR20070106288A (ko) * 2006-04-28 2007-11-01 주식회사 하이닉스반도체 다중 메탈스택을 구비한 반도체소자 및 그의 제조 방법
KR100885786B1 (ko) 2006-09-06 2009-02-26 주식회사 하이닉스반도체 반도체 메모리 소자의 비트라인 형성 방법
US9171936B2 (en) * 2006-12-06 2015-10-27 Cypress Semiconductor Corporation Barrier region underlying source/drain regions for dual-bit memory devices
JP2009016692A (ja) * 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
KR100979240B1 (ko) 2008-04-10 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2015231025A (ja) 2014-06-06 2015-12-21 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US10043670B2 (en) * 2015-10-22 2018-08-07 Applied Materials, Inc. Systems and methods for low resistivity physical vapor deposition of a tungsten film
US10700072B2 (en) * 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
US10903112B2 (en) * 2018-10-18 2021-01-26 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
CN111211122B (zh) * 2018-11-21 2024-05-21 长鑫存储技术有限公司 半导体器件的制作方法与半导体器件

Also Published As

Publication number Publication date
US11329052B2 (en) 2022-05-10
US20220238533A1 (en) 2022-07-28
TW202114077A (zh) 2021-04-01
US11751382B2 (en) 2023-09-05
WO2021025907A1 (en) 2021-02-11
KR20220041158A (ko) 2022-03-31
JP7389889B2 (ja) 2023-11-30
US20210035982A1 (en) 2021-02-04
JP2022542276A (ja) 2022-09-30

Similar Documents

Publication Publication Date Title
US10903112B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
TWI786217B (zh) 增強選擇性沉積製程
US11171141B2 (en) Gap fill methods of forming buried word lines in DRAM without forming bottom voids
KR20180060955A (ko) 반도체 디바이스 및 제조 방법
US11751382B2 (en) Method of processing dram
US11631680B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
US20100001353A1 (en) SANOS Memory Cell Structure
JP7206355B2 (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
TW202347725A (zh) 用於三維（３ｄ）動態隨機存取記憶體（ｄｒａｍ）元件的自對準垂直位元線
TWI807195B (zh) 用於改良高k可靠度之摻氟氮化物膜
US10068981B2 (en) Rare earth metal surface-activated plasma doping on semiconductor substrates
US20230044391A1 (en) Selective silicide deposition for 3-d dram
US11908909B2 (en) Fluorine-free interface for semiconductor device performance gain
WO2023224816A1 (en) Direct word line contact and methods of manufacture for 3d memory
TW202410405A (zh) 用於3d記憶體之直接字元線觸點與製造方法
US20220005810A1 (en) 3-d dram cell with mechanical stability
WO2021101700A1 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
JP2000200883A (ja) メモリセル用キャパシタの製作方法及び基板処理装置
TW202237878A (zh) 溝槽結構內的選擇性鎢沉積
JP2017063200A (ja) 集積回路の水素パッシベーション

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination