JP7206355B2 - ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置 - Google Patents

ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置 Download PDF

Info

Publication number
JP7206355B2
JP7206355B2 JP2021179120A JP2021179120A JP7206355B2 JP 7206355 B2 JP7206355 B2 JP 7206355B2 JP 2021179120 A JP2021179120 A JP 2021179120A JP 2021179120 A JP2021179120 A JP 2021179120A JP 7206355 B2 JP7206355 B2 JP 7206355B2
Authority
JP
Japan
Prior art keywords
layer
approximately
metal layer
bitline
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179120A
Other languages
English (en)
Other versions
JP2022077978A (ja
Inventor
プリヤダルシ パンダ，
イン ソク ファン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/096,099 external-priority patent/US11631680B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022077978A publication Critical patent/JP2022077978A/ja
Application granted granted Critical
Publication of JP7206355B2 publication Critical patent/JP7206355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Facsimile Image Signal Circuits (AREA)

Description

［０００１］本開示の実施形態は、電子デバイス及び電子デバイス製造の分野に関する。より詳細には、本開示の実施形態は、滑らかな上面を有するビット線を含む電子デバイス及びその形成方法を提供する。
［０００２］最新の集積回路の導電性相互接続層は、概して、非常に微細なピッチと高密度である。集積回路の金属相互接続層を最終的に形成する前駆体金属膜中の単一の小さな欠陥が、集積回路の動作の完全性に深刻なダメージを与えるように配置される可能性がある。ビット線積層体堆積は、多くの潜在的な問題に直面している。金属と窒化ケイ素のハードマスクの表面反応は、ハードマスクの形成において発生する高い堆積温度のために起こり得る。ビット線抵抗は、ビット線内へのケイ素の相互拡散、及び窒化ケイ素ハードマスク内への金属原子により、増加する可能性がある。加えて、結晶粒成長金属は、形成中の高温によって引き起こされる金属表面の粗さのために使用することが困難となり得る。
［０００３］よって、発明者は、ビット線金属の上面を滑らかにするための方法及び装置を提供した。
［０００４］ビット線金属の上面を滑らかにするための方法及び装置が、本明細書で提供される。
［０００５］いくつかの実施形態では、メモリ構造体のビット線金属の上面を滑らかにする方法は、基板上のポリシリコン層上におよそ３０オングストロームからおよそ５０オングストロームのチタン層を堆積することと、チタン層上におよそ１５オングストロームからおよそ４０オングストロームの第１の窒化チタン層を堆積することと、基板をおよそ７００℃からおよそ８５０℃の温度でアニーリングすることと、アニーリング後に、第１の窒化チタン層上におよそ１５オングストロームからおよそ４０オングストロームの第２の窒化チタン層を堆積することと、第２の窒化チタン層上にルテニウムのビット線金属層を堆積することと、ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、アニーリング中、およそ３分間からおよそ６分間、ビット線金属層を水素ベースの環境中に浸漬することとを含む。
［０００６］いくつかの実施形態では、方法は、さらに、ビット線金属層上におよそ３５０℃からおよそ４００℃の堆積温度でキャップ層を堆積することと、キャップ層上におよそ５００℃を超える堆積温度でハードマスク層を堆積することであって、キャップ層が、窒化ケイ素又は炭窒化ケイ素のうちの１つまたは複数を含み、キャップ層が、およそ３０オングストロームからおよそ５０オングストロームであり、キャップ層が、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスによって堆積され、ハードマスク層が窒化ケイ素を含み、ハードマスク層が、低圧化学気相堆積（ＬＰＣＶＤ）プロセスによって堆積される、ハードマスク層を堆積することと、ビット線金属層上におよそ４００℃未満の堆積温度でハードマスク層を堆積することであって、ハードマスク層が、低圧化学気相堆積（ＬＰＣＶＤ）プロセスによって堆積され、且つ／又は、ビット線金属層が、１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）上面粗さを有する、ハードマスク層を堆積することと、を含む。
［０００７］いくつかの実施形態では、メモリ構造体を形成する方法は、基板上のポリシリコン層上にバリア金属層を形成することと、バリア金属層をおよそ７００℃からおよそ８５０℃の温度でアニーリングすることと、バリア金属層上にバリア層を形成することと、バリア層上にビット線金属層を堆積することと、ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、アニーリング中、およそ３分間からおよそ６分間、ビット線金属層を水素ベースの環境中に浸漬することとを含み得る。
［０００８］いくつかの実施形態では、方法は、さらに、バリア金属層が、ポリシリコン層上に形成されたおよそ３０オングストロームからおよそ５０オングストロームのチタン層、及びチタン層上に形成されたおよそ１５オングストロームからおよそ４０オングストロームの窒化チタン層であること、バリア金属層をアニーリングすることが、ポリシリコン層にケイ化チタン層を形成すること、バリア層が、およそ１５オングストロームからおよそ４０オングストロームの窒化チタン層であること、ビット線金属層が、１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）上面粗さを有する結晶粒成長金属層であること、およそ３５０℃からおよそ４００℃の堆積温度で、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスを使用して、ビット線金属層上にキャップ層を形成すること、及び、およそ５００℃を超える堆積温度で、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して、キャップ層上にハードマスク層を形成すること、キャップ層が、およそ３０オングストロームからおよそ５０オングストロームであること、並びに／又は、およそ４００℃未満の堆積温度で、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して、ビット線金属層上にハードマスク層を堆積することを含み得る。
［０００９］いくつかの実施形態では、メモリ構造体のビット線金属の上面を滑らかにする方法は、プラズマ気相堆積（ＰＶＤ）チャンバを使用して、基板上のポリシリコン層上におよそ３０オングストロームからおよそ５０オングストロームのチタン層を堆積することと、チタン層を堆積することと基板をアニーリングすることとの間に真空破壊を伴わずに、およそ７００℃からおよそ８５０℃の温度で基板をアニーリングすることと、アニーリングの後に、チタン層上におよそ１５オングストロームからおよそ４０オングストロームの窒化チタン層を堆積することと、窒化チタン層上にルテニウムのビット線金属層を堆積することと、ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、ビット線金属の上面が１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）粗さを有するように、アニーリング中、およそ３分間からおよそ６分間、ビット線金属層を水素ベースの環境中に浸漬することとを含む。
［００１０］いくつかの実施形態では、方法は、ビット線金属層上におよそ３５０℃からおよそ４００℃の堆積温度でキャップ層を堆積すること、及びキャップ層上におよそ５００℃を超える堆積温度でハードマスク層を堆積すること又はビット線金属層上におよそ４００℃未満の堆積温度でハードマスク層を堆積することをさらに含み得る。
［００１１］他の実施形態及びさらなる実施形態を、以下に開示する。
［００１２］上記で簡潔に要約されており、かつ以下で詳述する本原理の実施形態は、付随する図面に示している本原理の例示的な実施形態を参照することにより理解され得る。しかし、本原理は他の等しく有効な実施形態を許容し得ることから、付随する図面は、本原理の典型的な実施形態のみを例示しており、ゆえに、範囲を限定するものと見なすべきではない。
［００１３］本原理のいくつかの実施形態による、改善された特性を有するＤＲＡＭメモリにおけるダイナミックメモリセルの回路図を示す。 ［００１４］本原理のいくつかの実施形態による、膜積層体の断面図を示す。 ［００１５］本原理のいくつかの実施形態による、膜積層体を形成する方法である。 ［００１６］本原理のいくつかの実施形態による、滑らかなビット線金属層を有する膜積層体を形成する方法である。 ［００１７］本原理のいくつかの実施形態による、バリア金属層の断面図である。 ［００１８］本原理のいくつかの実施形態による、クラスタツールのトップダウン図である。 ［００１９］本原理のいくつかの実施形態による、基板製造方法である。 ［００２０］本原理のいくつかの実施形態による、基板の断面図である。 ［００２１］本原理のいくつかの実施形態による、ビット線金属層の上面を滑らかにする方法である。
［００２２］理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに同一の参照番号を使用した。図は縮尺どおりには描かれておらず、分かりやすくするために簡略化されることがある。一実施形態の要素及び特徴は、さらなる記載がなくとも、他の実施形態に有益に組み込まれ得る。
［００２３］ビット線積層体と、抵抗及びビット線表面粗さが低減されたビット線積層体を形成するための方法とが提供される。本開示の１つ又は複数の実施形態は、有利には、ノードを縮小する必要があるにもかかわらず、抵抗が低下する問題に対処する。いくつかの実施形態では、ビット線の抵抗は、既存のビット線金属とのよりクリーンな界面を提供することによって、及びビット線金属の表面粗さを低減することによって、低減される。本開示のいくつかの実施形態は、有利には、ビット線金属の選択における柔軟性、窒化ケイ素ハードマスク堆積のための温度の柔軟性、より低い抵抗をもたらすクリーンな金属－誘電体界面を確実にすること、又は新しいビット線金属による高温窒化ケイ素ハードマスク堆積チャンバの汚染リスクを最小限に抑えるか又は排除することのうちの１つ又は複数を提供する。
［００２４］本開示のいくつかの実施形態は、選択の金属が結晶粒成長特性を示す場合に、ビット線金属表面の粗面化を防止するために、キャップ層を使用する低温堆積方法を提供する。いくつかの実施形態では、高密度非多孔性膜は、高温で良好な拡散バリアとして作用するために使用される。いくつかの実施形態は、窒化ケイ素（ＳｉＮ）又は炭窒化ケイ素（ＳｉＣＮ）などの誘電体材料を提供し、ビット線金属及びＳｉＮハードマスクのための良好な拡散バリアとして作用することによって、ＲＣ時定数への悪影響を最小化又は排除するためのキャップ膜として作用する。いくつかの実施形態は、結晶粒成長金属の堆積前に金属層をアニーリングして、結晶粒成長金属の表面粗さを減少させ、抵抗を低減することを含む。いくつかの実施形態は、ビット線金属層に使用される結晶粒成長材料をアニーリングして、低い抵抗を維持しながら表面粗さを低減することを含む。ＲＣ時定数は、完全充電のパーセンテージまで抵抗器を介してコンデンサを充電することに関連する時間、又は初期電圧の一部までコンデンサを放電するための時間である。ＲＣ時定数は、回路抵抗と回路容量の積に等しい。本発明のいくつかの実施形態は、有利には、低温（例えば、５００℃未満）での堆積プロセスを提供する。いくつかの実施形態は、膜堆積中の表面反応を最小限に抑えるか又は排除するために、下位のビット線金属との互換性のある堆積プロセスを提供する。
［００２５］開示の１つ又は複数の実施形態は、概して、ビット線構造及び／又はゲート積層体において実施され得るように、薄膜高融点金属（例えば、タングステン）から形成される１つ又は複数の低抵抗特徴を含む構造を提供する。いくつかの実施形態は、ビット線積層体を形成するための方法を含む。例として、本開示の実施形態に従って形成されるビット線積層体構造は、ＤＲＡＭタイプの集積回路などのメモリタイプの半導体デバイスであり得る。
［００２６］図１は、ＤＲＡＭメモリに使用され得るような１トランジスタ－１コンデンサのセル（ｏｎｅ ｔｒａｎｓｉｓｔｏｒ ｏｎｅ ｃａｐａｃｉｔｏｒ ｃｅｌｌ）の概略回路図１００を示す。図１に示すメモリセルは、蓄電コンデンサ１１０と選択トランジスタ１２０とを含む。選択トランジスタ１２０は、電界効果トランジスタとして形成され、第１のソース／ドレイン電極１２１及び第２のソース／ドレイン電極１２３を有し、その間に活性領域１２２が配置される。活性領域１２２の上には、ゲート絶縁層又は誘電体層１２４、典型的には熱成長酸化物、及びゲート電極／金属１２５（メモリデバイスではワード線と呼ばれる）があり、これらはまとまってプレートコンデンサのように作用し、第１のソース／ドレイン電極１２１と第２のソース／ドレイン電極１２３との間に電流伝導チャネルを形成又はブロックするために、活性領域１２２内の電荷密度に影響を及ぼし得る。
［００２７］選択トランジスタ１２０の第２のソース／ドレイン電極１２３は、金属線１１４を介して蓄電コンデンサ１１０の第１の電極１１１に接続される。蓄電コンデンサ１１０の第２の電極１１２は、次に、ＤＲＡＭメモリセル配置の蓄電コンデンサに共通であり得るコンデンサプレートに接続される。蓄電コンデンサ１１０の第２の電極１１２は、金属線１１５を介して電気接地に接続することができる。選択トランジスタ１２０の第１のソース／ドレイン電極１２１は、さらに、電荷の形で蓄電コンデンサ１１０に蓄積された情報を書き込み、読み出すことができるように、ビット線１１６に接続されている。書き込み又は読み出しの動作は、選択トランジスタ１２０のワード線１１７又はゲート電極１２５、及び第１のソース／ドレイン電極１２１に接続されるビット線１１６を介して制御される。書き込み又は読み出しの動作は、第１のソース／ドレイン電極１２１と第２のソース／ドレイン電極１２３との間の活性領域１２２内に電流伝導チャネルを生成するために、電圧を印加することによって生じる。
［００２８］図２は、本開示の１つ又は複数の実施形態によるメモリデバイス２００の一部を示す。図３は、図２に示されるメモリデバイス２００を形成するための例示的な処理方法３００を示す。当業者は、図面に示された膜積層体が、メモリデバイスの例示的な部分（ビット線部分）であることを認識するだろう。図２及び図３を参照すると、メモリデバイス２００の形成は、工程３１０において、上に膜積層体２０５を形成することができる基板２１０を提供することを含む。本明細書及び添付の特許請求の範囲で使用されるように、「提供される」という用語は、基板が処理のために利用可能にされる（例えば、処理チャンバ内に配置される）ことを意味する。
［００２９］本明細書及び添付の特許請求の範囲において使用される「基板」という用語は、処理が作用する表面又は表面の一部分を表している。文脈に別途記載がない限り、基板についての言及は、基板の一部だけについて言及し得る。さらに、基板への堆積に対する言及は、ベア基板と、１つまたは複数の膜又は特徴が表面上に堆積又は形成された基板との、両方を意味し得る。本明細書において使用される「基板（ｓｕｂｓｔｒａｔｅ）」とは、製造プロセス中にその上に膜処理が実行される、任意の基板、又は基板上に形成された任意の材料面を指す。例えば、処理が実施され得る基板表面は、用途に応じて、シリコン、酸化シリコン、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化シリコン、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに、金属、金属窒化物、金属合金、及びその他の導電性材料といった、他の任意の材料を含む。基板は、半導体ウエハを含むが、それに限定されない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し、アニールし、かつ／又はベイクするために、基板は前処理プロセスに曝露されることがある。本開示では、基板の表面上に直接的に膜処理を行うことに加えて、開示されている膜処理ステップのうちの任意のものが、より詳細に後述するように、基板上に形成された下層に実施されることもある。「基板表面（ｓｕｂｓｔｒａｔｅ ｓｕｒｆａｃｅ）」という用語は、文脈に記載されるこのような下層を含むことを意図している。ゆえに、例えば、膜／層又は部分的な膜／層が基板表面上に堆積されている場合、新たに堆積された膜／層の露出面が基板表面となる。
［００３０］いくつかの実施形態では、提供される基板２１０は、ポリシリコン層２１５及びビット線金属層２４０を備える膜積層体２０５を含む。いくつかの実施形態では、提供される基板２１０は、ポリシリコン層２１５を備え、ビット線金属層２４０は、方法３００の一部として形成される。いくつかの実施形態では、基板２１０は、シリコンウエハ上に酸化物層（図示せず）を含む。いくつかの実施形態では、酸化物層は、シリコンウエハ上に形成された自然酸化物である。いくつかの実施形態では、酸化物層は、シリコンウエハ上に意図的に形成され、自然酸化膜の厚さよりも大きい厚さを有する。酸化物層は、熱酸化、プラズマ酸化、及び大気条件への曝露を含むが、これらに限定されない、当業者に知られた任意の適切な技術によって形成することができる。
［００３１］いくつかの実施形態では、工程３１０で提供される基板２１０は、ポリシリコン層２１５上にバリア金属層２２０（導電層とも呼ばれる）をさらに含む。バリア金属層２２０は、任意の適切な導電性材料とすることができる。いくつかの実施形態では、バリア金属層２２０は、チタン（Ｔｉ）、タンタル（Ｔａ）、ケイ化チタン（ＴｉＳｉ）、又はケイ化タンタル（ＴａＳｉ）のうちの１つ又は複数を含む。いくつかの実施形態では、バリア金属層２２０はチタンを含む。いくつかの実施形態では、バリア金属層２２０は、本質的にチタンからなる。いくつかの実施形態では、バリア金属層２２０は、タンタルを含むか、又は本質的にタンタルからなる。いくつかの実施形態では、バリア金属層２２０は、ケイ化チタンを含むか、又は本質的にケイ化チタンからなる。いくつかの実施形態では、バリア金属層２２０は、ケイ化タンタルを含むか、又は本質的にケイ化タンタルからなる。このように使用される場合、「本質的に～からなる」という用語は、対象となる膜が、原子ベースで、約９５％、９８％、９９％又は９９．９％以上の記載された元素又は組成物を含むことを意味する。例えば、本質的にチタンからなるバリア金属層２２０は、堆積時に約９５％、９８％、９９％又は９９．５％以上のチタンである膜を有する。
［００３２］いくつかの実施形態では、工程３１０で提供される基板２１０は、導電層（バリア金属層２２０）上にバリア層２３０をさらに含む。バリア層２３０は、バリア金属層２２０とビット線金属層２４０との間に形成することができる。いくつかの実施形態では、方法３００は、ビット線金属層２４０がバリア層２３０上に形成される工程３１０の前の工程を含む。バリア層２３０は、任意の適切なバリア層材料とすることができる。いくつかの実施形態では、バリア層２３０は、バリア金属層２２０の窒化物又は酸化物のうちの１つ又は複数を含む。いくつかの実施形態では、バリア層２３０は、本質的にバリア金属層２２０の窒化物からなる。例えば、本質的に窒化チタンからなるバリア層２３０は、膜中のチタン原子と窒素原子との合計が、堆積時の原子ベースでバリア層２３０の約９５％、９８％、９９％又は９９．５％以上を構成することを意味する。
［００３３］いくつかの実施形態では、バリア金属層２２０は、チタン（Ｔｉ）を含み、バリア層２３０は、窒化チタン（ＴｉＮ）を含む。いくつかの実施形態では、バリア金属層２２０は、本質的にチタンからなり、バリア層２３０は、本質的に窒化チタンからなる。１つ又は複数の実施形態では、バリア金属層２２０は、コバルト（Ｃｏ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、ロジウム（Ｒｈ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ケイ素（Ｓｉ）、又はタングステン（Ｗ）のうちの１つ又は複数から選択される金属を含む。１つ又は複数の特定の実施形態では、バリア金属層２２０（導電性材料）は、チタン（Ｔｉ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、又はルテニウム（Ｒｕ）のうちの１つ又は複数を含む。いくつかの実施形態では、バリア層２３０は、バリア金属層２２０中の金属の窒化物、酸窒化物、炭窒化物、又は酸炭窒化物を含む。いくつかの実施形態では、バリア金属層２２０は、タンタル又はケイ化タンタルを含み（又は本質的にこれからなり）、バリア層２３０は、窒化タンタルを含む（又は本質的にこれからなる）。いくつかの実施形態では、バリア金属層２２０は、チタン又はケイ化チタンを含み（又は本質的にこれからなり）、バリア層２３０は、窒化チタンを含む（又は本質的にこれからなる）。
［００３４］いくつかの実施形態では、ビット線金属層２４０は、方法３００の工程３１０で提供される基板に含まれる。ビット線金属層２４０は、当業者に知られている任意の適切な技術によって堆積させることができる。いくつかの実施形態では、ビット線金属層２４０は、タングステン（Ｗ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、又はモリブデン（Ｍｏ）のうちの１つ又は複数を含む。いくつかの特定の実施形態では、ビット線金属層２４０は、ルテニウム又はタングステンのうちの１つ又は複数を含むか、又は本質的にこれらからなる。ルテニウムは、ビット線金属層においてタングステンの代わりとなるために、異なる処理を必要とする。タングステンは、通常、ルテニウムよりも低い表面粗さ及び抵抗を有する。発明者は、以下に説明する方法によって、抵抗性を低く保ちながらルテニウムの表面粗さを改善し、ルテニウムがタングステンに代わることが可能になることを発見した。ビット線金属層２４０の厚さは、変更することができる。いくつかの実施形態では、ビット線金属層２４０は、約１００Åから約３００Åの範囲、又は約１２０Åから約２５０Åの範囲、又は約１４０Åから約２００Åの範囲、又は約１６０Åから約１８０Åの範囲の厚さを有する。ビット線金属層２４０は、当業者に知られている任意の適切な技術によって堆積させることができる。いくつかの実施形態では、ビット線金属層２４０は、化学気相堆積、原子層堆積又は物理的気相堆積のうちの１つ又は複数によって堆積される。
［００３５］工程３２０では、ビット線金属層２４０の上にキャップ層２５０が形成される。いくつかの実施形態のキャップ層２５０は、後続のハードマスク２６０層の形成に通常使用されるよりも低い温度で堆積される。任意の特定の動作理論に束縛されることなく、発明者は、より低い堆積温度は、ビット線金属層２４０内へのキャップ層２５０素子の拡散を最小化すると考えている。いくつかの実施形態では、発明者は、キャップ層２５０の低温堆積は、ビット線金属層２４０界面における結晶粒成長を最小化し、結果として生じるビット線金属層２４０の抵抗に及ぼす結晶粒度及び粗さの影響を最小化すると考えている。
［００３６］キャップ層２５０は、当業者に知られている任意の適切な技術によって堆積させることができる。いくつかの実施形態では、キャップ層２５０は、化学気相堆積又は原子層堆積のうちの１つ又は複数によって堆積される。いくつかの実施形態のキャップ層２５０は、後続のハードマスク２６０と同じ化合物を含む。いくつかの実施形態では、キャップ層２５０は、窒化ケイ素、炭窒化ケイ素又は炭化ケイ素のうちの１つ又は複数を含む。いくつかの実施形態では、キャップ層２５０は、本質的に窒化ケイ素からなる。いくつかの実施形態では、キャップ層２５０は、本質的に炭窒化ケイ素からなる。いくつかの実施形態では、キャップ層２５０は、本質的に炭化ケイ素からなる。キャップ層２５０の厚さは、ハードマスク２６０の高温形成の影響を最小限に抑えるために、変更することができる。いくつかの実施形態では、キャップ層２５０は、約３０Åから約５０Åの範囲の厚さを有する。キャップ層２５０の堆積温度は、例えば、形成されるデバイスの熱収支を保持するように制御することができる。いくつかの実施形態では、キャップ層２５０は、約５００℃、又は約４５０℃、又は約４００℃、又は約３５０℃、又は約３００℃以下の温度で形成される。いくつかの実施形態では、キャップ層２５０は、約３５０℃から約５５０℃の範囲、又は約４００℃から約５００℃の範囲の温度で形成される。
［００３７］工程３３０において、キャップ層２５０上にハードマスク２６０が形成される。いくつかの実施形態のハードマスク２６０は、約５００℃超、約６００℃超、約６５０℃超、約７００℃超、又は約７５０℃超の温度の炉内で形成される、いくつかの実施形態では、ハードマスク２６０は、キャップ層２５０と同じ組成物を含む。いくつかの実施形態では、キャップ層２５０及びハードマスク２６０は、窒化ケイ素、酸化ケイ素又は窒化ケイ素を含むか、又は本質的にこれらを含む。いくつかの実施形態では、ハードマスク２６０は、キャップ層２５０とは異なる密度を有する。いくつかの実施形態では、ハードマスク２６０は、ハードマスク２６０とは異なる多孔性を有する。いくつかの実施形態では、ハードマスク２６０は、キャップ層２５０とは異なる堆積温度を有する。
［００３８］いくつかの実施形態では、ビット線金属層２４０は、タングステンを含むか、又は本質的にタングステンからなり、キャップ層２５０又はハードマスク２６０の１つ又は複数は、窒化ケイ素を含むか、又は本質的に窒化ケイ素からなる。いくつかの実施形態では、ビット線金属層２４０は、ルテニウムを含むか、又は本質的にルテニウムからなり、キャップ層２５０又はハードマスク２６０の１つ又は複数は、酸化ケイ素又は窒化ケイ素を含むか、又は本質的に酸化ケイ素又は窒化ケイ素からなる。いくつかの実施形態では、ハードマスク２６０の要素は、ビット線金属層２４０内に移動することが実質的に防止される。例えば、ハードマスク２６０がケイ素原子及び窒素原子を含む場合、ケイ素原子又は窒素原子は、ビット線金属層２４０内に移動することが実質的に防止される。このように使用される際に、「実質的に防止される」という用語は、ハードマスク２６０要素の約１０％以下又は５％以下が、キャップ層２５０を通ってビット線金属層２４０内に移動することを意味する。
［００３９］発明者は、キャップ層２５０の形成の前に、結晶粒成長金属をアニーリングして、抵抗を低減するとき、アニーリングは、下層のバリア金属層２２０をケイ化することになることを発見した。さらに、ケイ素はバリア層２３０内に拡散される。結晶粒成長金属をアニーリングすることにより生じたさらなる応力は、バリア層２３０の表面２３２を破裂させる。ビット線金属層２４０の結晶粒成長金属が、バリア層２３０の破裂した表面上で成長するとき、バリア層２３０の破裂した表面は、ビットライン金属層２４０も粗面化された上面２４２を有するようにする。ビット線金属層２４０の上面２４２の粗さは、ビット線金属層２４０の抵抗に直接影響を及ぼす。発明者は、バリア層２３０の形成前に、バリア金属層２２０をアニーリングすることにより、ビット線金属層２４０の結晶粒成長金属のアニーリングによって生じたケイ化の影響が有意に低減又は排除され、それにより、ビット線金属層２４０の上面２４２はより滑らかになり、抵抗を低減することを発見した。
［００４０］図４は、滑らかなビット線金属層２４０を有する膜積層体を形成する方法４００である。工程４０２では、基板２１０上のポリシリコン層２１５上にバリア金属層２２０が形成される。いくつかの実施形態では、バリア金属層２２０は、初めにおよそ３０オングストロームからおよそ５０オングストロームの導電性材料５０２（例えば、チタン、タンタル等）を堆積し、次いでおよそ１５オングストロームからおよそ４０オングストロームの酸素バリア層５０４を堆積することにより、形成される（図５の５００を参照）。堆積とアニーリング用で別個のチャンバを用いるプロセスでは、基板２１０は、チャンバ間を移送されるときに、大気に曝露される。酸素バリア層５０４（例えば、窒化チタン、窒化タンタル等）は、基板２１０が移送される時に導電性材料５０２が酸化するのを防ぐ。いくつかの実施形態では、図６に示される一体型ツール６００は、堆積プロセスとアニーリングプロセスとの間に空気侵入を伴わずに処理を提供するのに使用され得る。一体型クラスタツール６００を用いる実施形態では、酸素バリア層５０４堆積プロセスは除去され得るが、これは、基板が大気に決して曝露されず、堆積された導電性材料６０３が酸化されることがないためである。
［００４１］工程４０４において、バリア金属層２２０は、およそ７００℃からおよそ８５０℃の温度でアニーリングされる。バリア金属層２２０の組成に応じて、温度は変化し得る。バリア金属層２２０のアニーリング中、導電性材料５０２はケイ化され、酸素バリア層５０４は、ケイ素を酸素バリア層５０４を通して移動させ、表面５０６を破裂させる場合がある。バリア金属層２２０のアニーリングは、バリア金属層アニーリングプロセスを用いないおよそ２．２ｎｍの表面粗さＲＭＳに対して、およそ１．７ｎｍの改善された表面粗さＲＭＳ（二乗平均平方根）（原子間力顕微鏡（ＡＦＭ）によって測定）を有するルテニウムビット線金属層をもたらす。工程４０６では、バリア層２３０は、バリア金属層２２０上に形成される。バリア層２３０は、厚さがおよそ１５オングストロームからおよそ４０オングストロームであり得る。表面５０６の欠陥は、バリア層２３０の堆積によって閉塞され、それによって、粗さ及び抵抗をするのに役立てることができる。バリア層２３０は、例えば、バリア金属層２２０に使用される導電性材料５０２の窒化物の変種を含み得る。
［００４２］工程４０８において、ビット線金属層２４０は、バリア層２３０上に形成される。ビット線金属層２４０は、図９の方法９００に示される水素アニーリングプロセスを使用してバリア層２３０の表面上で成長する、限定されないが、ルテニウム等の結晶粒成長金属で構成されている。簡潔には、ルテニウムは、例示的な結晶粒成長金属材料として方法９００で使用されているが、限定することを意図していない。ブロック９０２では、ルテニウムビット線金属層が、堆積チャンバ内の基板上に堆積される。堆積チャンバには、物理的気相堆積チャンバ、化学気相堆積チャンバ、又は原子層堆積チャンバ等が含まれ得る。いくつかの実施形態では、ルテニウムビット線金属層は、厚さがおよそ１００オングストロームからおよそ３００オングストロームであり得る。いくつかの実施形態では、ルテニウムビット線金属層は、厚さがおよそ２００オングストロームであり得る。
［００４３］ブロック９０４では、堆積プロセス後、基板は、例えば急速熱処理（ＲＴＰ）チャンバ等のアニーリングチャンバへ移送される。ブロック９０６では、基板はその後およそ５５０℃からおよそ６５０℃の温度でアニーリングされる。ブロック９０８では、アニーリングプロセス中、基板は、およそ３分間からおよそ６分間、水素ベースの環境中に浸漬される。水素ベースの環境は、水素ガス及び／又は水素ラジカルによって提供される。方法９００の水素アニーリングプロセスは、ルテニウムビット線金属層の結晶粒成長をより遅い反応速度で主に水平成長して促進し、ルテニウムルテニウムビット線金属層のより低い抵抗及びより滑らかな上面をもたらす。水素アニーリングプロセスの反応速度が遅いため、より長いアニーリング時間が使用される。方法９００の水素アニーリングプロセスは、ルテニウムビット線金属層の表面粗さを１．７ｎｍのＲＭＳから（バリア金属層アニーリングプロセスを使用するＲＭＳ改善。下記を参照）１．１５ｎｍ以下のＲＭＳへさらに改善する。いくつかの実施形態では、ルテニウムビット線金属層は、およそ４分間５５０℃でアニーリングされて、およそ５．５５ｏｈｍｓ／ｃｍ２のシート抵抗（Ｒｓ）とともに、およそ１．１ｎｍの表面粗さＲＭＳが得られる。いくつかの実施形態では、ルテニウムビット線金属層は、およそ５分間６００℃でアニーリングされて、およそ５．５ｏｈｍｓ／ｃｍ２のＲｓとともに、およそ１．１５ｎｍの表面粗さＲＭＳが得られる。浸漬持続時間を長くすることは、表面の滑らかさを維持しながらＲｓを減少させるのに役立つ。発明者は、浸漬持続時間を短くすることによって、Ｒｓの増加を犠牲にするが、表面粗さは減少され得ることを発見した。同様に、浸漬持続時間を長くすることによって、表面粗さの増加を犠牲にするが、Ｒｓは改善され得る。バランスは、許容される表面粗さＲＭＳ値で許容されるＲｓ値が得られるように、選択される。
［００４４］水素アニーリングプロセスは、窒素又はアルゴンアニーリングプロセスの抵抗（Ｒｓ）レベルをさらに維持しながら、典型的な窒素又はアルゴンアニーリングプロセスに対して、２０％から３０％改善された上面の滑らかさを有する。抵抗を低く保つための高エネルギーアニーリングプロセスを通じて、より良好な結晶粒成長が得られ、水素環境によってより滑らかな上面がもたらされる。浸漬持続時間を長くすることにより（窒素又はアルゴンアニーリングプロセスと比較して）、より滑らかな上面とともに低い抵抗が維持されるように、結晶粒成長が遅くなることが可能になる。長い持続時間（例えば、７分間以上）に７００℃を超える温度を用いることによって、表面粗さの増加（例えば、１．４ｎｍのＲＭＳ）を犠牲にするが、Ｒｓ値は減少することになる。アニーリングプロセスの３つの主要パラメータである、持続時間、温度、及び周囲のガスを変更することにより、さまざまなレベルのＲｓ及び表面の滑らかさを得ることができる。
［００４５］工程４１０において、キャップ層２５０は、場合によっては、およそ３５０℃からおよそ４００℃の温度でビット線金属層２４０上に形成される。低いプロセス温度は、膜積層体２０５の熱収支を保持すること及びビット線金属層表面の粗さを低減することに役立つ。発明者は、温度が低すぎる場合はキャップ層２５０の密度が不十分であり、温度が高すぎる場合はビット線金属層の表面粗さが増加することを発見した。温度はまた、ビット線金属層材料に依拠しており、適宜調整される。工程４１２において、ハードマスク２６０は、キャップ層２５０が存在するとき、上記のとおりおよそ６５０℃の温度でキャップ層２５０上に形成される。キャップ層が存在しない場合、ハードマスク２６０は、４００℃未満の温度で形成されて、膜積層体２０５の熱収支を保持し得る。キャップ層２５０が存在しないときにハードマスク２６０を形成するのに使用される低温は、堆積時間の増加（例えば、ハードマスクはおよそ１３５０オングストロームの厚さであり得る）及びハードマスク２６０のより低い密度によるトレードオフである。
［００４６］個別のプロセスで実施される本明細書に記載される方法は、クラスタツール、例えば、図６に関して以下に記載されるクラスタツール６００又は一体型ツールでも実施され得る。クラスタツール６００を使用することの利点は、堆積と処理との間に、真空破壊がなく、実質的なプロセスラグがないことである。クラスタツール６００の例には、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＥＮＤＵＲＡ（登録商標）一体型ツールが含まれる。しかしながら、本明細書に記載の方法は、適切な処理チャンバを有する他のクラスタツールを用いて、又は、他の適切な処理チャンバ内で実践され得る。例えば、いくつかの実施形態では、上述の独創的な方法は、プロセス間に真空破壊がないように、クラスタツール内で有利に実施され得る。例えば、真空破壊の排除は、プロセス間の基板の汚染（酸化）を制限又は防止し得る。
［００４７］図６は、ポリプラグ後製造などの基板製造用に構成されたクラスタツール６００の図である。クラスタツール６００は、１つまたは複数の移送モジュール（図６に示すＶＴＭ；ＶＴＭ６０１及びＶＴＭ６０２）と、フロントエンドモジュール６０４と、複数の処理チャンバ／モジュール６０６、６０８、６１０、６１２、６１４、６１６、及び６１８と、プロセスコントローラ（コントローラ６２０）を含む。図６に示すような、１つを超えるＶＴＭを用いる実施形態では、１つまたは複数のパススルーチャンバが提供されて、１つのＶＴＭから別のＶＴＭへの真空移送を容易にし得る。図６に示すものと一致する実施形態では、２つのパススルーチャンバが提供され得る（例えば、パススルーチャンバ６４０及びパススルーチャンバ６４２）。フロントエンドモジュール６０４は、例えばＦＯＵＰ（前方開口型統一ポッド）又は他の適切な基板含有ボックス若しくはキャリアから、クラスタツール６００を使用して処理されることになる１つまたは複数の基板を受け取るよう構成されたローディングポート６２２を含む。ローディングポート６２２は、３つのローディングエリア６２４ａ－６２４ｃを含み、これらは、１つまたは複数の基板をロードするのに使用され得る。しかしながら、これより多いか又は少ないローディングエリアが使用されてもよい。
［００４８］フロントエンドモジュール６０４は、ローディングポート６２２上にロードされた基板を移送するのに使用される大気移送モジュール（ＡＴＭ）６２６を含む。より具体的には、ＡＴＭ６２６は、ＡＴＭ６２６をローディングポート６２２に接続するドア６３５（ファントムで表示）を通って、ローディングエリア６２４ａ－６２４ｃからＡＴＭ６２６へ基板を移送するよう構成された１つまたは複数のロボットアーム６２８（ファントムで表示）を含む。典型的には、各ローディングポート（６２４ａ－６２４ｃ）につき１つのドアがあり、個々のローディングポートからＡＴＭ６２６への基板移送が可能になる。ロボットアーム６２８は、ＡＴＭ６２６をエアロック６３０ａ、６３０ｂに接続するドア６３２（ファントムで表示、各エアロックにつき１つずつ）を通って、ＡＴＭ６２６からエアロック６３０ａ、６３０ｂへ基板を移送するようにも構成されている。エアロックの数は２つより多くても少なくてもよいが、説明のみを目的として、２つのエアロック（６３０ａ及び６３０ｂ）が示されており、各エアロックは、エアロックをＡＴＭ６２６に接続するためのドアを有する。
［００４９］エアロック６３０ａ、６３０ｂは、コントローラ６２０の制御下で、大気圧環境又は真空圧環境のいずれかに維持され、ＶＴＭ６０１、６０２から／へ移送されている基板の中間又は一時的な保持空間として機能し得る。ＶＴＭ６０１は、真空破壊なしに、すなわち、ＶＴＭ６０２、複数の処理チャンバ６０６、６０８、及びパススルーチャンバ６４０及び６４２内に真空圧環境を維持しながら、基板をエアロック６３０ａ、６３０ｂから複数の処理チャンバ６０６、６０８のうちの１つまたは複数へ、又は１つまたは複数のパススルーチャンバ６４０及び６４２へ移送するよう構成されたロボットアーム６３８（ファントムで表示）を含む。ＶＴＭ６０２は、真空破壊なしに、すなわち、ＶＴＭ６０２、及び複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８内に真空圧環境を維持しながら、基板をエアロック６３０ａ、６３０ｂから複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８のうちの１つまたは複数へ移送するよう構成されたロボットアーム６３８（ファントムで表示）を含む。ある実施形態では、エアロック６３０ａ、６３０ｂは省略することができ、コントローラ６２０は、基板を直接ＡＴＭ６２６からＶＴＭ６０２へ移動させるよう構成され得る。
［００５０］ドア６３４、例えばスリットバルブドアは、個々のエアロック６３０ａ、６３０ｂをＶＴＭ６０１に接続する。同様に、ドア６３６、例えばスリットバルブドアは、各処理モジュールを個々の処理モジュールが連結されるＶＴＭ（例えば、ＶＴＭ６０１又はＶＴＭ６０２のいずれか）に接続する。複数の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８は、典型的には本明細書に記載の基板のポリプラグ後製造に関する１つまたは複数のプロセスを実施するよう構成される。
［００５１］コントローラ６２０は、クラスタツール６００の全体的な動作を制御し、クラスタツール６００の動作に関するデータ又はコマンド／命令を記憶するためのメモリ６２１を含む。例えば、コントローラ６２０は、それぞれＡＴＭ６２６、ＶＴＭ６０１、ＶＴＭ６０２のロボットアーム６２８、６３８、６３９が、基板をＶＴＭ６０１から／へ、及びＶＴＭ６０１とＶＴＭ６０２との間で移送することを制御する。コントローラ６２０は、ドア６３２、６３４、６３６の開閉を制御し、エアロック６３０ａ、６３０ｂの圧力を制御し、例えば、エアロック６３０ａ、６３０ｂ内の大気圧環境／真空圧環境のいずれかを基板移送プロセスに望ましいように維持する。コントローラ６２０はまた、以下により詳細に記載するように、それに関する動作を実施するための個別の処理チャンバ６０６、６０８、６１０、６１２、６１４、６１６、及び６１８の動作も制御する。
［００５２］図７は、クラスタツール６００を使用して、１つまたは複数のＤＲＡＭビット線積層体プロセス、ポリプラグ後製造を実施するための方法である。例示のみを目的として、図８は、例えば、ポリプラグ８０２がクラスタツール６００の外部の基板８００上に形成された後の、ポリプラグ８０２を含む基板８００の一部の断面図を示す。図７の方法を実施する前に、基板８００は、ローディングエリア６２４ａ－６２４ｃのうちの１つまたは複数を介して、ローディングポート６２２上にロードされ得る。ＡＴＭ６２６のロボットアーム６２８は、コントローラ６２０の制御下で、ポリプラグ８０２を有する基板８００をローディングエリア６２４ａからＡＴＭ６２６へ移送することができる。
［００５３］コントローラ６２０は、一方または両方のエアロック６３０ａ、６３０ｂが使用されているかどうかに応じて、エアロック６３０ａ、６３０ｂの少なくとも一つが大気圧環境にあるかどうかを決定することができる。説明のために、エアロック６３０ａのみが使用されていると想定されている。コントローラ６２０が、エアロック６３０ａは大気圧環境にあると決定する場合、コントローラ６２０は、ＡＴＭ６２６をエアロック６３０ａに接続するドア（６３２の一部）を開くことができる。反対に、コントローラ６２０が、エアロック６３０ａは大気圧環境にないと決定する場合、コントローラ６２０は、エアロック６３０ａ内の圧力を大気圧環境に調整することができ（例えば、エアロック６３０ａ、６３０ｂに作動可能に接続され、コントローラ６２０によって制御される圧力制御バルブを介して）、エアロック６３０ａ内の圧力を再検査することができる。コントローラは、ロボットアーム６２８に対して、基板８００をＡＴＭ６２６からエアロック６３０ａへ移送するように、ドア６３２を閉めるように、エアロック６３０ａ内の圧力を、例えば、ＶＴＭ６０１内部の真空圧環境に一致するか又は実質的に一致する真空圧環境に調整するように命令することができる。
［００５４］コントローラ６２０は、エアロック６３０ａが真空圧環境にあるかどうかを決定することができる。コントローラ６２０が、エアロック６３０ａは真空圧環境にあると決定する場合、コントローラは、ＶＴＭ６０１をエアロック６３０ａに接続するドア６３４を開くことができる。反対に、コントローラ６２０が、エアロック６３０ａは真空圧環境にないと決定する場合、コントローラ６２０は、エアロック６３０ａ内の圧力を真空圧環境に調整することができ（例えば、エアロック６３０ａ、６３０ｂに作動可能に接続され、コントローラ６２０によって制御される圧力制御バルブを介して）、エアロック６３０ａ内の圧力を再検査する。
［００５５］コントローラ６２０は、処理チャンバの直接的な制御を用いて、又は代替的に、処理チャンバ及びクラスタツール６００に関連するコンピュータ（又はコントローラ）を制御することによって、クラスタツール６００の動作を制御する。動作中、コントローラ６２０によって、クラスタツール６００のパフォーマンスを最適化するための、個々のチャンバ及びシステムからのデータの収集とフィードバックが可能になる。コントローラ６２０は、概して、中央処理装置（ＣＰＵ）６１９と、メモリ６２１と、サポート回路６２５とを含む。ＣＰＵ６１９は、工業環境で使用することができる汎用コンピュータプロセッサ任意の形態であり得る。サポート回路６２５は、従来、ＣＰＵ６１９に連結され、キャッシュ、クロック回路、入出力サブシステム、電源などを備え得る。ソフトウェアルーティン（上述の方法など）は、メモリ６２１に記憶され、ＣＰＵに６１９よって実行されるとき、ＣＰＵ６１９を特殊用途コンピュータ（コントローラ６２０）に変換し得る。ソフトウェアルーチンはまた、クラスタツール６００から離れて配置された第２のコントローラ（図示せず）によって記憶及び／又は実行され得る。
［００５６］メモリ６２１は、指令を含むコンピュータ可読記憶媒体の形態をとっており、ＣＰＵ６１９によって実行されると、半導体処理及び機器の動作を容易にする。メモリ６２１内の命令は、プログラム製品（例えば、本原理の方法を実装するプログラム）の形態である。プログラムコードは、いくつかの異なるプログラミング言語のうちのいずれか１つに適合し得る。一例では、本開示は、コンピュータシステムと共に使用されるためのコンピュータ可読記憶媒体に記憶されたプログラム製品として実装され得る。プログラム製品のプログラムは、態様の機能（本明細書に記載された方法を含む）を規定する。例示的なコンピュータ可読記憶媒体には、情報が永久的に記憶される書き込み不能な記憶媒体（例えば、ＣＤ－ＲＯＭドライブ、フラッシュメモリ、ＲＯＭチップ、又は任意の種類のソリッドステート不揮発性半導体メモリによって読み出し可能なＣＤ－ＲＯＭディスクなどのコンピュータ内の読出し専用メモリデバイス）、及び変更可能な情報が記憶される書き込み可能な記憶媒体（例えば、ディスケットドライブ若しくはハードディスクドライブ内のフロッピーディスク又は任意の種類のソリッドステートランダムアクセス半導体メモリ）が含まれるが、これらに限定されない。このようなコンピュータ可読記憶媒体は、本書に記載の方法の機能を指示するコンピュータ可読命令を保有している場合には、本原理の態様となる。
［００５７］工程７００では、コントローラ６２０は、ロボットアーム６３８に対して、基板８００をエアロック６３０ａからドア６３４を通してＶＴＭ６０１へ移送し、ドア６３４を閉めるように命令する。あるいは、例えば、クラスタツール６００内での処理の完了時にアウトバウンド基板を受け取るために、ドア６３４は開けたままにしておくことができる。工程７０２では、コントローラ６２０は、基板の製造が完了され得るように、すなわち、基板８００上のポリプラグ８０２上のビット線積層体の処理の完了のために、ロボットアーム６３８に対して、基板８００を処理チャンバのうちの１つまたは複数に移送するように命令する。例えば、工程７０２では、コントローラ６２０は、ロボットアーム６３８に対して、処理チャンバ６０６に対応するドア６３６を開けるように命令することができる。ドアが開けられると、コントローラ６２０は、ロボットアーム６３８に対して、基板８００を前洗浄チャンバ（例えば、処理チャンバ６０６）へ移送するように命令することができる（真空破壊を伴わずに、すなわち、基板８００が処理チャンバ６０６、６０８、６１０、６１２、及び６１４間で移送される間にＶＴＭ６０１及びＶＴＭ６０２内に真空圧環境が維持される）。処理チャンバ６０６は、１つまたは複数の前洗浄プロセスを実施して、基板８００上に存在し得る汚染、例えば、基板８００上に存在し得る自然酸化を除去するのに使用され得る。そのような前洗浄チャンバの一つは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＳｉＣｏＮｉＴＭ処理ツールである。
［００５８］次に、工程７０４において、コントローラ６２０は、ドア６３６を開け、ロボットアーム６３８に対して基板８００を次の処理チャンバへ移送するように命令する。例えば、工程７０４において、コントローラ６２０は、ロボットアーム６３８に対して、真空破壊を伴わずに、基板８００を前処理チャンバからバリア金属堆積チャンバへ移送するように命令することができる。例えば、コントローラ６２０は、ロボットアーム６３８に対して、真空下の基板を処理チャンバ６０６から、例えば、処理チャンバ６０８へ移送するように命令することができる。処理チャンバ６０８は、基板８００上でバリア金属堆積プロセスを実施するよう（例えば、バリア金属８０４を洗浄された基板８００及びポリプラグ８０２上に堆積するために）構成されている。バリア金属は、チタン（Ｔｉ）又は（Ｔａ）のうちの一つであり得る。
［００５９］次に、工程７０６において、コントローラ６２０は、ロボットアーム６３８に対して、真空破壊を伴わずに、基板８００をバリア金属堆積チャンバからバリア層堆積チャンバへ又はアニーリングチャンバへ移送するように命令することができる。基板８００がアニーリングチャンバへ移送される場合、基板８００は、酸化防止堆積用のバリア金属堆積チャンバに戻されることになる（例えば、バリア金属の窒化物の変種）。バリア金属堆積チャンバの後、基板８００は、バリア層堆積チャンバへ移送される。例えば、コントローラ６２０は、ロボットアーム６３８に対して、真空下の基板を処理チャンバ６０８からパススルーチャンバ６４０、６４２のいずれかに移送するように命令することができ、この時点で、ＶＴＭ６０２内部のロボットアーム６３９は、基板８００をピックアップし、例えば、処理チャンバ６１０へ移動させることができる。処理チャンバ６１０は、基板８００上でバリア層堆積プロセスを実施するよう（例えば、バリア層８０６をバリア金属８０４上に堆積するために）構成されている。バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、又は窒化タングステン（ＷＮ）のうちの一つであり得る。
［００６０］次に、工程７０８において、コントローラ６２０は、ロボットアーム６３９に対して、真空破壊を伴わずに、基板８００を処理チャンバ６１０から、例えば、処理チャンバ６１２へ移送するように命令することができる。処理チャンバ６１２は、基板８００上でビット線金属堆積プロセスを実施するよう（例えば、ビット線金属層８０８を７０６で堆積されたバリア層８０６上に堆積するために）構成されている。ビット線金属は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、又はロジウム（Ｒｈ）のうちの一つであり得る。次に、工程７１０において、コントローラ６２０は、ロボットアーム６３９に対して、真空破壊を伴わずに、基板８００を処理チャンバ６１２から、例えば、処理チャンバ６１４へ移送するように命令することができる。処理チャンバ６１４は、基板８００上でハードマスク堆積プロセスを実施するよう（例えば、ハードマスク層８１０を７０８で堆積されたビット線金属層８０８上に堆積するために）構成されている。ハードマスクは、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、又は炭化ケイ素（ＳｉＣ）のうちの一つであり得る。
［００６１］いくつかの実施形態では、アニーリングプロセスは、７０５に示すように、バリア層８０６の堆積の前又は後に、基板８００上で実施され得る。アニーリングプロセスは、急速熱処理（ＲＴＰ）アニール等の任意の適切なアニーリングプロセスであり得る。例えば、基板８００を処理チャンバ６０８から処理チャンバ６１０へ移送する前に、基板８００は、初めに、処理チャンバ６１６へ移送され得る。処理チャンバ６１６は、基板８００上でアニーリングプロセスを実施するよう構成される。アニーリングプロセスの後、バリア層８０６を含むアニーリングされた基板８００は、真空下でアニーリングチャンバ（例えば処理チャンバ６１６）からバリア層堆積チャンバ（例えば処理チャンバ６１０）へ、例えばロボットアーム６３９を使用して移送され得る。
［００６２］あるいは、又は組み合わせて、アニーリングプロセスは、７０９ａに示すように、ビット線金属層８０８の堆積後且つハードマスク層８１０をビット線金属層８０８上に堆積する前に、基板８００上で実施され得る。例えば、基板８００を処理チャンバ６１２から処理チャンバ６１４へ移送する前に、基板８００は、初めに、処理チャンバ６１６（すなわち、アニーリングチャンバ）へ移送され得る。アニーリングプロセス、又は７０５でアニーリングが事前に実施された場合は別のアニーリングプロセスが、上述のように上にビット線金属層８０８が堆積された基板８００上で実施され得る。アニーリングプロセスが７０９ａで実施されるいくつかの実施形態では、アニーリングされた基板８００は、７０９ｂに示すように、別の処理チャンバへ移送されて、ビット線金属層８０８上に堆積された任意選択的なキャッピング層８０９を有することができる。例えば、ビット線金属層８０８を含むアニーリングされた基板８００は、真空下でアニーリングチャンバ（例えば処理チャンバ６１６）からキャッピング層堆積チャンバ（例えば処理チャンバ６１８）へ、例えばロボットアーム６３９を使用して移送されて、アニーリングされたビット線金属層８０８上にキャッピング層を堆積し得る。
［００６３］いくつかの実施形態では、ビット線金属が堆積された後、ルテニウム（Ｒｕ）などの一部の金属が結晶粒成長金属である。発明者は、そのようなビット線金属上へハードマスク層を高温で続けて堆積することにより、望ましくないことに、表面粗さが劣化することを観察した。発明者は、ハードマスク層の堆積前にビット線金属層を水素アニーリングすることによって、低温キャップ層の後堆積が、ビット線金属層の表面粗さを有利に改善することができることを発見した。一体型ツール（例えばクラスタツール６００）で上記のシーケンスのそれぞれを実行することにより、結晶粒成長のためのアニーリング中のビット線金属の酸化は、さらに有利に回避される。
［００６４］本明細書に記載されていないさらなるプロセスも基板８００上で実施することができ、本明細書に記載されるプロセスのいくつかは省略することができる。
［００６５］処理チャンバ６０８、６１０、６１２、及び６１４（及び使用される場合は処理チャンバ６１６、６１８）に関連する上記のプロセスが基板８００上で実施された後、基板８００は、例えば、基板８００をパススルーチャンバ６４０、６４２へ移送するためのＶＴＭ６０２内のロボットアーム６３９を使用して、及び基板８００をパススルーチャンバ６４０、６４２からエアロック６３０ａ、６３０ｂのうちの一つへ移送するためのＶＴＭ６０１内のロボットアーム６３８を使用して、ＶＴＭ６０２からローディングポート６２２へ逆送される。ロボットアーム６２８は、その後、基板８００をローディングポート６２２内のＦＯＵＰの空のスロット内に戻すために使用され得る。
［００６６］本明細書に記載のクラスタツール６００及び使用方法は、ユーザが、ＤＲＡＭビット線プロセス全体を通じて真空圧環境を維持するように構成されている単一の機械を使用して、ポリプラグ上でＤＲＡＭビット線プロセスを実施することを有利に可能にする。したがって、基板８００後の製造中に基板上で酸化が発生する可能性は、排除されないとしても、低減される。さらに、真空圧環境がＤＲＡＭビット線プロセス全体を通じて維持されるため、ビット線金属材料の選択は、金属の結晶粒成長特性に限定されない。
［００６７］本明細書で論じられる材料及び方法を説明する文脈における（特に、以下の特許請求の範囲の文脈における）、「１つの（「ａ」及び「ａｎ」）」、「その（ｔｈｅ）」並びに類似の指示対象の使用は、本明細書で別途指示がない限り、又は文脈によって明らかに矛盾しない限り、単数と複数の両方を包含すると解釈されるべきである。本明細書中の数値範囲の列挙は、本明細書中で特に指摘しない限り、単にその範囲内に該当する各別個の値を個々に言及する略記法としての役割を果たすことを単に意図しているにすぎず、各値は、本明細書中で個々に列挙されるかのように、明細書に組み込まれる。本明細書に記載されるすべての方法は、本明細書に別途記載がない限り、又は文脈によって明確に矛盾しない限り、任意の適切な順序で実施され得る。本明細書で提供される任意の及びすべての例、又は例示的な文言（例えば、「～など（ｓｕｃｈ ａｓ）」）の使用は、単に材料及び方法をより良好に説明することを意図したものであり、特に主張しない限り、範囲を限定するものではない。本明細書中のいかなる文言も、開示された材料及び方法の実施に不可欠なものとして特許請求されていない要素を示すものと解釈すべきではない。
［００６８］本明細書全体を通じて、「一実施形態」、「特定の実施形態」、「１つ又は複数の実施形態」、又は「実施形態」に対する言及は、その実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。よって、この明細書全体の様々な箇所における「１つまたは複数の実施形態では」、「ある種の実施形態では」、「一実施形態では」、又は「実施形態において」といった表現の表出は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、１つまたは複数の実施形態において、任意の最適なやり方で組み合わされ得る。
［００６９］本明細書の開示は、特定の実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の例示に過ぎない。当業者は、本開示の本質及び範囲から逸脱しなければ、本開示の方法及び装置に対して様々な改変及び変形がなされ得ることを、認識するであろう。よって、本開示は、添付の特許請求の範囲及びその均等物に含まれる改良例及び変形例を含む。
［００７０］本原理による実施形態は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの任意の組み合わせで実装され得る。実施形態は、１つまたは複数のプロセッサによって読み取り及び実行され得る１つまたは複数のコンピュータ可読媒体を使用して記憶される命令としても実装され得る。コンピュータ可読媒体には、機械（例えば、コンピューティングプラットフォーム又は１つまたは複数のコンピューティングプラットフォーム上で実行される「バーチャルマシン」）によって読み取り可能な形態の情報を記憶又は伝送するための任意の機構が含まれ得る。例えば、コンピュータ可読媒体には、任意の適切な形態の揮発性又は不揮発性のメモリが含まれ得る。いくつかの実施形態では、コンピュータ可読媒体には、非一時的なコンピュータ可読媒体が含まれ得る。
［００７１］上記は本原理の実施形態を対象としているが、本原理の基本的な範囲から逸脱しなければ、本原理の他の実施形態及びさらなる実施形態が考案され得る。
１００ 図
１１０ コンデンサ
１１２ 電極
１１４ 線
１１６ 線
１１７ 線
１２０ トランジスタ
１２１ 電極
１２２ 領域
１２３ 電極
１２４ 層
１２５ 電極
２００ デバイス
２０５ 積層体
２１０ 基板
２１５ 層
２２０ 層
２３０ 層
２３２ 表面
２４０ 金属層
２４２ 表面
２５０ 層
２６０ ハードマスク
３００ 方法
３１０ 工程
３２０ 工程
３３０ 工程
４００ 度
４０２ 工程
４０４ 工程
４０６ 工程
４０８ 工程
４１０ 工程
４１２ 工程
５００ 度
５０２ 材料
５０４ 層
５０６ 表面
６００ クラスタツール
６０１ ＶＴＭ
６０２ ＶＴＭ
６０４ モジュール
６０６ チャンバ／モジュール
６０８ チャンバ／モジュール
６１０ チャンバ／モジュール
６１２ チャンバ／モジュール
６１４ チャンバ／モジュール
６１６ チャンバ／モジュール
６１８ チャンバ／モジュール
６１９ ＣＰＵ
６２０ コントローラ
６２１ メモリ
６２２ ポート
６２４ａ－ｃ ローディングエリア
６２６ ＡＴＭ
６２８ ロボットアーム
６３０ａ－ｂ ロック
６３２ ドア
６３４ ドア
６３５ ドア
６３６ ドア
６３８ ロボットアーム
６３９ ロボットアーム
６４０ チャンバ
６４２ チャンバ
７００ コントローラ
７０２ コントローラ
７０４ コントローラ
７０５ アニール
７０６ コントローラ
７０８ コントローラ
７０９ａ－ｂ 処理
７１０ コントローラ
８００ 基板
８０２ ポリプラグ
８０４ 金属
８０６ バリア層
８０８ 金属層
８０９ キャッピング層（ｃｏｐｐｉｎｇ ｌａｙｅｒ）
８１０ 層
９００ 方法
９０２ ブロック
９０４ ブロック
９０６ ブロック
９０８ ブロック

Claims (20)

  1. メモリ構造体のビット線金属の上面を滑らかにする方法であって、
    基板上のポリシリコン層上におよそ３０オングストロームからおよそ５０オングストロームのチタン層を堆積することと、
    前記チタン層上におよそ１５オングストロームからおよそ４０オングストロームの第１の窒化チタン層を堆積することと、
    前記基板をおよそ７００℃からおよそ８５０℃の温度でアニーリングすることと、
    アニーリング後に、前記第１の窒化チタン層上におよそ１５オングストロームからおよそ４０オングストロームの第２の窒化チタン層を堆積することと、
    前記第２の窒化チタン層上にルテニウムのビット線金属層を堆積することと、
    前記ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、
    アニーリング中、およそ３分間からおよそ６分間、前記ビット線金属層を水素ベースの環境中に浸漬することと
    を含む、方法。
  2. 前記ビット線金属層上におよそ３５０℃からおよそ４００℃の堆積温度でキャップ層を堆積することと、
    前記キャップ層上におよそ５００℃を超える堆積温度でハードマスク層を堆積することと
    をさらに含む、請求項１に記載の方法。
  3. 前記キャップ層が、窒化ケイ素又は炭窒化ケイ素のうちの１つ又は複数を含む、請求項２に記載の方法。
  4. 前記キャップ層が、およそ３０オングストロームからおよそ５０オングストロームである、請求項２に記載の方法。
  5. 前記キャップ層が、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスによって堆積される、請求項２に記載の方法。
  6. 前記ハードマスク層が窒化ケイ素を含む、請求項２に記載の方法。
  7. 前記ハードマスク層が、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して堆積される、請求項２に記載の方法。
  8. 前記ビット線金属層上におよそ４００℃未満の堆積温度でハードマスク層を堆積することをさらに含む、請求項１に記載の方法。
  9. 前記ハードマスク層が、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して堆積される、請求項８に記載の方法。
  10. 前記ビット線金属層が、１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）粗さを有する上面を有する、請求項１に記載の方法。
  11. メモリ構造体を形成する方法であって、
    基板上のポリシリコン層上にバリア金属層を形成することと、
    前記バリア金属層をおよそ７００℃からおよそ８５０℃の温度でアニーリングすることと、
    前記バリア金属層上にバリア層を形成することと、
    前記バリア層上にビット線金属層を堆積することと、
    前記ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、
    アニーリング中、およそ３分間からおよそ６分間、前記ビット線金属層を水素ベースの環境中に浸漬することと
    を含む、方法。
  12. 前記バリア金属層が、前記ポリシリコン層上に形成されたおよそ３０オングストロームからおよそ５０オングストロームのチタン層、及び前記チタン層上に形成されたおよそ１５オングストロームからおよそ４０オングストロームの窒化チタン層である、請求項１１に記載の方法。
  13. 前記バリア金属層をアニーリングすることが、前記ポリシリコン層上にケイ化チタン層を形成する、請求項１２に記載の方法。
  14. 前記バリア層が、およそ１５オングストロームからおよそ４０オングストロームの窒化チタン層である、請求項１１に記載の方法。
  15. 前記ビット線金属層が、１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）上面粗さを有する結晶粒成長金属層である、請求項１１に記載の方法。
  16. 化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）プロセスを使用して、およそ３５０℃からおよそ４００℃の堆積温度で、前記ビット線金属層上にキャップ層を形成することと、
    低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して、およそ５００℃を超える堆積温度で、前記キャップ層上にハードマスク層を形成することと
    をさらに含む、請求項１１に記載の方法。
  17. 前記キャップ層が、およそ３０オングストロームからおよそ５０オングストロームである、請求項１６に記載の方法。
  18. およそ４００℃未満の堆積温度で、低圧化学気相堆積（ＬＰＣＶＤ）プロセスを使用して、前記ビット線金属層上にハードマスク層を堆積することをさらに含む、請求項１１に記載の方法。
  19. メモリ構造体のビット線金属の上面を滑らかにする方法であって、
    プラズマ気相堆積（ＰＶＤ）チャンバを使用して、基板上のポリシリコン層上におよそ３０オングストロームからおよそ５０オングストロームのチタン層を堆積することと、
    前記基板をアニーリングすることであって、前記チタン層を前記堆積することと前記基板を前記アニーリングすることとの間に真空破壊を伴わずに、およそ７００℃からおよそ８５０℃の温度で前記基板をアニーリングすることと、
    アニーリングの後に、前記チタン層上におよそ１５オングストロームからおよそ４０オングストロームの窒化チタン層を堆積することと、
    前記窒化チタン層上にルテニウムのビット線金属層を堆積することと、
    前記ビット線金属層をおよそ５５０度からおよそ６５０度の温度でアニーリングすることと、
    前記ビット線金属の前記上面が１．１５ｎｍ以下の二乗平均平方根（ＲＭＳ）粗さを有するように、アニーリング中、およそ３分間からおよそ６分間、前記ビット線金属層を水素ベースの環境中に浸漬することと
    を含む、方法。
  20. 前記ビット線金属層上におよそ３５０℃からおよそ４００℃の堆積温度でキャップ層を堆積すること、及び前記キャップ層上におよそ５００℃を超える堆積温度でハードマスク層を堆積すること、又は
    前記ビット線金属層上におよそ４００℃未満の堆積温度でハードマスク層を堆積すること
    をさらに含む、請求項１９に記載の方法。
JP2021179120A 2020-11-12 2021-11-02 ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置 Active JP7206355B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/096,099 2020-11-12
US17/096,099 US11631680B2 (en) 2018-10-18 2020-11-12 Methods and apparatus for smoothing dynamic random access memory bit line metal

Publications (2)

Publication Number Publication Date
JP2022077978A JP2022077978A (ja) 2022-05-24
JP7206355B2 true JP7206355B2 (ja) 2023-01-17

Family

ID=81492427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021179120A Active JP7206355B2 (ja) 2020-11-12 2021-11-02 ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置

Country Status (4)

Country Link
JP (1) JP7206355B2 (ja)
KR (1) KR20220064926A (ja)
CN (1) CN114496932A (ja)
TW (1) TWI803051B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833537B (zh) * 2023-01-04 2024-02-21 南亞科技股份有限公司 製造半導體結構之方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060261441A1 (en) 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP2006324363A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
JP2010225989A (ja) 2009-03-25 2010-10-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013507008A (ja) 2009-09-30 2013-02-28 東京エレクトロン株式会社 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP2018516465A (ja) 2015-06-05 2018-06-21 東京エレクトロン株式会社 インターコネクトのためのルテニウムメタルによるフィーチャ充填
US20200126844A1 (en) 2018-10-18 2020-04-23 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324363A (ja) 2005-05-17 2006-11-30 Elpida Memory Inc キャパシタおよびその製造方法
US20060261441A1 (en) 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP2010225989A (ja) 2009-03-25 2010-10-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013507008A (ja) 2009-09-30 2013-02-28 東京エレクトロン株式会社 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP2018516465A (ja) 2015-06-05 2018-06-21 東京エレクトロン株式会社 インターコネクトのためのルテニウムメタルによるフィーチャ充填
US20200126844A1 (en) 2018-10-18 2020-04-23 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal

Also Published As

Publication number Publication date
TW202236612A (zh) 2022-09-16
TWI803051B (zh) 2023-05-21
CN114496932A (zh) 2022-05-13
KR20220064926A (ko) 2022-05-19
JP2022077978A (ja) 2022-05-24

Similar Documents

Publication Publication Date Title
US10903112B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
TWI771622B (zh) 形成記憶體元件之方法
US11587796B2 (en) 3D-NAND memory cell structure
JP7443393B2 (ja) ３ｄ－ｎａｎｄモールド
US11631680B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
JP7206355B2 (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
JP7240496B2 (ja) 基板製造のための方法および装置
US11751382B2 (en) Method of processing dram
JP7512386B2 (ja) ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置
JP7470798B2 (ja) ビット線抵抗を低減するためのシリコン含有層
WO2023224816A1 (en) Direct word line contact and methods of manufacture for 3d memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230104

R150 Certificate of patent or registration of utility model

Ref document number: 7206355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150