TWI833537B

TWI833537B - 製造半導體結構之方法

Info

Publication number: TWI833537B
Application number: TW112100247A
Authority: TW
Inventors: 侯思羽
Original assignee: 南亞科技股份有限公司
Priority date: 2023-01-04
Filing date: 2023-01-04
Publication date: 2024-02-21

Abstract

本揭示內容是關於一種製造半導體結構之方法。方法包括以下操作。形成導電矽層在基板上。形成導電層在導電矽層上。形成具有開口的圖案化光阻層在導電層上。藉由開口蝕刻導電層及導電矽層以形成位元線結構。執行濕清洗製程，其中濕清洗製程包括在20°C至30°C的溫度下以pH值為10至12的溶液清洗位元線結構。

Description

製造半導體結構之方法

本揭示內容是關於一種製造半導體結構之方法。

字元線（Word Line）與記憶體單元中的電晶體的閘極連接並通過對字元線施加電壓控制閘極的開關。當閘極打開，連接電晶體的源極/汲極的位元線（Bit Line）讀取或寫入記憶體單元的位元狀態，例如位元狀態為0或1。因此良好的位元線需具有低電阻的特性以避免影響記憶體單元的讀取及寫入。

在製造位元線的製程中，與製程相關的殘留物可能殘留於位元線上並影響位元線的電性表現。因此需要一種製造位元線的方法，不僅移除與製程相關的殘留物，亦在移除的過程中不傷害位元線。

在一些實施方式中，溶液包括NH ₄OH及H ₂O，NH ₄OH及H ₂O的體積比為1：100至1:300。

在一些實施方式中，溶液對導電矽層的蝕刻速率為每秒0.1Å至0.5Å。

在一些實施方式中，執行濕清洗製程的時間為100秒至140秒。

在一些實施方式中，執行濕清洗製程包括將位元線結構浸泡於溶液中，或是噴灑溶液至位元線結構並旋轉位元線結構。

在一些實施方式中，藉由開口蝕刻導電層及導電矽層包括以CF ₄電漿、HBr電漿、CH ₂F ₂電漿、Cl ₂電漿、N ₂電漿或其組合蝕刻導電層及導電矽層。

在一些實施方式中，方法更包括以下操作。形成硬遮罩層在導電層及圖案化光阻層之間。在執行濕清洗製程之前執行電漿灰化製程，其中電漿灰化製程包括以O ₂電漿、NH ₃電漿或其組合移除硬遮罩層。

在一些實施方式中，執行濕清洗製程包括移除位元線結構上的有機聚合物。

在一些實施方式中，方法更包括以下操作。在形成導電層之前形成阻障層在導電矽層及導電層之間。在形成導電層之後形成絕緣氮化物層在導電層上。

在一些實施方式中，在執行濕清洗製程之後，導電矽層具有實質上為梯形的截面。

為了使本揭示內容的敘述更加詳細及完整，下文針對實施方式的態樣及具體實施方式做出說明性的描述。這並非限制本揭示內容的實施方式為唯一形式。本揭示內容的實施方式在有益的情形下可相互結合或取代，在未進一步記載或說明的情況下亦可附加其他實施方式。

此外空間相對用語，例如下方和上方等，可在本揭示內容中描述一個元件或特徵與圖式中另一個元件或特徵的關係。除了圖中描述的方向，空間相對用語旨在涵蓋裝置使用或操作時的不同方向。例如裝置可能以其他方式定向（例如旋轉90度或其他方向），本揭示內容的空間相對用語可相對應地解釋。在本揭示內容中，除非另有說明，否則不同圖中相同的元件編號是指相同或相似的材料藉由相同或相似的方法形成的相同或相似的元件。

此外考慮到測量產生的誤差或實際操作產生的誤差等，本揭示內容的「約」、「近似」、「基本上」或「實質上」等包括所述值或所述特徵以及所屬技術領域中通常知識者可接受的偏差範圍內的值或特徵。舉例來說，在±15%、±10%或±5%偏差範圍內的值。而且可依據測量性質或其它影響操作的性質選擇可接受的偏差範圍。

本揭示內容是關於一種製造半導體結構之方法。方法包括以下操作。形成導電矽層在基板上。形成導電層在導電矽層上。形成具有開口的圖案化光阻層在導電層上。藉由開口蝕刻導電層及導電矽層以形成位元線結構。執行濕清洗製程，其中濕清洗製程包括在20°C至30°C的溫度下以pH值為10至12的溶液清洗位元線結構。接下來根據實施方式詳細說明本揭示內容製造半導體結構之方法。

第1圖是根據本揭示內容一些實施方式製造半導體結構之方法的方法流程圖。第2圖至第4圖是根據本揭示內容一些實施方式在製造半導體結構的中間過程的半導體結構剖面圖。閱讀第1圖時請同時參照第2圖至第4圖。

在第1圖中，本揭示內容製造半導體結構之方法100包括操作101、操作102、操作103、操作104及操作105。接下來根據實施方式詳細說明上述操作。

操作101包括在基板201上形成導電矽層203，如第2圖所示。首先說明基板201。基板201包括半導體材料。在一些實施方式中，半導體材料包括元素半導體材料，例如碳、單晶矽、多晶矽、非晶矽、鍺、錫、硫、硒、碲或其類似者；化合物半導體材料，例如碳化矽、氮化硼、氮化鋁、氮化鎵、磷化鎵、砷化鎵、磷化銦、砷化銦、銻化銦、氧化鋅或其類似者；合金半導體材料，例如SiGe、AlGaAs、InGaAs、InGaP、AlInAs、GaAsP、AlGaN、InGaN、AlGaInP或其類似者；或前述半導體材料的組合。

繼續說明操作101的基板201並參照第2圖。基板201包括複數個源極/汲極區域201A。源極/汲極區域201A定義記憶體單元中藉由電晶體（未另外圖示）控制的載子（例如電子或電洞）流出和流入區域。而且源極/汲極區域201A將在後續操作中連接位元線結構209，因此得以藉由位元線結構209讀取或寫入記憶體單元中的位元狀態。在一些實施方式中，源極/汲極區域201A為基板201中摻雜了N型摻雜劑（例如磷、砷或其類似者）的N型區域，使得流出和流入源極/汲極區域201A的載子主要為電子。在一些實施方式中，源極/汲極區域201A為基板201中摻雜了P型摻雜劑（例如硼、鎵、銦或其類似者）的P型區域，使得流出和流入源極/汲極區域201A的載子主要為電洞。在一些實施方式中，形成源極/汲極區域201A的製程包括執行離子佈植製程以將P型摻雜劑或N型摻雜劑注入基板201中。

繼續說明操作101的基板201並參照第2圖。基板201包括複數個隔離區域201B。隔離區域201B位於源極/汲極區域201A之間。隔離區域201B包括絕緣材料（或稱低k值介電材料）以將相鄰的電晶體（未另外圖示）的源極/汲極區域201A隔離，以避免漏電流的情況產生。在一些實施方式中，絕緣材料包括二氧化矽。在一些實施方式中，形成隔離區域201B的製程包括蝕刻基板201以形成溝槽，以及以絕緣材料填充溝槽以形成隔離區域201B。

繼續說明操作101的形成導電矽層203在基板201上，並參照第2圖。導電矽層203將在後續操作中作為位元線結構209中可導電的半導體層。在一些實施方式中，導電矽層203包括多晶矽。需注意的是，本揭示內容形成的位元線結構209不限於埋入基板201的位元線結構209，亦可包括凸出於基板201的位元線結構（未另外圖示），惟埋入基板201的位元線結構209可提升裝置的集成密度。以埋入基板201的位元線結構209為例，形成導電矽層203在基板201上的製程包括以下操作：蝕刻源極/汲極區域201A的上方部分，以形成在源極/汲極區域201A中的凹槽；以及沉積導電矽層203在凹槽中及基板201上，以形成如第2圖所示的結構。

繼續說明操作101並參照第2圖。在一些實施方式中，操作101更包括在形成導電矽層203之前形成緩衝層202在基板201上。緩衝層202將在操作104的蝕刻製程中作為蝕刻停止層。在一些實施方式中，緩衝層202包括氮化矽。在操作101更包括形成緩衝層202的實施方式中，上述以埋入基板201的位元線結構209為例並形成導電矽層203在基板201上的製程將更包括以下操作：在蝕刻源極/汲極區域201A的上方部分時蝕刻源極/汲極區域201A的上方部分的上方的緩衝層202，以形成如第2圖所示的結構。

操作102包括形成導電層205在導電矽層203上，如第2圖所示。導電層205將在後續操作中作為位元線結構209中可導電的金屬層。在一些實施方式中，導電層205包括鎢、鈦、鉭、釕、銥、鉑、銠、鉬、鋁、銅或其類似者，其中較佳為鎢。鎢不僅容易取得且具有較低電阻及較低接觸電阻。在一些實施方式中，形成導電層205的製程包括任何合適的製程，例如化學氣相沉積製程或物理氣相沉積製程等。

繼續說明操作102並參照第2圖。在一些實施方式中，操作102更包括在形成導電層205之前形成阻障層204在導電矽層203及導電層205之間。阻障層204不僅避免金屬擴散亦可降低將在後續操作中形成的位元線結構209的電阻值。例如阻障層204避免導電矽層203與導電層205之間形成高電阻的化合物，例如矽化鎢等。在一些實施方式中，阻障層204包括一層或多層的結構，其中每層獨立包括金屬層，例如鈦或其類似者；金屬氮化物層，例如氮化鈦、氮化鎢或其類似者；或金屬矽化物層，例如矽化鈦、矽化鎢或其類似者。在一些較佳的實施方式中，阻障層204包括一層的矽化鈦層，其中矽化鈦層與導電矽層203及導電層205直接接觸。在另一些較佳的實施方式中，阻障層204包括一層的矽化鈦層及一層的氮化鈦層，其中氮化鈦層位於矽化鈦層的上方且氮化鈦層與導電層205直接接觸以及矽化鈦層與導電矽層203直接接觸。

操作103包括形成具有開口208O的圖案化光阻層208在導電層205上，如第2圖所示。然而在一些實施方式中，在形成圖案化光阻層208在導電層205上之前，操作103更包括依序形成絕緣氮化物層206及硬遮罩層207在導電層205上。在一些實施方式中，絕緣氮化物層206包括氮化矽。在一些實施方式中，硬遮罩層207包括非結晶碳。硬遮罩層207相較於將形成於其上的圖案化光阻層208具有更佳的抗蝕刻能力，即硬遮罩層207的蝕刻選擇性大於圖案化光阻層208的蝕刻選擇性，因此硬遮罩層207有助於形成較小尺寸的位元線結構209。

繼續說明操作103的形成圖案化光阻層208在導電層205上並參照第2圖。圖案化光阻層208的開口208O定義將在操作104中執行蝕刻製程的位置。也就是說，圖案化光阻層208的開口208O在方向Z上與開口208O下待蝕刻的導電層205部分及導電矽層203部分重疊，而圖案化光阻層208覆蓋的導電層205部分及導電矽層203部分將未在操作104中被蝕刻並進而形成位元線結構209。在包括阻障層204、絕緣氮化物層206和/或硬遮罩層207的實施方式中，圖案化光阻層208的開口208O在方向Z上也與開口208O下待蝕刻的阻障層204部分、絕緣氮化物層206部分和/或硬遮罩層207部分重疊，而圖案化光阻層208覆蓋的阻障層204部分、絕緣氮化物層206部分和/或硬遮罩層207部分將未在操作104中被蝕刻，其中未被蝕刻的阻障層204部分和/或絕緣氮化物層206部分進而形成位元線結構209。在一些實施方式中，形成具有開口208O的圖案化光阻層208的製程包括執行微影製程。在一些實施方式中，圖案化光阻層208包括正型光阻劑或負型光阻劑。

操作104包括藉由圖案化光阻層208的開口208O蝕刻導電層205及導電矽層203以形成位元線結構209，如第2圖至第3圖所示。在包括阻障層204、絕緣氮化物層206和/或硬遮罩層207的實施方式中，操作104更包括藉由圖案化光阻層208的開口208O蝕刻阻障層204、絕緣氮化物層206和/或硬遮罩層207。在一些實施方式中，在操作104執行的蝕刻製程包括以CF ₄電漿、HBr電漿、CH ₂F ₂電漿、Cl ₂電漿、N ₂電漿或其組合蝕刻導電層205及導電矽層203以及阻障層204、絕緣氮化物層206和/或硬遮罩層207。由於導電層205及導電矽層203以及阻障層204、絕緣氮化物層206和/或硬遮罩層207為多層結構且各層之間材料差異大，因此蝕刻製程期間因高能電漿引起的聚合反應造成非期望且由多種材料形成的有機聚合物殘留於位元線結構209上。有機聚合物殘留於位元線結構209上將導致位元線結構209的電阻升高並因此影響位元線結構209的電性表現。因此有機聚合物將在操作105中藉由濕清洗製程移除。在一些實施方式中，上述藉由蝕刻製程形成位元線結構的操作中所產生的有機聚合物包括含矽有機聚合物、含氮有機聚合物、含氟有機聚合物、含溴有機聚合物、含氯有機聚合物或其組合。

繼續說明操作104並參照第2圖至第3圖。需注意的是，本揭示內容的位元線結構209不限於如第3圖所示的兩個。在一些實施方式中，如第3圖所示的位元線結構209可沿著方向X和/或方向Y重複排列以形成位元線結構陣列。方向X和方向Y垂直且方向X和方向Y形成的二維平面平行於基板201所在的平面。方向Z和方向X及方向Y垂直，即方向Z垂直於基板201所在的平面。

繼續說明操作104並參照第3圖至第4圖。在包括硬遮罩層207的實施方式中，操作104更包括執行電漿灰化製程。電漿灰化製程包括以O ₂電漿、NH ₃電漿或其組合移除硬遮罩層207。電漿灰化製程期間因高能電漿引起的聚合反應將導致非期望的有機聚合物殘留於位元線結構209上。有機聚合物殘留於位元線結構209上將導致位元線結構209的電阻升高並因此影響位元線結構209的電性表現。因此因電漿灰化製程而產生的有機聚合物將同因蝕刻導電層205及導電矽層203以及阻障層204、絕緣氮化物層206和/或硬遮罩層207而產生的有機聚合物於操作105中藉由濕清洗製程移除。在一些實施方式中，上述藉由電漿灰化製程所產生的有機聚合物包括含矽有機聚合物、含氧有機聚合物、含氮有機聚合物或其組合。

操作105包括執行濕清洗製程，未另外圖示。濕清洗製程包括在20°C至30°C的溫度（例如20、22、24、26、28或30°C，其中較佳為24°C至28°C，例如25°C）下以pH值為10至12（例如10、10.5、11、11.5或12，其中較佳為10.5至12）的溶液清洗位元線結構209。濕清洗製程包括移除在操作104結束之後殘留於位元線結構209上的有機聚合物。在一些實施方式中，有機聚合物包括含矽有機聚合物、含氧有機聚合物、含氮有機聚合物、含氟有機聚合物、含溴有機聚合物、含氯有機聚合物或其組合。不僅移除造成高電阻的有機聚合物，濕清洗製程也避免傷害位元線結構209，因此避免位元線結構209的形變造成電阻升高。在一些實施方式中，優選的溶液包括NH ₄OH及H ₂O，其中NH ₄OH對H ₂O的體積比為1：100至1:300，例如1：100、1：150、1：200、1：250或1：300，其中較佳為1：150至1:250。在一些實施方式中，執行濕清洗製程包括將位元線結構209浸泡於溶液中或是噴灑溶液至位元線結構209上並旋轉位元線結構209。在一些實施方式中，執行濕清洗製程的時間為100秒至140秒，例如100、110、120、130或140秒，其中較佳為100秒至130秒，例如120秒。在一些實施方式中，溶液對導電矽層203的蝕刻速率為每秒0.1Å至0.5Å，例如每秒0.1、0.2、0.3、0.4或0.5Å，其中較佳為每秒0.2Å至0.4Å。

在操作105完成之後，位元線結構209上的有機聚合物被移除且位元線結構209未受到破壞。在一些實施方式中，在操作105完成之後，導電矽層203具有實質上或基本上近似於為梯形的截面，如第4圖所示。導電矽層203的側壁203W不具有凸起的表面和/或凹陷的表面。因此位元線結構209的電阻值低。在一些實施方式中，電阻值為40歐姆至55歐姆，例如40、45、50或55歐姆。然而在一些比較方式中，未使用本揭示內容的濕清洗製程導致位元線結構上的有機聚合物無法移除和/或位元線結構因不適當的清洗而損傷，使得位元線結構的電阻值升高。例如在一些比較方式中，導電矽層203的側壁203W具有凸起的表面（未另外圖示）和/或凹陷的表面，如第5圖所示。

本揭示內容製造半導體結構之方法得到具低電阻的位元線結構。製造過程避免影響位元線結構電性表現的殘留物殘留於位元線結構上，且移除殘留物的過程亦避免傷害位元線結構，因此得到具更低電阻的位元線結構。

本揭示內容相當詳細地以一些實施方式進行描述，但其它實施方式也是可行的，因此不應以本揭示內容所含的實施方式的描述限制所附申請專利範圍的範圍和精神。

對於所屬技術領域中具有通常知識者來說，可在不偏離本揭示內容的精神和範圍下對本揭示內容進行修改和變更。只要上述修改和變更屬於所附申請專利範圍的範圍和精神，本揭示內容即涵蓋這些修改和變更。

100:方法 101:操作 102:操作 103:操作 104:操作 105:操作 201:基板 201A:源極/汲極區域 201B:隔離區域 202:緩衝層 203:導電矽層 203W:側壁 204:阻障層 205:導電層 206:絕緣氮化物層 207:硬遮罩層 208:圖案化光阻層 208O:開口 209:位元線結構 X:方向 Y:方向 Z:方向

閱讀本揭示內容的附圖時，建議從下文敘述瞭解本揭示內容的各個面向。需注意的是，按照工業的標準做法，各種特徵尺寸未依比例繪製。為了使討論清晰，各種特徵尺寸可以任意增加或減少。第1圖是根據本揭示內容一些實施方式製造半導體結構之方法的方法流程圖。第2圖至第4圖是根據本揭示內容一些實施方式在製造半導體結構的中間過程的半導體結構剖面圖。第5圖是根據本揭示內容一些比較方式製造所得的半導體結構剖面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:方法

101:操作

102:操作

103:操作

104:操作

105:操作

Claims

一種製造半導體結構之方法，包括：形成一導電矽層在一基板上；形成一導電層在該導電矽層上；形成具有一開口的一圖案化光阻層在該導電層上；藉由該開口蝕刻該導電層及該導電矽層以形成一位元線結構；以及執行一濕清洗製程，其中該濕清洗製程包括在20°C至30°C的一溫度下以pH值為10至12的一溶液清洗該位元線結構。
如請求項1所述之方法，其中該溶液包括NH ₄OH及H ₂O，NH ₄OH及H ₂O的一體積比為1：100至1:300。
如請求項1所述之方法，其中該溶液對該導電矽層的一蝕刻速率為每秒0.1Å至0.5Å。
如請求項1所述之方法，其中執行該濕清洗製程的一時間為100秒至140秒。
如請求項1所述之方法，其中執行該濕清洗製程包括將該位元線結構浸泡於該溶液中，或是噴灑該溶液至該位元線結構並旋轉該位元線結構。
如請求項1所述之方法，其中藉由該開口蝕刻該導電層及該導電矽層包括以CF ₄電漿、HBr電漿、CH ₂F ₂電漿、Cl ₂電漿、N ₂電漿或其組合蝕刻該導電層及該導電矽層。
如請求項1所述之方法，更包括：形成一硬遮罩層在該導電層及該圖案化光阻層之間；以及在執行該濕清洗製程之前執行一電漿灰化製程，其中該電漿灰化製程包括以O ₂電漿、NH ₃電漿或其組合移除該硬遮罩層。
如請求項1所述之方法，其中執行該濕清洗製程包括移除該位元線結構上的一有機聚合物。
如請求項1所述之方法，更包括：在形成該導電層之前形成一阻障層在該導電矽層及該導電層之間；以及在形成該導電層之後形成一絕緣氮化物層在該導電層上。
如請求項1所述之方法，其中在執行該濕清洗製程之後，該導電矽層具有實質上為一梯形的一截面。