JP2013507008A - 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。 - Google Patents

切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。 Download PDF

Info

Publication number
JP2013507008A
JP2013507008A JP2012532310A JP2012532310A JP2013507008A JP 2013507008 A JP2013507008 A JP 2013507008A JP 2012532310 A JP2012532310 A JP 2012532310A JP 2012532310 A JP2012532310 A JP 2012532310A JP 2013507008 A JP2013507008 A JP 2013507008A
Authority
JP
Japan
Prior art keywords
copper
notch structure
depth
metal layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012532310A
Other languages
English (en)
Other versions
JP2013507008A5 (ja
Inventor
エム セリオ，フランク
茂 水野
リード，ジョナサン
ポヌスワミー，トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Novellus Systems Inc
Original Assignee
Tokyo Electron Ltd
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Novellus Systems Inc filed Critical Tokyo Electron Ltd
Publication of JP2013507008A publication Critical patent/JP2013507008A/ja
Publication of JP2013507008A5 publication Critical patent/JP2013507008A5/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemically Coating (AREA)

Abstract

先端の集積回路にみられる切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２６４，２７５ａ，２７５ｂ）において、長尺のルテニウム金属膜（２１４）に多段階で銅鍍金を行う方法である。長尺のルテニウム金属膜 （２１４）を利用すると、銅金属がトレンチ（２６６）及びビア（２６８）のような高アスペクト比の切欠構造（２０６，２０７，２０８，２０９，２６４，２７５ａ，２７５ｂ）を充填するあいだ、不要な微細気泡が形成を防ぎ、前記ルテニウム金属膜（２１４）上に長尺の銅金属層（２２８）を含むサイズの大きい銅粒（２３３）が鍍金形成される。銅粒（２３３）は銅が充填された切欠構造（２０６，２０７，２０８，２０９，２１１，２１３，２７５ａ，２７５ｂ）の電気抵抗を低下させ、集積回路の信頼性を向上させる。

Description

本発明は集積回路製造における金属鍍金の分野に関し、さらに詳しくは、ルテニウム（Ｒｕ)膜を蒸着利用して銅（Ｃｕ）金属で切欠構造を鍍金する方法に関する。
集積回路（ＩＣ)は様々な半導体機器と、半導体機器に電力を供給してそれら半導体機器に情報を共有および交換をさせる複数の誘電金属経路とを備えている。集積回路の内部では、金属層が金属間層または層間絶縁層と呼ばれる別の層上に積重ねられ、各金属層を隔離している。通常、各金属層は少なくとも１つの付加金属層に対し電気的接続を形成する必要がある。このような電気的接続の形成は、金属層を分離している層間絶縁層をエッチング処理して孔状部（例えばビア）を設け、このビアに金属を充填させて相互接続構造を構成することにより行われている。 層間絶縁層においてエッチング処理された経路部は、一般的に金属層で充填されている。ビアは通常、層間絶縁層において形成された切欠構造の全て、すなわち、孔状構造、線状構造、あるいは他の類似構造といったものを意味している。ビアが層間絶縁層内に形成されると、層間絶縁層の下にある電動層への電気的接続が形成される。なお類似のものとしては、二つ以上のビアを接続する複数の金属層からなる切欠構造があるが、これは通常、トレンチと呼ばれている。
集積回路のテクノロジーが持続的な発展を遂げるなか、集積回路面積を縮小化することが長きにわたり追及されてきた。こうした集積回路面積の縮小化は集積回路の占めるスペースを減少させるもので、集積回路の高速性能を実現する上で不可欠である。さらに、集積回路ダイの面積の減少は集積回路の生産量を向上させるものである。これらの利点により、集積回路の小型化が継続的に進められている。装置の性能の向上は、通常、装置面積の縮小や装置の密集状態が高まることに伴って実現される。装置の密集状態が向上するには、より高いアスペクト比（例えば幅に対する深さの比）を含め、相互接続の形成に用いられるビアの小型化が必要である。回路基板（ウエハ）上での最小加工寸法が絶えず減少すると、小型化による結果として様々なことが明らかになってくる。例えば切欠構造が小さくなってゆくにつれ、切欠構造に充填されたバルク金属に、微細気泡が形成されてしまうようになる。金属製配線の幅をより小さいサブミクロンサイズや、さらにはナノメーターサイズに縮小すると、エレクトロマイグレーション破損が生じ、金属製配線がオープンになり電気が送られなくなるといった問題が発生することはよく知られている。また、金属製配線が小型化すると金属製配線の抵抗率が実質的に増し、その結果、回路の性能が損なわれることもある。
集積回路を製造する多層メタライゼーション法に銅金属が用いられるようになったのは、ダマスク構造の銅鍍金処理によるが、現在は先端のマイクロプロセッサーや特定用途回路の製造者により広く用いられている。しかしながら、銅金属は絶縁物質に対して粘着度が小さく、シリコンや絶縁物質といった通常用いられる集積回路材料において銅は中間バンドギャップ不純物である。銅金属はそうした材料内へ直ちに拡散してしまうのだが、そのために、絶縁物質と直接接し続けた状態を保つことは難しい。さらに、酸素が含酸素絶縁物質から銅に拡散し、これによって銅金属の電導率が減少してしまう。そこで、拡散バリア物質を絶縁物質や集積回路内の他の物質上に形成して銅金属を囲み込み、これにより銅が集積回路に拡散していくのを妨いでいる。
ウエハ基板上に蒸着された薄膜のルテニウム膜は、集積回路製造において銅鍍金に用いられる。しかしながら従来技術において、絶縁物質上もしくは拡散バリア物質へのルテニウムの蒸着には、解決すべき課題があった。化学蒸着（ＣＶＤ）や原子層蒸着（ＡＬＤ）による薄膜のルテニウム膜の蒸着では、膜形状の悪化がしばしば見られたのである。さらに、薄膜のルテニウム膜上に直接銅鍍金することもまた、これまで問題点が指摘されてきた。通常のルテニウム膜に直接鍍金された銅は、ルテニウム膜に対する粘着性が低く、また、膜内に含有された不純物が原因と思われるが、ルテニウム膜の成長が非連続となり、さらに/または、ルテニウム膜の形状/表面粗さが悪化することがしばしばあった。したがって、鍍金された銅が基板上で不均一に蒸着してしまい、微細気泡を発生させずに高アスペクト比の構造を充填することは困難であった。さらに、 銅材料全体において銅粉を大きく成長させ、これによって銅物質の電気抵抗を減少させるため、 銅鍍金後にアニーリング処理が慣習的に行われるが、幅が１０ｎｍ未満（１ｎｍ＝１０−９ｍ）で高アスペクト比の切欠構造を得ることは極めて困難であった。さらに切欠構造が小さくなるにつれ、大きな銅粉でその構造を充填することはより難しくなる。また将来、半導体機器は縮小化が継続し、切欠構造の幅は狭まり続け、深さは増大し続けることが予想される。
こうした問題を解決するために、狭く高アスペクト比の切欠構造の銅鍍金と一体化可能で表面粗さの低い高純度の長尺ルテニウム膜の蒸着が必要である。
上記課題を解決するために、本発明の第１の実施例によれば、本発明の方法は、表面上に形成された少なくとも１つの切欠構造を有する基板を供給する供給工程と、Ｒｕ３（ＣＯ）１２前駆体を含むプロセスガスを用いた熱化学蒸着法（ＴＣＶＤ）でルテニウム金属膜を前記切欠構造内に蒸着させる蒸着工程と、前記ルテニウム金属膜を銅鍍金槽と接触させることで、前記ルテニウム金属膜上に長尺の銅金属層を蒸着させ、前記ルテニウム金属膜と前記銅金属層によってともに前記切欠構造の幅、深さ及び体積の１００％未満を充填させる接触工程とを備えている。本実施例の方法はさらに、前記銅鍍金槽から前記基板を取出す取出し工程と、前記長尺の銅金属層を非酸化性ガスの中でアニーリングを行うアニーリング工程と、前記接触工程、前記取出し工程、及び、前記アニーリング工程を反復ことにより、少なくとも一部の銅金属が少なくとも１つの切欠構造内を充填し、前記アニーリング済銅金属層と前記アニーリング済付加銅金属より前記ルテニウム金属膜上に形成された銅金属粒を包み込ませる反復工程とを備えている。前記蒸着工程には、一酸化炭素キャリアガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム金属膜を蒸着することが含まれていてもよい。
本発明の第２の実施例によれば、本発明の方法は、表面上に形成された少なくとも１つの切欠構造を有する前記基板を供給する供給工程と、Ｒｕ３（ＣＯ）１２前駆体と一酸化炭素とを含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム金属膜を前記切欠構造内で蒸着させる蒸着工程と、前記ルテニウム金属膜を第１銅鍍金槽と接触させることで、前記ルテニウム金属膜上に長尺の銅金属層を蒸着させる第１接触工程と、前記第１銅鍍金槽から前記基板を取出す第１取出し工程と、前記長尺の銅金属層を非酸化性ガスの中でアニーリングを行うこと第１アニーリング工程とを備える。前記ルテニウム金属膜と前記銅金属層はともに、前記少なくとも１つの切欠構造の幅、深さ及び体積の１００％未満である第１幅、第１深さ及び第１体積で前記切欠構造を充填する。本実施例の方法はさらに、前記アニーリング済銅金属層を第２銅鍍金槽と接触させることで、前記切欠構造を少なくとも部分的に充填する付加銅金属層を蒸着させる第２接触工程と、前記第２銅鍍金槽から前記基板を取出す第２取出し工程と、前記付加銅金属層を非酸化条件下においてアニーリングを行う第２アニーリング工程を備えている。本実施例において、第２銅鍍金槽は前記第１銅鍍金槽とは異なった化学物質を含み、前記付加銅金属層がさらに前記切欠構造の幅、深さ及び体積の１００％以下である前記第１幅、第１深さ及び第１体積よりも大きい第２幅、第２深さ、第２体積で前記切欠構造を充たし、本実施例の方法により、前記ルテニウム金属膜上において前記アニーリング済銅金属層と前記付加銅金属層から銅金属粒が形成される。
本発明の第３の実施例に関し、本発明の方法は部分的に組み立てられた集積回路におけるダマスク構造を充填するためのものである。前記第３の実施例の方法は、Ｒｕ３（ＣＯ）１２前駆体と一酸化炭素キャリアガスとを含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム金属膜を、前記部分的に製造された集積回路の少なくとも１つの切欠構造内で拡散隔層上に蒸着させる蒸着工程と、前記基板の温度が１００℃以上５００℃以下のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記ルテニウム金属膜をアニーリングする第１アニーリング工程とを備えている。本実施例の方法はさらに、前記一部組み立てられた集積回路の少なくとも一部若しくは全体を第１銅鍍金槽内で浸漬させて、前記ルテニウム金属膜上に長尺の銅金属層を蒸着させる第１浸漬工程と、前記一部製造された集積回路を前記第１銅鍍金槽から取出す第１取出し工程と、前記基板の温度が１００℃以上５００℃以下のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記銅金属層をアニーリングする第２アニーリング工程とを備えている。前記ルテニウム金属膜と前記銅金属層はともに、前記少なくとも１つの切欠構造の幅、深さ、体積の１００％未満である第１幅、第１深さ、第１体積で前記少なくとも１つの切欠構造を充填する。本実施例の方法はさらに、前記一部製造された集積回路の少なくとも一部又は全体を第２銅鍍金槽内で浸漬させ、前記切欠構造の幅、深さ、体積以下である第１幅、第１深さ、第１体積よりも大きい第２幅、第２深さ、第２体積で、前記少なくとも一部を充填する付加銅金属を蒸着させる第２浸漬工程と、前記一部製造された集積回路を前記第２銅鍍金槽から取出す第２取出し工程と、前記基板の温度が１００℃以上５００℃以下のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記付加銅金属をアニーリングし、前記ルテニウム金属膜上において前記アニーリング済銅金属層と前記アニーリング済付加銅金属とから銅金属粒を形成する第３アニーリング工程とを備えている。
本発明は、先端の集積回路に見られる切欠構造内で、長尺のルテニウム金属フィルム上に多段階で銅金属鍍金を行うための方法を提供するものである。高純度のルテニウム金属膜を使用すると、トレンチやビアといった高アスペクト比の切欠構造を銅金属が充填するあいだ、不要な微細気泡の形成を防ぐことができるとともに、ルテニウム金属膜上に鍍金形成された長尺の銅金属層（銅シード層）を含むサイズの大きい銅金属粒の形成が可能になる。また、前記銅金属粒により、銅で充填された切欠構造の電気抵抗を低下させ、集積回路の信頼性を増大させる。
本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例による、切欠構造内における長尺ルテニウム金属膜への銅鍍金プロセスを概略的に示す断面図である。 本発明の実施例により追加的に用いられる切欠構造の概略断面図である。 本発明の実施例により追加的に用いられる切欠構造の概略断面図である。 本発明の実施例により、切欠構造において長尺ルテニウム金属膜上に銅鍍金する工程図である。 本発明の実施例により、切欠構造において長尺ルテニウム金属膜上に銅鍍金する工程図である。 長尺ルテニウム金属膜上に物理蒸着方（ＰＶＤ）により蒸着された銅シード層を含む銅充填トレンチを側面側から撮影した、銅充填トレンチの透過型電子顕微鏡写真（ＴＥＭ）である。 長尺ルテニウム金属膜上に物理蒸着方（ＰＶＤ）により蒸着された銅シード層を含む銅充填トレンチを側面側から撮影した、銅充填トレンチの透過型電子顕微鏡写真（ＴＥＭ）である。 本発明の実施例による長尺ルテニウム金属膜上の銅シード層を含む銅充填トレンチを側面側から撮影した、銅充填トレンチの透過型電子顕微鏡写真（ＴＥＭｓ）である。 本発明の実施例により、ルテニウム金属膜を蒸着するための熱化学蒸着（ＴＣＶＤ）装置の概略図である。 本発明の実施例により、ルテニウム金属膜を蒸着するための別の熱化学蒸着（ＴＣＶＤ）装置の概略図である。 本発明の実施例により、銅鍍金およびアニーリングを行なうための処理装置の概略図である。
以下に記載される様々な実施例において、先端の集積回路に見られる切欠構造内で、ルテニウム金属膜上に銅金属を鍍金する方法が開示される。長尺のルテニウム金属膜を利用する場合、トレンチやビアといった高アスペクト比の切欠構造が銅金属により充填されてゆくあいだにおいて、不要な微細気泡の形成が一切なくなるか、あるいは少なくとも実質的に抑制される。切欠構造においてルテニウム金属膜に 薄膜の長尺銅金属膜が鍍金形成され、ルテニウム金属膜は銅金属膜に対し極めて持続性の高い付着力を持つ。この持続性のある付着力により、予期せずして切欠構造に銅粒子が入り込み、前記銅金属膜をも含め切欠構造にあるすべての銅金属からサイズの大きな銅粒が成長する。この銅粒によって切欠構造が充填され、その結果、切欠構造の電気抵抗が低下し、集積回路の信頼性が向上する。
本発明の実施形態を、図１−８を用いて以下に記載する。図１および２は集積回路装置に見られる切欠構造を図示してたものであり、実際の集積回路装置の一部を実際の平面図や断面図として示したものではない。実際の集積回路装置では、膜や層は整然としているわけではなく、厚みにはムラがある。あくまでもこれらの図は理想的な表現であり、これらを用いない場合よりも本発明の実施例をより明確かつより十分に説明するために採用されたものである。
従ってこれらの図は、本発明の実施例を用いて製造されうる装置の無数のバリエーションの１つであるに過ぎない。本明細書では図１−８を参照して装置製造の工程が記載されるが、それにもかかわらず、本発明の実施例と一致する方法は、ここにおいて詳細に記載されたものと大きく異なった構造、装置、製造工程を用いて実施されることは明確である。ここに記載される実施例は一例であり、特許請求の範囲で定義される本発明の範囲が制限されることを主張するものではない。
本明細書において「１つの実施例」あるいは「ある実施例」が言及されるが、これらは、本実施例と関連づけて記載された特別な特徴、構造、物質あるいは性格が、本発明の少なくとも１つの実施例の中に含まれることを意味するが、それらがどの実施例にも存在することを表しているわけではない。かくして、本明細書の様々なところにある「１つの実施例」や「ある実施例」という表現の意味は、必ずしも本発明の同一の実施例に言及するものではない。
図１Ａは従来技術において公知である簡易化された切欠構造をの概略図である。
図１Ｂ−１Ｌは本発明の実施例による、切欠構造内における長尺ルテニウム膜への銅鍍金プロセスを概略的に示す断面図である。
図１Ａは製造の途中段階にある集積回路の切欠部２０５を概略的に示している。切欠部２０５には、表面２０３によって切欠構造２０６を囲みこむ層２１０がある。層２１０としては、例えばシリコン基板や絶縁層がある。絶縁層２１０の含有物としては、例えば フッ化シリコンガラス（ＦＳＧ)、カーボンドープ酸化ケイ素(例えばＣＯＲＡＬＴＭ)、カーボンドープ窒化ケイ素、炭酸化酸化ケイ素（ＳｉＣＯＨ）、炭酸化酸化ケイ素含有低誘電率材料などのような低誘電率（ｌｏｗ−κ）材料のほか、二酸化ケイ素（ＳｉＯ２）、非多孔質低誘電率物質、多孔質低誘電率物質、ＣＶＤ低誘電率物質、スピノン絶縁性（ＳＯＤ）低誘電率物質、あるいは他の適切なすべての絶縁材料がある。絶縁層２１０はシリコン含有絶縁物質の代わりに、あるいは加えて、例えば ＳＩＬＫＴＭといった市販の高分子炭素−水素−酸素含有絶縁物質を含んでいてもよい。
切欠構造２０６は、例えば約２：１以上、すなわち、例えば３：１, ４：１，５：１, ６：１, １２：１, １５：１あるいはそれより大きな高アスペクト比のトレンチやビアであってもよい。トレンチやビアの幅は約２００ｎｍ以下で、例えば１５０ ｎｍ, １００ ｎｍ, ６５ ｎｍ, ４５ ｎｍ, ３２ ｎｍ, ２２ ｎｍあるいはそれより低くてもよい。しかしながら、本発明の実施例は上記のアスペクト比、及び、トレンチやビアの幅に制限されるものではなく、ほかのアスペクト比、及び、トレンチやビアの幅を用いてもよい。また、図１Ａでは明確さのために１つの切欠構造２０６のみが図示されているが、本技術分野で熟達した者であれば、一般的な集積回路が多数の切欠構造を有しており、本発明の実施例が切欠構造をいくつであっても有している集積回路に対して直ちに応用できることは、すぐに理解できるであろう。なお、切欠構造の追加例が図２Ａおよび２Ｂにおいて示されている。
図１Ｂは、図１Ａの切欠構造２０６内において形成された拡散隔膜２１２を含む切欠構造２０７を示している。拡散隔膜２１２には、例えば、タンタル（Ｔａ)含有膜（例えば、タンタル（Ta)、窒化タンタル（ＴａＮ）、炭化タンタル（ＴａＣ）、炭窒化タンタル（ＴａＣＮを含有））、チタン含有膜（例えばチタン（Ti)、窒化チタン（ＴｉＮ）、炭化チタン（ＴｉＣ）、炭窒化チタン（ＴｉＣＮ）を含有）、タングステン（Ｗ)含有膜（例えば、タングステン（Ｗ)、窒化タングステン（ＷＮ)、炭化タングステン（ＷＣ)、炭窒化タングステン（ＷＣＮ）を含有）、あるいはこれらの組合せが含まれてもよい。組合せとしては、別々の膜、すなわちタンタル膜、窒化タンタル膜、チタン膜、窒化チタン膜、窒化タングステン膜を二つ以上含んでいてもよく、例えば、タンタル膜／窒化タンタル膜、チタン膜／窒化チタン膜、窒化タンタル膜／窒化チタン膜、あるいは窒化タンタル膜／窒化タングステン膜の各組み合わせでもよい。拡散隔膜２１２の厚みは、たとえば、約１ｎｍから約１０ｎｍ、約２ｎｍから約５ｎｍ、例えば約４ｎｍであってもよい。拡散隔膜２１２は、物理蒸着法（ＰＶＤ）, イオン化物理蒸着法 （ｉＰＶＤ），熱化学蒸着法, パルス化学蒸着法, プラズマ増強化学蒸着法 （ＰＥＣＶＤ），原子層堆積法（ＡＬＤ）, プラズマ増強原子層堆積法 （ＰＥＡＬＤ）、あるいはスパッタ法といった、本技術分野において通常の技術を有する者に知られるさまざまな蒸着方法によって、フィルム蒸着装置のなかで蒸着されてもよいが、蒸着方法はこれらに限定されるものではない。例えば、拡散隔膜２１２は高アスペクト比の切欠構造２０７において均等に形成されてもよい。
拡散隔膜２１２の蒸着には、多種多様なタンタル含有前駆体、チタン含有前駆体、及びタングステン含有前駆体が用いられている。タンタル含有前駆体の代表的な例としては、 Ｔａ（ＮＭｅ２）５ （ペンタキス（ジエチルアミド）タンタル、ＰＤＭＡＴ）、 Ｔａ（ＮＥｔＭｅ）５ （ペンタキス（エチルメチルアミド）タンタル、ＰＥＭＡＴ）、（ｔＢｕＮ）Ｔａ（ＮＭｅ２）３（ｔｅｒｔ−ブチリミド・トリス（ジメチルアミド）タンタル、ＴＢＴＤＭＴ）、 （ｔＢｕＮ）Ｔａ（ＮＥｔ２）３ (ｔｅｒｔ−ブチリミド・トリス（ジエチルアミド）タンタル, ＴＢＴＤＥＴ）、 （ｔＢｕＮ）Ｔａ（ＮＥｔＭｅ）３ (ｔｅｒｔ-ブチリミド・トリス（エチルメチルアミド）タンタル、ＴＢＴＥＭＴ）、 （ＥｔＭｅ２ＣＮ）Ｔａ（ＮＭｅ２）３ （ｔｅｒｔ-アミリミド・トリス（ジメチルアミド）タンタル、ＴＡＩＭＡＴＡ）、（ｉＰｒＮ）Ｔａ（ＮＥｔ２）２ （イソプロピリミド・トリス（ジエチルアミド）タンタル、ＩＰＴＤＥＴ）、Ｔａ２（ＯＥｔ）１０ （タンタルペンタエトキシド、ＴＡＥＴＯ）、（Ｍｅ２ＮＣＨ２ＣＨ２Ｏ）Ｔａ（ＯＥｔ）４ (ジメチルアミノエトキシタンタル・テトラエトキシド、ＴＡＴＤＭＡＥ）、及び、ＴａＣｌ５ （五塩化タンタル）がある。チタン含有前駆体の代表的な例としては、Ｔｉ（ＮＥｔ２）４ （テトラキス（ジエチルアミド）チタン、ＴＤＥＡＴ）、Ｔｉ（ＮＭｅＥｔ）４ （テトラキス（エチルメチルアミド）チタン、ＴＥＭＡＴ）、 Ｔｉ（ＮＭｅ２）４ （テトラキス（ジメチルアミド）チタン、ＴＤＭＡＴ）、Ｔｉ（ＴＨＤ）３（トリス（２，２，６，６−テトラメチル-３，５−ヘプタンジオナート）チタン）、及び、ＴｉＣｌ４ （四塩化チタン）がある。タングステン含有前駆体の代表的な例としては、Ｗ（ＣＯ）６ （タングステンヘキサカルボニル）、ＷＦ６ (六フッ化タングステン）、及び、（ｔＢｕＮ）２Ｗ（ＮＭｅ２）２ （ビス（ｔｅｒｔ−ブチリミド）ビス（ジメチルアミド）タングステン、ＢＴＢＭＷ）がある。これらの前駆体において、以下の略記が用いられている。 すなわち、Ｍｅ（メチル）、Ｅｔ（エチル）、ｉＰｒ（イソプロピル）、ｔＢｕ（ｔｅｒｔ−ブチル）、及び、ＴＨＤ（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）である。実施例よっては、アンモニア(NH3) やヒドラジン(N2H4)といった窒素含有ガスが、拡散隔膜２１２の蒸着の際に窒素源として利用されていてもよい。また、本発明のいくつかの実施例によれば、拡散隔膜２１２が省略されてもよい。
図１Ｃは切欠構造２０８を示している。この切欠構造２０８は、切欠構造２０７のオプショナルな拡散隔膜２１２上に形成されたルテニウム金属膜２１４を含む。ルテニウム金属膜２１４の厚みは、例えば、約０．５ｎｍから約１０ｎｍのあいだ、約２ｎｍから約５ｎｍのあいだ、あるいは、約３ｎｍから４ｎｍのあいだ、例えば２ｎｍであってもよい。
ルテニウム金属膜２１４は、 ドデカカルボニル三ルテニウム前駆体（以下、Ｒｕ３（ＣＯ）１２前駆体）や一酸化炭素キャリアガスを用いた化学蒸着処理や熱化学蒸着処理によって蒸着されてもよい。一酸化炭素キャリアガスは、金属前駆体気化装置から基板上へのルテニウム金属膜の蒸着のために設置された処理室まで、 Ｒｕ３（ＣＯ）１２前駆体気化ガスを効率的に送るために用いられる。一酸化炭素キャリアガスを使用すると、金属前駆体気化装置において、及び、金属先駆体気化装置からルテニウム金属蒸着室までのガスラインにおいて、前駆体の早期蒸着を防いだり抑えることにより、半導体製造において求められる搬送効率での気化 Ｒｕ３（ＣＯ）１２前駆体の搬送が可能になる。Ｒｕ３（ＣＯ）１２前駆体と一酸化炭素キャリアガスを用いる典型的なルテニウム熱化学蒸着処理は、米国特許Ｎｏ．７，２７０，８４８及びＮｏ．７，２７９，４２１に記載されており、これらに記載されたすべての内容が援用される。
ルテニウム金属膜２１４を蒸着する処理条件としては、基板温度が約100℃から約４００℃のあいだ、あるいは、約１５０℃から約２５０℃のあいだであり、蒸着チャンバ内の圧力が約０．１ｍＴｏｒｒから約２００ｍＴｏｒｒのあいだ、約５ｍＴｏｒｒから約２００ｍＴｏｒｒのあいだ、あるいは、約５０ｍＴｏｒｒから約１５０ｍＴｏｒｒのあいだである。金属前駆体気化装置において気化される固体のＲｕ３（ＣＯ）１２前駆体は、温度が約４０℃から約１５０℃のあいだに、あるいは、約６０℃から約９０℃のあいだに保たれる。例えば、ルテニウム金属蒸着条件が、固体であるＲｕ３（ＣＯ）１２前駆体の温度を約８０℃未満に保つこと、蒸着チャンバの圧力が約１００ｍＴｏｒｒに保つこと、かつ、基板温度を約２００℃に保つことを含んでいてもよい。
熱化学蒸着処理においてＲｕ３（ＣＯ）１２前駆体を用いると、半導体の製造によく適する実質的に酸素及び炭素を含まない長尺のルテニウム膜を蒸着することができるようになる。ある例では、 ２ｎｍの厚みを持つルテニウム金属膜が窒化タンタル膜上に蒸着されていた。二次イオン質量分析法（ＳＩＭＳ）により測定したところ、ルテニウム金属膜において酸素及び炭素不純物レベルが約０．１％であり、Ｘ線解析で測定したところルテニウム粒の大きさは約１．９ｎｍであり、原子間力顕微鏡（ＡＦＭ）を用いて測定したところ、二次平均平方根（ＲＭＳ）表面粗さは約０．６３ｎｍであった。
本発明の実施例によれば、蒸着されたルテニウム金属膜２１４は任意で非酸化ガスのなかでアニーリングされてもよく、アニーリングをおこなえば酸素不純物や炭素不純物が減少し、ルテニウム金属膜２１４の材料特性が改善される。図１Ｄにおいて、矢印２１６はルテニウム金属膜２１４のアニーリングを表している。非酸化ガスは不活性ガス、水素（Ｈ２）ガス、あるいはこれらの組合せであってもよい。例えば、ルテニウム金属膜２１４が 水素ガス、または 水素と不活性ガスの組合せからなるＨ２含有ガス内でアニーリングされてもよい。不活性ガスは窒素（Ｎ２）及び希ガス（例えば、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン）から選ばれてもよい。さらに、水素含有ガスはプラズマ励起状態にあるものであっても、プラズマ励起状態にないものであってもよい。水素と不活性ガスの組合せは、例えば水素の含有率が９０％以下、例えば８０％、６０％、２０％、１０％、５％もしくはそれ未満でもよく、残りは不活性ガスである。水素含有ガスはフォーミングガスを含んでいてもよく、あるいはまた、フォーミングガスからなるものでもよい。フォーミングガスは通常水素の含有率が約１０％よりも低く、残りは窒素ガスである。典型的なアニーリング条件としては、さらに、ガス圧力が約１Ｔｏｒｒから約１０００Ｔｏｒｒのあいだ、あるいは、約１０Ｔｏｒｒから１００Ｔｏｒｒのあいだであり、基板温度が約１００℃から約５００℃のあいだ、あるいは、約２００℃から約４００℃のあいだであり、アニーリング時間が約１分から約３０分のあいだである。しかしながら、本発明の実施例はこれらの条件に限定されず、ほかのアニーリング条件が用いられてもよい。本発明のある実施例では、気圧が約０．１Ｔｏｒｒから約１００Ｔｏｒｒのあいだ、あるいは、約０．５Ｔｏｒｒから約１０Ｔｏｒｒ のあいだであってもよい。ある例では、２ｎｍの厚みをもつルテニウム金属膜がフォーミングガス内において約１０分間にわたり１．５Ｔｏｒｒと４００℃でアニーリングされ、これにより、酸素不純物や炭素不純物のレベルが０．１％未満までさらに減少した。なお、ルテニウム金属粒の平均サイズは２．４ｎｍに増加し、二次平均平方根表面粗さは０．５ｎｍに減少した。
図１Ｅでは長尺の銅金属層２２８を含む切欠構造２０９が示されている。この銅金属層２２８は、本発明の実施例により、図１Ｄまたは１Ｃの切欠構造２０８のルテニウム金属膜２１４上において鍍金処理により形成されたものである。銅金属層２２８は、銅鍍金およびアニーリングのために設けられた処理装置内の銅鍍金槽と、ルテニウム金属膜２１４を接触させることによって形成される。この銅鍍金過程は 電気化学的銅鍍金処理過程と非電気的銅鍍金処理過程であってもよい。銅金属層２２８の厚みは約１ｎｍから約５０ｎｍのあいだ、約２ｎｍから約２０ｎｍのあいだ、あるいは、約２ｎｍから約１０ｎｍのあいだであってもよい。いくつかの例では、銅金属層２２８の厚みが約２．５ｎｍまたは４ｎｍであってもよい。本発明の実施例に拠れば、図１Ｅで示すように、銅金属層２２８は切欠構造２２８の一部を銅金属で充填しているに過ぎない。銅金属層２２８が終わるとそれに続き、切欠部２０５は第１銅鍍金槽から取除かれる。
本発明の実施例に拠れば、ルテニウム金属膜２１４の厚み、及び／若しくは、銅金属層２２８の厚みは、切欠構造の幅に比べて小さくてもよい。これによれば、一回若しくはそれよりも多く順次行われる銅鍍金工程において、気泡が生じることなく切欠構造２０９の充填を行うことができる。例えば、ルテニウム金属膜２１４の厚みが２ｎｍから５ｎｍであり、銅金属層２２８の厚みが約２ｎｍから約１０ｎｍであり、ルテニウム金属膜２１４と銅金属層２２８とを合わせた厚みの合計が約４ｎｍから約１５ｎｍである。このとき、切欠構造２０６の幅が４５ｎｍであれば、切欠構造２０９におけるルテニウム金属膜２１４と銅金属層２２８を合わせたものが、切欠構造２０６の幅の約１８％から約６７％を占める。ルテニウム金属膜２１４の厚みが約２ｎｍから約５ｎｍであり、銅金属層２２８の厚みが約２．５ｎｍから約４ｎｍのあいだであれば、切欠構造２０９のルテニウム金属膜２１４と銅金属層２２８を合わせたものが、切欠構造２０６の幅の約２０％から約４０％を占める。切欠構造２０６の幅が他の値、例えば３２ｎｍ、２２ｎｍであっても同様の計算が行われてもよい。本発明の実施例によれば、ルテニウム金属膜２１４と銅金属層２２８とを合わせた厚みは、切欠構造２０６の約５０％未満、約４０％未満、さらには約２０％未満を占めてもよい。同様に、切欠構造２０６の深さと体積に関しては、ルテニウム金属膜２１４と銅金属層２２８を合わせえたものが、切欠構造２０６の深さと体積の１００％未満を占め、例えば約５０％未満、約４０％未満、さらには約２０％未満である。
本発明の実施例によれば、長尺の銅金属膜２２８の蒸着に続き、不純物の減少や銅粒サイズの向上といった銅金属層２２８の材料特性の向上を目的として、切欠部２０５は任意で非酸化ガスのなかでアニーリングされてもよい。図１Ｆにおいて、矢印２３６は銅金属層２２８のアニーリングを表している。例えば、銅金属層２２８は、水素ガス、または水素と不活性ガスの組合せからなる水素含有ガス内でアニーリングされてもよい。不活性ガスは窒素（Ｎ２）及び希ガス（例えば、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン）から選ばれてもよい。さらに、水素含有ガスはプラズマ励起状態にあるものであっても、プラズマ励起状態にないものであってもよい。水素と不活性ガスの組合せは、例えば水素の含有率が９０％以下、例えば８０％、６０％、２０％、１０％、５％もしくはそれ未満でもよく、残りは不活性ガスである。水素含有ガスはフォーミングガスを含んでいてもよく、あるいはまた、フォーミングガスからなるものでもよい。フォーミングガスは通常水素の含有率が約１０％よりも低く、残りは窒素ガスである。典型的なアニーリング条件としては、さらに、ガス圧力が約１Ｔｏｒｒから約１０００Ｔｏｒｒのあいだ、あるいは、約１０Ｔｏｒｒから約１００Ｔｏｒｒのあいだであり、基板温度が約１００℃から約５００℃のあいだ、あるいは、約２００℃から約４００℃のあいだであり、アニーリング時間が約１分から約３０分のあいだである。しかしながら、本発明の実施例はこれらの条件に限定されず、ほかのアニーリング条件が用いられてもよい。本発明のいくつかの実施例では、ガス圧力が約０．１Ｔｏｒｒから約１００Ｔｏｒｒのあいだ、あるいは、約０．５Ｔｏｒｒから約１０Ｔｏｒｒのあいだであってもよい。
本発明の実施例によれば、銅金属層２２８を含む切欠部２０５のアニーリングに続き、 第２銅鍍金槽内において付加銅金属層２３０がアニーリング済銅金属層２４８上に鍍金形成されてもよい。図１Ｇの実施例では、付加銅金属層２３０が切欠構造２０９を充填し、切欠構造内の下方付加銅金属部２３５と切欠構造上端より上側の上方付加銅金属部２４０とを備えている。上方付加銅金属部２４０の厚みは、１００ｎｍから２０００ｎｍのあいだ、あるいは、２５０ｎｍから７５０ｎｍのあいだであってもよい。
本発明の実施例に拠れば、第１および第２の鍍金槽は同じであってもよい。他の実施例によれば、第１および第２の鍍金槽は異なる化学成分を含んでいてもよい。化学成分は例えば、還元剤濃度、界面活性剤濃度、銅イオンのソースおよび濃度において１つ以上異なっていてもよい。本発明の実施例によれば、第２銅鍍金槽では第１銅鍍金槽よりも銅イオン濃度が高く設定され、第１銅鍍金槽よりも切欠構造内での銅金属鍍金を迅速に行えるようになっていてもよい。
付加銅金属層２３０の蒸着に続き、付加銅金属層２３０の材料特性をさらに向上させるため、切欠部２０５は任意で非酸化ガスのなかでアニーリングされてもよい。アニーリングにより、付加銅金属層２３０においてサイズの大きい銅粒が形成される。図１Ｈにおいて、矢印２４６は付加銅金属層２３０のアニーリング、すなわち熱処理を表している。非酸化ガスが不活性ガス、水素ガス、あるいは両者の組合せに含まれていてもよい。例えば、付加銅金属層２３０は、水素ガス、または水素と不活性ガスとの組合せからなる水素含有ガス内でアニーリングされてもよい。不活性ガスは窒素（Ｎ２）及び希ガス（例えば、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン）から選ばれてもよい。さらに、水素含有ガスはプラズマ励起状態にあるものであっても、プラズマ励起状態にないものであってもよい。水素と不活性ガスとの組合せは、例えば水素の含有率が９０％以下、例えば８０％、６０％、２０％、１０％、５％もしくはそれ未満でもよく、残りは不活性ガスである。水素含有ガスはフォーミングガスを含んでいてもよく、あるいはまた、フォーミングガスからなるものでもよい。典型的なアニーリング条件としては、さらに、ガス圧力が約１Ｔｏｒｒから約１０００Ｔｏｒｒのあいだ、あるいは、約１０Ｔｏｒｒから１００Ｔｏｒｒのあいだであり、基板温度が約１００℃から約５００℃のあいだ、あるいは、約２００℃から約４００℃のあいだであり、アニーリング時間が約１分から約３０分のあいだである。しかしながら、本発明の実施例はこれらの条件に限定されず、ほかのアニーリング条件が用いられてもよい。本発明のある実施例では、気圧が約０．１Ｔｏｒｒから約１００Ｔｏｒｒのあいだ、あるいは、約０．５Ｔｏｒｒから約１０Ｔｏｒｒ のあいだであってもよい。
図１ｌはアニーリング直後のアニーリング済付加銅金属層２３２の概略図である。アニーリング済付加銅金属層２３２は、切欠構造内においてアニーリングされた下方銅金属部２３７を備え、かつ、切欠構造２０９上端の上方においてアニーリングされた上方銅金属部２４２を備えている。アニーリング済付加銅金属層２３２にはサイズの大きい銅粒２３３が形成されており、この銅粒２３３は、銅金属層２２８のアニーリングにより得られた銅材料を含んでいる。言い換えれば、銅粒２３３が成長したのは、付加銅金属層２２８からではなく長尺の銅金属層２２８からであり、銅粒２３３は切欠構造２０９全体においてルテニウム金属膜２１４上に形成する。切欠構造２０９全体においてアニーリングにより銅粒２３３の形成が可能になるのは、銅金属層２２８の存在のみならず、この銅金属層２２８がルテニウム金属膜２１４に対し極めて高い粘着力を維持することによる。一般的には、上方銅金属部２４２の厚みが大きくなるほど、切欠構造内における銅粒２３３のサイズが大きくなる。
図１Ｊは、切欠部２０５が平坦表面２５０を備えている。切欠部２０５において上方銅金属部２４２と、アニーリングされた後の拡散隔膜２１２及びルテニウム金属膜２１４の一部とが、通常は化学機械研磨によって取除かれると、平坦表面２５０が形成される。
図１Ｅ、１Ｆ、１Ｋで図示されるように、本発明の他の実施例によれば、銅金属層２２８のアニーリングに続いて、付加銅金属の鍍金によって切欠構造２０９が一部のみ充填されるだけであってもよい。図１Ｋで図示される一部充填の切欠構造２１１は、銅鍍金工程が終わると付加銅金属層２３０ａを備えている。本発明の実施例によれば、図１Ｋにおける切欠構造２１１は付加銅金属を鍍金することにより銅金属で充填されており、充填率は、切欠構造２１１の深さ及び／若しくは体積に関し、５０％未満、約４０％未満、約２０％未満、さらには１０％未満であってもよい。付加銅金属層２３０ａの銅鍍金は、切欠構造２１１をさらに充填させるために複数回繰り返されてもよい。各鍍金工程に引き続き、非酸化ガスを用いたアニーリング工程が毎回行われてもよい。
図１Ｅ、１Ｆ，１Ｌに関し、本発明の他の実施例によれば、銅金属層２８８のアニーリング工程に続き、付加銅金属の鍍金工程を実施して切欠構造２０９を実質的に充填してもよい。図１Ｌで図示される実質的に充填された切欠構造２１３は、銅鍍金工程の後では付加銅金属層２３０ｂを備えている。本発明の実施例によれば、図１Ｌにおける切欠構造２１３は付加銅金属を鍍金することにより銅金属で充填されており、充填率は、切欠構造２１３の深さ及び／若しくは体積に関し、例えば約５０％よりも大きくても、約６０％よりも大きく、約７０％よりも大きくても、約８０％よりも大きく、さらには約９０％よりも大きくてもよい。付加銅金属層２３０ｂの銅鍍金は、切欠構造２１３をさらに充填させるために複数回繰り返されてもよい。各鍍金工程に引き続き、非酸化ガスを用いたアニーリング工程が毎回行われてもよい。
このように、すべての実施例において、鍍金工程により形成された付加銅金属層２３０，２３０ａ，２３０ｂは、ルテニウム金属膜２１４及び銅金属層２２８が切欠構造を充填する第１幅、第１深さ、第１体積よりも大きい第２幅、第２深さ、第２体積で、切欠構造を充填している。さらに、切欠構造が充填されている第２幅、第２深さ、第２体積は、切欠構造の幅、深さ、体積の１００％以下であってもよい。さらにまた、第２幅、第２深さ、第２体積は切欠構造の幅、深さ、体積の１００％未満であってもよく、付加銅金属の鍍金とアニーリングは、切欠構造が第３幅、第３深さ、第３体積で十分に充填されるまで、一回以上必要なだけ反復されてもよい。このとき第３幅、第３深さ、第３体積は、例えば、切欠構造の幅、深さ、体積の約９０％から１００％のあいだである。ある実施例において、第１幅、第１深さ、第１体積は切欠構造の幅、深さ、体積の約２０％未満であり、第２幅、第２深さ、第２体積は切欠構造の幅、深さ、体積の約２０％よりも大きく約５０％未満であり、第３幅、第３深さ、第３体積は切欠構造の幅、深さ、体積の約１００％である。
図１Ａにおいては簡略化された切欠構造が図示されているが、本発明の実施例は、集積回路のデザインに見られる全てのタイプの切欠構造に適用される。図２Ａ及び２Ｂは本発明の実施例が実施される技術分野で公知の他の切欠構造の概略断面図である。図２Ａ及び２Ｂで示されるパターン構造体を形成する処理方法は、本技術分野において熟達した者に知られている。本発明の実施例は、本技術分野において通常の知識を有する者には高い価値を持つため、図２Ａ及び２Ｂで図示される切欠構造に直ちに応用することができる。
図２Ａは二重ダマスク相互接続構造体の断面図である。二重ダマスク相互接続構造体は、集積回路製造の技術分野にける通常の技術者によってよく知られている。図２Ａに図示された二重ダマスク相互接続構造体は、誘電性の相互接続構造体２６２の上方に形成された二重ダマスク相互接続切欠構造（以下、相互接続切欠構造）２６４を有している。相互接続切欠構造２６４は側壁２６８ａ及び底面２６８ｂを有するビア２６８と、絶縁層２５８に形成されたトレンチ２６６とを備えている。トレンチ２６６は側壁２６６ａ及び底面２６６ｂとを備えている。トレンチ２６６は上方誘電性相互接続構造体に用いられてもよく、また、ビア２６８はトレンチ２６６を相互接続構造体２６２に接続させる。相互接続構造体は、さらに絶縁層２５２，２５４と、相互接続構造体２６２を取囲む隔膜（バリアフィルム）２６０と、エッチストップ層２５６に接している。ある実施例によれば、相互接続切欠構造２６４におけるバリア膜（図示せず）の蒸着に続き、本発明の方法に従って相互接続切欠構造２６４内にルテニウム金属膜（図示せず）を蒸着する前に、バリア膜の少なくとも一部がプラズマエッチングにより底面２６８ｂから取除かれてもよい。プラズマエッチングはルテニウム金属膜を相互接続構造体２６２に直接接続するために行われるものである。他の実施例によれば、バリア膜とルテニウム金属膜の少なくとも一部がプラズマエッチングにより底面２６８ｂから取除かれ、これによって相互接続切欠構造２６４において相互接続構造体２６２に銅金属層を直接接続させてもよい。
図２Ｂは、本発明の実施例が実施される集積回路設計技術の分野で公知であるもう１つのパターン構造体の概略断面図である。このパターン構造体は絶縁層２７２に形成された切欠構造２７５ａと、切欠構造２７５ａの底にあるゲート電極２７６上に形成された誘電層２７３ａとを備えている。ゲート電極２７６はゲート絶縁膜２７７とともに、ゲート構造体（図示せず）の一部を構成している。ゲート絶縁膜２７７は、二酸化ケイ素、ＳｉＯｘＮｙ，ＳｉＮｙ、あるいは、二酸化ケイ素（κ≒３．９）よりも誘電率の高い高誘電率（Ｈｉｇｈ−κ）材料、あるいはまたこれらの組合せを含んでいてもよい。高誘電率材料は、金属酸化物、金属酸窒化物、およびそれらのケイ酸塩が挙げられ、例えば、五酸化タンタル、二酸化チタン、二酸化ジルコニウム、酸化アルミニウム、酸化イットリウム、ＨｆＯｘＮｙ, ＨｆＳｉＯｘＮｙ, ＨｆＳｉＯｘ, 酸化ハフニウム、二酸化ジルコニウム、ＺｒＳｉＯｘ，ＺｒＯｘＮｙ，ＺｒＳｉＯｘＮｙ，ＴａＳｉＯｘ，ＳｒＯｘ，ＳｒＳｉＯｘ，ＬａＯｘ，ＬａＳｉＯｘ，ＹＯｘ，ＹＳｉＯｘ、酸化バリウム、或はまた、これらのうち２つ以上の組合せである。
さらに、図２Ｂにおけるパターン構造体は、絶縁層２７２の間に形成された切欠構造２７５ｂと、基板２７０上のドープ基板領域２７１（例えば、ドレーン領域若しくはソース領域）上において切欠構造２７５ｂの底となるように形成された誘電層２７３ｂとを備えている。基板２７０は、例えば２００ｍｍのシリコンウエハ、３００ｍｍのシリコンウエハ、あるいはさらに大きなシリコンウエハであってもよい。絶縁層２７２は二酸化ケイ素、酸窒化ケイ素、窒化ケイ素、あるいは、二酸化窒素（κ≒３．９）よりも誘電率の低い低誘電率（Ｌｏｗ−κ）材料を含んでいてもよい。一般的な低誘電性材料は、ケイ素、酸素、窒素、炭素、水素、及び/又はハロゲンの単純化合物もしくは複合化合物を含んでいてもよく、高密度物質でも多孔物質でもよい。本発明の実施例によれば、切欠構造２７５ａ、２７５ｂは２：１以上のアスペクト比（深さ／幅）のビアであってもよく、アスペクト比は、例えば３：１、４：１、５：１、６：１、１２：１、１５：１、或はさらに大きくてもよい。ビアの幅は約２００ｎｍ以下であってもよく、例えば１５０ｎｍ、１００ｎｍ、６５ｎｍ、４５ｎｍ、３２ｎｍ、２０ｎｍ、或はさらに小さくてもよい。例えば、切欠構造２７５ａ、２７５ｂは約７のアスペクト比を有する４５ｎｍサイズのビアであってもよい。しかしながら、本発明の実施例はこれらのアスペクト比もしくはビアの幅に限定されるものではなく、他のアスペクト比もしくはビアの幅のものが用いられてもよい。誘電層２７３ａ，２７３ｂは安定した薄膜の電気接続を行うケイ化物誘電層であってもよく、例えば コバルトシリサイド、白金シリサイド、鉛シリサイド、チタンシリサイド、タングステンシリサイド、ニッケルシリサイド、タンタルシリサイド、またはこれらの二種類以上の組合せを含有していてもよい。例えば白金添加ニッケルシリサイドを含む組合せは、ニッケルシリサイドよりも高い処理温度で用いることができる。このように、本発明の実施例は、本技術分野における通常の技術者には高い価値を持つため、図２Ａ及び２Ｂで図示される切欠構造に直ちに応用することができる。
図３は本発明の実施例により、切欠構造内で長尺ルテニウム膜上に銅を鍍金する工程図である。なお、本出願において工程という言葉が用いられるが、二つの工程がまったく同時に、あるいは一部の時間並行して行われることを排除するものではない。図３において、工程フロー３００は、表面上に切欠構造を有する基盤を提供する工程３０２を含んでいる。切欠構造は、例えばビア、トレンチ、あるいは両者を組み合わせたものであってもよく、シリコン基板や絶縁膜上に形成されてもよい。基板表面には拡散隔膜が露出しており、拡散隔膜はタンタル、窒化タンタル、炭化タンタル、炭窒化タンタル、チタン、窒化チタン、炭化チタン、炭窒化チタン、タングステン、窒化タングステン、炭化タングステン、炭窒化タングステン、もしくはこれらの組合せを含んでいてもよい。
工程３０４において、Ｒｕ３（ＣＯ）１２前駆体を含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム金属膜が切欠構造内で蒸着される。ここで、プロセスガスはさらに一酸化炭素キャリアガスを含んでいても良い。また、ルテニウム金属膜の厚みは、約１ｎｍ以上かつ約２０ｎｍ以下であってもよい。
オプショナルな工程３０６において、ルテニウム金属膜が非酸化ガス内でアニーリングされても良い。非酸化ガスは不活性ガス、水素ガス、あるいはこれらの組合せであっても良い。
工程３０８において、銅鍍金およびアニーリングを行うために設けられた処理装置において、ルテニウム金属膜上に長尺の銅金属層が鍍金形成される。本工程３０８における銅鍍金処理は電気化学的銅鍍金処理でもよく、あるいは、非電気的銅鍍金処理でも良い。ルテニウム金属膜はしばらく銅鍍金槽との接触が行われ、銅金属層が蒸着されると、それに続き銅鍍金槽から取除かれる。
工程３１０において、銅金属層は非酸化ガス内においてアニーリングが行われる。非酸化ガスは不活性ガス、水素ガス、あるいはこれらの組合せを含んでいても良い。
矢印３１２によって示されるように、鍍金工程３０８およびアニーリング工程３１０は、ルテニウム金属膜上に形成されたサイズの大きい銅金属粒によって切欠構造が少なくとも一部充填されるまで、何回も反復されてもよい。なお、銅金属粒は、最初に蒸着されアニーリングされた長尺の銅金属層と、その後に蒸着されアニーリングされた付加銅金属層とから形成されたものである。
図４は、本発明の第２の実施例により、切欠構造において長尺ルテニウム膜上に銅を鍍金する工程図である。図４における工程フロー４００は、図３および上記の工程フロー３００に類似している。工程４０２において、表面に切欠構造を有する回路基板が供給されている。切欠構造は、例えば、ビア、トレンチ、或はこれらを組み合わせたものを含んでいても良く、シリコン基板若しくは絶縁膜内において形成されたものであってもよい。回路基板は拡散隔層を有していても良い。拡散隔膜は、例えば、タンタル、窒化タンタル、炭化タンタル、炭窒化タンタル、チタン、窒化チタン、炭化チタン、炭窒化チタン、タングステン、窒化タングステン、炭化タングステン、炭窒化タングステン、またはこれらの混合物であっても良い。
工程４０４において、Ｒｕ３（ＣＯ）１２前駆体を含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム膜が切欠構造内で蒸着される。ここで、プロセスガスはさらに一酸化炭素キャリアガスを含んでいても良い。また、ルテニウム金属膜の厚みは、約１ｎｍ以上かつ約２０ｎｍ以下である。
工程４０６はオプショナル工程である。工程４０６において、ルテニウム金属膜が非酸化ガス内でアニーリングされても良い。非酸化ガスは不活性ガス、水素ガス、あるいはこれらの組合せであっても良い。
工程４０８において、銅鍍金およびアニーリングを行うために設けられた処理装置において、ルテニウム金属膜上に長尺の銅金属層が鍍金形成される。本工程４０８における銅鍍金処理は電気化学的銅鍍金処理であっても、非電気的銅鍍金処理であっても良い。ルテニウム金属膜はしばらく第１銅鍍金槽との接触が行われ、銅金属層の蒸着が行われ、それに続き第１銅鍍金槽から取除かれる。
工程４１０において、銅金属層は非酸化ガス内においてアニーリングが行われる。非酸化ガスは不活性ガス、水素ガス、あるいはこれらの組合せを含んでいても良い。
工程４１２において、第２銅鍍金槽において付加銅金属層が鍍金形成される。 本工程４１２における銅鍍金処理は電気化学的銅鍍金処理でもよく、あるいは、非電気的銅鍍金処理でも良い。銅金属層はしばらく第２銅鍍金槽との接触が行われ、付加銅金属層が蒸着されると、それに続き第２銅鍍金槽から取除かれる。
工程４１４において、付加銅金属層は非酸化ガス内においてアニーリングが行われる。非酸化ガスは不活性ガス、水素ガス、あるいはこれらの混合物を含んでいても良い。
矢印４１６によって示されるように、鍍金工程４１２およびアニーリング工程４１４は、長尺のアニーリング済銅金属層とアニーリング済付加銅金属層とからルテニウム金属膜上に形成されるサイズの大きい銅金属粒によって、切欠構造が少なくとも一部充填されるまで、何回も反復されてもよい。
本発明のいくつかの実施例に拠れば、第１及び第２の銅鍍金槽は同じであっても良い。他の実施例に拠れば、第１及び第２の銅鍍金槽は異なる化学成分を含んでいても良い。化学成分とは、例えば、還元剤濃度、界面活性剤濃度、銅イオンのソースおよび濃度において１つ以上異なっていてもよい。本発明の実施例によれば、第２銅鍍金槽では第１銅鍍金槽よりも銅イオン濃度が高く設定され、第１銅鍍金槽よりも切欠構造内での銅金属鍍金を迅速に行えるようになっていてもよい。
図５Ａ及びＢは、長尺ルテニウム金属膜上へ物理蒸着法（ＰＶＤ）により蒸着された一般的な銅シード層を備える銅過多充填トレンチを側面から撮影した、透過型電子顕微鏡写真（ＴＥＭ）である。トレンチの幅は４０ｎｍであった。図５Ａにおける電子顕微鏡写真は明視モードで撮影されたものであり、図５Ｂにおける遠視顕微鏡写真は暗視モードで撮影されたものである。図５Ａ及び５Ｂでは、先端の集積回路において見られる細い切欠構造の銅鍍金処理において直面している様々な問題が表れている。鍍金及びアニーリングされた銅金属中には、図５Ａにおいて確認されるようにトレンチ内に微細気泡が形成され、銅金属のアニーリングと結晶化の過程において形成されるサイズの大きい銅金属粒は、トレンチの底部まで成長することができない。だがその代わり、図５Ｂにおいて明確に確認できるように、トレンチの底部に存在するのはサイズの小さな銅粒子のみである。言い換えれば、従来の物理蒸着法によって銅シード層がトレンチに蒸着され、銅金属が鍍金されてトレンチを充填する場合には、サイズの大きい銅粒がトレンチ全体の中に形成されることはない。今後、半導体のさらなる縮小化が進められると考えられるが、そのために、サイズの大きな銅粒によって微細気泡のないように充填することで低い抵抗と高い信頼度を持たせるという課題は、さらなる重要性を持つことになるであろう。
図５Ｃは、本発明の方法により銅金属で充填されたトレンチを側面から撮影した透過型電子顕微鏡写真である。この電子顕微鏡写真は、長尺のルテニウム金属膜上に銅金属層を鍍金形成させ、この銅金属層を非酸化ガス内でアニーリングし、アニーリング済銅金属層上に付加銅金属層を鍍金形成し、この付加銅金属層を非酸化ガス中でアニーリングをした後に、明視モードで撮影されたものである。図５Ｃに示される鍍金及びアニーリングされた銅金属は全体的に、少なくとも実質的に微細気泡のないサイズの大きな銅粒を、ルテニウム金属膜上のトレンチ全体に含んでいる。このようにして、５Ａ及び５Ｂに示される銅金属の充填とは異なり、図５Ｃに見られるようなサイズの大きな銅粒は長尺のアニーリング済銅シード層を含んでいる。図５Ｃで図示された結果は、この工程順序によって、銅粒子がトレンチ内部への侵入と、トレンチ全体を含んだサイズの大きな銅粒の成長とが予期せずして行わたことを示すものであり、信頼性の高い銅メタライゼーション処理を提供するものである。この銅粒の形成は、銅で充填された切欠構造の電気抵抗を低下させ、集積回路の信頼性を高める効果を持っている。
図６は、 本発明の実施例により、Ｒｕ３（ＣＯ）１２前駆体ガスと一酸化炭素ガスからルテニウム金属膜を蒸着形成するための、熱化学蒸着（ＴＣＶＤ）装置の概略図である。蒸着装置１は処理室１０を備えている。処理室１０は、ルテニウム金属膜が形成されるパターン基板５を支持するために設けられた基板ホルダ２０を有する。処理室１０は、気化前駆体配送装置４０を介して金属前駆体気化装置５０と連結されている。
処理室１０はさらに、ダクト３６を介して真空ポンプ装置３８と連結されており、真空ポンプ装置３８は処理室１０、気化前駆体配送装置４０、及び金属前駆体気化装置５０から排気を行うために設けられており、ルテニウム金属フィルムをパターン基板２５上に形成し、金属前駆体気化装置５０内のＲｕ３（ＣＯ）１２前駆体５２を気化するのに適した気圧まで減圧が行われる。
図６においてさらに、金属前駆体気化装置５０はＲｕ３（ＣＯ）１２前駆体５２を貯蔵し、Ｒｕ３（ＣＯ）１２前駆体５２が気化するのに十分な温度になるまでＲｕ３（ＣＯ）１２前駆体５２を加熱し、Ｒｕ３（ＣＯ）１２前駆体気化ガスを気化前駆体配送装置４０に導く。Ｒｕ３（ＣＯ）１２前駆体５２は金属前駆体気化装置５０内においては、選択された加熱条件下において固体である。固体のＲｕ３（ＣＯ）１２前駆体５２を昇華させるのに必要な温度にするために、金属前駆体気化装置５０は気化温度を調節するために設けられた気化温度調節装置５４に接続されている。
例えば、Ｒｕ３（ＣＯ）１２前駆体５２の温度が約４０℃から約１５０℃のあいだになるように温度上昇を行ってもよい。また、気化温度が約６０℃から約９０度のあいだで維持されても良い。Ｒｕ３（ＣＯ）１２前駆体５２が昇華のために加熱されると、一酸化炭素含有ガスがＲｕ３（ＣＯ）１２前駆体５２の上方もしくはその中を通過して、気化したばかりのＲｕ３（ＣＯ）１２前駆体気化ガスを捕らえる。一酸化炭素含有ガスは一酸化炭素及び、オプションで窒素ガスや希ガス（例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノン）といった不活性ガス、若しくはその組合せを含んでいる。一酸化炭素ガスの存在下でＲｕ３（ＣＯ）１２前駆体を気化させることにより、パターン基板へのＲｕ３（ＣＯ）１２前駆体気化ガスの配送が律速されるという問題を抑えることができる。一酸化炭素ガスを 気化したばかりのＲｕ３（ＣＯ）１２前駆体気化ガスに加えることで、気化温度が上昇することがわかっている。温度の上昇によって、Ｒｕ３（ＣＯ）１２前駆体の気化圧力が上昇し、その結果、処理室に配送されるＲｕ３（ＣＯ）１２前駆体が増加し、パターン基板上２５へのルテニウム金属フィルムの蒸着率が上昇する。
例えば、金属前駆体気化装置５０は、Ｒｕ３（ＣＯ）１２前駆体を効率的に気化及び輸送するために備えられたマルチトレイ気化装置であってもよい。マルチトレイ気化装置としては、例えば、２００４年１１月２９日に出願された米国特許出願１０／９９８，４２０（タイトル：『マルチトレイ膜前駆体蒸発装置、及び薄膜蒸着装置を内蔵したマルチトレイ膜前駆体蒸発装置』）に記載されている。
例えば、金属前駆体気化装置５０にガス供給装置６０が連結されている。このガス供給装置６０は、フィードライン６１を介してＲｕ３（ＣＯ）１２前駆体５２の下方に、あるいはまた、フィードライン６２を介してＲｕ３（ＣＯ）１２前駆体 の上方に、例えば一酸化炭素、キャリアガス、あるいはこれらの組合せを供給するために設けられている。さらに、ガス供給装置６０は金属前駆体気化装置５０の下流側にある気化前駆体配送装置４０に連結されており、フィードライン６３を介して、気化前駆体配送装置４０に入ったばかりの、もしくは入った後のガスを、Ｒｕ３（ＣＯ）１２前駆体５２の気化ガスに向けて供給している。さらにまた、フィードライン６３は一酸化炭素ガスを含む前処理ガスでパターン基板２５を前処理するのに用いられ、パターン基板２５をＲｕ３（ＣＯ）１２前駆体気化ガス及び一酸化炭素ガスに露出する前に、パターン基板２５の露出表面を吸着一酸化炭素で飽和させても良い。
図示はされないが、ガス供給装置６０はキャリアガス源、一酸化炭素ガス源、１つ以上のコントロールバルブ、１つ以上のフィルタ、そして質量流量コントローラを備えていてもよい。たとえば、キャリアガスの流速は、約０．１立方センチメートル毎分（ｓｃｃｍ）と約１０００立方センチメートル毎分とのあいだであってもよい。あるいは、キャリアガスの流速は、約１０立方センチメートル毎分と約５００立方センチメートル毎分とのあいだであってもよい。さらにまた、一酸化炭素含有ガスの流速は、約５０立方センチメートル毎分と約２００立方センチメートル毎分とのあいだであってもよい。本発明の実施例に拠れば、一酸化炭素含有ガスの流速は、約０．１立方センチメートル毎分以上かつ約１０００立方センチメートル毎分以下であってもよい。また、一酸化炭素含有ガスの流速は、約１立方センチメートル毎分と約５００立方センチメートル毎分とのあいだであってもよい。
金属前駆体気化装置５０の下流には、Ｒｕ３（ＣＯ）１２前駆体気化ガス及び一酸化炭素ガスを含んだ気化ガスが、気化前駆体配送装置４０を介し、さらに気化ガス分配装置３０を通って処理室１０に入る。気化前駆体配送装置４０は、気化ガスライン温度を調節してＲｕ３（ＣＯ）１２前駆体の分解とＲｕ３（ＣＯ）１２前駆体気化ガスの濃縮を防ぐ気化ガスライン温度調節装置４２に連結されていてもよい。気化前駆体配送装置４０の温度は、例えば、５０℃と１００℃とのあいだに維持されていてもよい。
さらに図６に関しては、気化ガス分配装置３０は処理室１０の一部を構成するもので処理室１０と一体化されており、気化ガス分配プレナム３２を有している。この気化ガス分配プレナム３２の内部では気化ガスが分散される。分散された気化ガスは、気化ガス分配板３４を通過してパターン基板２５の上方にある処理ゾーン３３に入る。さらに、気化ガス分配板３４は、気化ガス分配板３４の温度を制御するために設けられた分配板温度調節装置３５に連結されている。
Ｒｕ３（ＣＯ）１２前駆体気化ガス及び一酸化炭素ガスを含むプロセスガスが処理室１０の処理ゾーン３３に入ると、Ｒｕ３（ＣＯ）１２前駆体気化ガスはパターン基板２５の温度上昇によって基板表面に吸着するとすぐに熱分解し、ルテニウム金属フィルムがパターン基板２５上に形成される。基板ホルダ２０は基板温度調節装置２２に連結されて設けられており、これによってパターン基板２５の温度上昇が可能になる。たとえば、基板温度調節装置２２の設置によって、パターン基板の温度を約５００℃まで上昇させることができる。さらに処理室１０は、処理室１０の壁温度を調節するために設けられた処理室温度調節装置１２に直結している。
さらに図６に関しては、蒸着装置１はさらに、蒸着装置１を作動制御するために設けられた制御装置８０を備えていても良い。制御装置８０は処理室１０、基板ホルダ２０、基板温度調節装置２２、処理室温度調節装置１２、気化ガス分配装置３０、気化前駆体配送装置４０、金属前駆体気化装置５０、及びガス供給装置６０に連結されている。
図７は、本発明の実施例により、Ｒｕ３（ＣＯ）１２前駆体気化ガス及び一酸化炭素ガスからルテニウム金属膜の蒸着を行うための、もう１つの熱化学蒸着（ＴＣＶＤ）装置の概略図である。蒸着装置１００は処理室１１０を備えている。この処理室１１０は、ルテニウム金属膜が表面に形成されるパターン基板１２５を支持するために設けられた基板ホルダ１２０を有する。処理室１１０は前駆体供給装置１０５に連結されており、この前駆体供給装置１０５は、Ｒｕ３（ＣＯ）１２前駆体１５２を貯蔵し気化するために設けられた金属前駆体気化装置１５０と、Ｒｕ３（ＣＯ）１２前駆体１５２の気化ガスを処理室１１０へ搬送するために設けられた気化前駆体配送装置１４０とを備えている。
処理室１１０は上方部１１１、下方部１１２、及び排出室１１３を備えている。下方部１１２の内部には開口１１４が形成されており、この開口１１４を介して下方部１１２が排出室１１３に連結されている。
さらに図７によれば、基板ホルダ１２０は、処理が行われるパターン基板（またはウエハ）１２５を支持するための平面を備えている。基板ホルダ１２０は、排出室１１３の下方から上方に伸びる円筒の支持部材１２２によって支持されていてもよい。さらに基板ホルダ１２０は、基板ホルダ温度調節装置１２８に連結されたヒータ１２６を備えている。ヒータ１２６は、例えば抵抗性の発熱体を１つ以上備えていても良い。あるいはヒータ１２６は、例えばタングステン・ハロゲンランプといった放射性発熱装置を備えていても良い。基板ホルダ温度調節装置１２８は、１つ以上の発熱体に電流を供給する電源と、基板温度若しくは基板ホルダ温度を測定する１つ以上の温度センサ、またはこれら両方、さらに、パターン基板１２５または基板ホルダ１２０の温度をモニタリング、調整、調節の少なくとも１つを行うために設けられたコントローラを備えている。
処理をおこなっているあいだ、加熱されたパターン基板１２５がＲｕ３（ＣＯ）１２前駆体気化ガスを熱分解し、パターン基板１２５上へのルテニウム金属膜の蒸着を可能にしても良い。基板ホルダ１２０を加熱することで、パターン基板１２５上にルテニウム金属フィルムを蒸着形成するのに適する所定の温度までパターン基板１２５の温度が上昇する。さらに、室温制御装置１２１に連結されたヒータ（図示せず）が処理室１１０の壁に組み込まれており、あらかじめ決められた温度まで壁を加熱するようにしてもよい。ヒータにより、処理室１１０の壁の温度が約４０℃以上かつ約１５０℃以下に、あるいは、約４０℃以上かつ約８０℃以下に維持されても良い。処理室内圧力を測定するために、圧力計（図示せず）が用いられている。本発明の実施例によれば、処理室内圧力は、約１ｍＴｏｒｒから約５００ｍＴｏｒｒのあいだであってもよい。あるいはまた、処理室内圧力は、約１０ｍＴｏｒｒと約１００ｍＴｏｒｒとのあいだであってもよい。
図７において示されるように、気化ガス分配装置１３０が処理室１１０の上方部１１１に接続されている。気化ガス分配装置１３０は気化ガス分配板１３１を有している。この気化ガス分配板１３１は、気化ガス分配プレナム１３２から１つ或はさらに多くのオリフィス１３４を通してパターン基板１２５の上方の処理ゾーン１３３に、前駆体気化ガスを送るために設けられている。
さらに上方部１１１には、Ｒｕ３（ＣＯ）１２前駆体気化ガスと一酸化炭素ガスを含むプロセスガスを、気化前駆体配送装置１４０から気化ガス分配プレナム１３２へ送るため、開口１３５が設けられている。また、気化ガス分配装置１３０の温度を調節するために、冷却や加温された液体物を流す同心円状液路のような温度調節体１３６が設けられており、これにより気化ガス分配装置１３０内において、Ｒｕ３（ＣＯ）１２前駆体気化ガスの分解や凝縮を抑制することができる。例えば、水のような液体物が気化ガス分配温度調節装置１３８から伸びる液路に供給されても良い。気化ガス分配温度調節装置１３８は液源、熱交換器、及び、液温または気化ガス分配板温度の少なくとも一方を測定するための１つ以上の温度センサを備えている。気化ガス分配温度調節装置１３８は、さらに、気化ガス分配板の温度を約２０℃から約１５０℃までのあいだに調節するコントローラを備えている。Ｒｕ３（ＣＯ）１２前駆体においては、気化ガス分配板１３１上で前駆体の凝縮を抑えるために、気化ガス分配板１３１の温度が約６５℃以上に維持されていても良い。
図７において示されているように、Ｒｕ３（ＣＯ）１２前駆体１５２を貯蔵し、Ｒｕ３（ＣＯ）１２前駆体を加熱して蒸発（または昇華）させるために、金属前駆体気化装置１５０が設けられている。「気化」「昇華」「蒸発」といった用語は、ここでは特に区別をしないで用いられるが、固体や液体の前駆体が一般的に気化ガスになることを意味するものであり、例えば、固体から液体さらに気体へ、固体から気体へ、液体から気体へという状態変化を細かく意味するものではない。Ｒｕ３（ＣＯ）１２前駆体１５２を加熱し、Ｒｕ３（ＣＯ）１２前駆体１５２の圧力が適切な値になるように温度を維持するために、前駆体ヒータ１５４が設けられている。前駆体ヒータ１５４は、Ｒｕ３（ＣＯ）１２前駆体１５２の温度を調節するために設けられた気化温度調節装置１５６に連結されている。例えば、前駆体ヒータ１５４はＲｕ３（ＣＯ）１２前駆体１５２の温度を約４０℃以上かつ約１５０℃以下に、若しくは、約６０℃以上かつ約９０℃以下に調節するために設けられていても良い。
Ｒｕ３（ＣＯ）１２前駆体１５２が加熱されて蒸発（または昇華）すると、一酸化炭素含有ガスがＲｕ３（ＣＯ）１２前駆体１５２の上方または内部を通過し、発生したばかりのＲｕ３（ＣＯ）１２前駆体気化ガスを捕らえるようにしてもよい。一酸化炭素含有ガスは、一酸化炭素のほかに、オプションで窒素や希ガス（例えばヘリウム、ネオン、アルゴン、クリプトン、キセノン）といった不活性キャリアガスを含んでいても良い。例えば、金属前駆体気化装置１５０にはガス供給装置１６０が連結されており、例えば、前駆体１５２の上方あるいはその中を一酸化炭素ガスが送られる。図７において示されてはいないが、ガス供給装置１６０を気化前駆体配送装置１４０に連結し、気化前駆体配送装置１４０に流入した時点の又は後のＲｕ３（ＣＯ）１２前駆体１５２の気化ガスに、一酸化炭素ガスを供給するようにしてもよい。すなわち例えば、Ｒｕ３（ＣＯ）１２前駆体気化ガスと一酸化炭素ガスとを含むプロセスガスにパターン基板１２５を露出する前に、一酸化炭素ガスを含む前処理ガスでパターン基板１２５を前処理して、パターン基板１２５の露出表面を吸着性一酸化炭素で飽和させても良い。
ガス供給装置１６０は、不活性キャリアガス、一酸化炭素ガス、若しくはそれらの混合物を含むガス源１６１と、１つ以上の調節バルブ１６２と、１つ以上のフィルタ１６４と、質量流量コントローラ１６５とを備えている。たとえば、一酸化炭素含有ガスの質量流量率は約０．１ｓｃｃｍ以上約１０００ｓｃｃｍ以下のあいだであってもよい。
また、センサ１６６が金属前駆体気化装置１５０からの全ガス流量を測定するために設けられている。センサ１６６は、例えば質量流量コントローラを備えていてもよく、処理室１１０に配送されたＲｕ３（ＣＯ）１２前駆体気化ガスの量は、センサ１６６および質量流量コントローラ１６５とを用いて測定しても良い。また、センサ１６６は、処理室１１０へのガス流においてＲｕ３（ＣＯ）１２前駆体 の濃度を測定するための光吸収センサを備えていても良い。
バイパスライン１６７がセンサ１６６の下流側に位置していてもよく、このバイパスライン１６６が気化前駆体配送装置１４０を排出ライン１１６に接続しても良い。バイパスライン１６７は気化前駆体配送装置１４０から排気するために設けられているもので、処理室１１０へのＲｕ３（ＣＯ）１２前駆体気化ガスと一酸化炭素ガスの供給を安定化させる。また、バイパスバルブ１６８が気化前駆体配送装置１４０の分枝の下流側に位置し、バイパスライン１６７上に設けられている。
さらに図７によれば、気化前駆体配送装置１４０は、第１及び第２のバルブ１４１，１４２をそれぞれ有する高濃度気化ガスラインを備えている。また、気化前駆体配送装置１４０は、ヒータ（図示せず）で気化前駆体配送装置１４０を加熱する気化ガスライン温度調節装置１４３を備えている。気化ガスラインの温度は、気化ガスライン中でのＲｕ３（ＣＯ）１２前駆体の凝縮を防ぐために調節されていてもよい。気化ガスラインの温度は、約２０℃以上約１００℃以下、または、約４０℃以上約９０℃以下であってもよい。
さらに、ガス供給装置１９０から一酸化炭素ガスが供給されても良い。たとえば、ガス供給装置１９０は気化前駆体配送装置１４０に連結されており、パターン基板１２５を例えば前処理するために設けられている。前処理は、気化前駆体配送装置１４０の中、例えばバルブ１４１の下流側において、一酸化炭素ガスや、あるいは、Ｒｕ３（ＣＯ）１２前駆体気化ガスを含んだ付加一酸化炭素ガスを含有する前処理ガスを用いて行われる。ガス供給装置１９０は一酸化炭素ガス源１９１、１つ以上の調節バルブ１９２、１つ以上のフィルタ１９４、体積流量コントローラ１９５を備えている。例えば、一酸化炭素ガスの体積流量は約０．１ｓｃｃｍ以上約１０００ｓｃｃｍ以下である。
質量流量コントローラ１６５，１９５及びバルブ１６２，１９２，１６８，１４１，１４２はコントローラ１９６によって制御され、不活性ガス、一酸化炭素ガス、Ｒｕ３（ＣＯ）１２前駆体気化ガスの供給、遮断、流量の調節を行う。センサ１６６はコントローラ１９６にも連結されており、センサ１６６の出力に基づき、コントローラ１９６は体積流量コントローラ１６５を介してキャリアガス流量を調節し、処理室１１０へＲｕ３（ＣＯ）１２前駆体を所定の流量で送る。
図７に図示されているように、 排出室１１３は排出ライン１１６によって真空ポンプ装置１１８に連結されている。真空ポンプ１１９は処理室１１０が所定の真空度になるまで内部の空気を抜き、処理をおこなっているあいだ処理室１１０から気体類を排気する。自動圧力コントローラ（ＡＰＣ）１１５及びトラップ１１７が真空ポンプ１１９と直列に用いられても良い。真空ポンプ１１９は、一秒間に５００リットル（以上）のスピードで気体を取除くことができるターボ分子ポンプ（ＴＭＰ）を備えていてもよい。また、真空ポンプ１１９はドライ粗引きポンプを備えていても良い。処理をおこなっているあいだ、処理ガスが処理室１１０に送られてもよく、処理室内圧力が自動圧力コントローラ１１５によって調整されてもよい。自動圧力コントローラ１１５は、電源不要のバルブまたはゲートバルブを備えていても良い。トラップ１１７は未反応Ｒｕ３（ＣＯ）１２前駆体物質と生成物を処理室から収集してもよい。
処理室１１０内の基板ホルダ１２０によれば、図７に示すとおり、３つの基板リフトピン１２７（２つのみを図示）が設けられており、パターン基板１２５の支持、持ち上げ、引き下げに用いられる。基板リフトピン１２７はプレート１２３に連結されており、基板ホルダ１２０の上面よりも下方に引き下げられていてもよい。例えば空気シリンダを用いる駆動機構１２９は、プレート１２３の持ち上げと引き下げをおこなう手段を提供する。パターン基板１２５は、ロボット搬送装置（図示せず）を用いゲートバルブ２００と搬送路２０２を介して、処理室１１０の内外に搬送され、基板リフトピン１２７によって受け取られる。パターン基板１２５は、搬送装置から受け取られると基板リフトピン１２７を引き下げることにより、基板ホルダ１２０の上面より下方に引き下げられてもよい。
さらに図７によれば、蒸着装置コントローラ１８０はマイクロプロセッサ、メモリ、デジタルＩ／Ｏポートを備えており、デジタルI/Oポートは蒸着装置１００のモニタ出力とともに、蒸着装置１００のインプットを伝達しアクティブにするのに十分なコントロール電圧を発生することができる。さらに、コントローラ１８０は処理室１１０と連結して互いに情報を交換しているほか、コントローラ１９６と気体ガスライン温度調節装置１４３と気化温度調節装置１５６とを備える前駆体配送装置１０５、気化ガス分配温度調節装置１３８、真空ポンプ装置１１８、及び、基板ホルダ温度調節装置１２８とも連結して互いに情報を交換している。真空ポンプ装置１１８において、コントローラ１８０は、処理室１１０内の圧力を調節する自動圧力コントローラ１１５と連結しており、互いに情報を交換する。メモリに保存されたプログラムは、保存された処理方針に従って前述の蒸着装置の各要素を調節するために用いられる。
コントローラ１８０は、メモリに記憶された１つ以上の命令の１つ以上のシーケンスを実行するプロセッサに応じて、マイクロプロセッサをベースとした本発明の工程の一部若しくは全てを実行する多目的用コンピュータとして実施されてもよい。こうした命令は、ハードディスクや取外しタイプのメディアドライブといった、他のコンピュータ読出し媒体からコントローラメモリに読み込まれてもよい。マルチプロセッシングアレンジメントにおける１つ以上のプロセッサは、メインメモリに記録された命令のシーケンスを実行するためのマイクロプロセッサ制御装置として使用されても良い。他の実施例では、配線で接続された電気回路がソフトウエア命令の代わりに、あるいはそれと組合せて利用されても良い。このようにして、実施例はハードウェア回路とソフトウエアのいかなる組合せにも限定されることはない。
コントローラ１８０は少なくとも１つのコンピュータリーダブル媒体、若しくは、コントローラメモリのようなメモリを備えている。これらの読取媒体およびメモリは、本発明の内容に関してプログラミングされた命令が記憶され、データ構造、表、記録、若しくは本発明を実行する上で必要とされると思われる他のデータが保存されている。コンピュータリーダブル媒体の例としては、コンパクトディスク、ハードディスク、フロッピディスク、テープ、磁気光学ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ，フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ，ＳＤＲＡＭ、または他のあらゆる磁気媒体、コンパクトディスク（例えばＣＤ−ＲＯＭ）、または他のあらゆる光学媒体、パンチカード、紙テープ、または、ホールパターンを備える他の物理媒体、キャリアウェーブ（以下に記載する）、あるいは、コンピュータにより読出しが可能な他の全ゆる媒体である。
本発明は、コンピュータリーダブル媒体のいずれか１つ、あるいはいくつかを組合せたものに保存されるので、コントローラ１８０をコントロールするためのソフトウェアを備えている。すなわち、これらのソフトウェアは、本発明を実施するための１つまたは複数の装置を起動し、そして／または、コントローラが使用者とやり取りできるようにするものである。こうしたソフトウエアは、デバイスドライバ、オペレーティング装置、開発ツール、アプリケーションソフトウエアを備えていても良いが、本発明はこれらに制限されるものではない。こうしたコンピュータリーダブル媒体は、本発明を実施するうえで実行される処理の全て若しくは（もしも処理が分散されていれば）一部を実行するため、本発明のコンピュータプログラム製品をさらに備えている。
本発明のコンピュータコード装置は、正しい判断と実行が可能な如何なるコードメカニズムでもよい。このコードメカニズムとは、正しい判断が可能なプログラム、ダイナミックリンクライブラリ（ＤＬＬ）、Ｊａｖａのクラス、及び完全に実行可能なプログラムを備えたものであるが、本発明はこの記載に限定されるものではない。さらに、本発明の処理の一部は、さらに実行性、信頼度、および／あるいはコスト削減を高めるために、分散されていても良い。
ここで用いられている「コンピュータリーダブル媒体」という言葉は、コントローラ１８０のプロセッサに命令を与え実行させることに関与する全ての媒体を意味している。コンピュータ読出し媒体は数多くの形態を有しており、不揮発性記憶媒体、揮発性記憶媒体、伝送媒体を含んでいるが、本発明はこれに限定されるものではない。不揮発性記憶媒体は、例えば、ハードディスクやリムーバブルメディアドライブといった、光学ディスク、磁気ディスク、磁気光学ディスクを備えている。揮発性記憶媒体は、メインメモリのようなダイナミックメモリを備えている。さらにまた、コントローラのプロセッサに１つまたは複数の命令の１つまたは複数のシーケンスを実行するときに、コンピュータリーダブル媒体が関与していてもよい。たとえば、命令が初めて実行されるときには、リモートコンピュータの磁気ディスク上で行われても良い。リモートコンピュータは離れた場所から、本発明の全て若しくは一部を実行するための命令をダイナミックメモリに読込ませ、コントローラ１８０に対しネットワークを利用して命令を送信する。
コントローラ１８０は蒸着装置１００と関係付けられていれば、そのすぐ近くに位置していようが、あるいはまた、離れたところに位置していていようが、どちらでもよい。例えば、コントローラ１８０は、直接的な接続やイントラネット、インターネット、ワイヤレス接続の少なくともどれか１つを利用して蒸着装置１００とデータを交換してもよい。コントローラ１８０は、例えば顧客サイト（例えば装置製造者等）とイントラネットで結ばれていてもよく、あるいはまた、例えば業者サイト（例えば設備製造者）とイントラネットで結ばれていてもよい。また、例えば、コントローラ１８０はインターネットと結ばれていてもよい。さらにまた、別のコンピュータ（例えばコントローラ、サーバ等）が、例えばコントローラ１８０にアクセスして、直接的な接続、イントラネット、およびインターネットの少なくとも１つによりデータを交換しても良い。コントローラ１８０がワイヤレス接続を通じて蒸着装置１００とデータを交換してもよいが、これはこの技術分野において熟達した者なら想定できる実施例であろう。
図８は、本発明の実施例により、銅鍍金およびアニーリングを行なうための処理装置の概略図である。処理装置７００は、基板を載せたり取除くためのロードモジュール７０１，７０２と、銅鍍金モジュール７１１−７１６と、アニーリングモジュール７２０，７２１とを備えている、銅鍍金モジュール７１１−７１６は、電気化学的銅鍍金または非電気的銅鍍金を行うために設けられていてもよく、異なった化学成分を含んでいても良い。化学成分は例えば、還元剤濃度、界面活性剤濃度、銅イオンのソースおよび濃度において１つ以上異なっていてもよい。アニーリングモジュール７２０，７２１は、１回もしくは複数回行われる銅鍍金の後、間、若しくは銅鍍金に引き続き、非酸化ガス中で基板とその上の膜をアニーリングするために設けられていても良い。
先端の集積回路において見られる切欠構造において、長尺のルテニウム金属膜上に銅鍍金を行うための複数の実施例は、上記の様々な実施例において開示されてきた。実質的に酸素及び炭素を含まない長尺ルテニウム金属膜を用いることで、トレンチやビアといった高アスペクト比の切欠構造を銅金属で充填をおこなうあいだ、不要な微細気泡の形成が抑制されるのを助長し、長尺ルテニウム金属膜上に鍍金形成された長尺のアニーリング済銅金属層と、このアニーリング済銅金属層に鍍金形成された付加銅金属とを含むサイズの大きい銅金属粒の形成が可能になる。サイズの大きい銅粒により、銅で充填された切欠構造の電気抵抗が低下し、集積回路の信頼度が向上する。
上記における本発明の実施例の記載は、図示と記載を目的としてなされたものである。強調すべきことは、開示された詳細な記載に本発明が完全に一致したり限定されるものではないことである。これまでの記載と以下に記載される特許請求の範囲において含まれる言葉は、もっぱら記載上の目的のために用いられるものであり、かつ、限定を目的として採用されたものではない。たとえば、（特許請求の範囲を含む）本記載において用いられる「〜上の」という言葉は、パターン基板「上の」膜が基板上に直接かつ間に何も挟まず接触していることを意味するのではなく、基板と膜の間に第２の幕や他の構造があっても良いことを意味している。
関連のある技術分野において熟達した者であるならば、上記の記述を考慮して改良と変更が数多く可能であると思われる。本技術分野において熟達した者であれば、図面で示される様々な構成要素について、同等の組合せと置換を数多く考えることができるであろう。従って、本発明の範囲はこの詳細な記載によって限定されるのではなく、むしろ、以下に付記される特許請求の範囲によって限定されることを強調しておく。

Claims (30)

  1. 基板の表面上の構造を充填する方法において、
    前記表面上に形成され、幅、深さ及び体積をもつ少なくとも１つの切欠構造を有する前記基板を供給する供給工程、
    Ｒｕ３（ＣＯ）１２前駆体を含むプロセスガスを用いた熱化学蒸着法により、長尺のルテニウム金属膜を少なくとも１つの切欠構造内に蒸着させる蒸着工程、
    前記ルテニウム金属膜を銅鍍金槽と接触させることで、前記ルテニウム金属膜上に長尺の銅金属層を蒸着させ、前記ルテニウム金属膜と前記銅金属層がともに前記少なくとも１つの切欠構造の幅、深さ及び体積の１００％未満を充填させる接触工程、
    前記銅鍍金槽から前記基板を取出す取出し工程、
    前記長尺の銅金属層を非酸化性ガスの中でアニーリングを行うことで、アニーリング済銅金属層を形成するアニーリング工程、及び
    前記接触工程、前記取出し工程、及び、前記アニーリング工程を反復することにより、前記少なくとも１つの切欠構造内にアニーリング済付加銅金属を形成し、少なくとも一部の銅金属が少なくとも１つの切欠構造内を充たし、前記アニーリング済銅金属層と前記アニーリング済付加銅金属より前記ルテニウム金属膜上に形成された銅金属粒を包み込む反復工程を備えることを特徴とする方法。
  2. 前記蒸着工程は、Ｒｕ３（ＣＯ）１２前駆体及び一酸化炭素キャリアガスを含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まないルテニウム金属膜を蒸着することを備えることを特徴とする請求項１に記載の方法。
  3. 前記基板の前記表面は露出した拡散隔層を備えることを特徴とする請求項１に記載の方法。
  4. 前記拡散隔層がタンタル、窒化タンタル、炭化タンタル、炭窒化タンタル、チタン、窒化チタン、炭化チタン、炭窒化チタン、タングステン、 窒化タングステン、炭化タングステン、炭窒化タングステン、もしくはこれらの組合せを含むことを特徴とする請求項１に記載の方法。
  5. 前記ルテニウム金属膜の厚みが約１ｎｍ以上約２０ｎｍ以下であることを特徴とする請求項１に記載の方法。
  6. 前記銅金属層のアニーリング工程において、前記銅金属層を約１００℃以上約５００℃以下のアラゴンガス、窒素ガス、水素ガス、もしくはこれらの組合せに露出することを特徴とする請求項１に記載の方法。
  7. 前記少なくとも１つの切欠構造は部分的に製造された回路基板上にビア、トレンチ、もしくはビアとトレンチの両方を備えることを特徴とする請求項１に記載の方法。
  8. 前記接触工程が電気化学的銅鍍金処理または非電気的銅鍍金処理を備えることを特徴とする請求項１に記載の方法。
  9. 前記基板の温度が約１００℃から約５００℃のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記ルテニウム金属膜をアニーリングする第２アニーリング工程を備えることを特徴とする請求項１に記載の方法。
  10. 基板の表面上の構造を充填する方法において、
    基板の表面上に形成され、幅、深さ及び体積をもつ少なくとも１つの切欠構造を有する基板を供給する供給工程、
    Ｒｕ３（ＣＯ）１２前駆体と一酸化炭素キャリアガスとを含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まない長尺のルテニウム金属膜を前記少なくとも１つの切欠構造内で蒸着させる蒸着工程、
    前記ルテニウム金属膜を第１銅鍍金槽と接触させることで、前記ルテニウム金属膜上に長尺の銅金属層を蒸着させ、前記ルテニウム金属膜と前記銅金属層がともに前記少なくとも１つの切欠構造の幅、深さ及び体積の１００％未満である第１幅、第１深さ及び第１体積で前記少なくとも１つの切欠構造を充填する第１接触工程、
    前記第１銅鍍金槽から前記基板を取出す第１取出し工程、
    前記銅金属層を非酸化性ガスの中でアニーリングを行うことで、アニーリング済銅金属層を形成する第１アニーリング工程、
    前記アニーリング済銅金属層を前記第１銅鍍金槽とは異なった化学物質を含む第２銅鍍金槽と接触させることで、前記少なくとも１つの切欠構造を少なくとも部分的に充填する付加銅金属層を蒸着させ、前記付加銅金属層がさらに前記少なくとも１つの切欠構造の幅、深さ及び体積の１００％以下である第１幅、第１深さ及び第１体積よりも大きな第２幅、第２深さ、第２体積で、前記少なくとも１つの切欠構造を充填する第２接触工程、
    前記第２銅鍍金槽から前記基板を取出す第２取出し工程、及び
    前記付加銅金属層を非酸化条件下においてアニーリングを行うことで、前記アニーリング済銅金属層と前記付加銅金属層から前記ルテニウム金属膜上に銅金属粒を形成する第２アニーリング工程を備えることを特徴とする方法。
  11. 前記第２幅、第２深さ及び第２体積が前記少なくとも１つの切欠構造の幅、深さ及び体積の１００％未満であり、かつ、前記第２接触工程と前記第２取出し工程と前記第２アニーリング工程とを必要な回数繰り返すことで、前記少なくとも１つの切欠構造の幅、深さ及び体積の約９０％から１００％である第３幅、第３深さ及び第３体積で前記少なくとも１つの切欠構造をさらに充填することを特徴とする請求項１０に記載の方法。
  12. 前記第２幅、第２深さ、第２体積が前記少なくとも１つの切欠構造の幅、深さ、体積の約５０％未満であることを特徴とする請求項１０に記載の方法。
  13. 前記第２幅、第２深さ、第２体積が前記少なくとも１つの切欠構造の幅、深さ、体積の約５０％より大きいことを特徴とする請求項１０に記載の方法。
  14. 前記第２銅鍍金槽は、前記第１銅鍍金槽よりも高濃度の銅イオンを含んでいることを特徴とする請求項１０に記載の方法。
  15. 前記基板の前記表面は露出した拡散隔層を備えることを特徴とする請求項１０に記載の方法。
  16. 前記拡散隔層がタンタル、窒化タンタル、炭化タンタル、炭窒化タンタル、チタン、窒化チタン、炭化チタン、炭窒化チタン、タングステン、窒化タングステン、炭化タングステン、炭窒化タングステン、もしくはこれらの組合せであることを特徴とする請求項１５に記載の方法。
  17. 前記ルテニウム金属膜の厚みが約１ｎｍから約２０ｎｍであることを特徴とする請求項１０に記載の方法。
  18. 前記銅金属層の第１アニーリング工程および前記付加銅金属層の第２アニーリング工程において、前記銅金属層を約１００℃から５００℃の不活性ガス、水素ガス、もしくはこれらの組合せに露出することを特徴とする請求項１０に記載の方法。
  19. 前記基板の温度が約１００℃から約５００℃のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記ルテニウム金属膜をアニーリングする第３アニーリング工程を備えることを特徴とする請求項１に記載の方法。
  20. 前記少なくとも１つの切欠構造がビア、トレンチ、もしくはビアとトレンチの両方を部分的に製造された回路基板上に備えることを特徴とする請求項１０に記載の方法。
  21. 前記接触工程が電気化学的銅鍍金処理または非電気的銅鍍金処理を備えることを特徴とする請求項１０に記載の方法。
  22. 前記第１及び第２の銅鍍金槽はそれぞれ異なった化学物質を含んでいることを特徴とする請求項１０に記載の方法。
  23. 前記第１接触工程および前記第２接触工程において、前記少なくとも１つの切欠構造の上方でさらに蒸着を行い、前記少なくとも１つの切欠構造を過多充満させることを特徴とする請求項１０に記載の方法。
  24. 一部組み立てられた集積回路においてダマスク構造を充填する方法において、
    Ｒｕ３（ＣＯ）１２前駆体と一酸化炭素キャリアガスとを含むプロセスガスを用いた熱化学蒸着法により、実質的に酸素及び炭素を含まず厚みが約１ｎｍから約２０ｎｍである長尺のルテニウム金属膜を、前記部分的に製造された集積回路の少なくとも１つの切欠構造内で拡散隔層上に蒸着させる蒸着工程、
    前記基板の温度が約１００℃から５００℃のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記ルテニウム金属膜をアニーリングする第１アニーリング工程、
    前記一部組み立てられた集積回路の少なくとも一部を第１銅鍍金槽に浸して前記ルテニウム金属膜上に長尺の銅金属層を蒸着させ、前記ルテニウム金属膜と前記銅金属層とがともに前記少なくとも１つの切欠構造の幅、深さ、体積の１００％未満である第１幅、第１深さ、第１体積で前記少なくとも１つの切欠構造を充填する第１浸漬工程、
    前記一部製造された集積回路を前記第１銅鍍金槽から取出す第１取出し工程、
    前記基板の温度が約１００℃から約５００℃のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で、前記銅金属層をアニーリングする第２アニーリング工程、
    前記一部製造された集積回路の少なくとも一部を第２銅鍍金槽に浸し、前記少なくとも１つの切欠構造の幅、深さ、体積の１００％以下である第１幅、第１深さ、第１体積よりも大きい第２幅、第２深さ、第２体積で、前記少なくとも１つの切欠構造の少なくとも一部充填する付加銅金属を蒸着させる第２浸漬工程、
    前記一部製造された集積回路を前記第２銅鍍金槽から取出す第２取出し工程、及び
    前記基板の温度が約１００℃から約５００℃のときに、不活性ガス、水素ガス、もしくは両者の組合せを含む非酸化性ガス内で前記付加銅金属をアニーリングし、前記ルテニウム金属膜上において前記アニーリング済銅金属層と前記アニーリング付加銅金属とから銅金属粒を形成する第３アニーリング工程を備えることを特徴とする方法。
  25. 前記第２浸漬工程において、前記第２幅、第２深さ、第２体積は前記少なくとも１つの切欠構造の幅、深さ、面積の１００％未満であり、かつ、前記第２浸漬工程と前記第２取出し工程と前記第３アニーリング工程とを必要な回数繰り返すことで、前記少なくとも１つの切欠構造の幅、深さ及び体積の約９０％から１００％である第３幅、第３深さ及び第３体積で前記少なくとも１つの切欠構造をさらに充填することを特徴とする請求項２４に記載の方法。
  26. 前記第２浸漬工程において、前記少なくとも１つの切欠構造の幅、深さ、体積の約５０％未満となるように、前記１つの切欠構造が充填されることを特徴とする請求項２４に記載の方法。
  27. 前記第２浸漬工程において、前記少なくとも１つの切欠構造の幅、深さ、体積の約５０％よりも大きくなるように、前記１つの切欠構造が充填されることを特徴とする請求項２４に記載の方法。
  28. 前記第１及び第２の銅鍍金槽はそれぞれ異なった化学物質を含んでいることを特徴とする請求項２４に記載の方法。
  29. 前記拡散隔層がタンタル、窒化タンタル、炭化タンタル、炭窒化タンタル、チタン、窒化チタン、炭化チタン、炭窒化チタン、タングステン、 窒化タングステン、炭化タングステン、炭窒化タングステン、もしくはこれらの組合せを特徴とする請求項２４に記載の方法。
  30. 前記第２浸漬工程において、前記少なくとも１つの切欠構造の上方で蒸着をさらに行い、前記少なくとも１つの切欠構造を過多充満させることを特徴とする請求項２４に記載の方法。
JP2012532310A 2009-09-30 2010-09-30 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。 Pending JP2013507008A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/571,162 US8076241B2 (en) 2009-09-30 2009-09-30 Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US12/571,162 2009-09-30
PCT/US2010/050878 WO2011041522A2 (en) 2009-09-30 2010-09-30 Methods for multi-step copper plating on a continuous ruthenium film in recessed features

Publications (2)

Publication Number Publication Date
JP2013507008A true JP2013507008A (ja) 2013-02-28
JP2013507008A5 JP2013507008A5 (ja) 2013-12-12

Family

ID=43743696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012532310A Pending JP2013507008A (ja) 2009-09-30 2010-09-30 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。

Country Status (6)

Country Link
US (1) US8076241B2 (ja)
JP (1) JP2013507008A (ja)
KR (1) KR20120082901A (ja)
CN (1) CN102859035A (ja)
TW (1) TW201113934A (ja)
WO (1) WO2011041522A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535820A (ja) * 2010-07-19 2013-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 狭い銅充填ビアの導電率を向上させるための方法及び構造体
CN106024605A (zh) * 2015-03-24 2016-10-12 朗姆研究公司 用于硬掩模的金属介电膜的沉积
JP2022077978A (ja) * 2020-11-12 2022-05-24 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409652B2 (ja) * 2008-12-09 2014-02-05 株式会社アルバック 窒化タンタル膜の形成方法
US20110204518A1 (en) * 2010-02-23 2011-08-25 Globalfoundries Inc. Scalability with reduced contact resistance
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
JP5862353B2 (ja) * 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US9214383B2 (en) * 2013-01-18 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9171801B2 (en) * 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
CN105593410A (zh) * 2013-09-26 2016-05-18 德国艾托特克公司 用于衬底表面金属化的新颖粘着促进方法
JP2015160963A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
FR3017993B1 (fr) * 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
JP6329199B2 (ja) * 2016-03-30 2018-05-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6710783B2 (ja) * 2016-06-15 2020-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高出力プラズマエッチングプロセスのためのガス分配プレートアセンブリ
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
CN107731703A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 一种互连结构及其制作方法和半导体器件的制作方法
SG11202001177SA (en) * 2017-09-05 2020-03-30 Applied Materials Inc Bottom-up approach to high aspect ratio hole formation in 3d memory structures
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11284510B2 (en) * 2018-04-17 2022-03-22 Board Of Trustees Of Michigan State University Controlled wetting and spreading of metals on substrates using porous interlayers and related articles
US11631680B2 (en) * 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US20220415651A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Methods Of Forming Memory Device With Reduced Resistivity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183892A (ja) * 2001-12-20 2003-07-03 Ebara Corp めっき装置
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2008198933A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置およびその製造方法
JP2008538796A (ja) * 2005-01-27 2008-11-06 アプライド マテリアルズ インコーポレイテッド ルテニウム層堆積装置及び方法
WO2009109934A1 (en) * 2008-03-07 2009-09-11 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0524931A (ja) 1991-07-16 1993-02-02 Hitachi Metals Ltd 窒化アルミニウム焼結体
US5888870A (en) * 1997-10-22 1999-03-30 Advanced Micro Devices, Inc. Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
US6200898B1 (en) * 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
US8877000B2 (en) * 2001-03-02 2014-11-04 Tokyo Electron Limited Shower head gas injection apparatus with secondary high pressure pulsed gas injection
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JP4921652B2 (ja) * 2001-08-03 2012-04-25 エイエスエム インターナショナル エヌ．ヴェー． イットリウム酸化物およびランタン酸化物薄膜を堆積する方法
US6797599B2 (en) * 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
EP1294021A1 (de) * 2001-08-31 2003-03-19 Infineon Technologies AG Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP3756456B2 (ja) * 2002-03-07 2006-03-15 富士通株式会社 半導体装置の製造方法
JP3588607B2 (ja) * 2002-03-29 2004-11-17 株式会社東芝 電界効果トランジスタ
US6680130B2 (en) * 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US6730164B2 (en) * 2002-08-28 2004-05-04 Micron Technology, Inc. Systems and methods for forming strontium- and/or barium-containing layers
US20040051126A1 (en) * 2002-09-16 2004-03-18 Structured Materials Inc. Compositionally engineered CexMnyO3 and semiconductor devices based thereon
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
EP1570525B1 (en) 2002-12-09 2015-12-02 Imec Method for forming a dielectric stack
US6828200B2 (en) * 2003-01-03 2004-12-07 Texas Instruments Incorporated Multistage deposition that incorporates nitrogen via an intermediate step
US7071519B2 (en) * 2003-01-08 2006-07-04 Texas Instruments Incorporated Control of high-k gate dielectric film composition profile for property optimization
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP3920235B2 (ja) * 2003-03-24 2007-05-30 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200506093A (en) * 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
US7378129B2 (en) * 2003-08-18 2008-05-27 Micron Technology, Inc. Atomic layer deposition methods of forming conductive metal nitride comprising layers
US7135361B2 (en) * 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
US6979623B2 (en) * 2003-12-17 2005-12-27 Texas Instruments Incorporated Method for fabricating split gate transistor device having high-k dielectrics
JP2005191482A (ja) 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
WO2005065357A2 (en) 2003-12-29 2005-07-21 Translucent, Inc. Rare earth-oxides, rare-earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
CN1965110A (zh) * 2004-06-10 2007-05-16 应用材料公司 能够在阻挡金属上直接镀铜的阻挡层表面处理的方法
KR100589040B1 (ko) 2004-08-05 2006-06-14 삼성전자주식회사 막 형성방법 및 이를 이용한 반도체 장치의 커패시터제조방법
US7138680B2 (en) * 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
US7279421B2 (en) * 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
US7270848B2 (en) * 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
US7442267B1 (en) * 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
US7064043B1 (en) * 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
US7312139B2 (en) * 2005-01-03 2007-12-25 United Microelectronics Corp. Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
US7498247B2 (en) * 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7432139B2 (en) * 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US7456102B1 (en) * 2005-10-11 2008-11-25 Novellus Systems, Inc. Electroless copper fill process
WO2008049019A2 (en) * 2006-10-17 2008-04-24 Enthone Inc. Copper deposition for filling features in manufacture of microelectronic devices
US20080296768A1 (en) * 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
US7470617B2 (en) * 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
US7799684B1 (en) * 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20080242088A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
US20090020434A1 (en) * 2007-07-02 2009-01-22 Akira Susaki Substrate processing method and substrate processing apparatus
JP2009099585A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 埋め込み配線の形成方法
US7964506B1 (en) * 2008-03-06 2011-06-21 Novellus Systems, Inc. Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183892A (ja) * 2001-12-20 2003-07-03 Ebara Corp めっき装置
JP2008538796A (ja) * 2005-01-27 2008-11-06 アプライド マテリアルズ インコーポレイテッド ルテニウム層堆積装置及び方法
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2008198933A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置およびその製造方法
WO2009109934A1 (en) * 2008-03-07 2009-09-11 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013535820A (ja) * 2010-07-19 2013-09-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 狭い銅充填ビアの導電率を向上させるための方法及び構造体
US9392690B2 (en) 2010-07-19 2016-07-12 Globalfoundries Inc. Method and structure to improve the conductivity of narrow copper filled vias
CN106024605A (zh) * 2015-03-24 2016-10-12 朗姆研究公司 用于硬掩模的金属介电膜的沉积
JP2016181687A (ja) * 2015-03-24 2016-10-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ハードマスクのための金属誘電体膜の蒸着
JP2022077978A (ja) * 2020-11-12 2022-05-24 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
JP7206355B2 (ja) 2020-11-12 2023-01-17 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置

Also Published As

Publication number Publication date
CN102859035A (zh) 2013-01-02
KR20120082901A (ko) 2012-07-24
WO2011041522A3 (en) 2012-01-05
WO2011041522A2 (en) 2011-04-07
TW201113934A (en) 2011-04-16
US8076241B2 (en) 2011-12-13
US20110076390A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
JP2013507008A (ja) 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP2013507008A5 (ja)
US11587829B2 (en) Doping control of metal nitride films
US7776740B2 (en) Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
JP5683038B2 (ja) 成膜方法
JP5674669B2 (ja) ルテニウム金属キャップ層を形成する方法
US8536058B2 (en) Method of growing electrical conductors
TWI645511B (zh) 用於銅阻障層應用之摻雜的氮化鉭
US7473634B2 (en) Method for integrated substrate processing in copper metallization
US20120252210A1 (en) Method for modifying metal cap layers in semiconductor devices
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US20070069383A1 (en) Semiconductor device containing a ruthenium diffusion barrier and method of forming
US20070238288A1 (en) Method for integrating a conformal ruthenium layer into copper metallization of high aspect ratio features
US20040124532A1 (en) Semiconductor device and method and apparatus for fabricating the same
WO2007040704A1 (en) Method for integrating a ruthenium layer with bulk copper in copper metallization
JP2017143266A (ja) 銅メタライゼーションにおける自己形成バリア層及びルテニウムメタルライナーのインテグレーション
US10700006B2 (en) Manufacturing method of nickel wiring
US20230070489A1 (en) Doped tantalum-containing barrier films

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150210