TW201113934A - Methods for multi-step copper plating on a continuous ruthenium film in recessed features - Google Patents

Methods for multi-step copper plating on a continuous ruthenium film in recessed features Download PDF

Info

Publication number
TW201113934A
TW201113934A TW099133025A TW99133025A TW201113934A TW 201113934 A TW201113934 A TW 201113934A TW 099133025 A TW099133025 A TW 099133025A TW 99133025 A TW99133025 A TW 99133025A TW 201113934 A TW201113934 A TW 201113934A
Authority
TW
Taiwan
Prior art keywords
continuous
metal
feature
gas
substrate
Prior art date
Application number
TW099133025A
Other languages
English (en)
Inventor
Frank M Cerio Jr
Shigeru Mizuno
Jon Reid
Thomas Ponnuswamy
Original Assignee
Tokyo Electron Ltd
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Novellus Systems Inc filed Critical Tokyo Electron Ltd
Publication of TW201113934A publication Critical patent/TW201113934A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C23C18/1692—Heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C25D5/38—Pretreatment of metallic surfaces to be electroplated of refractory metals or nickel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

201113934 六、發明說明： 【發明所屬之技術領域】 本發明係關於在積體電路製造中的金屬魏方法 關於沉積和使用釕㈣薄膜以電锻鋼(Cu)金屬於凹陷特 之處理方法。 1 【先前技術】 ，體電路(1邮含各種半㈣h與魏 徑，此導電金屬路徑用以提供電力至铸體震置並且使得這^ 導^裝置能夠共享和交換資訊。在積體電路内，金屬層利^ 金屬層彼此之間絕緣的金屬間或層間介電層來堆 ^ 層頂端。-般來說，每個金屬層必須與至少—個額外的 g 觸;此等電接觸可藉由在用以分隔金屬層之層間“ ，結=而達成—金屬層會佔據在層間介電層中所_白^ 顧生連接。同樣地，含有與兩個】 接之立屬，的凹陷特徵部通常被稱為溝槽。 "t展之職術中長期以來公認的目標為1 c尺寸的縮 =的縮小化減少了面積f容，其對於獲得iC的更高 ，方”c製造中，減少ic晶綱 & A。1.又间之產率。延些優點是持續縮小化IC尺寸的驅 裎古^的增加通常伴隨著裝置面積的減小或裝置密度的 ϊ二tit度的提高需要用以形成互連之通孔尺寸的減小，包 比(即深5對寬度的比例)。當圖案化基板(晶圓)上 Μ ^/卩尺寸持續縮小時，此縮小化所帶來的數種後果變得 挪二遥it亡如，凹陷特徵部變得太小以致於在凹陷特徵部之主 /i!w，微孔洞會令人無法接受。當金屬線寬度縮小到較 ” 至奈米尺寸時，電遷移失效，其可能會造成金屬 201113934 線的展開和突出，這是目前公認的問題。再者，當金屬線尺 一步縮小，金屬線的阻抗會實質上增加，且此線阻抗的增加可， 對電路效能有負面影響。 9 πσ此 藉由鑲欲(damascene) Cu電艘處理能夠將cu金屬導入夕展 金屬化方案以製造積體電路，且其目前被先進微處瑝器和二二 用電路的製造商所廣泛使用。然而，由於Cu金屬對於介電g 的黏著性差，且Cu已知易於擴散到一般積體電路材料(例如= 介電材料’在此處Cu為能隙中間的雜質）中，所以；Cu金 ° 與w電材料直接接觸。再者’氧可從含氧介電材料婦散到α中， 因此減低Cu金屬的導電性。因此，會在積體電路中之介電 和其它材料上形成擴散阻隔材料，以包圍Cu金屬並且 她 散到積體電路材料中。 在積體電路製造中沉積於晶圓基板上之Ru薄膜對電铲Cu是 。W冗積RU在介電材料或擴散阻隔材料又上已有 卉夕問喊。猎由化學氣相沉積(CVD)或原子層沉積 沉 RU薄膜型態。而在過去直接電鍍Cu於 1現==劣等黏著性，這可能是由 声所Λ 連續生長、和成Ru薄膜的劣等㈣/表面粗糙 度所以成。因此，電鍍Cu不均勻的沉積在基板上|，且 之特徵部的無孔洞填充有报多問題。再者，對小 理之剛概部來說，f知Cu魏後之退火處 -^別θ有很夕問嘁，此退火處理用以試圖在整個Cl】 生 ί =，才藉此減少Cu材料的電阻。當特徵部變得越小， ^孓CU曰曰粒來填充它們則變得越困難。再者，由於 續推向越來越小的最小特徵部尺寸，、凹陷特徵 Ρ的寬度將持^減小而深度將持續增加。 ;
Ru 乃需μ要有能夠沉積具有低表面粗輪度之高純度連續 的Cu電铲’牛赞ίί積f法能夠與窄小和高深寬比之凹陷特徵部 曰]Ul電鍍#驟整合以解決上述之問題。 ： 201113934 【發明内容】 本發明提供見於先進積體電路之凹陷特徵部内之連續Ru金 屬膜上之多步驟Cu金屬電鍍方法。使用高純度連續r/金^ 以防止不想要的微孔洞在高深寬比之凹陷特徵部U列如溝槽和通 孔)的Cu金屬填充期間形成，並使得包含有電鍍於連續Ru9金 ，上之連續Cu金屬層(Cu晶種層）的大型Cu金屬晶粒能夠形 成。大型Cii晶粒可降低填充有Cu之凹陷特徵部的電阻率 且增加積體電路的可靠度。 电I半並 j本發明之—實關，此方法包含提供基板，此基板呈有 ίίνΐί*表面上之至少—凹陷特徵部；藉由熱化學氣相沉積法 UIVD)使用含有RU3(c〇)i2前驅物之製程氣體來沉積連續 特徵部内；將連續RU金屬膜與銅(CU)電鑛浴接觸： 忿^ 2金屬層於連續&金屬膜上，其中連續CU金屬層 、= Ru 1屬膜共同填充小於1〇0%之凹陷特徵部的寬度、澤 積。此方法更包含將基板從Cu電鑛浴中移開；在ΐ氧化 部人内=至少部心填充，其包含連續 八® Cu Α屬日日粒，此大型Cu金屬晶粒係由退火後連續 後外加Cu金屬所形成。此沉積步驟可包含藉由 連續RUH祕碳⑽細氣體來沉積實f上衫氧和碳之 有形另—實施例’此方法包含提供基板，此基板具 質—氧化碳㈣載體氣體之製程氣體來沉積ί 金屬膜口二之^續Ru金屬膜於凹陷特徵部内；將連續％ 金Ιί 電鑛洛接角蜀，以沉積連續Cu金屬層於連續❿ 陷特徵部到Cu金屬層與連續Ru金屬膜共同填充凹 $到達第一覓度、深度和容積，其小於100%之凹陷特徵 201113934 部的寬度、深度和容積。此方法更包含將退火後連續Cu金屬声 與第二Cu電鑛浴接觸，以沉積外加Cu金屬，其至少部份填= 凹陷特徵部；將基板從第二Cu電鍍浴中移開；以及在非氧化 件下退火外加Cu金屬。在此實施例中，第二Cu電鍍浴具有丄 第一 Cu電鍍浴不同之化學組成，藉此外加Cu金屬層的沉積速 率比連續Cu金屬層快，且外加Cu金屬層進一步填充凹陷女 部到達第二寬度、深度和容積，其大於第—寬度、深度和容^ 小於或等於100%之凹陷特徵部的寬度、深度和容積。並且， 方法從退火後連續Cu金屬層與外加Cu金屬而形成大型Cu + 晶粒於連續Ru金屬膜上。 蜀 一依據本發明又一實施例，提供了在部份已製成積體電路 鑲嵌特徵部的填充方法。此方法包含藉由TCVD使用含 RU3(C0)〗2前驅物與CO載體氣體之製程氣體來沉積實質上^八 ，和碳之連續RU金屬膜於部份已製成積體電路之至少一凹卩々二 徵部内之擴散阻隔層上；在基板溫度為從約1〇〇〇c到約5〇^c ^於非氧化氣體巾退火連續RU金屬膜，其中非氧化氣體包 性軋體、或氫(¾)氣、或其組合。此方法更包含將部份已製 =、或其至少-部份浸入第一 Cu電鐘浴中，以沉積連續^金 屬層於該連續RU金屬膜上；將部份已製成積體電路從第二Cu雷 ，浴中移開；在基板溫度為從約]00。€到約5〇〇0(：下，於 中退火連續Cu金屬層’其巾純錄體包含舰氣體、或氮 H乳/或其組合。連續CU金屬層與連續Ru金屬膜共同填充凹 二，^部到達第一寬度、深度和容積’其小於1〇〇%之凹陷特徵 、深度和容積。此方法更包含將部份已製成積體電路: 部份再浸入第二Cuf錢浴中，以沉積外加Cu金屬， 二、中外加Cu金屬至少部份填充凹陷特徵部到達第二 抑 ‘ΐΐ碎其t於第—寬度、深度和容積並且小於或•等於=陷ii 浴中‘、深度和容積，將部份已製成積體電路從第二Cu電鐘 冷:移開；以及在基板溫度為從約iooc^c到約5〇〇〇c 化氣體中退火外加Cu金屬，射非氧化氣體包含·氣體、'或1 201113934 屬ϊίϊί:此從退火後連續Cu金屬層與退火後外加 V成大1 Cu金屬晶粒於連續Ru金屬膜上。 【實施方式] 之連Γ 了/於先進積體電路之凹陷特徵部内 消除或至少鍛方法。使用連、續Ru金屬膜可 孔)的Cu金Μ埴右L夕在1"^木寬比之凹陷特徵部(例如溝槽和通 有絕佳的連續麟w = 觸的薄連續Cu金屬層 滲透進二:卜外地，此連續黏著性能夠增強Cu晶粒 t 了填充有t 連續⑶金屬層）料長。大型Cu晶粒降 靠i U之凹陷特徵部的電阻率，並增加了積體電路的可 在此將參照圖W來說明本發明之實 去 驻二之任何特定部份的實際平面圖或戴面圖。在實P的 能為不規則的，且其厚度可能= 楚且完整轉釋1發==例，其祕義子更加清 〜式僅展不能使用本發明之實施例製成之裝置之益數 二理方法，然而 範圍所界Ϊ限疋本發明之範ffl壽’本發明之範翁、由以τ申請專利 爹照本說明書全文，「_個實施例」或「一實 定特徵、結構、材料或特性被包含在本“ 戶'匕例中，但不表不它們存在於每—個實施例中。因 201113934 此，在本說明書全文各處所出現之「在—個 實施例中」不需指本發明之同一實施例。 彳中」或「在一 圖1A為簡化習知凹陷特徵部之示意圖。 圖1B-1L為依據本發明之實施例，在凹陷 膜上之Cu電鍍處理的橫剖面示意圖。 、邛内之連續Ru 圖iA為在製程中間階段之^體電路之 圖。局部,205赫含有凹陷特徵部的^面示意 203。例如，材料層21〇可含有Si基板或^。2 0，其具有表面 層210可含有Si〇2、低介電常數(1〇 ‘二二介電材料 (FSG) ^ ^^(ma CORAL -) 或麵之低介電常數材料、非多孔性)上： 材料、CVD l〇w-k材料、旋轉塗佈介電層(s〇D) “】(夕0 何其他適當的介電材料。介電材料層210 石夕介電材料之非含石夕low_k介電材料，例如，; 分子介電材料(例如silktm)。 人虱氧之问 部=為深寬比大於或等於約2:_ 3:1、 $可為約200 nm或更小，例如15〇臟、⑽職、& _、45麵寬 ^ = :,22 nm或更小。然而，本發明之實施例並未限定上， 玄匕匕或溝槽/通孔寬度’亦可使用其它深寬比和溝槽/通孔 f Ϊ楚說明，圖ίΑ中僅描綠一個凹陷特徵部206，孰^本
ΐιίΐ*，易了解’f知積體電路含有大量之凹陷特徵f 且柄明之貫施例可輕易被應用在含有任何數目之凹陷特徵邻 的積體電路中。圖2八和况展示凹陷特徵部的其它^^。特W j 1B展示凹陷特徵部2〇7，其含有形成在圖认之凹陷特 。 内之擴散阻隔膜212。例如，擴散阻隔膜212可包括含钽 (Ta)膜（例如鈕(Ta)、氮化鈕(TaN)、碳化鈕(TaC)、碳氮化^ ^TaCN》；.含鈦(Ti)膜(例如鈦(Ti)、氮化欽(TiN)、碳化鈦(乃〇、碳 氮化欽；或含鶴W膜(例如鎢(W)、氮化鎢(WN)、碳化^ (WC)、碳氮化鎢(WCN));或其組合。此組合可包含2個以上分 201113934
開的 Ta、TaN、Ti、TiN 和 WN 膜，例如 Ta/TaN、Ti/TiN、TaN/TiN 或TaN/WN。例如’擴散阻隔膜212之厚度可為約丨nm和約1〇 nm 之間，或約2 nm和約5 nm之間（例如約4 ηηι)。可在薄膜沉積系 統中藉由熟悉本技藝者所知悉的各種不同的沉積方法來沉積擴 散阻隔膜212，其中沉積方法包含(但不限定於）pVD、離子化pvD (iPVD)、TCVD、脈衝式 CVD、電漿增強 CVD (PECVD)、ALD、 電敷增強ALD (PEALD)、或減:射方法。在一例子中，可將擴散阻 隔膜212均向地(conformally)形成在高深寬比之凹陷特徵部2〇7 内。 可使用廣泛種類的含Ta、Ti和W之前驅物來沉積擴散阻隔 膜212。含Ta前驅物的代表例子包含Ta(NMe2)5(五(二甲胺基)鈕， pentakis(dimethyiamido)tantalum，PDMAT)、Ta(NEtMe)5(五乙曱 胺基组 ’ pentakis (ethy】 methylamido)tantalum，PEMAT)、 (BuN)Ta(NMe2)3 (第三丁亞胺-三（二甲胺基）组，tert-butylimido tris(dimethylamido) tantalum，TBTDMT)、〇ΒιιΝ)Τα(ΝΕΐ2)3(第三 丁亞胺-三（二乙胺基）钽，tert-butylimido tris(diethylamido)tantalum，TBTDET)、CBuNJTaiNEtMe)3 (第三 丁亞胺-三乙曱胺基组 ，tert-butylimido tris(ethylmethylamido)tantalum ， TBTEMT) 、 (EtMe2CN)Ta(NMe2)3(第三戊亞胺-三（二曱胺基）钽）， tert-amylimido tris(dimethylamido)tantalum ， ΤΑΓΜΑΤΑ)、 ('PrN)Ta(NEt2)3(異丙亞胺-三（二乙胺基）组，iso propylimido tris(diethylamido) tantalum, IPTDET)、Ta2(OEt)10 (五乙氧化组， tantalum penta-ethoxide，TAETO)、（Me2NCH2CIl2〇)Ta(OEt)4 (二 曱胺乙氧-五乙氧化组，dimethylaminoethoxy tantalum teti*a-ethoxide，TATDMAE)、和 TaC]5(五氣化组）。含 Ti 前驅物的 代表例子包含 Ti(NEt2)4 (四(二乙胺基)鈦 ’ tetmkis(diethylamido) titanium，TDEAT)、Ti(NMeEt)4 (四（乙甲胺基）鈦，tetmkis (ethyl methylamido) titanium，TEMAT)、Ti(NMe2)4(四（二甲胺基）鈦， teti.akis(dimethyiamido) titanium，TDMAT)、Ti(TI-ID)3(三(2,2,6,6- 201113934 四曱 _3,5-庚一11¾) 4k > tris(2,2,6,6-tetramethyl-3,5-heptanedionato) titanium)、和TiCU (四氣化鈦）。含鎢前驅物的代表例子包含 W(C0)6 (六羥基鎢）、讲6 (六氟化鎢）、和^ΒιιΝ)2Ψ(ΝΜ62)2 (二(第 一 丁亞月女）·雙（二曱胺基）鶴，bis(tert— butylimido)bis(dimethylamido)tungsten，BTBMW)。在上述前驅物 中’使用以下簡稱：Me (曱基）、Et (乙基）、如（異丙基）、‘（第 二丁基）、和！'^1)(2,2,6,6-四曱-3,5-庚二酮）。在一些例子中，當 沉積擴散阻隔膜212時，可使用含氮氣體(例如氨氣(NH3)或聯氨 (N2H.4))作為氮來源。依據本發明部份實施例，可省略擴散阻隔膜 212。 ' 圖1C展示凹陷特徵部208，其含有形成在凹陷特徵部2〇7 之選擇性有之擴散阻隔膜212上的ru金屬膜214。例如，ru金 屬膜214之厚度可在從約〇 5nm到約1〇nm之範圍、在從約 到約5 nm之範圍、或在從約3 nm到約4 nm之範圍，例如約2 口爪。 可在CVD或TCVD處理中使用RU3(CO)l2前驅物和c〇載 ，氣體^沉積Ru金屬膜214。可利用c〇載體氣體將RU3(c〇)i2 前驅物蒸氣從金屬前驅物汽化系統有效傳送到用以沉積肋金屬 膜於基，上之處理室中。使用⑺載體氣體能夠達到半導體製造 前驅物蒸氣傳送率，這是藉由防止或盡量減 (CO)12則驅物在金屬前驅物汽化系統中，和在金屬前驅物 ^匕系統與Ru金屬沉積反應室之間的氣體管線中，過早分解而 達成。美國專利第7,27()，848和7,2 RU3(c〇)12前輸和co載體氣體之Ru 處理=了，= 文係以參考文獻之方式合併於此。 … ，力&或從約]5G°C到約25G°C ;沉積反應室 ，，勺200毛托耳、或從約5〇毫托耳到約15〇毫托耳 物汽化系統中被汽化之固態Ru3(c 持 歡到約肌範_度，或介於㈣。^==約 201113934 在一例子中，Ru金屬沉積條件可包含：維持固 物在約，或更低之溫度；維持沉積反應室固區 耳；且維持基板溫度為約200。(：。 土刀為4 100笔托 在TCVD處理中使用rU3(c〇)i2前驅物能夠 用於半導體製造之實質上不含氧和碳之連非2合 子中，將2 mn厚之RU金屬膜沉積在TaN膜上。Ru金 ， if隹Λ含曰量在二次離子質譜儀(SIMS)的量測下為約0.1 % ; ΐ 二=屬晶粒尺寸在Χ_光繞射(XRD)的量測下為約i 9 _ 度之均方根值(RMS)在原子力顯微鏡_)的量測下為 性地份實施例’可將沉積之Ru金屬膜214選擇 、隹R入ί ^體中退火’ 34樣會進—步減少氧和碳雜質並且辦 進Ru金屬膜214之金屬特性。在圖1D中， 貝1且^ 非氧化氣體可包含惰性氣體 '氫氣 其組&。在一例子中，可將Ru金屬膜2Μ在由 乂 氣和惰性氣體結合所組成之含氫氣體中退火體=， 例如，氮氣和：氣= 更少’而_部份為惰性氣體。含氫氣體 = ί條常含有少於約·之氯氣，剩餘St Ϊ 托i之範^ 包含·乳體壓力在從約1托耳到約1000 托耳之軏圍，或在從約1〇托耳到約 · ^ f r着⑽電之難，咖f 靶圍，且退火時間在從約丨分鐘到約30分鐘之範鈇 發明之實施例並未限定於這些條件，亦可使用其它退火ς = 份實施例中，氣體壓力可在從州料到^牛^ 厚的Ru金屬膜在形成氣體中於】 :中 下退火ω分鐘，且此處理進-步將氧和= 00 201113934 o.i %。此外，、平均Ru金屬晶粒尺寸被增加到2 4 ，而 表面粗糖度被減低至0.5 ηπι。 圖1Ε展示依據本發明之實施例之凹陷特徵部，直含有 ^電==戈1C之凹陷特徵部2〇8之連續Ru金屬膜214 ΐίΐ八厘1?層⑽。可藉由在⑶電鑛和退火處理系統中將 2雷化學&電麟理或無^二。Set 屬層228之厚度可在從約1 _到約5〇腕 ΐί Γ = Γ t ’連續CU金屬層228之厚度可為約2.5 rnn i、228僅以f 狀貫施例，如圖1E所示’連續Cu金屬 曰 僅^ 01金屬4伤填充凹陷特徵部2〇9。在成 金屬ΐf，，將局ΐ 2〇5從第一 CU電鍵浴中移開。
Ru金屬膜2M之厚度和/或連續c ^ 2^^度=’ 這樣能f達祕讀之—cu賴‘厚4二= 209的無孔洞填充。例如，就厚度 、 金屬膜2M以及厚度為從約2；；放,2 _到/”細之如 r>人rae 讯幻約10 nm之連續Cu金J岸 228而金屬膜214和連續Cu金 4 nm到約15 nm之間。因此，就盲 々刀炙厚度為約 而言，凹陷特徵部2〇9中之妹人的凹陷特徵部206 屬層现會㈣凹陷特徵部^^ 續CU金 度為從約2麵到約5職之Ru= = 8：^約抓。就厚 nm到約4 mn之連續Cu金屬声、2二^旱度為從約2.5 結合的RU金屬膜214和=/=2二f__中之 206寬度的約20%到約4〇%。可228會佔據凹陷特徵部 如32腹和22臟寬)進行相致輪（例 例，結合的Ru金屬月莫214 *連异，巧舍月之部份實施 50%、少於約40%、少於約3〇%|匕屬層28可站據少於約 2〇6寬度。同樣地，就凹陷特徵 v方:約j0/°的凹陷特徵部 响W 206 度和容積而言，Ru 12 201113934 — 金屬膜214和連續Cu金屬層228共同佔據少於的 徵部206之深度和容積，例如，少於約5〇%、少於約4〇%、少羚 約30%或甚至少於約20%的凹陷特徵部2〇6之深度和容積 依據本發明之實施例，在沉積連續Cu金屬層又22二後。 =氧=了退火局部205以改善連續Cu金屬層2 特性，包含減少雜質以及增加Cu晶粒尺寸。在圖ιρ中 236代表連續Cu金屬層228的退火。在一例子中，可 ^ | 體(由氫氣組成、或由氫氣和惰性氣體的組合物 =屬層级。惰性氣體可選自氮氣和貴重氣體^ 例如，氫氣和惰性氣體之組合物可包含9〇%或更 議、、20%、10%、5%或更少，而剩餘部份為=^如 含氫氣體可含有或由形成氣體構成。形成氣體通常含有少^ 10%之氫氣’剩餘部份縫氣。退火條件的例子可進—八、、. 氣體壓力在從約1托耳到約麵托耳之範圍，或在從^ :耳 到約100托耳之範圍；基板溫度在從約1〇〇〇c到約5〇 ^ 圍，或從約200〇C到約400〇C之範圍；且退火時間在從 g ^約30分鐘之範圍。然而’本發明之實施例縣於‘ 件，亦可使用其它退火條件。在本糾 ^ 到約托耳之範圍，或在從二= 退，本 火f連續Cu金屬層248上。在圖1(}所示之實施例中，’外加^ 金屬層230填充了凹陷特徵部2〇9，並包含了在凹陷特徵^内之 下層外加Cu金屬部分235與在凹陷特徵部2〇9開口以 外加Cu金屬部分240。上層外加Cu金屬部分卜‘ 100 ΓίΛ00麵之範圍，或在從250麵到750職;圍 依據本發明之部份實施例，第—和第二&電錄 同。依據其它實施例，第-和第二&電鑛浴可具有^化 13 201113934 組成。例如，此化學組成可有—個以上如下之 度、界面活性劑濃度、以及銅離子之來源忙虔3冰辰 :使第二c_含有比第乂 =ί= η:度，並且能夠使第二Cu電鍍浴以比第—3 快之速率將Cu金屬電鍍在凹陷特徵部内。 電錢6更 外230之後，可在非氧化氣體mm 理在外加Cu金屬層挪切成了大型Cu = 1圖1ΗΪ火ί 代表外加Cu金屬，23G的退火或熱處理 包含惰性氣體、氫氣或其組合。在一例子 化^^可 氫氣組成、或由氫氣和惰性氣體的 ^1 =退i:，氣體可選自氮氣和貴2 如，兔乳體可為電裝激活的或未電裝激活的。例 80〇/〇 ^ 60〇^2〇〇^ > m〇 ί氫冗:以由形成““=== =包 二ίΐΐηη，約1托耳到約_托耳之範圍，或在從^ 之ί鬥二，圍；基板溫度在從'約10b°c義50〇°c 分鐘到約So ‘鐘之範 |^~j 〇 . ^ '' ^ 此你杜會叮社m 圍…、而本發明之貫施例並未限定於這 i壓力可二約以發明之部份實施例中，氣 耳到約川托耳之 =到約00把耳之範圍，或在從約〇.5托 外力Τ 火之後退火後外加Cu金屬層232的示意圖。退火後 " ίΐ： ㈣、戸特·^ 開口之外的上層退火後心金屬部分 制的金大 r2r^c?/r^232—^ 工' 日日粒233在連續Ru金屬膜2M上形成而遍佈 201113934 ===== 連續Cu金屬層228與其對於連續仙 火處理而w # a If、，另黏性，使得大型Cu晶粒233能夠藉由退 正個凹陷特徵部209内。一般來說，會觀察到在凹 的尺寸會隨著上層退火後cu金屬 *德mi示局部205 ’其中上層退火後⑶金屬部分242以及退 i ίϊ==12細纽u金制214的局邮_除(通常藉 由化學機械抛光(CMP)方法)以形成平坦化表面25〇。 連J參i E、1 F和1 K ’依據本發明之其它實施例，在退火 曰228之後’外加Cu金屬的電錢可僅僅部份填充凹 2^1 W人右i目1K展示&電鑛處理之後的部份填充凹陷特徵部 凹陷特、^邻211力^(：1^屬層23〇&。依據本發明之實施例，圖11<：中 \ /θ由電斜加&金屬而填充有Cu金屬之深度和/ 4〇% ' 30% ' 的cu電鑛以進一ς填金屬層孤 後，崎氧化氣體211。可在繼鑛處理之 續Cu見又展'Ί1 E、1 F和1 L ’依據本發明之其它實施例，在連 之實=，之^質上被填充的凹陷特徵部213。依據本發明 /凹陷特徵部213藉由電鑛外加CU金屬而填充 Ϊ it _/或容積的百*比可為約·以上、約6= 的外力r 、約8〇/°以上、或甚至約90%以上。可重複數次 白外加Cu金屬層230“勺Cu電 ： 230b)以進一步填充敗部=加二%金屬以23。^咖、 大於連續Ru金屬膜2M與連續Cu金=^ =度和谷積，其 所達之第一宽产、、！产和ϋ屬層228填充凹陷特徵部 見心冰工和奋積。再者，凹陷特徵部被填充所達之 201113934 第二寬度、深度和容積可少於或等於1〇〇 屬的雷ί包含重複一次以上之所需次數的外加⑶金 屬的電鍵和退火，直到達到第三寬度、深度和容積，例如，直中 =進：步，充至9〇%到100%之凹陷特徵部之寬度、 冰度和夺積。在-貫施例中，第一寬度 5G%的凹陷特徵部之寬度、深度和容積； 容i 了寬度、殊度和容積為100%之凹陷特徵部之寬度、深度和 可將寺徵部206被圖示且敘述於上述之圖1A中，但 円t貫r應用在見於積體電路設計之其它種凹陷特 ίϊϊϋ 貫施於其上。形成如圖2Α和2Β所示之圖荦
ί結：t里方法為熟悉本技藝者所知悉。如熟悉本技藝者S S徵ίί 施例可輕易被應用在如圖2a和2B所示之凹陷 摊广，2八由概要展不雙鎮嵌(dualdamascene)互連結構的截面圖。 體電路製程之技藝者所知悉。圖2a所 錐!連、、、。構包含形成於導電互連結構262之上的雙鑲 Ϊ 特徵部264。雙鎮谈互連凹陷特徵部264包含呈有側 ，:=面鳩之通孔268，以及形成於介電膜;= 包含側壁266a和底面266b。可使用以 結構“電;進且= 導電互連結構=====254、圍繞 ♦ am . s ㈣联^⑽以及蝕刻停止層256。依攄一 内^後嗜ίΪΙΐ隔膜(圖中未示)於雙鑲欲互連凹陷特徵部264 於雙鑲心ΐ本之方法’可在沉積RU金屬膜（圖中未示） 由以银刻從底面獅上移除。電漿侧達成了 Ru金屬膜Ϊ 16 201113934 連^ 262直接接觸。依據另一實施例，可將阻隔膜和 占月*:之，少一部份藉由電漿姓刻而從雇面268b上移除’ # $ 連績CU金屬層與雙鑲嵌互連凹陷特徵部264内之導 互連結構262直接接觸。 ^^電 哉而ΐ ΤΙ要展示於積體電路設計中習知的其它圖案化結構的 ，發明之實施例可被實施於其上。賴案化 土„電膜272中之凹陷特徵部275a ’和形成在位於凹陷= 底部之閑極276上之導電層273a。閘極276是閘結構的 ϋ ^ ’閘結構更包含閘介細277。閘介電膜277可含有Si〇2、 〇1.$1!^叫或具有，丨電常數大於81〇2(1<：〜3.9)之高介電常數 材料、或其組合物。高介電常數材料可包含金屬氧化 物、金屬氧氮化物、和其矽酸鹽，例如Ta2〇5、Ti〇2、Zr〇2、Ai 〇、 Υ2〇3、HfOxNY、腦iQxNY、HiSiOx、HfQ2、ΖιΌ2、ZrSiOx、加乂、
ZrSiOxNY，TaSiOx ^ SrOx > SrSiOx > LaOx > LaSiOx > Y〇x > γ8ί0χ , 或BaO、或其兩者以上之組合。 μ再者，圖2Β之圖案化結構包含形成於介電膜272中之凹陷特 被部j75b，與形成在基板27〇中位於凹陷特徵部275b底部之摻雜 基板區271(例如汲極或源極區)上之導電層273b。例如，基板 I士 200 mm矽晶圓、300 mm矽晶圓、或甚至更大之矽晶圓。介 電艇^72可包含Si〇2、Si〇N、SiN或具有介電常數低於Si〇2 (k〜3 9) 之低介電常數(low-k)材料。一般低介電常數材料可含有si、〇、N、 C，、Η和/或鹵素之簡單或複雜化合物，其可為緻密或者是多孔性材 料。依據本發明之一實施例’凹陷特徵部275a、275b可為深寬比(深 度/見度)大於或專於約2:1(例如3:1、4:1、5:1、6:1、12:1、15:1或 更高)之通孔。通孔之寬度可為約2〇〇nm以下，例如15〇nm、1〇〇 nm 65 nm、45 nm、32 nm、20 nm或更低。在一例子中，凹陷特 徵部f5a、275b可為深寬比約7之45 nm寬的通孔。然而，本發 明之實施例並未限定於這些深寬比或通孔寬度，亦可使用其它深寬 比，通孔寬度。導電層273a和273b可包含矽化物接觸層，其提供 了薄型穩定電接觸’例如，可含有C〇Si2、PtSi、Pd2Si、TiSi2、WSi2、 j 17 201113934
NiSb或TaSi2、或其兩者以上之組合。一 能夠比懸2使用更高的處理溫度。因孰，其 本發明之實施例可輕緒制韻2A_2B者所知悉， 之r圖據本發明之實施例，在凹陷特徵部内之連續RU膜上 f0 5步驟3Q2，提供具有形成於其表面上 在矽基板或介電顯。基板絲可包 可被形成 此阻隔膜可含有Ta、遍、加、_ 層。. WN、WC、或 WCN、或其組合。 9'TlCN'W' 在步驟304中，藉由TCVD使用含乂 Ϊ1?;ί巧氧和碳之連續Ru膜丄==之ΐΐί 約載體氣體。連續如金屬膜之厚度可在 金退火她 在乂驟308中，在Cu電鍍和退火處理系銳中 層電鑛在連續Ru金屬膜上。Cu電鑛處為電中Cu，屬 以m金屬層，並且時間 a在乂知31〇中，在非氧化氣體中退火連續Cu合屬展。 氣體可含有惰性氣體、統或其組合。 ”《。非氧化 重複所ίΓ將電鐘步驟308和退火步驟任专
ΐ 屬晶粒至少部份填充凹陷特徵部，皇G 土 cu金屬曰曰粒疋由苐一^^與退火後連續c j大 積與退火後Cu金屬層喊而戦於R \卜加沉 圖4為依據本發明之另—實施例，在 膜上之Cu電鑛處理流程圖 1 内之物Ru 之處理。在步_‘=:== 18 201113934 部之基板。例如.，凹^ ^ Λ 被形成在石夕基板或通孔、溝槽、或其組合，且可 例如，此阻隔膜可含有Ta 土，表面可包含暴露的擴·且隔層。 ,Tr 3 有 Ta、TaN、TaC、TaCN、：Ti、mr、m 1娜、霞、或勒、或其組合。旧彻、1跡 中製程氣體可進:金，凹陷特徵部内，其 在從約j醜到約2G_\範ί °連_ RU金屬膜之厚度可 在遥擇性執行的步驟406中，可在非負裔 膜。^氣體可含有惰性氣體、ίϊίίΓΓ中退火連續Ru 層電鍍i::u中金屬在膜c:電。鑛=處理系爾 或無電CU電鍍處:屬^ 為f ^電錄處理 時間並且^ 氣體可體在退火連續CU金屬層。非氧化 cu電第二cu電錄浴中電鑛外加cu金屬層。此
Cu金^二L :⑶電銀處理或無電Cu電錢處理。將連續 並且^將臭弟電鍵浴接觸一段時間以沉積外加Cu金屬層， 接者將基板從第二Cu電鍍浴中移開。 气驟414中’在非氧化氣體中退火外加Cu金屬層。非氧化 乳體可含有惰性氣體、氫氣或其組合。 =處理箭頭416所示，可將電鍍步驟412㈣火步驟414任意 创，二以使大型⑶金屬晶粒至少部份填充凹陷特徵部，其中大 層。u五屬晶粒包含退火後連續Cu金屬層以及退火後外加Cu金屬 =本發明之部份實施例，第一和第二Cu電鍛浴可為相 L 其它實施例，第一和第二〜電锻浴可具有不同的化學 ' J列如’此化學組成可有-個以上如下之不同點：還原劑濃 "面/舌性劑/辰度、以及銅離子之來源和濃度。依據本發明之 19 201113934 一貫$也例’可使第二Cu雷蚀、欠八七哲
籬手濃产，並且泸豹估哲電鍍3有比第—Cu電鍍浴更高之銅 離子辰度Jt且月匕夠使第二C 之速率將Cu金屬電财凹陷特徵㈣。 電艘，合更快 圖SA和SB為填充Cu至滿溢之 片（TEM)的側視圖，此溝槽含 =迷式電千祕鏡圖 積在連續Ru金屬膜上t3知有^由；^1相沉積法(PVD)而沉 nm。冃夕ΤΤ7ΑΛ日a 知CU日日種層。此溝槽之寬度為40 麵圖5A之TEM疋在明場模式(Bri ht
5® Ρί£Μ K SA I 會遭遇的數種_ ^之窄小凹陷特徵㈣電鍵Cu所 會’遇的數種問4。電鍍和退火後Cu金屬含有在圖5 ί αΓίί ^在cu金屬退火和結晶麟形成之大 ί有到溝槽底部，如圖5B中清晰可見的， ㈣種層 成於整個溝槽内。由於未來半導體裝置^模將Uu 二l罪？型晶粒的無孔洞Cu填充將變得更為重要。 TEM—為依據本發明之方法，填充CU金屬至滿溢之溝槽的 \圖、。在電鐘連續Cu金屬層於連續RU金屬膜上、在非 Cu^i退火連續CU金屬層、電鑛外加Cu金屬層於退火後 明場上、Γ及在非氧化氣體中退火外加Cu金屬層之後，於 為至乂^取付麗。圖5C戶斤示之整個電鑛與退火後Cu金屬 的大二^上無孔洞，並含有在連續⑹金屬膜上之整個溝槽内 關CU晶粒。因此’不同於圖5A和5B所示之Cu金屬填充， 所示之大型CU晶粒包含退火後連續Cu晶種層。圖5C所 二Γ果明確展示了此處理順序意外地能夠增強Cu晶粒滲透進 $内丄並增強涵蓋整個溝槽之大型Cu晶粒的生長，因此提供 特;^靠度的CU金屬化處理。姻Cu晶粒使填充有Cu之凹陷 、*。卩的電阻率降低’並增加了積體電路的可靠度。 20 201113934 圖6為依據本發明之實施例，用以從尺 γ 與co氣體而沉積出Ru金屬膜之熱化學氣相 示意圖。此沉積系統1包含處理室1〇，其具/用 ）系統白、 板25之基板支座2〇，苴中^^金屬膜形、士、 支托圖案化基 經由蒸氣前驅物輸送系統統 中真相連接，其 金屬膜於圖案化基板^上1 適於形成灿 驅物汽化系統50令汽化之^過將Μ0)12前驅物在金屬前 再茶照圖6，金屬前驅物汽化系統 驅物52，以將RU3㈣12前_ 52加用==13((：0)12前 前驅物52之溫度，並將如rrrn〜/二到足以汽化^(CO)!2 送系統40 t。在金屬前驅U二:區匆蒸氣通入蒸氣前驅物輸 下Ru3(CO)12前驅物52^為^。為'了 ^中曰= 選定的加熱條件 52 „ t ,：t〇^(C〇)，2 ^ 溫度之汽化溫度控制系統54相連^化线5G與用以控制汽化 150°C之間可52的溫度升高至約4G°C到約 -3(CO>，2^2^^ 穿過rU3(C0)12前驅物52以在，=⑺乳體通過或 它。含CO氣體包括co为、壁 ^ 〇)丨2刖‘物蒸氧形成時捕捉 或貴重氣體(即He 3、=，包f惰性載體氣體’例如氮氣、 ==在下汽化㈣C0)12前驅=二合_：在⑺氣 到圖案化基板之輸送普到㈣沾二J l RU3(C0)㈣驅物蒸氣 前驅物蒸氣形上二的 高的溫度會增加R rc〇 ，於：中此夠相加沈化溫度。升 驅物到處理室的輸送 °的蒸氣慶，造IRu3(CO)12前 上的沉積速率。曰加因此增加Ru金屬膜在圖案化基板25 201113934 在一例子中’金屬前驅物汽化系統50可為用以有效汽化和 輸送RuZCO)!2蒸氣之多盤式(muiti-tray)汽化系統。多盤式汽化 系統的例子被揭露在美國專利申請案第10/998,420號中，其名稱 為「Multi-Tray Film Precursor Evaporation System and Thin Film Deposition System Incorporating Same」，申請於 2004 年 11 月 29 曰0 例如，將氣體供應系統60與金屬前驅物汽化系統50相連 接，且氣體供應系統60用以將(例如)CO、載體氣體、或其混合 物經過饋入線61供應到Ru^CO)]2前驅物52下方、或經過饋入 線62供應到RuWCO)!2前驅物52上方。此外，將氣體供應系統 60與金屬前驅物汽化系統50下游之蒸氣前驅物輸送系統4〇相 連接’以在RU3(CO)〗2前驅物52蒸氣進入蒸氣前驅物輸送系統 40之時或之後’將氣體經過饋入線63而供應至rU3(c〇)〗2前驅 物52蒸，氣。再者’可在將圖案化基板25暴露於;rU3(c〇)]2前驅 物蒸氣與CO氣體之前，利用饋入線63以含C0氣體之預處理 氣體來預處理圖案化基板25’使得所吸收之CO能充滿圖案化基 板25之暴露表面。 儘管圖中未示，氣體供應系統60可包含載體氣體源、CQ氣 體源、一個以上之控制閥、一個以上之過濾器、以及質流控制器、。 例如，載體氣體的流速可為約0.1每分鐘標準立方公分(sccn^到 約1000 seem之間。或者，載體氣體的流速可為約1〇sccm到約 500 seem之間。再或者，含C0氣體之流速可為約5〇sccm到約 200 sccm之間。依據本發明之實施例，含c〇氣體之流速可在從 約0_1 seem到約1〇〇〇 sccm之範圍。或者，含c〇氣體之流速可 為約1 seem到約500 seem之間。 在金屬前驅物汽化系統50下游，含有RU3(c〇)i2前驅物蒸 與CO氣體的製程氣體流過蒸氣前驅物輸送系統4〇，直到其^由 與處理至相連接之蒸氣分送系統3〇而進入處理室中。為 了控制蒸氣管、線溫度與防止Rl13(CO)〗2前.驅物蒸氣的分解以及凝 結，可將蒸氣前驅物輸送系統40與蒸氣管線溫度控制系統42相 22 201113934 . 連接。例如，蒸氣前驅物輸送系統40可維持在5〇〇c到1〇〇。匸 之間。 再參照圖6，與處理室10相連接並形成其一部 送系統30包含蒸氣分送充氣室32，蒸氣在通過蒸氣分 ，進入圖案化基板25上方之處理區33之前會分散在1氣分 氣室32之中。此外，蒸氣分送板34可與用以控制蒸氣分 34溫度的分送板溫度控制系統35相連接。 、、、 含ϋ3!0。)12前驅物蒸氣和c°氣體的製程氣體進入 =^ 10的處理區33中，Ru；3(c〇)12前驅物蒸 度升高而在吸收於基板表面之後立即熱分解圖= ^基板25上。藉由將基板支座2G與基板溫 以上If使基板支座2〇可用以升高圖案化基板25 5 1 Γ基板溫度控制系、统22可用以將圖案化基板25的 冋 〇C>C。此外，處理室10可與用以控制反應室号 度的反應室溫度控制系統12相連接。 心至态 ΑΪ Γ产 統控制系統8〇與處理室、餘支座20、 卞$度控制系統22、反應室溫度控制系統12、錢 輸彻4。、金輸物_統-=二 氣體實前驅物蒸氣和⑺ 包含且右用屬膜之另rcVD糸統的不意圖。沉積系統10〇 其中如金屬膜 = f處理Μ 2==152的金屬前驅物嶋咖，以及 140( )12月_勿152蒸氣到處理室則的蒸氣前驅物輸送系統 23 201113934 處理室110包含上反應室部m、下反應室部112與排氣反應 至113。下反應室部112内形成有—開口 114，在此下反應室部112 與排氣反應室113相連接。 再翏照圖7 ’基板支座12G提供水平表面以支托待處理之圖案 、匕基或晶圓阳。基板支座m可藉由從排氣反應室113底部向 二?之圓柱狀支托組件m來支托。再者，基板支座口。包含與 =支座溫度控制系統128相連接之加熱器126。例如，加熱器126 熱元件。姑，例如，加熱器126包含幸畐射 蕾:、:、田烏糸齒素燈）。基板支座溫度控制系統128可包含： 器/「用以^至一個以上的加熱元件；一個以上的溫度感應 二丨H溫度或基板支座溫度、或兩者；以及控制器，用 等其Λΐ或控制圖案化基板125或基板支座120溫度 在處理期間，加熱的圖案化基板12 金屬膜能沉積在圖案化基板m二 預n 儿積所需Ru金屬膜於圖案化Μ125上的 反應室溫度控制系統⑵連接之加熱器㈤ n處理室nG器壁，以將反應至^ 約、口以II處理室110器壁的溫度維持在從約40〇c到 托耳到約毫Stii ’處理室壓力可在約1毫 到約100毫托耳=或者’處理室壓力可在約10毫托耳 m 系統13〇與處理室_上反應室部 孔^人圖案化基板125上方的處理區】^個以丄的 β !·在上反應室部111配置有開口 135,用以將入古 枷3(CO)I2前驅物蒸氣和 1以將3有 系統140通入基璃八、矣p乳體的衣転乳體攸蒸氣前驅物輸送 .又孔刀运充氣室132巾。再者’提供溫度控制元件 24 201113934 13 6 (例如用以流通冷卻或加熱之液體的同心流體通道）以控 氣分送系統130之溫度，藉此防止蒸氣分送系統13(^内= RuACO)!2前驅物蒸氣的分解或凝結。例如，可將液體(例如 從蒸氣分配溫度控制系統B8送入流體通道。蒸氣分配 系統138可包含：流體源；熱交換器；—個以上的溫度感應= 用以量測液體溫度、或蒸氣分送板溫度、或兩者；以及控， 用以將蒸氣分送板131的溫度控制在從約2〇〇c到約丨冗·"。^
Ru/COh2前驅物而言，可將蒸氣分送板13}的溫度維持在約Μ% 以上’以避免前驅物在蒸氣分送板131上凝結。 、 如圖7所示’金屬前驅物汽化系統150用以容納Ru3(c〇) 驅物152並且藉由升高RU3(c〇)12前驅物之溫度而蒸發 前驅物152。在此「汽化」、「昇華」、和「蒸發」等詞被 父互使用以籠統說明從固態或液態前驅物形成蒸氣(氣體1八 為何種轉換形式’例如’從固態到液態到氣態、從固離到氣能、： ^夜態由到氣態。提供前驅物加熱器154以加熱Ru3(c〇)i2 ^區= 將^U3(CO)12前驅物152維持在可產生所需㈣哪2前 驅物 洛氣壓的溫度。將前驅物加熱器154與用以控制ru (c〇） 度的汽化溫度控制，魏156相連接。‘，前驅物加2 …态可用以將RU3(C〇)n前驅物152的溫度調整在從約4〇〇c 到約150°C、或從約6〇〇c到約90oC。 畜加熱RuXCO)】2前驅物152而造成蒸發(或昇華)時，借令c〇 穿過RU3(C〇)12前驅物152以在RU3(C〇)12前驅物蒸 含⑺氣體包括⑺及選雜包域性載體氣 體〆例如氮軋、或貴重氣體(即He、Ne、Ar、Κι.或xe)。例如， Ξ 統160與金屬前驅物汽化系統i5G相連接，且氣體供 ^，jtC〇 亦可將氣體供應系統16G與蒸氣前驅物輸送 妾’以在叫㈣]2前驅物152魏進入蒸氣前驅物 S 時或之後將co氣體送入如糊12前驅物152蒸 米 α，在將圖案化基板125暴露於含有驅物蒸 25 201113934 氣和CO氣體的製程氣體之前，以含有CO氣體之預處瑝氣體來預 處理圖案化基板125，以使所吸收之CO充滿於圖案化基板125的 暴露表面。 氣體供應系統160可包含：氣體源161，含有惰性載體氣體、 CO氣體、或其混合物，一個以上的控制閥162 ; —個以上^過濟 益164，以及質流控制器165。例如’含CO氣體的質流速率可 在從約0.1 seem到約1000 seem之範圍。 此外，提供感應器166以量測來自金屬前驅物汽化系統15〇 的總氣體流量。例如，感應器166可包含質流控制器，並可使用 感應器166與質流控制器165來確定輸送至處理室11〇之 RwCCO)!2前驅物蒸氣的量《或者，感應器166可包含光吸收感 應器166 ’以量測前驅物在流入處理室11〇 的濃度。 Τ …备可位於感應器166下游，且可使蒸氣前驅物輸 =土統14 0與排氣管線丨丨6相連結。提供旁通管線丨6 7以排出蒸 =區統M0内的氣體，並且用以將—(Co)。前驅物 =和⑶氣體穩定送入處理室m中。此外，將位於蒸氣前驅 知輸迗糸統140分支下游的旁通閥168配置於旁通管7 再參照圖7,蒸氣前驅物輸送系統14〇包含星 141 與第二_ M2的高料性蒸氣錄。糾， 統140可更包含蒸氣管線溫度控制系统】43，用以藉由加孰刖圖 中未不)來力σ熱蒸氣前驅物輸送系統14〇。可控制墓^管線的二; 的恤^制在攸約2()QC到約]卿c、或從約卿到約㈣。 再者’可從氣體供應系統19〇來供廄 ，供應系、統190與蒸氣前驅物輪送系統了 氣體之預處理 氣前驅物輸送系請中(例如在閉閥m An 應系統⑽可包含⑺氣體源⑼、一個以上的控二二紅 26 201113934 ，以上的過濾器194、以及質流控制器丨95。例如，c〇氣體的 質流速率可在從約〇.1 sccm到約i〇〇〇 sccnl之範圍。 藉由控制器196來控制質流控制器165和195以及閘閥 162 :192、168、141和142 ’控制器196控制了惰性載體氣體、 CO氣體和Rgco),2前，驅物蒸氣的供應、關閉和流動 166亦與控制器196相連結，基於感應器166的輸出，控制ϋ 質流控制1L165的載體氣體流以獲得所需之進入處 里至110的Ru3(CO)丨2前驅物氣流。 如圖7所示’排氣管線116使排氣反應室113盥 統m相連結。真空泵119用以排出處理室11〇内的—:至序; ，並於處理期間將氣態物f從處理室11Q中移t。 z將自y壓力控制器(APC)115和補集件117與真空 使，。真空栗119可包含渦輪分子泵(TMp)，其抽氣 = 到母秒500公^且更高）。或者，真空泉119可包含乾粗H ° ΓΪΓΓλΓ 處理_，可將製减體通人處理室110， =藉由APC 115 _整反應室壓力。Apc 門 =式闊。補集件m可收集來自處理室11〇 ^ 或 前驅物材料與副產物。 不汉乜的1<U3(C0)】2 ，頭參關7所示之處理室11Q中的基板
(® f ' At® J 化基板125。基板頂針127盘托杯m丨W案 基板支座120的上表面。例^a 4 ，並可下降到低於 升起和降下托板123的工Γ。驅動機構129提供了 使圖案化基板]25穿過閘閥與反^室(圖中未示)可 出處理室11G ’並由基板頂針127 ^收1 :送進 ^職化基板125，可藉由降下基板 &接收 降下至基板支座12〇的上表面。 27 A將圖案化基板125 再參照圖7，沉積系統控制器18 . 以及數位1/0琿，其能夠產生足以溝通和;=處/=己憶體； 入並且偵測來自沉積系統】〇〇鈐 動礼積系統100之輪 moo之輪出的控制電壓。再者，控制器 201113934 180與以下組件相連接並互換資料 1 統1〇5，其包含控制器、196、蒸 # 驅物輸送系 化溫度控制系統156 ;蒸氣分配溫度控、和汽 f H8，以及基板支座溫度控制系、統128 命排^^乳糸 室Π0中的壓力。利用儲存於=制處理 配方來控制前述沉積系統之組件。d、'、储存之製程 用广應執行储存於記 之微處職處歸_赌或4 行本發明 媒體(例如補或移除式媒體鶴 b電腦可讀 ^多=理衫中之—個以上的☆器以使 結合。因此，實施例並不限定於體 2體私5或與之 〜控制器_含至少一個電 心己憶體’用以容納依據本發明之教示式之y例如控制 電腦可讀制_子為柄軟之資料。 牌ROM、ffiPR0M、快閃 EpR〇M)、職 士 碟、PROMs 或任何其它磁性媒體、光碟(例如 m =、SDRAM、 體、打卡、紙帶、或其它帶“_其它光學媒 或任何其它電腦可讀取之媒體。 旦载波(敘述如下）、 、本發明包含能用以操·縱控制器、18〇、驅動用 個或多個裝置、和/或使控制H能触使用者互動之二i，之了 儲存在任何單-或組合之電腦可讀媒體上。此 $ y可被 限定於，裝置驅動器、操作系統、開發卫具 = 腦可讀媒體更包含本發明之電腦程式產品，用^、用=。此專電 而執行之處理的全部或部份(若處理被分工）。丁為貫施本發明 本發明之電腦代碼裝置可為任何可解譯或可執行之代碼機 28 201113934 ，包括但不限疋於程式碼(scripts)、可角 庫(DLLs)、java類別、和完全可執行程:動忍聯結程式 理可被分工以達更佳的效能、可靠度 者’本發明之部份處 在此所使狀「電腦可讀·」—詞音 ° 制器⑽之處_的任何媒;。電 體。例如，非揮發性媒體包含光碟、磁磾择^生^體、和傳播媒 移除式媒體驅動器）。揮發性媒體包含動^㈣=(例如硬碟或 再者’各種形式之電腦可續禅e 旦彳如主S己憶體。 ，亍一個以處:而，ΐ之處 遠立而電腦的磁碟上執行。遠端電腦可將肋 $此心令在 ==遠端式載入動態記憶體中’並將心透 100 路、網際網路、或無線連接的至少並中 ”^連接、内部網 資料。例如，控制器180可與顧客端(即⑻交換 =接控=應可商:， (即控制器、鎌料)可其2腦 Γ;:罔路之至少其中之-來交換資料。亦如熟= 心 18。可經由無線連接而與沉積系統働交換^斗者 立罔入J依據本發明之實施例，Cu電齡7退火處理系统的示 二圖。處理糸統7⑽包含用以載入和卸除基 7、 、、且711-716巧用於電化學Cu電錢或益電 =艰俱
=ί面活性劑濃度、以及銅離子之來源和濃度。在一S 以，二巧電鑛處理之前、之間或之後，退火模組挪切可用 以在非氧化氣體中退火基板和其上之薄膜。 了用 29 201113934 在各個實施例中已揭露在見於先進積體電路之凹陷 内之連續Ru膜上電锻Cu的複數個例子。使用實質上不^ ΐίίΐ/'金屬膜可幫助防止在高深寬比之凹陷特徵部(例如口 ^冓^和通孔)的Cu金屬填充期間形成不想要的微孔洞，並且( 晶粒’其包含電鍍於連續Ru金屬膜上之退火 =金屬層以及電鑛於退火後Cu金屬層上之外加
Cu ,,, 2下之申請專利範圍包含僅作為敘述用之名詞'且以= 上」’不需要是薄膜直接在圖案化基板「上」且乂 ^ 觸’ y有第二個薄膜或其它結構在此薄膜和基板之間土。反直接接 熟悉相關技藝者應當了解，按照上述教示尚可有9 勺專的組合和替代物。因此，本發明之範藏' 件有各 敘述來蚊，岐由本鎌卩狀”料本案之詳細 【圖式簡單說明】 在圖式中： f^A-lL為依據本發明之實施例，在 恥膜上之Cu電鑛處理的橫剖面示意圖；凹㈣寺被部内之連讀 ，3為依據本發明之實施例，在凹陷特徵 上之CU電鍍處理流程圖； 円之連w Ru膜 圖4為依據本發明之實施例，在凹陷特徵 上之Cu電鍍處理流程圖； 。内之連績Ru膜 圖5A和5B為填充有Cu之溝槽的穿透式電子顯微鏡圖片 30 201113934 (TEM)的側視圖，其含有藉由物理氣相沉積(PVD)法而沉積 續Ru金屬膜上之Cu晶種層； 、 圖5C為依據本發明之實施例，填充有Cu之 視圖，其含有電鑛於連續Ru膜上之Cu金屬層.私的TEM侧 實施例’ “沉積i金屬膜之熱化學 軋相》儿積(TCVD)系統的示意圖； 于 圖7為依據本發明之另一實施例，用 一 TCVD系統的示意圖；以及 檟灿i屬Μ之另 意圖圖8為依據本發明之實施例，Cu電錄與退火處理系統的示 【主要元件符號說明】 10處理室 12反應室溫度控制系統 20基板支座 22基板溫度控制系統 25圖案化基板 3〇蒸氣分送系統 32蒸氣分送充氣室 33 處理區 34蒸氣分送板 35分送板溫度控制系統 36 導管 38真空排氣系統 40蒸氣前驅物輸送系統 42蒸氣管線溫度控制系統 50金屬前驅物汽化系統 52 Rn3(CO)12 前驅物 54汽化溫度控制系統 6〇氣體供應系統 201113934 61 饋入線 62 饋入線 63 饋入線 80控制系統 100 沉積系統 105 前驅物輸送系統 110處理室 111 上反應室部 112下反應室部 113排氣反應室 114 開口 115自動壓力控制器(APC) 116排氣管線 117補集件 118真空排氣系統 119真空泵 120基板支座 121 反應室溫度控制系統 122 支托組件 123托板 125圖案化基板 126加熱器 127基板頂針 128基板支座溫度控制系統 129驅動機構 130蒸氣分送系統 131蒸氣分送板 132蒸氣分送充氣室 133 處理區 134 孔洞 32 201113934 135 136 138 140 141 142 143 150 152 154 156 160 161 162 164 165 166 167 168 180 190 191 192 194 195 196 200 開口 溫度控制元件 蒸氣分配溫度控制系統 蒸氣前驅物輸送系統 第一閘閥 第二閘閥 蒸氣管線溫度控制系統 金屬前驅物汽化系統 Rll3(C〇)i2 如驅物 前驅物加熱器 汽化溫度控制系統 氣體供應系統 氣體源 控制閥 過濾器 質流控制器 感應 旁通管線 旁通閥 控制器 氣體供應糸統 CO氣體源 控制閥 過遽器 質流控制器 控制器 閘閥 202反應室饋通通道 203 表面 _ 205 局部 ζ 33 201113934 206 凹陷特徵部 207 凹陷特徵部 208 凹陷特徵部 209 凹陷特徵部 210材料層 211 凹陷特徵部 212擴散阻隔膜 213 凹陷特徵部 214 Ru金屬膜 216 退火 228連續Cii金屬層 230 外加Cu金屬層 230a外加C_u金屬層 230b外加Cu金屬層 232退火後外加Cu金屬層 233 大型Cu晶粒 235下層外加Cu金屬部分 236 退火 237下層退火後Cu金屬部分 240上層外加Cu金屬部分 242上層退火後Cu金屬部分 246退火或熱處理 248退火後連續Cu金屬層 250 平坦化表面 252介電層 254介電層 25,6蝕刻停止層 258介電膜 260阻隔膜 262 導電互連結構 34 201113934 264雙鑲嵌互連凹陷特徵部 266溝槽 266a侧壁 266b底面 268 通孔 268a侧壁 268b底面 270基板 271穆雜基板區 272 .介電膜 273a導電層 275a凹陷特徵部 275b凹陷特徵部 276閘極 277閘介電膜 300處理 302提供具有形成於其表面土之凹 3〇4 藉由 TCVD 使用 Ru3(c〇)i2 和碳之連續Ru膜於凹陷特徵部内來，儿積貫貝上不含氧 3〇6在.非氧化氣體中退火連續Ru 將連續Cu金屬層電鑛在連續Ru金屬膜上 31〇在非氧化氣體中退火連續⑶金屬層、 :驗步驟删和退火步驟31^意重複數次 402挺供具有形成於其表面上之凹陷特〗之 404 ^ TC，吏用％(⑴)|2前驅物來沉積‘質上 和石反之連績Ru膜於凹陷特徵部内 406在非氧化氣體中退火連續汉^膜 桃f第-Cu電鍍洛中將連續&金屬層電鍵在連續如膜 35 201113934 410在非氧化氣體中退火連續Cii金屬層 412在第二Cu電鑛浴中電鐘外加Cu金屬層 414在非氧化氣體中退火外加Cu金屬層 416可將電鍍步驟412和退火步驟414任意重複數次 700處理系統 701 載入模組 702 載入模組 711 Cu電鍍模組 712 Cu電鍍模組 713 Cu電鍍模組 714 Cu電鍍模組 715 Cu電鍍模組 716 Cu電鑛模組 720 退火模組 721 退火模組 36

Claims (1)

  1. 201113934 七、申請專利範圍： 1.一種在基板表面上填充特徵部之方法，包含： 提供一基板，該基板具有形成於其表面 — 部，該至少-凹陷特徵部具有一寬度、深度和容^•凹陷特徵 藉由熱化學氣相沉積法(TCVD)使用含 u ’ =-製減體纽積-連續尊_於敍少 將該連續Ru金屬膜與-銅㈣電鑛浴接觸， Q金屬層於該連續Ru金屬膜上，其中該連續1時Ί連續 Ϊ 二同填充小於職之該至少-凹陷特徵部的ΪΪ 將该基板從該Cu電鐘浴中移開. 續Cut屬非層氧^及體中退火該連續CU金屬層以形成一退火後連 重複該接觸、移開和退火步驟以形成—退火 於，至少-凹陷特徵部内，藉由該接觸、移開、退火和重複：驟 3該二一：陷特徵部内形成一至少部份CU填充，該至 ί 真·連續RU金屬膜上之大^ CU金屬晶粒，該大』 开屬^曰粒係由該退火後連續CU金屬層與該退火後外加Cu金 、2·如申請專利範圍第丨項所述之在基板表面上填充 方法，其中§亥沉積步驟包含藉由熱CVD使用含有一 R 二 驅物與一氧化碳(⑴)載體氣體之-製程氣體來沉積—實質= 含氧和碳之連續Ru膜。 、、、 、3.如申請專利範圍第〖項所述之在基板表面上填充特徵部之 方法，其中該基板表面包含一暴露之擴散阻隔層。 4.如申凊專利範圍第3項所述之在基板表面上填充特徵部之 方法，其中該擴散阻隔層包含鈕(Ta)、氮化鈕(TaN)、碳化鈕(Tac)、 碳氮化組(TaCN)、鈦(Ti)、氮化鈦(TiN)、碳化鈦(TiQ、碳氮化欽 (TiCN)、鎢(W)、氮化鎢(WN)、碳化鶴(wc)、碳氛化^(m；cn)、 37 201113934 或其組合。 5.如申請專鄕圍心項所叙在基 方法，其广該連續Ru金屬膜之厚 真=政部之 方法尊其中退火該連續〜今心从‘/^表面上填充特徵部之 或綱氣、或其組合。屬層暴路於剩氣、氮㈣氣、 *法:表面上填充特徵部之 一通孔、-溝槽、或其包含在一雜已製成積體電路上之 太、專利範圍第1項所述之在基板表面上填充特㈣, 方法，其中該接觸步驟包含一電化學Cu電異充 (electroless) Cu電鑛處理。 或一無電 m專利範圍第1項所述之在基板表面上填充 方法，更匕3 •在基板溫度為從約100〇c 、、 金屬膜’其中該非氧化氣體:含 軋體、或虱(Η2)氣、或其組合。 各生 7·—種在基板表面上填充特徵部之方法，包含： 提供-基板，該基板具有形成於其表面上之 部，該至少一凹陷特徵部具有一寬度、深度和容積.呢特被 糟由熱化學氣相沉積法(TCVD)使用含有— 氧化碳(C。)載體氣體之-製程氣體來沉積 氧和奴之連續舒(Ru)膜於該至少一凹陷特徵部内、3 金屬膜與一第一銅(Cu)電錢浴接觸，以沉積- Ϊϊ ί Γ f f該連續RU金屬膜上，其中該連續Ru金屬臈金 i is 2層in充該至少一凹陷特徵部到達一第—寬 度冰度和谷積，§玄第一寬度、深度和容積 一凹陷特徵部的該寬度、深度和容積； ❶之肩至夕 將該基板從該第一 Cu電鍍浴中移開； 在一非氧化氣體中退火該連續Cu金屬層以形成一退火後連 38 201113934 續Cu金屬層； 將該退火後連續Cu金屬層與一第二Cu電鍍浴接觸，以沉 積一外加Cu金屬層，該外加Cu金屬層至少部份填充該至少一 凹陷特徵部，其中該第二Cu電鍍浴具有與該第一 Cu電鍍浴不 同之化學組成，藉此該外加Cu金屬層的沉積速率比該連續Cu 金屬層快，且其中該外加Cu金屬層進一步填充該至少一凹陷特 徵部到達一第二寬度、深度和容積，該第二寬度、深度和容積大 於該第一寬度、深度和容積且小於或等於100%之該至少一凹陷 特徵部的該寬度、深度和容積； 將該基板從該第二Cu電鑛浴中移開；以及 ^在非氧化條件下退火該外加Cu金屬層，藉此從該退火後連 續Cu金屬層與該外加Cll金屬層而形成大型Cu金屬晶粒於該連 續Ru金屬膜上。 11.如申5月專利範圍弟]項所述之在基板表面上填充特徵部 1方去，其中該外加Cu金屬層進一步填充該至少一凹陷特徵部 二1〇〇%之1亥至少一凹陷特徵部之該寬度、深度和容積之 ^^寬度、深度和容積，且其中該方法更包含把接觸該退火後 主屬層、將該基板從該第二Cu電鍍浴中移除、以及退 之步驟重複所需次數’以進—步填充該至少 和容積第三寬度、深度和容積，該第三寬度、深度 和容=相/°到_之該至少—凹陷特徵部之該寬度、深度 之方在基板表面上填充特徵部 凹陷特徵^&==^_小_0%之該至少- 之方_充特徵部 凹陷特徵部之該寬度積讀係大於㈣％之該至少一 之太、如中晴專利範圍第10項所述之在其此本 之方法，其中該第二n上填充特徵部 亥第—⑶電鍍浴更高之銅 39 201113934 離子濃度。 之板表面上填充特徵部 跡申請專利範圍第 之方法，其中該擴散阻隔層包含 =板表面上填充特徵部 (TaC)、碳氮化蚵TaCN)、鈦、氮、=匕组()、碳化鈕 氮化鈦(TiCN) '鶴(W)、氮獅鈦(TlN)、喊化鈦(TiC)、碳 (WCN)、或其組合娜）I化嫣_)、碳化鎢⑽）、碳氮化鎢 17. 如申請專利範圍第1〇項 之方法，其中該連續如金屬膜之厚度為從約特徵部 18. 如申請專利範圍第10項所述之在其知矣而H 〇nm〇 之方法，其中退火該連續Cu金屬層與退火^外加"^充特徵部 ί基從約’到約下，將該“心屬層Λ含二 於-惰性氣體、或氫(Η2)氣、或1组人。 *屬層暴露 之方L9.如利範圍第10項所‘之在基板表面上填充特細 非氧化氣體中退火該連續Ru全屈膜，並500 C下，於― 性氣體、或氫輸屬膜’㈣非氧化氣體包含-惰 之方利範圍第1〇項所述之在基板表面上填充特㈣ 之一通孔、、」溝/、或部包含在一部份已製成積體電路上 2^.如巾請專利細第1G項所述之在基板表面上填 處^法、中該接觸步驟包含—電化學電鍍處理、或—無電電= 之方之在基板表面上填充特徵部 ^二中第弟U電舰具有不_化學組成。 =法，其中該接觸之步驟可進—步形成沉積於該至少—凹^ 被。卩之上以填充該至少一凹陷特徵部至滿溢。 陷特 24.-種在部份已製成積體電路中填充鑲嵌概加 201113934 部之方法，包含： nm到約20nm ; 、-<^予度局從約1 在基板溫度為從約l〇〇°C到約<5〇nor 丁 # 退火該連續Ru金屬膜，其中該非氧 氣體中 ㈣氣、或其組合； Wb㈣包含1性氣體、或氫 將該部份已製成積體電路、或其至少 電鍍浴中，以沉積一連續Cu金屬層於該連續Rl^屬月^銅= 該連續RU金屬膜與該連續Cu金屬 埴^膜上"中 徵部到達一第一寬度 =層第，J该，-凹陷特 於100/。之该至少-凹陷特徵部之寬度、深度和 將_份已製成積體電路從該第 移 在_溫度為從約10(W到約^二中f開’ 退火該連續⑶金屬層，1中一非氧化氣體中 ㈣氣、或其組合；/水轉減㈣包含—雜氣體、或氫 將該部份已製成積體電路、或 以沉積-外加叫其中；^ 獻於該第—紐、深度和容積並且小於或 深度和容積； 在基板溫度為從約中=，及 退火該外加Cu金屬，苴中钤^ 下’方；一非氧化氣體中 氣、或其組合，夢此“二體包含—惰性氣體、或氫(¾) 填二申=第成積體電路中 一 T肩再汉入步驟僅部份填充該至少一 4! 201113934 声I曰到達小於ick)%之該至少一凹陷特徵部之該寬度、深 i tit該第二寬度、深度和容積，且其中該方法更包含Μ 节外/ r— Cu電鍍浴、從該第二Cu電鍍浴中移除、以及退火 陷_=^屬之复户斤需/數，以進一步填充該至少—凹 積為約9(^Tnt；*度、^度和容積，該第三寬度、深度和容 2^1到 之該至少—凹陷特徵部之寬度、深度和容積。 埴右禮山請專利範圍第24項所述之在部份已製成積體電路中 ;ί^=去’綱再浸入該第二Cu電鍍浴之步； 度、深产#金屬填充少於約5〇%之該至少一凹陷特徵部之寬 埴右請專利範圍第24項所述之在部份已製成積體電路中 部之方法，其中該再浸人該第二⑶電鑛浴之‘ 度、深積金屬填充大於約5〇%之該至少一凹陷特徵部之寬 埴j t睛專利範圍第24項所述之在部份已製成積體電路中 S3徵!之方法，其中該第-與第二嘯浴具有不同 屬層快、。成，错此该外加Cu金屬層的沉積速率比該連續Cu金 填充專利範圍第24項所述之在部份已製成積體電路中 (TaN)、二之方法，其中該擴散阻隔包含组⑽、氮化钽 L化鈦(τίί (，、碳氮她(TaCN)、鈦㈤、氮化鈦⑽）、 (wc)、巧;，亂化鈦(TiCN)、鶴⑼、氮化鑛(WN)、竣化鎢 i^U|(WCN)、或其組合。 5 填充專利範圍第24項所述之在部份已製成積體電路中 人 ㈢特斂部之上以填充該至少一凹陷特徵部至滿溢。、 圖式 42
TW099133025A 2009-09-30 2010-09-29 Methods for multi-step copper plating on a continuous ruthenium film in recessed features TW201113934A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/571,162 US8076241B2 (en) 2009-09-30 2009-09-30 Methods for multi-step copper plating on a continuous ruthenium film in recessed features

Publications (1)

Publication Number Publication Date
TW201113934A true TW201113934A (en) 2011-04-16

Family

ID=43743696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099133025A TW201113934A (en) 2009-09-30 2010-09-29 Methods for multi-step copper plating on a continuous ruthenium film in recessed features

Country Status (6)

Country Link
US (1) US8076241B2 (zh)
JP (1) JP2013507008A (zh)
KR (1) KR20120082901A (zh)
CN (1) CN102859035A (zh)
TW (1) TW201113934A (zh)
WO (1) WO2011041522A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619185B (zh) * 2016-03-30 2018-03-21 Hitachi Int Electric Inc Semiconductor device manufacturing method, substrate processing device, and program
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
TWI663277B (zh) * 2014-02-26 2019-06-21 日商東京威力科創股份有限公司 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
TWI717336B (zh) * 2015-03-24 2021-02-01 美商蘭姆研究公司 硬遮罩用金屬介電膜之沉積
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010067778A1 (ja) * 2008-12-09 2010-06-17 株式会社アルバック 窒化タンタル膜の形成方法及びその成膜装置
US20110204518A1 (en) * 2010-02-23 2011-08-25 Globalfoundries Inc. Scalability with reduced contact resistance
US8661664B2 (en) 2010-07-19 2014-03-04 International Business Machines Corporation Techniques for forming narrow copper filled vias having improved conductivity
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
JP5862353B2 (ja) * 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US9214383B2 (en) * 2013-01-18 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9171801B2 (en) * 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
KR102378658B1 (ko) * 2013-09-26 2022-03-28 아토테크 도이칠란트 게엠베하 운트 콤파니 카게 기판 표면들의 금속화를 위한 신규한 접착 촉진 프로세스
FR3017993B1 (fr) * 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
KR102251209B1 (ko) * 2016-06-15 2021-05-11 어플라이드 머티어리얼스, 인코포레이티드 고 전력 플라즈마 에칭 프로세스들을 위한 가스 분배 플레이트 조립체
CN107731703A (zh) * 2017-08-31 2018-02-23 长江存储科技有限责任公司 一种互连结构及其制作方法和半导体器件的制作方法
CN111133579B (zh) * 2017-09-05 2023-09-01 应用材料公司 3d存储器结构中由下而上方式的高深宽比孔洞形成
CN111247633A (zh) * 2017-10-19 2020-06-05 朗姆研究公司 单一金属的多浴电镀
US11284510B2 (en) 2018-04-17 2022-03-22 Board Of Trustees Of Michigan State University Controlled wetting and spreading of metals on substrates using porous interlayers and related articles
US11631680B2 (en) * 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
JP7206355B2 (ja) * 2020-11-12 2023-01-17 アプライド マテリアルズ インコーポレイテッド ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
US20220415651A1 (en) * 2021-06-29 2022-12-29 Applied Materials, Inc. Methods Of Forming Memory Device With Reduced Resistivity

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0524931A (ja) 1991-07-16 1993-02-02 Hitachi Metals Ltd 窒化アルミニウム焼結体
US5888870A (en) 1997-10-22 1999-03-30 Advanced Micro Devices, Inc. Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
US6200898B1 (en) 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
WO2002071463A1 (en) 2001-03-02 2002-09-12 Tokyo Electron Limited Shower head gas injection apparatus with secondary high pressure pulsed gas injection
JP4895430B2 (ja) 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
JP4921652B2 (ja) 2001-08-03 2012-04-25 エイエスエム インターナショナル エヌ．ヴェー． イットリウム酸化物およびランタン酸化物薄膜を堆積する方法
US6797599B2 (en) 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
EP1294021A1 (de) 2001-08-31 2003-03-19 Infineon Technologies AG Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
JP3611545B2 (ja) * 2001-12-20 2005-01-19 株式会社荏原製作所 めっき装置
JP3756456B2 (ja) 2002-03-07 2006-03-15 富士通株式会社 半導体装置の製造方法
JP3588607B2 (ja) 2002-03-29 2004-11-17 株式会社東芝 電界効果トランジスタ
US6680130B2 (en) 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
US6730164B2 (en) 2002-08-28 2004-05-04 Micron Technology, Inc. Systems and methods for forming strontium- and/or barium-containing layers
US6794284B2 (en) 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US20040051126A1 (en) 2002-09-16 2004-03-18 Structured Materials Inc. Compositionally engineered CexMnyO3 and semiconductor devices based thereon
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
WO2004053997A1 (en) 2002-12-09 2004-06-24 Interuniversitair Microelektronica Centrum (Imec) Method for forming a dielectric stack
US6828200B2 (en) 2003-01-03 2004-12-07 Texas Instruments Incorporated Multistage deposition that incorporates nitrogen via an intermediate step
US7071519B2 (en) 2003-01-08 2006-07-04 Texas Instruments Incorporated Control of high-k gate dielectric film composition profile for property optimization
US6974768B1 (en) 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP3920235B2 (ja) 2003-03-24 2007-05-30 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200506093A (en) 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
US20050274621A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Method of barrier layer surface treatment to enable direct copper plating on barrier metal
US7378129B2 (en) 2003-08-18 2008-05-27 Micron Technology, Inc. Atomic layer deposition methods of forming conductive metal nitride comprising layers
US7135361B2 (en) 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
US6979623B2 (en) 2003-12-17 2005-12-27 Texas Instruments Incorporated Method for fabricating split gate transistor device having high-k dielectrics
JP2005191482A (ja) 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
WO2005065402A2 (en) 2003-12-29 2005-07-21 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP2005340721A (ja) 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
CN1965110A (zh) * 2004-06-10 2007-05-16 应用材料公司 能够在阻挡金属上直接镀铜的阻挡层表面处理的方法
KR100589040B1 (ko) 2004-08-05 2006-06-14 삼성전자주식회사 막 형성방법 및 이를 이용한 반도체 장치의 커패시터제조방법
US7138680B2 (en) 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack
US7279421B2 (en) 2004-11-23 2007-10-09 Tokyo Electron Limited Method and deposition system for increasing deposition rates of metal layers from metal-carbonyl precursors
US7270848B2 (en) 2004-11-23 2007-09-18 Tokyo Electron Limited Method for increasing deposition rates of metal layers from metal-carbonyl precursors
US7442267B1 (en) * 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
US7064043B1 (en) 2004-12-09 2006-06-20 Texas Instruments Incorporated Wafer bonded MOS decoupling capacitor
US7312139B2 (en) 2005-01-03 2007-12-25 United Microelectronics Corp. Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
US7316962B2 (en) 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
JP5043684B2 (ja) * 2005-01-27 2012-10-10 アプライド マテリアルズ インコーポレイテッド ルテニウム層堆積装置及び方法
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7432139B2 (en) 2005-06-29 2008-10-07 Amberwave Systems Corp. Methods for forming dielectrics and metal electrodes
US20070077750A1 (en) 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US7456102B1 (en) 2005-10-11 2008-11-25 Novellus Systems, Inc. Electroless copper fill process
WO2008049019A2 (en) * 2006-10-17 2008-04-24 Enthone Inc. Copper deposition for filling features in manufacture of microelectronic devices
US20080296768A1 (en) 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
JP4397399B2 (ja) * 2007-02-15 2010-01-13 富士通株式会社 半導体装置の製造方法
US7470617B2 (en) * 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
US7799684B1 (en) 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20080242088A1 (en) * 2007-03-29 2008-10-02 Tokyo Electron Limited Method of forming low resistivity copper film structures
US8058164B2 (en) 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
US20090020434A1 (en) * 2007-07-02 2009-01-22 Akira Susaki Substrate processing method and substrate processing apparatus
JP2009099585A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 埋め込み配線の形成方法
US7964506B1 (en) 2008-03-06 2011-06-21 Novellus Systems, Inc. Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
TWI663277B (zh) * 2014-02-26 2019-06-21 日商東京威力科創股份有限公司 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
TWI717336B (zh) * 2015-03-24 2021-02-01 美商蘭姆研究公司 硬遮罩用金屬介電膜之沉積
TWI619185B (zh) * 2016-03-30 2018-03-21 Hitachi Int Electric Inc Semiconductor device manufacturing method, substrate processing device, and program
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US12040181B2 (en) 2019-05-01 2024-07-16 Lam Research Corporation Modulated atomic layer deposition

Also Published As

Publication number Publication date
CN102859035A (zh) 2013-01-02
US8076241B2 (en) 2011-12-13
KR20120082901A (ko) 2012-07-24
JP2013507008A (ja) 2013-02-28
US20110076390A1 (en) 2011-03-31
WO2011041522A3 (en) 2012-01-05
WO2011041522A2 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
TW201113934A (en) Methods for multi-step copper plating on a continuous ruthenium film in recessed features
US7884012B2 (en) Void-free copper filling of recessed features for semiconductor devices
US7704879B2 (en) Method of forming low-resistivity recessed features in copper metallization
US6645847B2 (en) Microelectronic interconnect material with adhesion promotion layer and fabrication method
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US6627995B2 (en) Microelectronic interconnect material with adhesion promotion layer and fabrication method
US7960832B2 (en) Integrated circuit arrangement with layer stack
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
TWI267930B (en) Interconnect and method of fabricating the same
TWI324811B (en) Barrier structure for semiconductor devices
JP2013507008A5 (zh)
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US20080242088A1 (en) Method of forming low resistivity copper film structures
TW200834815A (en) Interconnect structure and method of manufacturing a damascene structure
TW201214532A (en) Metal gate structures and methods for forming thereof
KR20150000507A (ko) 망간 및 망간 니트라이드들의 증착 방법들
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
US20080237860A1 (en) Interconnect structures containing a ruthenium barrier film and method of forming
TW201824359A (zh) 鈷填充金屬化的裝置及方法
JP2011029255A (ja) 半導体装置及びその製造方法
JP2002280387A (ja) 半導体素子の金属配線形成方法
JP2010171398A (ja) 半導体装置の製造方法
TW200304204A (en) Method of fabricating semiconductor device