JP7240496B2 - 基板製造のための方法および装置 - Google Patents

基板製造のための方法および装置 Download PDF

Info

Publication number
JP7240496B2
JP7240496B2 JP2021525549A JP2021525549A JP7240496B2 JP 7240496 B2 JP7240496 B2 JP 7240496B2 JP 2021525549 A JP2021525549 A JP 2021525549A JP 2021525549 A JP2021525549 A JP 2021525549A JP 7240496 B2 JP7240496 B2 JP 7240496B2
Authority
JP
Japan
Prior art keywords
substrate
deposition chamber
chamber
vacuum
bitline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021525549A
Other languages
English (en)
Other versions
JP2022507132A (ja
Inventor
プリヤダルシ パンダ，
ギル リー，
シュリーニヴァース ガンディコッタ，
スンクォン カン，
サンジェイ ナタラジャン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022507132A publication Critical patent/JP2022507132A/ja
Application granted granted Critical
Publication of JP7240496B2 publication Critical patent/JP7240496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

［０００１］ 本開示は概して、基板製造のための方法および装置に関し、より具体的には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層体処理のために使用されるクラスタツールおよび方法に関する。
［０００２］ 従来のＤＲＡＭビット線積層体処理は、基板上にあらかじめ製造されたポリシリコンプラグ（ポリプラグ）を有する基板（例えば、ウエハ）上で、対応する処理を実行するために、複数の異なる／独立したツールを使用する。例えば、典型的には、基板上で実行される処理は、１つまたは複数のタイプの予洗浄処理、バリア金属堆積、バリア層堆積、ビット線金属堆積、ハードマスク堆積などを含みうる。
［０００３］ 本発明者らは、基板を大気圧条件に曝露することによって引き起こされうる、堆積膜上の酸化が、ポリプラグ製造後に起こり、そして、各後続の処理が基板上で実行された後に、継続して起こりうること、例えば、ポリプラグからバリア金属堆積まで、バリア金属堆積からバリア層堆積まで、バリア層堆積からビット線金属堆積まで、などを観察した。酸化は、基板上の抵抗の欠点（すなわち、抵抗接点の欠如）、および基板の材料特性の劣化につながる可能性がある。
［０００４］ そのため、本発明者らは、例えば、ＤＲＡＭビット線積層体処理に有用な基板を処理するための改善された方法および装置を提示した。
［０００５］ 基板製造のための方法および装置を本明細書に提示している。本開示の一態様では、基板上でポリプラグ製造後にＤＲＡＭビット線積層体処理を実行するためのクラスタツールが提供される。いくつかの実施形態では、クラスタツールは、フロントエンドモジュールと、真空搬送モジュール（ＶＴＭ）と、基板を受け取り、基板上で複数のＤＲＡＭビット線処理のうちの対応する１つの処理を実行するために、それぞれ独立してＶＴＭに接続された複数の処理チャンバとを含む。
［０００６］ 本開示の一態様では、基板上でポリプラグ製造後にＤＲＡＭビット線積層体処理を実施するための方法が提供される。いくつかの実施形態では、この方法は、クラスタツールのフロントエンドモジュールに基板を装填することと、クラスタツールのＶＴＭを使用して、フロントエンドモジュールから複数の処理チャンバのうちの少なくとも１つに基板を搬送することと、基板上で複数のＤＲＡＭビット線処理のうちの少なくとも１つの処理を実行することとを含む。
［０００７］ 本開示の一態様では、プロセッサによって実行されたときに、基板上のポリプラグ製造後にＤＲＡＭビット線積層体処理を実行するための方法を実行する複数の命令が記憶された非一時的なコンピュータ可読記憶媒体が提供される。いくつかの実施形態では、この方法は、クラスタツールのフロントエンドモジュールに基板を装填することと、クラスタツールのＶＴＭを使用して、フロントエンドモジュールから複数の処理チャンバのうちの少なくとも１つに基板を搬送することと、基板上で複数のＤＲＡＭビット線処理のうちの少なくとも１つの処理を実行することとを含む。
［０００８］ 本開示のその他の実施形態および、さらなる実施形態については、以下で説明する。
［０００９］ 上記で簡潔に要約されており、以下で詳述する本開示の実施形態は、付随する図面に示している本開示の例示的な実施形態を参照することにより、理解することができる。
本開示の少なくともいくつかの実施形態によるクラスタツールの図である。 本開示の少なくともいくつかの実施形態による、基板製造のための方法のフロー図である。 本開示の少なくともいくつかの実施形態による基板の図である。
［００１３］ 理解を容易にするために、可能な場合には、図に共通する同一の要素を指し示すのに同一の参照番号を使用した。図は縮尺どおりには描かれておらず、明確性のために簡略化されていることがある。一実施形態の要素および特徴は、さらなる記述がなくても、他の実施形態に有益に組み込むことが可能である。
［００１４］ 基板製造のための方法および装置を本明細書に提示している。より具体的には、図１は、本開示の少なくともいくつかの実施形態による、基板製造のために、例えば、ポリプラグ製造後に構成されるクラスタツール１００の図である。クラスタツール１００は、１つまたは複数の真空搬送モジュール（ＶＴＭ；図１に示されるＶＴＭ１０１およびＶＴＭ１０２）、フロントエンドモジュール１０４、複数の処理チャンバ／モジュール１０６、１０８、１１０、１１２、１１４、１１６および１１８、ならびに処理コントローラ１２０（コントローラ１２０）を含む。図１に示すように、２つ以上のＶＴＭを有する実施形態では、１つまたは複数の通過チャンバが設けられ、１つのＶＴＭから別のＶＴＭへの真空搬送を容易にすることができる。図１に示す実施形態と矛盾しない実施形態では、２つの通過チャンバ（例えば、通過チャンバ１４０および通過チャンバ１４２）を設けることができる。本開示による修正に適したクラスタツールの非限定的な例には、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されているＥＮＤＵＲＡ（登録商標）ラインの処理ツールが含まれる。
［００１５］ フロントエンドモジュール１０４は、クラスタツール１００を使用して処理される、例えばＦＯＵＰ（前方開口型統一ポッド）または他の適切な基板収容ボックスまたはキャリアから１つまたは複数の基板を受け取るように構成された装填ポート１２２を含む。装填ポート１２２は、１つまたは複数の基板を装填するために使用することができる３つの装填領域１２４ａ～１２４ｃを含むことができる。しかしながら、より多くの装填領域、またはより少ない装填領域を使用することもできる。説明のために、図３は、例えば、クラスタツール１００の外で処理されたポリプラグ３０２と、クラスタツール１００内で製造された、以下に説明するような複数の追加層とを有する基板３００の一部の概略側面図を示す。
［００１６］ フロントエンドモジュール１０４は、装填ポート１２２に装填された基板を搬送するために使用される大気搬送モジュール（ＡＴＭ）１２６を含む。より具体的には、ＡＴＭ１２６は、ＡＴＭ１２６を装填ポート１２２に接続するドア１３５（破線で示される）を通して、装填領域１２４ａ～１２４ｃからＡＴＭ１２６に基板を搬送するように構成された、１つまたは複数のロボットアーム１２８（破線で示される）を含む。典型的には、各装填ポート（１２４ａ～１２４ｃ）に対して１つのドアがあり、それぞれの装填ポートからＡＴＭ１２６への基板搬送を可能にする。また、ロボットアーム１２８は、ＡＴＭ１２６から、ＡＴＭ１２６をエアロック１３０ａ、１３０ｂに接続するドア１３２（各エアロックに１つずつ、破線で示す）を介してエアロック１３０ａ、１３０ｂに基板を搬送するように構成されている。エアロックの数は、２つより多くても少なくてもよいが、例示を目的として、２つのエアロック（１３０ａおよび１３０ｂ）が示されており、各エアロックはＡＴＭ１２６に接続するためのドアを有する。
［００１７］ エアロック１３０ａ、１３０ｂは、コントローラ１２０の制御下で、大気圧環境または真空圧環境のいずれかに維持することができ、ＶＴＭ１０１、１０２へ、またはＶＴＭ１０１、１０２から搬送される基板のための中間的な、または一時的な保持空間として機能する。ＶＴＭ１０１は、基板をエアロック１３０ａ、１３０ｂから複数の処理チャンバ１０６、１０８の１つまたは複数に、または１つまたは複数の通過チャンバ１４０および１４２に、真空破壊することなく、すなわち、ＶＴＭ１０２および複数の処理チャンバ１０６、１０８ならびに通過チャンバ１４０および１４２内の真空圧力環境を維持しながら搬送するように構成されたロボットアーム１３８（破線で示す）を含む。ＶＴＭ１０２は、真空破壊することなく、すなわち、ＶＴＭ１０２および複数の処理チャンバ１０６、１０８、１１０、１１２、１１４、１１６、および１１８内の真空圧力環境を維持しながら、基板をエアロック１３０ａ、１３０ｂから複数の処理チャンバ１０６、１０８、１１０、１１２、１１４、１１６、および１１８のうちの１つまたは複数に搬送するように構成されたロボットアーム１３８（破線で示す）を含む。
［００１８］ 特定の実施形態では、エアロック１３０ａ、１３０ｂを省略することができ、コントローラ１２０は、基板をＡＴＭ１２６からＶＴＭ１０２に直接移動させるように構成することができる。
［００１９］ ドア１３４、例えばスリット弁ドアは、それぞれのエアロック１３０ａ、１３０ｂをＶＴＭ１０１に接続する。同様に、ドア１３６、例えばスリット弁ドアは、それぞれの処理モジュールが連結されるＶＴＭ（例えば、ＶＴＭ１０１またはＶＴＭ１０２のいずれか）に各処理モジュールを接続する。複数の処理チャンバ１０６、１０８、１１０、１１２、１１４、１１６、および１１８は、本明細書で説明するポリプラグ製造後の基板に典型的に関連する１つまたは複数の処理を実行するように構成される。
［００２０］ コントローラ１２０は、クラスタツール１００の全体的な動作を制御し、クラスタツール１００の動作に関連するデータまたはコマンド／命令を記憶するためのメモリ１２１を含む。例えば、基板をＶＴＭ１０１へ、あるいはＶＴＭ１０１から搬送するため、また、ＶＴＭ１０１とＶＴＭ１０２との間で搬送するため、コントローラ１２０は、ＡＴＭ１２６、ＶＴＭ１０１、ＶＴＭ１０２のロボットアーム１２８、１３８、１３９をそれぞれ制御する。コントローラ１２０は、ドア１３２、１３４、１３６の開閉を制御し、エアロック１３０ａ、１３０ｂの圧力を制御し、例えば、基板搬送処理のために必要に応じて、エアロック１３０ａ、１３０ｂ内の大気圧環境または真空圧環境のいずれかを維持する。コントローラ１２０はまた、以下でより詳細に説明するように、個々の処理チャンバ１０６、１０８、１１０、１１２、１１４、１１６、および１１８の動作を制御して、それらに関連する動作を実行する。
［００２１］ 図２は、クラスタツール１００を使用して、ポリプラグ製造後に、１つまたは複数のＤＲＡＭビット線積層体処理を実行するための方法である。例示のために、図３は、例えば、ポリプラグ３０２がクラスタツール１００の外側の基板３００上に形成された後の、ポリプラグ３０２を含む基板３００の一部の概略側面図を示す。図２の方法を実行する前に、基板３００は、１つまたは複数の装填領域１２４ａ～１２４ｃを介して、装填ポート１２２に装填されうる。ＡＴＭ１２６のロボットアーム１２８は、コントローラ１２０の制御下で、ポリプラグ３０２を有する基板３００を装填領域１２４ａからＡＴＭ１２６に搬送することができる。
［００２２］ コントローラ１２０は、一方または両方のエアロック１３０ａ、１３０ｂが使用されているかどうかに応じて、少なくとも１つのエアロック１３０ａ、１３０ｂが大気圧環境にあるかどうかを判断することができる。説明のために、エアロック１３０ａのみが使用されていると仮定する。コントローラ１２０が、エアロック１３０ａは大気圧環境にあると判断した場合には、コントローラ１２０では、ＡＴＭ１２６をエアロック１３０ａに接続するドア（１３２の一部）を開けることができる。逆に、コントローラ１２０が、エアロック１３０ａは大気圧環境にないと判断した場合には、コントローラ１２０は、エアロック１３０ａ内の圧力を大気圧環境（例えば、エアロック１３０ａ、１３０ｂに動作可能に接続され、コントローラ１２０によって制御される圧力制御バルブを介して）に調整することができ、エアロック１３０ａ内の圧力を再チェックすることができる。
［００２３］ コントローラは、ロボットアーム１２８に、基板３００をＡＴＭ１２６からエアロック１３０ａに搬送するように指示し、ドア１３２を閉じ、エアロック１３０ａ内の圧力を真空圧力環境に調整し、例えば、ＶＴＭ１０１の内部の真空圧力環境に合致させるか、または実質的に合致させることができる。
［００２４］ コントローラ１２０は、エアロック１３０ａが真空圧力環境にあるか否かを判断することができる。コントローラ１２０が、エアロック１３０ａは真空圧力環境にあると判断した場合には、コントローラは、ＶＴＭ１０１をエアロック１３０ａに接続するドア１３４を開けることができる。逆に、コントローラ１２０が、エアロック１３０ａは真空圧力環境にないと判断した場合には、コントローラ１２０は、エアロック１３０ａ内の圧力を真空圧力環境に（例えば、エアロック１３０ａ、１３０ｂに動作可能に接続され、コントローラ１２０によって制御される圧力制御バルブを介して）調整し、エアロック１３０ａ内の圧力を再チェックすることができる。
［００２５］ ２００では、コントローラ１２０は、ロボットアーム１３８に、エアロック１３０ａからドア１３４を通ってＶＴＭ１０１に基板３００を搬送するように指示し、ドア１３４を閉じる。あるいは、ドア１３４は、例えば、クラスタツール１００内での処理の完了時にアウトバウンド基板を受け取るために、開いたままにすることができる。
［００２６］ ２０２では、コントローラ１２０は、ロボットアーム１３８に、基板３００を処理チャンバの１つまたは複数に搬送するように指示し、その結果、基板の製造を完了することができる。すなわち、基板３００上のポリプラグ３０２の上にビット線積層体処理を完了することができる。例えば、２０２では、コントローラ１２０は、ロボットアーム１３８に、処理チャンバ１０６に対応するドア１３６を開くように指示することができる。一旦開かれると、コントローラ１２０は、（真空破壊することなく、すなわち、基板３００が処理チャンバ１０６、１０８、１１０、１１２、および１１４の間で搬送される間に、真空圧力環境がＶＴＭ１０１およびＶＴＭ１０２内に維持されるように）ロボットアーム１３８に、基板３００を予洗浄チャンバ（例えば、処理チャンバ１０６）に搬送するように指示することができる。処理チャンバ１０６は、基板３００上に存在しうる汚染物質、例えば、基板３００上に存在しうる自然酸化を除去するために、１回以上の予洗浄処理を実行するために使用されうる。そのような予洗浄チャンバの１つは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されているＳｉＣｏＮｉ（商標）処理ツールである。
［００２７］ 次に、２０４では、コントローラ１２０は、ドア１３６を開き、ロボットアーム１３８に、基板３００を次の処理チャンバに搬送するように指示する。例えば、２０４では、コントローラ１２０は、ロボットアーム１３８に、真空破壊することなく、基板３００を予洗浄チャンバからバリア金属堆積チャンバへ搬送するように指示することができる。例えば、コントローラ１２０は、ロボットアーム１３８に、処理チャンバ１０６から、例えば、処理チャンバ１０８へ真空下で基板を搬送するように指示することができる。処理チャンバ１０８は、基板３００上でバリア金属堆積処理を実行する（例えば、洗浄された基板３００およびポリプラグ３０２の上にバリア金属３０４を堆積させる）ように構成される。バリア金属は、チタン（Ｔｉ）またはタンタル（Ｔａ）のうちの１つとすることができる。
［００２８］ 次に、２０６では、コントローラ１２０は、ロボットアーム１３８に、真空破壊することなく、バリア金属堆積チャンバからバリア層堆積チャンバへ基板３００を搬送するように指示することができる。例えば、コントローラ１２０は、ロボットアーム１３８に、真空下の基板を処理チャンバ１０８から通過チャンバ１４０、１４２のいずれかに搬送するように指示することができ、その時点で、ＶＴＭ１０２内部のロボットアーム１３９は基板３００を拾い上げ、それを、例えば、処理チャンバ１１０に移動させることができる。処理チャンバ１１０は、基板３００上でバリア層堆積処理を実行する（例えば、バリア金属３０４の上にバリア層３０６を堆積させる）ように構成される。バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、または窒化タングステン（ＷＮ）のうちの１つとすることができる。
［００２９］ 次に、２０８では、コントローラ１２０は、ロボットアーム１３９に、真空破壊することなく、基板３００を処理チャンバ１１０から、例えば、処理チャンバ１１２へ搬送するように指示することができる。処理チャンバ１１２は、基板３００上でビット線金属堆積処理を実行する（例えば、２０６で堆積されたバリア層３０６の上にビット線金属層３０８を堆積させる）ように構成される。ビット線金属は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、またはロジウム（Ｒｈ）のうちの１つとすることができる。
［００３０］ 次に、２１０では、コントローラ１２０は、ロボットアーム１３９に、真空破壊することなく、基板３００を処理チャンバ１１２から、例えば、処理チャンバ１１４へ搬送するように指示することができる。処理チャンバ１１４は、（例えば、２０８で堆積されたビット線金属層３０８の上にハードマスク層３１０を堆積させるために）基板３００上にハードマスク堆積処理を実行するように構成される。ハードマスクは、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ）、または炭化ケイ素（ＳｉＣ）のうちの１つとすることができる。
［００３１］ いくつかの実施形態では、２０５に示すように、バリア金属３０４の堆積後、かつバリア金属３０４の上にバリア層３０６を堆積させる前に、アニール処理を基板３００に実行することができる。アニール処理は、高速熱処理（ＲＴＰ）アニールのような任意の適切なアニール処理とすることができる。例えば、基板３００を処理チャンバ１０８から処理チャンバ１１０に搬送する前に、基板３００を最初に処理チャンバ１１６に搬送することができる。真空チャンバ１１６は、基板３００にアニール処理を実行するように構成される。アニール処理の後に、バリア金属３０４を含むアニールされた基板３００は、例えばロボットアーム１３９を使用して、アニールチャンバ（例えば、処理チャンバ１１６）からバリア層堆積チャンバ（例えば、処理チャンバ１１０）へ真空下で搬送されうる。
［００３２］ 代替的に、または組み合わせて、２０９ａで示されるように、ビット線金属層３０８の堆積後で、かつビット線金属層３０８の上にハードマスク層３１０を堆積させる前に、基板３００にアニール処理を実行することができる。例えば、基板３００を処理チャンバ１１２から処理チャンバ１１４に搬送する前に、基板３００を最初に処理チャンバ１１６（すなわち、アニールチャンバ）に搬送することができる。アニール処理、または、２０５でアニールが既に実行されている場合の別のアニール処理は、上述のように、その上に堆積されたビット線金属層３０８を有する基板３００上で実行することができる。アニール処理が２０９ａで実行されるいくつかの実施形態では、２０９ｂで示すように、アニールされた基板３００を別の処理チャンバに移して、ビット線金属層３０８上に任意選択のキャッピング層３０９を堆積させることができる。例えば、ビット線金属層３０８を含むアニールされた基板３００は、例えば、ロボットアーム１３９を使用して、アニールされたビット線金属層３０８の上にキャッピング層を堆積させることにより、アニールチャンバ（例えば、処理チャンバ１１６）からキャッピング層堆積チャンバ（例えば、処理チャンバ１１８）に真空下で搬送することができる。
［００３３］ いくつかの実施形態では、ビット線金属が堆積された後、ルテニウム（Ｒｕ）などのいくつかの金属は、粒子成長材料である。本発明者らは、高温でこのようなビット線金属の上にハードマスク層をその後堆積させると、表面粗さが不良になることを観察した。本発明者らは、低温キャップ層の堆積後にハードマスク層を堆積させる前にビット線金属層をアニールすると、ビット線金属層の表面粗さを有利に改善できることを発見した。一体化されたツール（例えば、クラスタツール１００）において上記のシーケンスの各々を実行することによって、結晶粒成長のためのアニール中のビット線金属の酸化は、さらに有利に回避される。
［００３４］ 本明細書に記載されていない追加の処理を基板３００上で実行することもでき、または本明細書に記載されている処理の一部を省略することもできる。
［００３５］ 処理チャンバ１０８、１１０、１１２、および１１４（および、使用される場合、チャンバ１１６、１１８）に関連する上述の処理が基板３００上で実行された後、例えば、ＶＴＭ１０２内のロボットアーム１３９を使用して、基板３００を通過チャンバ１４０、１４２に搬送し、ＶＴＭ１０１内のロボットアーム１３８を使用して、通過チャンバ１４０、１４２からエアロック１３０ａ、１３０ｂのうちの１つに基板３００を搬送するため、基板３００はＶＴＭ１０２から搬送ポート１２２に戻される。次に、ロボットアーム１２８を使用して、基板３００を装填ポート１２２内のＦＯＵＰ内の空のスロットに戻すことができる。
［００３６］ 本明細書で説明するクラスタツール１００および使用方法は、有利には、ユーザが、ＤＲＡＭビット線処理全体にわたって真空圧力環境を維持するように構成された単一のマシンを使用して、ポリプラグ上で複数のＤＲＡＭビット線処理を実行することを可能にする。したがって、ポスト基板３００の製造中に基板上で生じる酸化の可能性は、排除されないまでも、低減される。加えて、真空圧力環境は、ＤＲＡＭビット線処理全体を通して維持されるので、ビット線金属材料の選択は、金属の結晶粒成長特性によって制限されない。
［００３７］ 上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態およびさらなる実施形態が考案されうる。

Claims (20)

  1. ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層体処理を実行するためのクラスタツールであって、前記クラスタツールは、
    真空条件下で、その上に形成されたポリシリコンプラグを有する基板を受け取り、真空破壊することなく、複数の処理チャンバとの間で前記基板を搬送するように構成された真空搬送モジュール（ＶＴＭ）であって、前記複数の処理チャンバの各々は、前記基板に、複数のＤＲＡＭビット線処理のうちの対応する処理を実行するため、前記ＶＴＭに独立して接続される、真空搬送モジュールを備え、前記複数の処理チャンバは、
    前記基板の表面から自然酸化物を除去するように構成された予洗浄チャンバと、
    前記基板の表面上にバリア金属を堆積させるように構成されたバリア金属堆積チャンバと、
    前記基板の前記表面上にバリア層を堆積させるように構成されたバリア層堆積チャンバと、
    ビット線金属層を前記基板の前記表面上に堆積させるように構成されたビット線金属堆積チャンバと、
    前記ビット線金属層の堆積後、前記基板にアニール処理を実行するように構成されたアニールチャンバと、
    ハードマスク層を前記基板の前記表面上に堆積させるように構成されたハードマスク堆積チャンバと、
    を備える、クラスタツール。
  2. 前記複数の処理チャンバは、
    前記基板の前記表面上にキャッピング層を堆積させるように構成されたキャッピングチャンバ、
    をさらに含む、請求項１に記載のクラスタツール。
  3. 前記バリア金属堆積チャンバが堆積させるように構成される前記バリア金属は、チタン（Ｔｉ）またはタンタル（Ｔａ）のうちの少なくとも１つを含む、請求項１に記載のクラスタツール。
  4. 前記バリア層堆積チャンバが堆積させるように構成される前記バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、または窒化タングステン（ＷＮ）のうちの少なくとも１つを含む、請求項１に記載のクラスタツール。
  5. 前記ビット線金属堆積チャンバが堆積させるように構成される前記ビット線金属層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、またはロジウム（Ｒｈ）のうちの少なくとも１つを含む、請求項１に記載のクラスタツール。
  6. 前記ハードマスク堆積チャンバが堆積させるように構成される前記ハードマスク層は、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、または炭化シリコン（ＳｉＣ）のうちの少なくとも１つを含む、請求項１から５のいずれか一項に記載のクラスタツール。
  7. 前記クラスタツールは、前記複数の処理チャンバを制御するように構成されたコントローラをさらに備える、請求項１に記載のクラスタツール。
  8. コントローラは、複数の命令が記憶された非一時的コンピュータ可読記憶媒体を備え、前記複数の命令は、前記コントローラによって実行されると、前記ＤＲＡＭビット線積層体処理を実行するための方法を実行し、当該方法は、
    真空条件下で、ポリシリコンプラグを有するシリコン基板を、前記クラスタツールのＶＴＭで受け取ることと、
    真空破壊することなく、前記基板を前記ＶＴＭから予洗浄チャンバに搬送して、前記ポリシリコンプラグの表面から自然酸化物を除去することと、
    真空破壊することなく、前記基板を前記予洗浄チャンバからバリア金属堆積チャンバに搬送して、前記ポリシリコンプラグ上にバリア金属を堆積させることと、
    真空破壊することなく、前記基板を前記バリア金属堆積チャンバからバリア層堆積チャンバに搬送して、前記バリア金属上にバリア層を堆積させることと、
    真空破壊することなく、前記基板を前記バリア層堆積チャンバからビット線金属堆積チャンバに搬送して、前記バリア層上にビット線金属層を堆積させることと、
    真空破壊することなく、前記基板を前記ビット線金属堆積チャンバからアニールチャンバに搬送し、前記基板にアニール処理を実行することと、
    真空破壊することなく、前記基板を前記アニールチャンバからハードマスク堆積チャンバに搬送して、前記ビット線金属層上にハードマスク層を堆積することと、
    を含む、請求項１から５または７のいずれか一項に記載のクラスタツール。
  9. ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層体処理を実行する方法であって、
    クラスタツールの真空搬送モジュール（ＶＴＭ）内で、真空条件下で、ポリシリコンプラグを有する基板を受け取ることと、
    前記基板上のポリプラグの表面から自然酸化物を除去するために、真空破壊することなく、前記基板を前記ＶＴＭから予洗浄チャンバに搬送することと、
    真空破壊することなく、前記基板を前記予洗浄チャンバからバリア金属堆積チャンバに搬送し、前記ポリプラグ上にバリア金属を堆積させることと、
    真空破壊することなく、前記基板を前記バリア金属堆積チャンバからバリア層堆積チャンバに搬送し、前記バリア金属上にバリア層を堆積させることと、
    真空破壊することなく、前記基板を前記バリア層堆積チャンバからビット線金属堆積チャンバに搬送し、前記バリア層上にビット線金属層を堆積させることと、
    真空破壊することなく、前記基板を前記ビット線金属堆積チャンバからアニールチャンバに搬送し、前記基板にアニール処理を実行することと、
    真空破壊することなく、前記基板を前記アニールチャンバからハードマスク堆積チャンバに搬送し、前記ビット線金属層上にハードマスク層を堆積させることと、
    を含む方法。
  10. 真空破壊することなく、前記基板を前記バリア金属堆積チャンバから前記バリア層堆積チャンバに搬送する前に、真空破壊することなく、前記基板を前記バリア金属堆積チャンバから前記アニールチャンバに搬送し、前記基板にアニール処理を実行することをさらに含む、請求項９に記載の方法。
  11. 真空破壊することなく、前記基板を前記アニールチャンバから前記ハードマスク堆積チャンバに搬送する前に、
    真空破壊することなく、前記基板を前記アニールチャンバからキャッピングチャンバに搬送し、前記ビット線金属層上にキャッピング層を堆積させること、
    をさらに含む、請求項９に記載の方法。
  12. 前記バリア金属堆積チャンバが堆積させるバリア金属は、チタン（Ｔｉ）またはタンタル（Ｔａ）のうちの少なくとも１つを含む、請求項９に記載の方法。
  13. 前記バリア層堆積チャンバが堆積させる前記バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、または窒化タングステン（ＷＮ）のうちの少なくとも１つを含む、請求項９に記載の方法。
  14. 前記ビット線金属堆積チャンバが堆積させる前記ビット線金属層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、またはロジウム（Ｒｈ）のうちの少なくとも１つを含む、請求項９に記載の方法。
  15. 前記ハードマスク堆積チャンバが堆積させる前記ハードマスク層は、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、または炭化シリコン（ＳｉＣ）のうちの少なくとも１つを含む、請求項９から１４のいずれか一項に記載の方法。
  16. 前記基板を、前記予洗浄チャンバ、前記バリア金属堆積チャンバ、前記バリア層堆積チャンバ、前記ビット線金属堆積チャンバ、および前記ハードマスク堆積チャンバとの間で搬送することは、前記クラスタツールのコントローラを用いて制御される、請求項９に記載の方法。
  17. 前記ＶＴＭは、少なくとも１つのエアロックとロボットアームとを備え、前記ＶＴМで前記基板を受け取ることは、真空破壊することなく、前記ロボットアームを用いて前記基板を前記少なくとも１つのエアロックから前記ＶＴＭに搬送することを含む、請求項９から１４または１６のいずれか一項に記載の方法。
  18. プロセッサによって実行されるときに、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）ビット線積層体処理を実行するための方法を実行する複数の命令を記憶した、非一時的コンピュータ可読記憶媒体であって、前記方法は、
    真空条件下で、クラスタツールの真空搬送モジュール（ＶＴＭ）で、ポリシリコンプラグを有する基板を受け取ることと、
    真空破壊することなく、前記基板を前記ＶＴＭから予洗浄チャンバに搬送し、前記基板の表面から自然酸化物を除去することと、
    真空破壊することなく、前記基板を前記予洗浄チャンバからバリア金属堆積チャンバに搬送し、前記ポリプラグ上にバリア金属を堆積させることと、
    真空破壊することなく、前記基板を前記バリア金属堆積チャンバからバリア層堆積チャンバに搬送し、前記バリア金属上にバリア層を堆積させることと、
    真空破壊することなく、前記基板を前記バリア層堆積チャンバからビット線金属堆積チャンバに搬送し、前記バリア層上にビット線金属層を堆積させることと、
    真空破壊することなく、前記基板を前記ビット線金属堆積チャンバからアニールチャンバに搬送し、前記基板にアニール処理を実行することと、
    真空破壊することなく、前記基板を前記アニールチャンバからハードマスク堆積チャンバに搬送し、前記ビット線金属層の前記表面上にハードマスク層を堆積させることと、
    を含む、非一時的コンピュータ可読記憶媒体。
  19. 前記基板を前記バリア金属堆積チャンバから前記バリア層堆積チャンバに搬送する前に、真空破壊することなく、前記基板を前記バリア金属堆積チャンバから前記アニールチャンバに搬送し、前記基板にアニール処理を実行すること、または、
    前記基板を前記アニールチャンバから前記ハードマスク堆積チャンバに搬送する前に、真空破壊することなく、前記基板を前記アニールチャンバからキャッピングチャンバに搬送し、前記基板の前記表面上にキャッピング層を堆積させること、
    のうちの少なくとも１つをさらに含む、請求項１８に記載の非一時的コンピュータ可読記憶媒体。
  20. 前記バリア金属堆積チャンバが堆積させる前記バリア金属は、チタン（Ｔｉ）またはタンタル（Ｔａ）のうちの少なくとも１つを含み、
    前記ビット線金属堆積チャンバが堆積させる前記バリア層は、窒化チタン（ＴｉＮ）または窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）のうちの少なくとも１つを含み、
    前記ビット線金属堆積チャンバが堆積させる前記ビット線金属層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）またはロジウム（Ｒｈ）のうちの少なくとも１つを含み、
    前記ハードマスク堆積チャンバが堆積させる前記ハードマスク層は、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）または炭化シリコン（ＳｉＣ）のうちの少なくとも１つを含む、
    請求項１８または１９に記載の非一時的コンピュータ可読記憶媒体。
JP2021525549A 2018-11-13 2019-10-02 基板製造のための方法および装置 Active JP7240496B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/189,487 2018-11-13
US16/189,487 US10529602B1 (en) 2018-11-13 2018-11-13 Method and apparatus for substrate fabrication
PCT/US2019/054174 WO2020101814A1 (en) 2018-11-13 2019-10-02 Method and apparatus for substrate fabrication

Publications (2)

Publication Number Publication Date
JP2022507132A JP2022507132A (ja) 2022-01-18
JP7240496B2 true JP7240496B2 (ja) 2023-03-15

Family

ID=69058619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021525549A Active JP7240496B2 (ja) 2018-11-13 2019-10-02 基板製造のための方法および装置

Country Status (6)

Country Link
US (1) US10529602B1 (ja)
JP (1) JP7240496B2 (ja)
KR (1) KR102517788B1 (ja)
CN (1) CN113016059A (ja)
TW (1) TWI739199B (ja)
WO (1) WO2020101814A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11709477B2 (en) 2021-01-06 2023-07-25 Applied Materials, Inc. Autonomous substrate processing system
WO2022225618A1 (en) * 2021-04-19 2022-10-27 Applied Materials, Inc. System and methods for dram contact formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260228A (ja) 2004-03-10 2005-09-22 Internatl Business Mach Corp <Ibm> 垂直ｄｒａｍを含む集積回路デバイスとその製法
JP2009503818A (ja) 2005-07-19 2009-01-29 アプライド マテリアルズ インコーポレイテッド 半導体処理のための方法および装置
JP2010103486A (ja) 2008-09-26 2010-05-06 Hitachi Kokusai Electric Inc 基板処理装置のセットアップ方法。

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996025760A1 (fr) * 1995-02-15 1996-08-22 Hitachi, Ltd. Procede et machine de fabrication de semiconducteurs
KR19980068046A (ko) * 1997-02-14 1998-10-15 김광호 자연 산화막을 억제한 폴리사이드 형성방법
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
US6391756B1 (en) * 1999-08-31 2002-05-21 Micron Technology, Inc. Semiconductor processing methods of forming contact openings
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
KR100364656B1 (ko) * 2000-06-22 2002-12-16 삼성전자 주식회사 실리사이드 증착을 위한 화학 기상 증착 방법 및 이를수행하기 위한 장치
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20040087163A1 (en) 2002-10-30 2004-05-06 Robert Steimle Method for forming magnetic clad bit line
US20040141832A1 (en) * 2003-01-10 2004-07-22 Jang Geun-Ha Cluster device having dual structure
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US8871645B2 (en) 2008-09-11 2014-10-28 Applied Materials, Inc. Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof
TW201027784A (en) * 2008-10-07 2010-07-16 Applied Materials Inc Advanced platform for processing crystalline silicon solar cells
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
KR101570044B1 (ko) * 2009-03-17 2015-11-20 삼성전자주식회사 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
US20120088356A1 (en) * 2010-09-14 2012-04-12 Applied Materials, Inc. Integrated platform for in-situ doping and activation of substrates
KR102214961B1 (ko) * 2012-08-08 2021-02-09 어플라이드 머티어리얼스, 인코포레이티드 링크된 진공 프로세싱 툴들 및 그 사용 방법들
KR101686032B1 (ko) * 2013-03-28 2016-12-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2016106386A (ja) * 2013-03-28 2016-06-16 東京エレクトロン株式会社 平坦化方法、基板処理システム及びメモリ製造方法
CN105453246A (zh) * 2013-08-12 2016-03-30 应用材料公司 具有工厂接口环境控制的基板处理系统、装置和方法
US10043670B2 (en) * 2015-10-22 2018-08-07 Applied Materials, Inc. Systems and methods for low resistivity physical vapor deposition of a tungsten film
CN108257958A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 动态随机存取存储器的位线栅极结构及形成方法
US9960045B1 (en) 2017-02-02 2018-05-01 Applied Materials, Inc. Charge-trap layer separation and word-line isolation for enhanced 3-D NAND structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260228A (ja) 2004-03-10 2005-09-22 Internatl Business Mach Corp <Ibm> 垂直ｄｒａｍを含む集積回路デバイスとその製法
JP2009503818A (ja) 2005-07-19 2009-01-29 アプライド マテリアルズ インコーポレイテッド 半導体処理のための方法および装置
JP2010103486A (ja) 2008-09-26 2010-05-06 Hitachi Kokusai Electric Inc 基板処理装置のセットアップ方法。

Also Published As

Publication number Publication date
TW202036756A (zh) 2020-10-01
KR20210068138A (ko) 2021-06-08
TWI739199B (zh) 2021-09-11
JP2022507132A (ja) 2022-01-18
WO2020101814A1 (en) 2020-05-22
US10529602B1 (en) 2020-01-07
CN113016059A (zh) 2021-06-22
KR102517788B1 (ko) 2023-04-03

Similar Documents

Publication Publication Date Title
US10903112B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
US6696367B1 (en) System for the improved handling of wafers within a process tool
JP7240496B2 (ja) 基板製造のための方法および装置
JP7254924B2 (ja) ワークピースを処理するためのシステムおよび方法
US20190385838A1 (en) In-Situ Pre-Clean For Selectivity Improvement For Selective Deposition
US11600503B2 (en) High-throughput, multi-chamber substrate processing system
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
US11631680B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
US7077929B2 (en) Apparatus for manufacturing a semiconductor device
JP7206355B2 (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
US10269926B2 (en) Purging deposition tools to reduce oxygen and moisture in wafers
TW200915484A (en) Filming method, and treating system
US20230044391A1 (en) Selective silicide deposition for 3-d dram
JP7512386B2 (ja) ダイナミックランダムアクセスメモリのビットラインメタルを平滑化する方法及び装置
JP2006253483A (ja) 基板処理装置
TW202319127A (zh) 用於斜角處理的整合濕法清潔
US20220320133A1 (en) Method for forming semiconductor structure
US20230017955A1 (en) System and method for cleaning a pre-clean process chamber
US20240194526A1 (en) Metal based hydrogen barrier
WO2024129544A1 (en) Post-treatment for removing residues from dielectric surface
WO2024211099A1 (en) Memory devices and methods of forming the same
JP2014187104A (ja) 半導体装置の製造方法、基板処理装置、半導体装置、プログラムおよび記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230303

R150 Certificate of patent or registration of utility model

Ref document number: 7240496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150