TWI739199B - 基板製造的方法及設備 - Google Patents

基板製造的方法及設備 Download PDF

Info

Publication number
TWI739199B
TWI739199B TW108140258A TW108140258A TWI739199B TW I739199 B TWI739199 B TW I739199B TW 108140258 A TW108140258 A TW 108140258A TW 108140258 A TW108140258 A TW 108140258A TW I739199 B TWI739199 B TW I739199B
Authority
TW
Taiwan
Prior art keywords
substrate
deposition chamber
bit line
chamber
vacuum
Prior art date
Application number
TW108140258A
Other languages
English (en)
Other versions
TW202036756A (zh
Inventor
普瑞亞達爾西 潘達
吉爾 李
史林尼維斯 干德可塔
姜聲官
聖傑 納塔拉珍
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202036756A publication Critical patent/TW202036756A/zh
Application granted granted Critical
Publication of TWI739199B publication Critical patent/TWI739199B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Memories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本文中提供用於基板製造之方法及設備。舉例而言，設備可包括群集工具，其包括真空傳送模組(VTM)，該真空傳送模組(VTM)經配置以在真空條件下接收具有形成多晶矽插塞（多晶插塞）的矽基板，且在不中斷真空的情況下將基板傳送至複數個處理腔室及自複數個處理腔室傳送基板，每一處理腔室獨立地連接至VTM，以在基板上執行複數個DRAM位元線製程中之對應者，複數個處理腔室包括預清潔腔室，其經配置以自基板之表面移除自生氧化物；阻障金屬沉積腔室，其經配置以在矽基板上之多晶插塞的表面上沉積阻障金屬；阻障層沉積腔室，其經配置以在阻障金屬之表面上沉積至少一種材料；位元線金屬沉積腔室，其經配置以在阻障層之表面上沉積至少一種材料；以及硬遮罩沉積腔室，其經配置以在位元線金屬之表面上沉積至少一種材料。

Description

基板製造的方法及設備
本揭示案大體上係關於用於基板製造之方法及設備，且更特定而言係關於用於動態隨機存取記憶體(DRAM)位元線堆疊製程之群集工具及方法。
習知DRAM位元線堆疊製程使用複數個不同的/獨立的工具在具有多晶矽插塞（多晶插塞）之基板（例如，晶圓）上執行對應製程，該多晶矽插塞是預先製造在基板上。舉例而言，通常在基板上執行之製程可包括一或更多種類型之預清潔製程、阻障金屬沉積、阻障層沉積、位元線金屬沉積、硬遮罩沉積，等等。
發明者已觀察到，已沉積膜上之氧化（其可能由於將基板暴露於大氣壓條件下而引起）可能發生於多晶插塞製造之後，且可能在基板上所執行之每一後續製程（例如，多晶插塞至阻障金屬沉積、阻障金屬沉積至阻障層沉積、阻障層沉積至位元線金屬沉積，等等）之後繼續發生。氧化可導致基板上之電阻缺陷（亦即，缺乏歐姆接觸），以及基板之材料性質降級。
因此，發明者提供了處理用於（例如）DRAM位元線堆疊製程之基板的改良方法及設備。
本文中提供用於基板製造之方法及設備。根據本揭示案之態樣，提供一種用於在基板上執行DRAM位元線堆疊製程（多晶插塞製造之後）之群集工具。在一些實施例中，該群集工具包括：前端模組、真空傳送模組(VTM)，及複數個處理腔室，每一處理腔室獨立地連接至VTM，以接收基板並在基板上執行複數個DRAM位元線製程中之對應者。
根據本揭示案之態樣，提供一種用於在基板上執行DRAM位元線堆疊製程（多晶插塞製造之後）之方法。在一些實施例中，該方法包括：將基板裝載至群集工具之前端模組中，以及使用群集工具之VTM將基板自前端模組傳送至複數個處理腔室中之至少一者，並在基板上執行複數個DRAM位元線製程中之至少一者。
根據本揭示案之態樣，提供一種具有儲存於其上之複數個指令的非暫時性電腦可讀儲存媒體，當由處理器執行時複數個指令執行用於在基板上執行DRAM位元線堆疊製程（在多晶插塞製造之後）之方法。在一些實施例中，該方法包括：將基板裝載至群集工具之前端模組中，以及使用群集工具之VTM將基板自前端模組傳送至複數個處理腔室中之至少一者，並在基板上執行複數個DRAM位元線製程中之至少一者。
以下描述本揭示案之其他及另外實施例。
本文中描述用於基板製造之方法及設備。更特定而言，第1圖為根據本揭示案之至少一些實施例的經配置用於基板製造（例如，多晶插塞製造之後）之群集工具100的圖式。群集工具100包括一或更多個真空傳送模組（VTM；第1圖中所示之VTM 101及VTM 102）、前端模組104、複數個處理腔室/模組106、108、110、112、114、116及118，以及製程控制器120（控制器120）。在具有一個以上VTM之實施例中（諸如第1圖中所示），可提供一或更多個貫通腔室以促進自一個VTM至另一VTM之真空傳送。在與第1圖中所示一致之實施例中，可提供兩個貫通腔室（例如，貫通腔室140及貫通腔室142）。適用於根據本揭示案進行修改之群集工具的非限制性實例包括可自加利福尼亞州聖克拉拉市的應用材料公司(Applied Materials, Inc.)商購之ENDURA® 系列處理工具。
前端模組104包括裝載埠122，該裝載埠122經配置以（例如）自FOUP（前開式晶圓盒）或其他適當的含基板之箱或載體接收待使用群集工具100處理之一或更多個基板。裝載埠122可包括可用於裝載一或更多個基板之三個裝載區124a至124c。然而，可使用更多個或更少個裝載區。出於說明目的，第3圖示出基板300之一部分的示意性側視圖，該基板300具有（例如，在群集工具100外部經處理之）多晶插塞302及如下所述製造於群集工具100內之複數個額外層。
前端模組104包括大氣傳送模組(ATM)126，該大氣傳送模組(ATM)126用以傳送已裝載至裝載埠122中之基板。更特定而言，ATM 126包括一或更多個機器臂128（以虛線示出），該一或更多個機器臂128經配置以經由連接ATM 126與裝載埠122之門135（以虛線示出）將基板自裝載區124a至124c傳送至ATM 126。通常每一裝載埠（124a至124c）有一個門，以允許自相應裝載埠至ATM 126之基板傳送。機器臂128亦經配置以經由連接ATM 126與氣閘130a、130b之門132（以虛線示出，每一氣閘一個門132）將基板自ATM 126傳送至氣閘130a、130b。氣閘之數目可多於或少於兩個，但僅出於說明目的而示出兩個氣閘（130a及130b），其中每一氣閘具有用以將其連接至ATM 126之門。
在控制器120之控制下，氣閘130a、130b可維持在大氣壓環境或真空壓力環境下，且充當用於待傳送至VTM 101、102/自VTM 101、102傳送之基板的中間或臨時保持空間。VTM 101包括機器臂138（以虛線示出），該機器臂138經配置以將基板自氣閘130a、130b傳送至複數個處理腔室106、108中之一或更多者，或傳送至一或更多個貫通腔室140及142，而不會中斷真空，亦即，同時維持VTM 102及複數個處理腔室106、108以及貫通腔室140及142內的真空壓力環境。VTM 102包括機器臂138（以虛線示出），該機器臂138經配置以將基板自氣閘130a、130b傳送至複數個處理腔室106、108、110、112、114、116及118中之一或更多者，而不會中斷真空，亦即，同時維持VTM 102及複數個處理腔室106、108、110、112、114、116及118內的真空壓力環境。
在某些實施例中，可省去氣閘130a、130b，且控制器120可經配置以將基板直接自ATM 126移動至VTM 102。
門134（例如，狹縫閥門）將每一相應氣閘130a、130b連接至VTM 101。類似地，門136（例如，狹縫閥門）將每一處理模組連接至與相應處理模組耦接之VTM（例如，VTM 101或VTM 102）。複數個處理腔室106、108、110、112、114、116及118經配置以執行一或更多個製程，該一或更多個製程通常與本文中所述之多晶插塞製造之後的基板相關聯。
控制器120控制群集工具100之總體操作，且包括記憶體121以儲存與群集工具100之操作有關的資料或命令/指令。舉例而言，控制器120分別控制ATM 126、VTM 101、VTM 102之機器臂128、138、139，用於將基板傳送至VTM 101/自VTM 101傳送基板以及在VTM 101與VTM 102之間傳送基板。控制器120控制門132、134、136之打開及關閉，且控制氣閘130a、130b之壓力，例如，視基板傳送製程所需要，維持氣閘130a、130b內之大氣壓/真空壓力環境。控制器120亦控制個別處理腔室106、108、110、112、114、116及118之操作，用於執行與其相關聯之操作，如以下更詳細地描述。
第2圖為用於使用群集工具100在多晶插塞製造之後執行一或更多個DRAM位元線堆疊製程之方法。出於說明目的，第3圖示出基板300之一部分的示意性側視圖，該基板300包括多晶插塞302，例如，在已在群集工具100以外將多晶插塞302形成在基板300上之後。在執行第2圖之方法之前，可經由裝載區124a至124c中之一或更多者將基板300裝載至裝載埠122中。在控制器120之控制下，ATM 126之機器臂128可將具有多晶插塞302之基板300自裝載區124a傳送至ATM 126。
控制器120可取決於是否使用了氣閘130a、130b中之一者或兩者來決定是否氣閘130a、130b中之至少一者處在大氣壓環境下。出於說明目的，假設僅使用了氣閘130a。若控制器120決定氣閘130a處在大氣壓環境下，則控制器120可打開連接ATM 126與氣閘130a之門（132之部分）。相反，若控制器120決定氣閘130a並未處在大氣壓環境下，則控制器120可將氣閘130a內之壓力調整至大氣壓環境（例如，經由壓力控制閥，該壓力控制閥可操作地連接至氣閘130a、130b並受控制器120控制），且可重新檢查氣閘130a內之壓力。
控制器可指示機器臂128將基板300自ATM 126傳送至氣閘130a，關閉門132，並將氣閘130a內之壓力調整至真空壓力環境，例如，匹配或大體上匹配VTM 101內部之真空壓力環境。
控制器120可決定氣閘130a是否處在真空壓力環境下。若控制器120決定氣閘130a處在真空壓力環境下，則控制器可打開連接VTM 101與氣閘130a之門134。相反，若控制器120決定氣閘130a並未處在真空壓力環境下，則控制器120可將氣閘130a內之壓力調整至真空壓力環境（例如，經由壓力控制閥，該壓力控制閥可操作地連接至氣閘130a、130b並受控制器120控制），且重新檢查氣閘130a內之壓力。
在200處，控制器120指示機器臂138經由門134將基板300自氣閘130a傳送至VTM 101並關閉門134。或者，門134可保持打開，例如，以在群集工具100內之處理完成之後，接收出站基板。
在202處，控制器120指示機器臂138將基板300傳送至處理腔室中之一或更多者，以使得可完成基板之製造-亦即，完成在基板300上之多晶插塞302頂上的位元線堆疊製程。舉例而言，在202處，控制器120可指示機器臂138打開對應於處理腔室106之門136。一旦打開，控制器120便可指示機器臂138將基板300傳送（在不中斷真空的情況下，亦即，當在處理腔室106、108、110、112及114之間傳送基板300的同時在VTM 101及VTM 102內維持真空壓力環境）至預清潔腔室（例如，處理腔室106）。處理腔室106可用以執行一或更多個預清潔製程，以移除可能存在於基板300上之污染物，例如，可能存在於基板300上之自生氧化物。一種此預清潔腔室為可自加利福尼亞州聖克拉拉市之應用材料公司商購之SiCoNi™處理工具。
接下來，在204處，控制器120將門136打開並指示機器臂138將基板300傳送至下一處理腔室。舉例而言，在204處，控制器120可指示機器臂138在不中斷真空的情況下將基板300自預清潔腔室傳送至阻障金屬沉積腔室。舉例而言，控制器120可指示機器臂138在真空下將基板自處理腔室106傳送至（例如）處理腔室108。處理腔室108經配置以在基板300上執行阻障金屬沉積製程（例如，在已清潔基板300及多晶插塞302頂上沉積阻障金屬304）。阻障金屬可為鈦(Ti)或鉭(Ta)中之一者。
接下來，在206處，控制器120可指示機器臂138在不中斷真空的情況下將基板300自阻障金屬沉積腔室傳送至阻障層沉積腔室。舉例而言，控制器120可指示機器臂138在真空下將基板自處理室108傳送至貫通腔室140、142中之任一者，此時VTM 102內部之機器臂139可拾取基板300並將其移動至（例如）處理腔室110。處理腔室110經配置以在基板300上執行阻障層沉積製程（例如，在阻障金屬304頂上沉積阻障層306）。阻障層可為氮化鈦(TiN)、氮化鉭(TaN)或氮化鎢(WN)中之一者。
接下來，在208處，控制器120可指示機器臂139在不中斷真空的情況下將基板300自處理腔室110傳送至（例如）處理腔室112。處理腔室112經配置以在基板300上執行位元線金屬沉積製程（例如，在206處所沉積之阻障層306頂上沉積位元線金屬層308）。位元線金屬可為鎢(W)、鉬(Mo)、釕(Ru)、銥(Ir)或銠(Rh)中之一者。
接下來，在210處，控制器120可指示機器臂139在不中斷真空的情況下將基板300自處理腔室112傳送至（例如）處理腔室114。處理腔室114經配置以在基板300上執行硬遮罩沉積製程(例如，在208處所沉積之位元線金屬層308頂上沉積硬遮罩層310)。硬遮罩可為氮化矽(SiN)、氧化矽(SiO)或碳化矽(SiC)中之一者。
在一些實施例中，可在沉積阻障金屬304之後且在於阻障金屬304頂上沉積阻障層306之前在基板300上執行退火製程，如在205處所示。該退火製程可為任何適當的退火製程，諸如，迅速熱處理(RTP)退火。舉例而言，在將基板300自處理腔室108傳送至處理腔室110之前，可首先將基板300傳送至處理腔室116。處理腔室116經配置以在基板300上執行退火製程。在退火製程之後，可在真空下(例如)使用機器臂139將包括阻障金屬304之已退火基板300自退火腔室(例如，處理腔室116)傳送至阻障層沉積腔室(例如，處理腔室110)。
或者或組合地，可在沉積位元線金屬層308之後且在於位元線金屬層308頂上沉積硬遮罩層310之前，在基板300上執行退火製程，如在209a處所示。舉例而言，在將基板300自處理腔室112傳送至處理腔室114之前，可首先將基板300傳送至處理腔室116(亦即，退火腔室)。可在具有如上所述沉積於其上之位元線金屬層308的基板300上執行退火製程，或另一退火製程(若先前已在205處執行了退火)。在其中在209a處執行退火製程之一些實施例中，可將已退火基板300傳送至另一處理腔室，以使可選封蓋層309沉積於位元線金屬層308上，如在209b處所示。舉例而言，可在真空下(例如)使用機器臂139將包括位元線金屬層308之已退火基板300自退火腔室（例如，處理腔室116）傳送至封蓋層沉積腔室（例如，處理腔室118），以在已退火之位元線金屬層308頂上沉積封蓋層。
在一些實施例中，在沉積了位元線金屬之後，諸如釕(Ru)之一些金屬為晶粒生長材料。發明者已觀察到，在高溫下在此些位元線金屬頂上隨後沉積硬遮罩層將不當地導致不良的表面粗糙度。發明者已觀察到，在沉積硬遮罩層之前在沉積低溫帽層之後將位元線金屬層退火可有利地改良位元線金屬層之表面粗糙度。藉由在整合式工具（例如，群集工具100）中執行以上序列中之每一者，進一步有利地避免了位元線金屬在用於晶粒生長之退火期間氧化。
亦可在基板300上執行本文中未描述之額外製程，或可省去本文所述製程中之一些製程。
在已在基板300上執行了與處理腔室108、110、112及114（以及腔室116、118，若已使用的話）相關聯的上述製程之後，將基板300自VTM 102傳送回裝載埠122，例如，使用VTM 102中之機器臂139以將基板300傳送至貫通腔室140、142，以及使用VTM 101中之機器臂138以將基板300自貫通腔室140、142傳送至氣閘130a、130b中之一者。接著可使用機器臂128以使基板300返回至裝載埠122中之FOUP之空槽。
本文所述之群集工具100及使用方法有利地允許使用者使用經配置以在整個DRAM位元線製程中始終維持真空壓力環境之單個機器在多晶插塞上執行複數個DRAM位元線製程。因此，降低了在基板300製造之後在基板上發生氧化的可能性（若未消除的話）。另外，因為在整個DRAM位元線製程中始終維持真空壓力環境，所以位元線金屬材料之選擇不受金屬之晶粒生長特性限制。
雖然前文針對本揭示案之實施例，但可在不脫離本揭示案之基本範疇的情況下設計出本揭示案之其他及另外實施例。
100:群集工具 101:VTM 102:VTM 104:前端模組 106:處理腔室/模組 108:處理腔室/模組 110:處理腔室/模組 112:處理腔室/模組 114:處理腔室/模組 116:處理腔室/模組 118:處理腔室/模組 120:製程控制器 121:記憶體 122:裝載埠 124a~124c:裝載區 126:大氣傳送模組(ATM) 128:機器臂 130a:氣閘 130b:氣閘 132:門 134:門 135:門 136:門 138:機器臂 139:機器臂 140:貫通腔室 142:貫通腔室 300:基板 302:多晶插塞 304:阻障金屬 306:阻障層 308:位元線金屬層 309:可選封蓋層 310:硬遮罩層
藉由參考在附加圖式中所描繪的本揭示案之說明性實施例，可理解以上簡要概述並在以下更詳細地論述的本揭示案之實施例，其中：
第1圖為根據本揭示案之至少一些實施例之群集工具的圖式。
第2圖為根據本揭示案之至少一些實施例的用於基板製造之方法的流程圖；及
第3圖為根據本揭示案之至少一些實施例之基板的圖式。
為了便於理解，在可能的情況下，已使用相同元件符號來表示諸圖中所共有之相同元件。諸圖並未按比例繪製，且可能為了清楚而簡化。一個實施例之元件及特徵可有益地併入其他實施例中而無需進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:群集工具
101:VTM
102:VTM
104:前端模組
106:處理腔室/模組
108:處理腔室/模組
110:處理腔室/模組
112:處理腔室/模組
114:處理腔室/模組
116:處理腔室/模組
118:處理腔室/模組
120:製程控制器
121:記憶體
122:裝載埠
124a~124c:裝載區
126:大氣傳送模組(ATM)
128:機器臂
130a:氣閘
130b:氣閘
132:門
134:門
135:門
136:門
138:機器臂
139:機器臂
140:貫通腔室
142:貫通腔室

Claims (20)

  1. 一種用於執行動態隨機存取記憶體(DRAM)位元線堆疊製程之群集工具，該群集工具包括：一真空傳送模組(VTM)，該真空傳送模組(VTM)經配置以在真空條件下接收具有形成於其上之一多晶矽插塞的一基板，且在不中斷真空的情況下將該基板傳送至複數個處理腔室及自該複數個處理腔室傳送基板，每一處理腔室獨立地連接至該VTM，以在該基板上執行複數個DRAM位元線製程中之一對應者，該複數個處理腔室包括：一預清潔腔室，該預清潔腔室經配置以自該基板之一表面移除自生氧化物；一阻障金屬沉積腔室，該阻障金屬沉積腔室經配置以在該基板之該表面上沉積一阻障金屬；一阻障層沉積腔室，該阻障層沉積腔室經配置以在該基板之該表面上沉積一阻障層；一位元線金屬沉積腔室，該位元線金屬沉積腔室經配置以在該基板之該表面上沉積一位元線金屬層；以及一硬遮罩沉積腔室，該硬遮罩沉積腔室經配置以在該基板之該表面上沉積一硬遮罩層。
  2. 如請求項1所述之群集工具，其中該複數個處理腔室進一步包括： 一退火腔室，該退火腔室經配置以在該基板上執行一退火製程；以及一封蓋腔室，該封蓋腔室經配置以在該基板之該表面上沉積一封蓋層。
  3. 如請求項1所述之群集工具，其中該阻障金屬沉積腔室經配置以沉積之該阻障金屬包括鈦(Ti)或鉭(Ta)中之至少一者。
  4. 如請求項1所述之群集工具，其中該阻障層沉積腔室經配置以沉積之該阻障層包括氮化鈦(TiN)、氮化鉭(TaN)或氮化鎢(WN)中之至少一者。
  5. 如請求項1所述之群集工具，其中該位元線金屬沉積腔室經配置以沉積之該位元線金屬層包括鎢(W)、鉬(Mo)、釕(Ru)、銥(Ir)或銠(Rh)中之至少一者。
  6. 如請求項1所述之群集工具，其中該硬遮罩沉積腔室經配置以沉積之該硬遮罩層包括氮化矽(SiN)、氧化矽(SiO)或碳化矽(SiC)中之至少一者。
  7. 如請求項1所述之群集工具，其中該群集工具進一步包括經配置以控制該複數個處理腔室之一控制器。
  8. 如請求項7所述之群集工具，其中該控制器包括具有儲存於其上之複數個指令的一非暫時性電腦可讀儲存媒體，當由該控制器執行時該複數個指令執行用於執行該等DRAM位元線堆疊製程之一方法， 該方法包括：在真空條件下在該群集工具之該VTM處接收具有該多晶矽插塞之該矽基板；在不中斷真空的情況下將該基板自該VTM傳送至該預清潔腔室並自該多晶矽插塞之該表面移除該自生氧化物；在不中斷真空的情況下將該基板自該預清潔腔室傳送至該阻障金屬沉積腔室並在該多晶矽插塞上沉積該阻障金屬；不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至該阻障層沉積腔室並在該阻障金屬上沉積該阻障層；不中斷真空的情況下將該基板自該阻障層沉積腔室傳送至該位元線金屬沉積腔室並在該阻障層上沉積該位元線金屬層；以及不中斷真空的情況下將該基板自該位元線金屬沉積腔室傳送至該硬遮罩沉積腔室並在該位元線金屬層上沉積該硬遮罩層。
  9. 一種用於執行動態隨機存取記憶體(DRAM)位元線堆疊製程之方法，該方法包括：在真空條件下在一群集工具之一真空傳送模組(VTM)中接收具有一多晶矽插塞之一基板；在不中斷真空的情況下將該基板自該VTM傳送至一預清潔腔室且自該基板上之該多晶矽插塞之一表面 移除一自生氧化物；在不中斷真空的情況下將該基板自該預清潔腔室傳送至一阻障金屬沉積腔室並在該多晶矽插塞上沉積一阻障金屬；不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至一阻障層沉積腔室並在該阻障金屬上沉積一阻障層；不中斷真空的情況下將該基板自該阻障層沉積腔室傳送至一位元線金屬沉積腔室並在該阻障層上沉積一位元線金屬層；以及不中斷真空的情況下將該基板自該位元線金屬沉積腔室傳送至一硬遮罩沉積腔室並在該位元線金屬層上沉積一硬遮罩層。
  10. 如請求項9所述之方法，進一步包括在不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至該阻障層沉積腔室之前，在不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至一退火製程腔室並在該基板上執行一退火製程。
  11. 如請求項9所述之方法，進一步包括在不中斷真空的情況下將該基板自該位元線金屬沉積腔室傳送至該硬遮罩沉積腔室之前：在不中斷真空的情況下，將該基板自該位元線金屬沉積腔室傳送至一退火腔室並在該基板上執行一退火製程；以及 在不中斷真空的情況下，將該基板自該退火製程腔室傳送至一封蓋腔室並在該位元線金屬層上沉積一封蓋層。
  12. 如請求項9所述之方法，其中該阻障金屬沉積腔室所沉積之該阻障金屬包括鈦(Ti)或鉭(Ta)中之至少一者。
  13. 如請求項9所述之方法，其中該阻障層沉積腔室所沉積之該阻障層包括氮化鈦(TiN)、氮化鉭(TaN)或氮化鎢(WN)中之至少一者。
  14. 如請求項9所述之方法，其中該位元線金屬沉積腔室所沉積之該位元線金屬層包括鎢(W)、鉬(Mo)、釕(Ru)、銥(Ir)或銠(Rh)中之至少一者。
  15. 如請求項9所述之方法，其中該硬遮罩沉積腔室所沉積之該硬遮罩層包括氮化矽(SiN)、氧化矽(SiO)或碳化矽(SiC)中之至少一者。
  16. 如請求項9所述之方法，其中使用該群集工具之一控制器來控制將該基板傳送至該預清潔腔室、阻障金屬沉積腔室、阻障層沉積腔室、位元線金屬沉積腔室及硬遮罩沉積腔室以及自該預清潔腔室、阻障金屬沉積腔室、阻障層沉積腔室、位元線金屬沉積腔室及硬遮罩沉積腔室傳送該基板。
  17. 如請求項9至16中任一請求項所述之方法，其中該VTM包括至少一個氣閘及一機器臂，且在該VTM處接收該基板包括在不中斷真空的情況下 使用該機器臂將該基板自該至少一個氣閘傳送至該VTM。
  18. 一種具有儲存於其上之複數個指令的非暫時性電腦可讀儲存媒體，當由一處理器執行時該複數個指令執行用於執行動態隨機存取記憶體(DRAM)位元線堆疊製程之一方法，該方法包括：在真空條件下在一群集工具之一真空傳送模組(VTM)處接收包括一多晶矽插塞之一基板；在不中斷真空的情況下將該基板自該VTM傳送至一預清潔腔室且自該基板之一表面移除該自生氧化物；在不中斷真空的情況下將該基板自該預清潔腔室傳送至一阻障金屬沉積腔室並在該多晶矽插塞上沉積阻障金屬；不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至一阻障層沉積腔室並在該阻障金屬上沉積一阻障層；不中斷真空的情況下將該基板自該阻障層沉積腔室傳送至一位元線金屬沉積腔室並在該阻障層上沉積一位元線金屬層；以及不中斷真空的情況下將該基板自該位元線金屬沉積腔室傳送至一硬遮罩沉積腔室並在該位元線金屬層之該表面上沉積一硬遮罩層。
  19. 如請求項18所述之非暫時性電腦可讀儲 存媒體，進一步包括以下各者中之至少一者：在不中斷真空的情況下將該基板自該阻障金屬沉積腔室傳送至該阻障層沉積腔室之前，將該基板自該阻障金屬沉積腔室傳送至一退火製程腔室並在該基板上執行一退火製程；或在將該基板自該位元線金屬沉積腔室傳送至該硬遮罩沉積腔室之前，在不中斷真空的情況下將該基板自該位元線金屬沉積腔室傳送至一退火製程腔室並在該基板上執行一退火製程；以及在不中斷真空的情況下將該基板自該退火製程腔室傳送至一封蓋腔室並在該基板之該表面上沉積一封蓋層。
  20. 如請求項18所述之非暫時性電腦可讀儲存媒體，其中該阻障金屬沉積腔室所沉積之該阻障金屬包括鈦(Ti)或鉭(Ta)中之至少一者，其中該位元線金屬沉積腔室所沉積之該阻障層包括氮化鈦(TiN)或氮化鉭(TaN)或氮化鎢(WN)中之至少一者，其中該位元線金屬沉積腔室所沉積之該位元線金屬層包括鎢(W)、鉬(Mo)、釕(Ru)、銥(Ir)或銠(Rh)中之至少一者，以及其中該硬遮罩沉積腔室所沉積之該硬遮罩層包括氮化矽(SiN)、氧化矽(SiO)或碳化矽(SiC)中之至少一者。
TW108140258A 2018-11-13 2019-11-06 基板製造的方法及設備 TWI739199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/189,487 2018-11-13
US16/189,487 US10529602B1 (en) 2018-11-13 2018-11-13 Method and apparatus for substrate fabrication

Publications (2)

Publication Number Publication Date
TW202036756A TW202036756A (zh) 2020-10-01
TWI739199B true TWI739199B (zh) 2021-09-11

Family

ID=69058619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140258A TWI739199B (zh) 2018-11-13 2019-11-06 基板製造的方法及設備

Country Status (6)

Country Link
US (1) US10529602B1 (zh)
JP (1) JP7240496B2 (zh)
KR (1) KR102517788B1 (zh)
CN (1) CN113016059A (zh)
TW (1) TWI739199B (zh)
WO (1) WO2020101814A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11709477B2 (en) 2021-01-06 2023-07-25 Applied Materials, Inc. Autonomous substrate processing system
WO2022225618A1 (en) * 2021-04-19 2022-10-27 Applied Materials, Inc. System and methods for dram contact formation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120957A (en) * 2009-07-01 2011-06-16 Hitachi Int Electric Inc Method of manufacturing semiconductor device and substrate processing system
WO2014157358A1 (ja) * 2013-03-28 2014-10-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
TW201447999A (zh) * 2013-03-28 2014-12-16 Tokyo Electron Ltd 平坦化方法、基板處理系統及記憶體製造方法
TW201728767A (zh) * 2015-10-22 2017-08-16 應用材料股份有限公司 用於鎢膜之低阻抗物理氣相沉積的系統及方法
TW201836040A (zh) * 2013-08-12 2018-10-01 美商應用材料股份有限公司 具有工廠界面環境控制之基板處理系統、設備與方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644036B2 (ja) * 1995-02-15 2005-04-27 株式会社日立製作所 半導体装置の製造方法および半導体製造装置
US6391756B1 (en) * 1999-08-31 2002-05-21 Micron Technology, Inc. Semiconductor processing methods of forming contact openings
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
KR100413481B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 구리 박막 증착 장비
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20040087163A1 (en) 2002-10-30 2004-05-06 Robert Steimle Method for forming magnetic clad bit line
US20040141832A1 (en) * 2003-01-10 2004-07-22 Jang Geun-Ha Cluster device having dual structure
US7030012B2 (en) * 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US8871645B2 (en) 2008-09-11 2014-10-28 Applied Materials, Inc. Semiconductor devices suitable for narrow pitch applications and methods of fabrication thereof
JP5570775B2 (ja) * 2008-09-26 2014-08-13 株式会社日立国際電気 基板処理装置のセットアップ方法、基板処理装置により実施される半導体装置の製造方法及び基板処理装置
TW201027784A (en) * 2008-10-07 2010-07-16 Applied Materials Inc Advanced platform for processing crystalline silicon solar cells
KR101583717B1 (ko) 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
KR102214961B1 (ko) * 2012-08-08 2021-02-09 어플라이드 머티어리얼스, 인코포레이티드 링크된 진공 프로세싱 툴들 및 그 사용 방법들
CN108257958A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 动态随机存取存储器的位线栅极结构及形成方法
US9960045B1 (en) 2017-02-02 2018-05-01 Applied Materials, Inc. Charge-trap layer separation and word-line isolation for enhanced 3-D NAND structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120957A (en) * 2009-07-01 2011-06-16 Hitachi Int Electric Inc Method of manufacturing semiconductor device and substrate processing system
WO2014157358A1 (ja) * 2013-03-28 2014-10-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
TW201447999A (zh) * 2013-03-28 2014-12-16 Tokyo Electron Ltd 平坦化方法、基板處理系統及記憶體製造方法
TW201836040A (zh) * 2013-08-12 2018-10-01 美商應用材料股份有限公司 具有工廠界面環境控制之基板處理系統、設備與方法
TW201728767A (zh) * 2015-10-22 2017-08-16 應用材料股份有限公司 用於鎢膜之低阻抗物理氣相沉積的系統及方法

Also Published As

Publication number Publication date
JP2022507132A (ja) 2022-01-18
KR20210068138A (ko) 2021-06-08
JP7240496B2 (ja) 2023-03-15
WO2020101814A1 (en) 2020-05-22
US10529602B1 (en) 2020-01-07
TW202036756A (zh) 2020-10-01
KR102517788B1 (ko) 2023-04-03
CN113016059A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US10903112B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
TWI739199B (zh) 基板製造的方法及設備
US20190385838A1 (en) In-Situ Pre-Clean For Selectivity Improvement For Selective Deposition
US11631680B2 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
US6254739B1 (en) Pre-treatment for salicide process
JP7206355B2 (ja) ダイナミックランダムアクセスメモリビット線金属を滑らかにするための方法及び装置
TW202347725A (zh) 用於三維（３ｄ）動態隨機存取記憶體（ｄｒａｍ）元件的自對準垂直位元線
US11751382B2 (en) Method of processing dram
KR20140135709A (ko) 반도체 장치의 제조 방법, 기억 매체 및 반도체 장치
WO2021101700A1 (en) Methods and apparatus for smoothing dynamic random access memory bit line metal
US20230017955A1 (en) System and method for cleaning a pre-clean process chamber
JP6176776B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
TW202411449A (zh) 用於選擇性鉬沉積之方法
TW202415795A (zh) 用於形成低電阻率接觸的方法
TW202319127A (zh) 用於斜角處理的整合濕法清潔
JP2014130983A (ja) 半導体装置の製造方法