TW202411449A - 用於選擇性鉬沉積之方法 - Google Patents

用於選擇性鉬沉積之方法 Download PDF

Info

Publication number
TW202411449A
TW202411449A TW112130446A TW112130446A TW202411449A TW 202411449 A TW202411449 A TW 202411449A TW 112130446 A TW112130446 A TW 112130446A TW 112130446 A TW112130446 A TW 112130446A TW 202411449 A TW202411449 A TW 202411449A
Authority
TW
Taiwan
Prior art keywords
substrate surface
molybdenum
substrate
layer
contacting
Prior art date
Application number
TW112130446A
Other languages
English (en)
Inventor
艾夫傑尼諾斯Ｖ 葛拉托斯
湯瑪斯 艾姆潘特
胡楊
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202411449A publication Critical patent/TW202411449A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

用於在基板上選擇性沉積鉬層的方法及設備包括使最初包含第一部分及第二部分的基板表面與鉬前驅物接觸以在基板表面的第二部分上選擇性形成鉬層，該第一部分包含非晶矽且，該第二部分包含矽及鍺。

Description

用於選擇性鉬沉積之方法
本揭示的實施例大體係關於金屬層在基板上的選擇性沉積。
在製造微電子元件時，當在相同基板上形成n型金屬氧化物半導體(n-type metal oxide semiconductor; NMOS)及p型金屬氧化物半導體(p-type metal oxide semiconductor; PMOS)結構兩者時，使用矽化鈦(TiSi)。然而，發明者注意到，隨著電晶體尺寸的縮小，TiSi-PMOS結構的相對較大肖特基能障高度導致不良的高接觸電阻。
由此，發明者提供了可以解決此等及其他問題的用於處理基板的改進的方法及結構。
在實施例中，一種在基板上選擇性沉積鉬層的方法，該基板具有包含暴露的矽層表面的第一部分、及包含暴露的鍺矽層表面的第二部分，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
在實施例中，一種處理基板的方法包含沉積循環，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板表面與鉬前驅物接觸達從約0.1秒至約10秒的第一時間段以在基板表面上形成鉬層，該基板表面最初包含基本上由矽組成的第一部分、及包含矽及鍺的第二部分，該鉬前驅物包含在分子氫中分散的五氯化鉬；其中鉬層相對於基板表面的第一部分以大於或等於約10:1的比率在基板表面的第二部分上選擇性沉積；以及接著使基板表面與分子氫接觸而不與鉬前驅物接觸達第二時間段，其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。
在實施例中，一種非暫時性電腦可讀取媒體其上儲存有指令，當執行時，該等指令導致執行方法，該方法包含在具有暴露的矽層及暴露的鍺矽層的基板上選擇性沉積鉬層、在具有包含暴露的矽層表面的第一部分及包含暴露的鍺矽層表面的第二部分的基板上選擇性沉積鉬層，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
下文描述了本揭示的其他及進一步實施例。
在具有包含暴露的矽層表面的第一部分及包含暴露的鍺矽層表面的第二部分的基板上選擇性沉積鉬層的方法的實施例，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。在實施例中，鉬在基板表面的第二部分上的選擇性沉積相對於基板表面的第一部分係100:1。
在實施例中，鉬前驅物包含五氯化鉬。在實施例中，鉬前驅物係五氯化鉬。
在實施例中，基板的第二部分的表面基本上由鍺矽合金組成。在實施例中，基板表面在從約5托至350托的壓力下與鉬前驅物接觸。在實施例中，基板表面在從約300℃至約350℃的溫度下與鉬前驅物接觸。在實施例中，第一時間段係大於或等於約0.1秒並且小於或等於約10秒。在實施例中，基板表面與在分子氫中分散的鉬前驅物接觸。在實施例中，鉬前驅物與分子氫的體積與體積比係從約1:500至約1:5000的鉬前驅物與分子氫之比。
在實施例中，方法進一步包含沉積循環，該沉積循環包含使基板表面與鉬前驅物接觸達第一時間段，接著使基板表面與分子氫接觸且不與鉬前驅物接觸達第二時間段，其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。在實施例中，第二時間段係從約0.1秒至約30秒。在實施例中，方法進一步包含在整個沉積循環中使基板表面與分子氫接觸。在實施例中，方法進一步包含在已經形成最終鉬層之後退火基板。在實施例中，方法進一步包含在使基板表面與鉬前驅物接觸之前預清潔基板表面。在實施例中，方法進一步包含相對於基板表面的第二部分將鈦層選擇性沉積到基板表面的第一部分上。在實施例中，基本上沒有鈦在基板表面的第二部分上沉積的鉬層上沉積。
在實施例中，一種處理基板的方法包含沉積循環，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板表面與鉬前驅物接觸達從約0.1秒至約10秒的第一時間段以在基板表面上形成鉬層，該基板表面最初包含基本上由矽組成的第一部分、及包含矽及鍺的第二部分，該鉬前驅物包含在分子氫中分散的五氯化鉬；其中鉬層相對於基板表面的第一部分以大於或等於約10:1的比率在基板表面的第二部分上選擇性沉積；以及接著使基板表面與分子氫接觸而不與鉬前驅物接觸達第二時間段，其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。
在實施例中，方法進一步包含經由化學氣相沉積相對於基板表面的第二部分以大於或等於約2:1的比率將鈦層選擇性沉積到基板表面的第一部分上。
在實施例中，一種非暫時性電腦可讀取媒體其上儲存有指令，當執行時，該等指令導致執行方法，該方法包含在具有包含暴露的矽層表面的第一部分及包含暴露的鍺矽層表面的第二部分的基板上選擇性沉積鉬層，該方法包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
第1圖係根據本揭示的實施例的在具有暴露的矽層及暴露的鍺矽層的基板上選擇性沉積鉬層的方法100的流程圖。在實施例中，第1圖的方法方塊可藉由裝置執行。
如第1圖所示，方法100包括在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使具有第一部分及第二部分的基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該第一部分包含暴露的矽層表面，且該第二部分包含暴露的鍺矽層表面，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I（方塊102）。
儘管第1圖圖示了單個方塊，但在實施例中，方法100可包括除了第1圖中描繪的方塊102之外的其他方塊。
第2圖係圖示處理基板200的方塊圖，其中基底基板層202具有第一部分204的暴露表面，該第一部分具有最初在基板表面的第一部分204上存在的總面積，例如，基板表面的第一部分的長度214乘以基板表面的第一部分204的寬度212。基板亦包括第二部分206的暴露表面，該第二部分具有最初在基板表面的第二部分206上存在的總面積，例如，基板表面的第二部分206的長度210乘以基板表面的第二部分206的寬度208。
在實施例中，第一部分204的表面包含矽。在實施例中，第一部分204的表面基本上由矽組成。在實施例中，第一部分204的表面由矽組成。在實施例中，第一部分204的表面包含矽。在實施例中，第一部分204的表面基本上由矽組成。在實施例中，第一部分204的表面由矽組成。在實施例中，基板的第二部分206的表面包含鍺。在實施例中，基板的第二部分206的表面基本上由鍺矽合金組成。在實施例中，基板的第二部分206的表面由鍺矽合金組成。在實施例中，基板表面最初包含第一部分204及第二部分206，該第一部分包含非晶矽，且該第二部分包含矽及鍺。
第3圖係根據本揭示的實施例圖示經處理基板300的方塊圖，其中已經處理第2圖的基板以形成在基板的第二部分206的表面上選擇性沉積的鉬層302。在實施例中，選擇性沉積鉬層的方法包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板表面（亦即，基板表面的第一部分204及第二部分206）與根據式I的鉬前驅物接觸達足以在基板的第二部分206的表面上形成鉬層302的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
在實施例中，鉬前驅物包含五氯化鉬。在實施例中，鉬前驅物基本上由五氯化鉬組成或係五氯化鉬。
在實施例中，使基板表面與鉬前驅物接觸係在大於或等於約5托、或大於或等於約10托、或大於或等於約20托、或大於或等於約25托的壓力下進行。
在實施例中，使基板表面與鉬前驅物接觸係在小於或等於約400托、或小於或等於約350托、或小於或等於約300托的壓力下進行。
在實施例中，使基板表面與鉬前驅物接觸係在從約5托至400托的壓力下進行。
在實施例中，使基板表面與鉬前驅物接觸係在大於或等於約50℃、或大於或等於約100℃、或大於或等於約200℃、或大於或等於約250℃的溫度下進行。
在實施例中，使基板表面與鉬前驅物接觸係在小於或等於約500℃、或小於或等於約400℃、或小於或等於約300℃的溫度下進行。
在實施例中，使基板表面與鉬前驅物接觸係在從約50℃至500℃的溫度下進行。
在實施例中，使基板表面與鉬前驅物接觸以循環進行，其中基板表面與鉬前驅物接觸達第一時間段。在實施例中，基板表面與鉬前驅物接觸的第一時間段係每循環大於或等於約0.1秒、或大於或等於約1秒、或大於或等於約2秒。
在實施例中，基板表面與鉬前驅物接觸的第一時間段係每循環小於或等於約10秒、或小於或等於約7秒、或小於或等於約5秒。
在實施例中，基板表面與鉬前驅物接觸的第一時間段係每循環小於或等於約0.1秒並且小於或等於約10秒。
在實施例中，基板表面與在稀釋劑中分散的鉬前驅物接觸，該稀釋劑包含分子氫(H 2)、或基本上由分子氫(H 2)組成。在實施例中，基板表面與在分子氫(H 2)中分散的鉬前驅物接觸。
在實施例中，鉬前驅物與分子氫的體積與體積比係小於或等於約1份鉬前驅物與500份分子氫(1:500)、或小於或等於約1:700、或小於或等於約1:1000、並且大於或等於約1:5000。
在實施例中，鉬前驅物與分子氫的體積與體積比係從約1份鉬前驅物與500份分子氫至1份鉬前驅物與5000份分子氫（1:500至1:5000）。在實施例中，基板表面與鉬前驅物接觸相對於基板的第二部分的表面具有選擇性。換言之，基板表面的第二部分的每單位面積在基板表面的第二部分上沉積的鉬的量大於基板表面的第一部分的每單位面積在基板表面的第一部分上沉積的鉬的量。
在實施例中，在基板表面的第二部分206上形成的鉬層302的量除以最初在基板表面上存在的基板表面的第二部分206的總面積（例如，第2圖所示的基板表面的第二部分206的長度210乘以基板表面的第二部分206的寬度208）大於或等於約10倍、或大於或等於約50倍、或大於或等於約100倍、或大於或等於約500倍的在基板表面的第一部分204上形成的鉬層302（若有）的量除以最初在基板表面上存在的第一部分204的總面積（例如，第2圖所示的基板表面的第一部分204的長度214乘以基板表面的第一部分204的寬度212）。
如在第4圖中描繪，在實施例中，方法進一步包含將鈦層(402)選擇性沉積到基板表面的第一部分(204)上。在實施例中，方法進一步包含將鈦層(402)沉積到基板表面上以形成基板(400)，其中在基板表面的第一部分(204)上形成的鈦層(402)的量除以最初在基板表面（參見第2圖）上存在的基板表面的第一部分的總面積大於或等於約2倍、或大於或等於約5倍、或大於或等於約10倍的在基板表面的第二部分(206)上沉積的鉬層(302)上形成的鈦層（若有）的量除以最初在基板表面上存在的第二部分的總面積（例如，第2圖所示的基板表面的第一部分204的長度214乘以基板的第一部分204的寬度212）。在實施例中，基本上沒有鈦在基板表面的第二部分(306)上沉積的鉬層(302)上沉積。
在實施例中，方法包括沉積循環，其中鉬層的選擇性沉積作為循環的一部分而重複，直到形成所需厚度的鉬層。在實施例中，沉積循環包含使基板表面與鉬前驅物接觸達第一時間段，接著使基板表面與分子氫接觸且不與鉬前驅物接觸達第二時間段，其中循環重複足以在基板的第二部分上形成最終鉬層的次數。
在實施例中，在基板的第二部分上的最終鉬層具有大於或等於約2奈米、或大於或等於約5奈米、或大於或等於約10奈米的厚度。
在實施例中，在基板的第二部分上的最終鉬層具有小於或等於約50奈米、或小於或等於約30奈米、或小於或等於約20奈米的厚度。
在實施例中，在基板的第二部分上的最終鉬層具有從約2奈米至約50奈米的厚度。
在實施例中，基板表面與分子氫氣體接觸的第二時間段係每循環大於或等於約0.1秒、或大於或等於約1秒、或大於或等於約5秒。
在實施例中，基板表面與分子氫氣體接觸的第二時間段係每循環小於或等於約30秒、或小於或等於約20秒、或小於或等於約10秒。
在實施例中，基板表面與分子氫氣體接觸的第二時間段係從約0.1秒至約30秒。
在實施例中，方法進一步包含在整個循環中使基板表面與分子氫氣體接觸。
如在第5圖中描繪，在實施例中，鉬層的選擇性沉積係較大製程的一部分。例如，在實施例中，如上文描述的鉬層的選擇性沉積可以係在基板上形成NMOS及PMOS結構的製程500的部分。在實施例中，製程500包含接面預清潔（方塊502），接著形成NMOS雜質層（方塊504），接著根據本文揭示的實施例的Mo層的選擇性沉積（方塊506）。在實施例中，在Mo層的選擇性沉積（方塊506）之後，可發生可選退火（方塊508）及/或預清潔（方塊510）。Mo層的選擇性沉積（方塊506）隨後接著Ti層的沉積（方塊512），例如，經由CVD，接著形成蓋（方塊514）。
在實施例中，方法進一步包含在已經形成最終鉬層之後退火基板。在實施例中，基板在大於或等於約300℃、或大於或等於約400℃、或大於或等於約500℃、或小於或等於約1000℃的溫度下退火，達大於或等於約10秒、或大於或等於約30秒、或大於或等於約60秒、或大於或等於約30分鐘的時間段。
在實施例中，方法進一步包含在使基板表面與鉬前驅物接觸之前預清潔基板表面。基板的適宜預清潔可包括基板的乾式蝕刻及/或濕式化學清潔。
本文描述的方法可在單獨的處理腔室中執行，該等處理腔室可以獨立式配置或作為一或多個群集工具的部分提供，例如，下文關於第6圖描述的整合工具600（亦即，群集工具）。在一些實施例中，本文描述的方法可在作為獨立式腔室或群集工具的部分提供的獨立處理腔室中執行。在實施例中，群集工具經配置為用於執行如本文描述的處理基板的方法。
整合工具600的實例包括可獲自加利福尼亞州聖克拉拉市的應用材料公司的CENTURA®及ENDURA®整合工具。然而，本文描述的方法可使用具有與之耦接的適宜處理腔室的其他群集工具實踐、或在其他適宜的處理腔室中實踐。例如，在一些實施例中，上文論述的發明方法可有利地在整合工具中執行，使得在處理時存在有限或不存在真空破壞。
本文描述的方法可在單獨的處理腔室中執行，該等處理腔室可以獨立式配置或作為群集工具的一部分提供，例如，下文關於第6圖描述的整合工具600（亦即，群集工具）。使用整合工具600的優點係在腔室之間不存在真空破壞，並且由此，在腔室中的處理之前不需要除氣及預清潔基板。例如，在一些實施例中，上文論述的方法可有利地在整合工具中執行，使得在製程之間存在有限真空破壞或不存在真空破壞，從而限制或防止基板的污染，諸如氧化及類似者。整合工具600包括真空密封處理平台601、工廠介面604、及系統控制器602。處理平台601包含操作地耦接到真空基板傳遞腔室（傳遞腔室603A、603B）的多個處理腔室，諸如614A、614B、614C、614D、614E、及614F。工廠介面604藉由一或多個裝載閘腔室（兩個裝載閘腔室，諸如第6圖所示的606A及606B）操作地耦接到傳遞腔室603A。
在一些實施例中，工廠介面604包含至少一個對接站607、及至少一個工廠介面機器人638以促進半導體基板的傳遞。對接站607經配置為接受一或多個前開式晶圓傳送盒(front opening unified pod; FOUP)。四個FOUP（諸如605A、605B、605C、及605D）在第5圖的實施例中圖示。工廠介面機器人638經配置為將基板穿過裝載閘腔室（諸如606A及606B）從工廠介面604傳遞到處理平台601。裝載閘腔室606A及606B的每一者具有耦接到工廠介面604的第一埠及耦接到傳遞腔室603A的第二埠。裝載閘腔室606A及606B耦接到壓力控制系統（未圖示），該壓力控制系統抽空及排氣裝載閘腔室606A及606B以促進在傳遞腔室603A的真空環境與工廠介面604的實質上周圍（例如，大氣）環境之間傳遞基板。傳遞腔室603A、603B具有在相應傳遞腔室603A、603B中設置的真空機器人642A、642B。真空機器人642A能夠在裝載閘腔室606A、606B、處理腔室614A及614F與冷卻站640或預清潔站641之間傳遞基板621。真空機器人642B能夠在冷卻站640或預清潔站641與處理腔室614B、614C、614D、及614E之間傳遞基板621。
在一些實施例中，處理腔室614A、614B、614C、614D、614E、及614F耦接到傳遞腔室603A、603B。處理腔室614A、614B、614C、614D、614E、及614F可包含例如原子層沉積處理腔室、物理氣相沉積處理腔室、化學氣相沉積腔室、退火腔室、或類似者。腔室可包括適於執行本文描述的方法的全部或部分的任何腔室，如上文論述，在一或多個ALD沉積腔室、非保形層PVD沉積腔室、及CVD沉積腔室、及類似者中。在一些實施例中，一或多個可選服務腔室（圖示為616A及616B）可耦接到傳遞腔室603A。服務腔室616A及616B可經配置為執行其他基板製程，諸如除氣、定向、基板計量、冷卻及類似者。
系統控制器602使用對處理腔室614A、614B、614C、614D、614E、及614F的直接控制來控制工具600的操作，或替代地藉由控制與處理腔室614A、614B、614C、614D、614E、及614F及工具600相關聯的電腦（或控制器）來控制工具600的操作。在操作中，系統控制器602實現資料收集及來自相應腔室及系統的反饋以最佳化工具600的效能。系統控制器602大體包括中央處理單元(central processing unit; CPU) 630、記憶體634、及支援電路632。CPU 630可係任何形式的通用電腦處理器，該通用電腦處理器可以在工業環境中使用。支援電路632以習知方式耦接到CPU 630並且可包含快取記憶體、時鐘電路、輸入/輸出子系統、電源供應器、及類似者。軟體常式（諸如上文描述的方法）可儲存在記憶體634中，並且當藉由CPU 630執行時，將CPU 630轉換為專用電腦（系統控制器）602。軟體常式亦可由第二控制器（未圖示）儲存及/或執行，該第二控制器位於工具600遠端。
根據本原理的實施例可在硬體、韌體、軟體、或其任何組合中實施。實施例亦可實施為使用一或多個電腦可讀取媒體儲存的指令，該等指令可藉由一或多個處理器讀取及執行。電腦可讀取媒體可包括用於儲存或傳輸呈機器可讀取形式的資訊的任何機制（例如，計算平台或在一或多個計算平台上運行的「虛擬機器」）。例如，電腦可讀取媒體可包括任何適宜形式的揮發性或非揮發性記憶體。在一些實施例中，電腦可讀取媒體可包括非暫時性電腦可讀取媒體。
根據本揭示的實施例包括： E1.一種在基板上選擇性沉積鉬層的方法，該基板具有包含暴露的矽層表面的第一部分、及包含暴露的鍺矽層表面的第二部分，包含： 在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。 E2.如實施例E1所述的方法，其中鉬在基板表面的第二部分上的選擇性沉積相對於基板表面的第一部分係100:1。 E3.如實施例E1至E2中的一或多項所述的方法，其中鉬前驅物包含五氯化鉬。 E4.如實施例E1至E3中的一或多項所述的方法，其中鉬前驅物係五氯化鉬。 E5.如實施例E1至E4中的一或多項所述的方法，其中基板的第二部分的表面基本上由鍺矽合金組成。 E6.如實施例E1至E5中的一或多項所述的方法，其中基板表面在從約5托至350托的壓力下與鉬前驅物接觸。 E7.如實施例E1至E6中的一或多項所述的方法，其中基板表面在從約300℃至約350℃的溫度下與鉬前驅物接觸。 E8.如實施例E1至E7中的一或多項所述的方法，其中第一時間段係大於或等於約0.1秒並且小於或等於約10秒。 E9.如實施例E1至E8中的一或多項所述的方法，其中基板表面與在分子氫中分散的鉬前驅物接觸。 E10.如實施例E9所述的方法，其中鉬前驅物與分子氫的體積與體積比係從約1:500至約1:5000的鉬前驅物與分子氫之比。 E11.如實施例E1至E10中的一或多項所述的方法，進一步包含： 沉積循環，包含使基板表面與鉬前驅物接觸達第一時間段，接著使基板表面與分子氫接觸且不與鉬前驅物接觸達第二時間段，其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。 E12.如實施例E1至E11中的一或多項所述的方法，其中第二時間段係從約0.1秒至約30秒。 E13.如實施例E1至E12中的一或多項所述的方法，進一步包含在整個沉積循環中使基板表面與分子氫接觸。 E14.如實施例E1至E13中的一或多項所述的方法，進一步包含在已經形成最終鉬層之後退火基板。 E15.如實施例E1至E14中的一或多項所述的方法，進一步包含在使基板表面與鉬前驅物接觸之前預清潔基板表面。 E16.如實施例E1至E15中的一或多項所述的方法，進一步包含相對於基板表面的第二部分將鈦層選擇性沉積到基板表面的第一部分上。 E17.如實施例E1至E16中的一或多項所述的方法，其中基本上沒有鈦在基板表面的第二部分上沉積的鉬層上沉積。 E18.如實施例E1至E17中的一或多項所述的方法，包含： 沉積循環，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板表面與鉬前驅物接觸達從約0.1秒至約10秒的第一時間段以在基板表面上形成鉬層，該基板表面最初包含基本上由矽組成的第一部分、及包含矽及鍺的第二部分，該鉬前驅物包含在分子氫中分散的五氯化鉬； 其中鉬層相對於基板表面的第一部分以大於或等於約10:1的比率在基板表面的第二部分上選擇性沉積；以及 接著使基板表面與分子氫接觸且不與鉬前驅物接觸達第二時間段， 其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。 E19.一種處理基板的方法，包含： 沉積循環，包含在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板表面與鉬前驅物接觸達從約0.1秒至約10秒的第一時間段以在基板表面上形成鉬層，該基板表面最初包含基本上由矽組成的第一部分、及包含矽及鍺的第二部分，該鉬前驅物包含在分子氫中分散的五氯化鉬； 其中鉬層相對於基板表面的第一部分以大於或等於約10:1的比率在基板表面的第二部分上選擇性沉積；以及 接著使基板表面與分子氫接觸且不與鉬前驅物接觸達第二時間段， 其中沉積循環重複足以在基板的第二部分上形成具有從約2奈米至約50奈米的厚度的最終鉬層的次數。 E20.如實施例E18至E19中的一或多項所述的方法，進一步包含經由化學氣相沉積相對於基板表面的第二部分以大於或等於約2:1的比率將鈦層選擇性沉積到基板表面的第一部分上。 E21.一種其上儲存有指令的非暫時性電腦可讀取媒體，當執行時，該等指令導致執行如實施例E1至E20中的一或多項所述的方法。 E22.一種其上儲存有指令的非暫時性電腦可讀取媒體，當執行時，該等指令導致執行方法，該方法包含： 在基板上選擇性沉積鉬層，該基板具有包含暴露的非晶矽層表面的第一部分、及包含暴露的鍺矽層表面的第二部分，包含： 在從約5托至400托的壓力下並且在從約50℃至約500℃的溫度下使基板與根據式I的鉬前驅物接觸達足以在基板表面的第二部分上選擇性形成鉬層的第一時間段，式I： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
儘管上述內容涉及本揭示的實施例，但可在不脫離其基本範疇的情況下設計本揭示的其他及進一步實施例。
100:方法 102:方塊 200:基板 202:基底基板層 204:第一部分 206:第二部分 208:寬度 210:長度 212:寬度 214:長度 300:經處理基板 302:鉬層 400:基板 402:鈦層 500:方塊 502:方塊 504:方塊 506:方塊 508:方塊 510:方塊 512:方塊 514:方塊 601:處理平台 602:系統控制器 603A:傳遞腔室 603B:傳遞腔室 604:工廠介面 605A:前開式晶圓傳送盒 605B:前開式晶圓傳送盒 605C:前開式晶圓傳送盒 605D:前開式晶圓傳送盒 606A:裝載閘腔室 606B:裝載閘腔室 607:對接站 614A:處理腔室 614B:處理腔室 614C:處理腔室 614D:處理腔室 614E:處理腔室 614F:處理腔室 616A:服務腔室 616B:服務腔室 621:基板 630:中央處理單元(CPU) 632:支援電路 634:記憶體 638:工廠介面機器人 640:冷卻站 641:預清潔站 642A:真空機器人 642B:真空機器人
上文所簡要概述並且在下文更詳細論述的本揭示的實施例可以藉由參考在附圖中描繪的本揭示的說明性實施例來理解。然而，附圖僅示出本揭示的常見實施例，並且由此不被認為限制範疇，因為本揭示可允許其他等同有效的實施例。
第1圖係根據本揭示的實施例的方法100的流程圖。
第2圖係根據本揭示的實施例的圖示具有第一部分及第二部分的基板的方塊圖。
第3圖係根據本揭示的實施例圖示第2圖的基板的方塊圖，其中層在基板的第二部分上選擇性沉積。
第4圖係根據本揭示的實施例圖示第3圖的基板的方塊圖，其中另一層在基板的第一部分上選擇性沉積。
第5圖係圖示利用根據本揭示的方法的實施例形成基板的PMOS及NMOS側面的製程的方塊圖。
第6圖描繪了根據本文揭示的實施例的適於執行方法以產生層化基板的群集工具。
為了便於理解，相同元件符號在可能的情況下已經用於標識圖中共有的相同元件。諸圖並非按比例繪製，並且為了清楚起見可簡化。一個實施例的元件及特徵可有利地併入其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:方塊

Claims (20)

  1. 一種在一基板上選擇性沉積一鉬層的方法，該基板具有包含一暴露的矽層表面的一第一部分、及包含一暴露的鍺矽層表面的一第二部分，包含以下步驟： 在從約5托至400托的一壓力下並且在從約50℃至約500℃的一溫度下使該基板與根據式I的一鉬前驅物接觸達足以在該基板表面的該第二部分上選擇性形成該鉬層的一第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
  2. 如請求項1所述的方法，其中該鉬在該基板表面的該第二部分上的該選擇性沉積相對於該基板表面的該第一部分係100:1。
  3. 如請求項1所述的方法，其中該鉬前驅物包含五氯化鉬。
  4. 如請求項1所述的方法，其中該鉬前驅物係五氯化鉬。
  5. 如請求項1所述的方法，其中該基板的該第二部分的該表面基本上由一鍺矽合金組成。
  6. 如請求項1所述的方法，其中該基板表面在從約5托至350托的一壓力下與該鉬前驅物接觸。
  7. 如請求項1所述的方法，其中該基板表面在從約300℃至350℃的一溫度下與該鉬前驅物接觸。
  8. 如請求項1所述的方法，其中該第一時間段係大於或等於約0.1秒並且小於或等於約10秒。
  9. 如請求項1所述的方法，其中該基板表面與在分子氫中分散的該鉬前驅物接觸。
  10. 如請求項9所述的方法，其中該鉬前驅物與該分子氫的一體積與體積比係從約1:500至約1:5000的鉬前驅物與分子氫之比。
  11. 如請求項1至10所述的方法，進一步包含以下步驟： 一沉積循環，包含該使該基板表面與該鉬前驅物接觸達該第一時間段之步驟，接著使該基板表面與分子氫接觸且不與該鉬前驅物接觸達一第二時間段，其中該沉積循環重複足以在該基板的該第二部分上形成具有從約2奈米至約50奈米的一厚度的一最終鉬層的一次數。
  12. 如請求項11所述的方法，其中該第二時間段係從約0.1秒至約30秒。
  13. 如請求項11所述的方法，進一步包含以下步驟：在整個該沉積循環中使該基板表面與該分子氫接觸。
  14. 如請求項11所述的方法，進一步包含以下步驟：在已經形成該最終鉬層之後退火該基板。
  15. 如請求項1至10所述的方法，進一步包含以下步驟：在該使該基板表面與該鉬前驅物接觸之步驟之前預清潔該基板表面。
  16. 如請求項1至10所述的方法，進一步包含以下步驟：相對於該基板表面的該第二部分將一鈦層選擇性沉積到該基板表面的該第一部分上。
  17. 如請求項16所述的方法，其中基本上沒有鈦在該基板表面的該第二部分上沉積的該鉬層上沉積。
  18. 一種處理一基板的方法，包含以下步驟： 一沉積循環，包含在從約5托至400托的一壓力下並且在從約50℃至約500℃的一溫度下使一基板表面與一鉬前驅物接觸達從約0.1秒至約10秒的一第一時間段以在該基板表面上形成一鉬層，該基板表面最初包含基本上由矽組成的一第一部分、及包含矽及鍺的一第二部分，該鉬前驅物包含在分子氫中分散的五氯化鉬； 其中該鉬層相對於該基板表面的該第一部分以大於或等於約10:1的一比率在該基板表面的該第二部分上選擇性沉積；以及 接著使該基板表面與分子氫接觸且不與該鉬前驅物接觸達一第二時間段， 其中該沉積循環重複足以在該基板的該第二部分上形成具有從約2奈米至約50奈米的一厚度的一最終鉬層的一次數。
  19. 如請求項18所述的方法，進一步包含以下步驟：經由化學氣相沉積相對於該基板表面的該第二部分以大於或等於約2:1的一比率將一鈦層選擇性沉積到該基板表面的該第一部分上。
  20. 一種其上儲存有指令的非暫時性電腦可讀取媒體，當執行時，該等指令導致執行一方法，該方法包含以下步驟： 在一基板上選擇性沉積一鉬層，該基板具有包含一暴露的非晶矽層表面的一第一部分、及包含一暴露的鍺矽層表面的一第二部分，包含以下步驟： 在從約5托至400托的一壓力下並且在從約50℃至約500℃的一溫度下使該基板與根據式I的一鉬前驅物接觸達足以在該基板表面的該第二部分上選擇性形成該鉬層的一第一時間段，該式I如下： MoX 5(I) 其中每個X獨立地係F、Cl、Br、或I。
TW112130446A 2022-08-15 2023-08-14 用於選擇性鉬沉積之方法 TW202411449A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263398196P 2022-08-15 2022-08-15
US63/398,196 2022-08-15
US18/231,526 US20240052480A1 (en) 2022-08-15 2023-08-08 Methods for Selective Molybdenum Deposition
US18/231,526 2023-08-08

Publications (1)

Publication Number Publication Date
TW202411449A true TW202411449A (zh) 2024-03-16

Family

ID=89846862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112130446A TW202411449A (zh) 2022-08-15 2023-08-14 用於選擇性鉬沉積之方法

Country Status (3)

Country Link
US (1) US20240052480A1 (zh)
TW (1) TW202411449A (zh)
WO (1) WO2024039625A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
KR102582496B1 (ko) * 2018-05-28 2023-09-26 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TW202204658A (zh) * 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
US11286556B2 (en) * 2020-04-14 2022-03-29 Applied Materials, Inc. Selective deposition of titanium films
US20220238323A1 (en) * 2021-01-28 2022-07-28 Tokyo Electron Limited Method for selective deposition of dielectric on dielectric

Also Published As

Publication number Publication date
WO2024039625A1 (en) 2024-02-22
US20240052480A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
TWI723993B (zh) 水平環繞式閘極與鰭式場效電晶體元件的隔離
US10395916B2 (en) In-situ pre-clean for selectivity improvement for selective deposition
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
TWI821158B (zh) 用於半導體製程的整合系統
JP2013110418A (ja) 半導体装置の製造方法
JP3878545B2 (ja) 半導体集積回路装置の製造方法
TW202411449A (zh) 用於選擇性鉬沉積之方法
TW202406016A (zh) 用於自底而上間隙填充的ｐｖｄ鉬梯度氧化和蝕刻
TW202009975A (zh) 藉由氮化鈦與鋁膜的整合沉積用於摻雜工程與臨界電壓調整之方法與設備
TWI673788B (zh) 用於晶圓釋氣控制的方法
US20240105444A1 (en) Methods for Forming Low Resistivity Contacts
TWI845979B (zh) 用於閘極堆疊開發的整合濕式清潔
KR102582925B1 (ko) 반도체 디바이스를 형성하는 방법
TWI836499B (zh) 用於磊晶生長的整合濕式清潔
TW202415795A (zh) 用於形成低電阻率接觸的方法
US11894232B2 (en) Methods for forming charge layers using gas and liquid phase coatings
US20240203741A1 (en) Cavity shaping and selective metal silicide formation for cmos devices
JP4048179B2 (ja) 半導体装置の製造方法
TW202324579A (zh) 用於閘極堆疊開發的整合濕式清潔
TW202331931A (zh) 用於在基板中形成溝槽結構的方法
TW202109892A (zh) 用於電晶體的砷擴散輪廓工法
WO2024118172A1 (en) Method for gapfill
TW202316524A (zh) 用於準備金屬矽化物的方法
KR20240095044A (ko) Cmos 디바이스들을 위한 공동 성형 및 선택적 금속 실리사이드 형성
JP2003022984A (ja) 半導体装置の製造方法